[go: up one dir, main page]

JP2007158065A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2007158065A
JP2007158065A JP2005351830A JP2005351830A JP2007158065A JP 2007158065 A JP2007158065 A JP 2007158065A JP 2005351830 A JP2005351830 A JP 2005351830A JP 2005351830 A JP2005351830 A JP 2005351830A JP 2007158065 A JP2007158065 A JP 2007158065A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
metal
polycrystalline silicon
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005351830A
Other languages
English (en)
Inventor
Takayuki Iwaki
孝之 井脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005351830A priority Critical patent/JP2007158065A/ja
Priority to TW095144348A priority patent/TW200723412A/zh
Priority to US11/606,034 priority patent/US7642155B2/en
Publication of JP2007158065A publication Critical patent/JP2007158065A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0137—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】フェルミレベルピニングの発生を抑制することにより、しきい値電圧の変動を抑制しつつ、さらにリーク電流等の発生を抑制することにより、製品の長期的な信頼性を安定させることの可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】本発明の半導体装置の製造方法は、ゲート電極を形成する工程を含む。前記工程は、半導体基板（Ｐ型半導体基板１０２ａ）上に、Ｈｆ、Ｚｒ、Ａｌ、ＬａおよびＴａからなる群より選択される１種以上の金属元素を含む高誘電率膜により構成されるゲート絶縁膜１０４と、ＴｉＮ、ＴａＮおよびＷＮからなる群より選択される１種以上の金属窒化物からなるバリア膜１０６と、金属膜１０８と、多結晶シリコン膜１１０とを順に積層し積層膜を形成する工程と、前記積層膜を加熱処理することにより、金属膜１０８の金属を多結晶シリコン膜１１０に拡散させて多結晶シリコン膜１１０の下層をシリサイド化する（第１シリサイド層１１０ａを形成する）工程と、を含む。
【選択図】 図１

Description

本発明は、ゲート電極を構成する多結晶シリコン膜の下層をシリサイド化する半導体装置の製造方法および半導体装置に関する。
ゲート電極の全てがシリサイド化されたメタルゲート電極を有する半導体装置が開発されている。そのような半導体装置の製造方法としては、例えば非特許文献１に記載されたものがある。
非特許文献１に記載の製造方法は、図６に示すように、半導体基板１２上にＨｆＯ２等の高誘電率膜から構成されるゲート絶縁膜１４（以下、Ｈｉｇｈ−ｋ膜ともいう）を原子層堆積法（ＡＬＤ: Atomic Layer Deposition）で成長させ、さらにその上に多結晶シリコン膜１６を成長させる。その後、多結晶シリコン膜１６の全面に厚さ約７０ｎｍ程度のＮｉ膜等の金属膜１８をスパッタで堆積させる。そして、４００℃のアニールを施すことで多結晶シリコン膜１６の全体をシリサイド化（以下、フルシリサイド化ともいう）する。フルシリサイド化後、通常のリソグラフィー工程により多結晶シリコン膜１６上に形成されたフォトレジストのパターニングを行い、さらにエッチング工程を経てゲート電極パターンを形成する。
また、特許文献１には、図７に示すような半導体装置が開示されている。図７に示すように、この半導体装置は、半導体基板２２の表面領域に、エクステンション領域３８と、ソース／ドレイン領域（不図示）がシリサイド化されたシリサイド層４２とが形成されている。半導体基板２２の表面には、高誘電率膜からなるゲート絶縁膜３２と多結晶シリコン膜３６とが積層され、ゲート電極を構成している。多結晶シリコン膜３６は、その下層に第１シリサイド層３６ａを有し、上層に第２シリサイド層３６ｂを有する。ゲート絶縁膜３２と多結晶シリコン膜３６との側壁にはサイドウォール４０が形成されている。
T. Nabatame et al., IEDM Tech. Dig., P. 83(2004) 特開２００５−１２３６２５号公報
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
非特許文献１に記載の半導体装置の製造方法においては、ゲート電極上部（コンタクト側）から金属拡散により多結晶シリコン膜をシリサイド化する。この際、ゲート絶縁膜付近までは金属が拡散せず、ゲート電極のゲート絶縁膜側がＳｉリッチとなり、フェルミレベルピニング（Ｆｅｒｍｉ Ｌｅｖｅｌ Ｐｉｎｎｉｎｇ）の発生により、しきい値電圧の変動が起こる場合があった。
一方、特許文献１に記載の半導体装置は、ゲート電極の上層および下層がシリサイド化されている。しかしながら、このような半導体装置においては、リーク電流等が発生し、製品の長期的な信頼性が低下することがあった。
このように、フェルミレベルピニングの発生を抑制することにより、しきい値電圧の変動を抑制しつつ、さらにリーク電流の発生を抑制することにより、製品の長期的な信頼性を安定させることの可能な半導体装置の製造方法および半導体装置が求められていた。
本発明によれば、半導体基板上に、Ｈｆ、Ｚｒ、Ａｌ、ＬａおよびＴａからなる群より選択される１種以上の金属元素を含む高誘電率膜により構成されるゲート絶縁膜と、ＴｉＮ、ＴａＮおよびＷＮからなる群より選択される１種以上の金属窒化物からなるバリア膜と、下層をシリサイド化した多結晶シリコン膜とが順に積層されてなるゲート電極を形成する工程を含む半導体装置の製造方法であって、
前記ゲート電極を形成する前記工程は、
前記半導体基板上に、ゲート絶縁膜と、バリア膜と、金属膜と、多結晶シリコン膜とを順に積層し積層膜を形成する工程と、
前記積層膜を加熱処理することにより、前記金属膜の金属を前記多結晶シリコン膜に拡散させて該多結晶シリコン膜の下層をシリサイド化する工程と、
を含む、半導体装置の製造方法が提供される。
本発明によれば、フェルミレベルピニングの発生を抑制することにより、しきい値電圧の変動を抑制しつつ、さらにリーク電流等の発生を抑制することにより、製品の長期的な信頼性を安定させることができる。
すなわち、本発明の半導体装置の製造方法においては、多結晶シリコン膜の下層をシリサイド化する工程を有するため、ゲート絶縁膜（高誘電率膜）を構成する金属が多結晶シリコン膜へ拡散することを抑制することができる。そのため、フェルミレベルピニングの発生を抑制することにより、しきい値電圧の変動を抑制することができる。
さらに、高誘電率膜により構成されるゲート絶縁膜上に、金属窒化物からなるバリア膜が形成され、該バリア膜上で多結晶シリコン膜の下層をシリサイド化している。これにより、多結晶シリコン膜をシリサイド化する金属が、ゲート絶縁膜に拡散することを抑制することができる。そのため、リーク電流等の発生を抑制することができ、製品としての長期的な信頼性を得ることができる。
本発明の半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート電極と、を備える半導体装置であって、
前記ゲート電極は、Ｈｆ、Ｚｒ、Ａｌ、ＬａおよびＴａからなる群より選択される１種以上の金属元素を含む高誘電率膜により構成されるゲート絶縁膜と、ＴｉＮ、ＴａＮおよびＷＮからなる群より選択される１種以上の金属窒化物からなるバリア膜と、下層がシリサイド層である多結晶シリコン膜と、の積層構造を有する
このような半導体装置によれば、ゲート絶縁膜上にバリア膜を有しているため、多結晶シリコン膜をシリサイド化する際に金属がゲート絶縁膜に拡散することがなく製造安定性に優れる。さらに、ゲート絶縁膜上にバリア膜を有しているため、しきい値電圧の変動を抑制することができる。
本発明によれば、フェルミレベルピニングの発生を抑制することにより、しきい値電圧の変動を抑制しつつ、さらにリーク電流等の発生を抑制することにより、製品の長期的な信頼性を安定させることの可能な半導体装置の製造方法および半導体装置が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
本実施形態における半導体装置は、図３に示すように、半導体基板１０２ａ上に、Ｈｆ、Ｚｒ、Ａｌ、ＬａおよびＴａからなる群より選択される１種以上の金属元素を含む高誘電率膜により構成されるゲート絶縁膜１１２と、ＴｉＮ、ＴａＮおよびＷＮからなる群より選択される１種以上の金属窒化物からなるバリア膜１１４と、下層がシリサイド化された多結晶シリコン膜１１６とが順に積層されてなるゲート電極を有する。
このような半導体装置の製造方法において、ゲート電極を形成する工程は、以下の工程を含む。
（ｉ）半導体基板１０２ａ上に、ゲート絶縁膜１０４と、バリア膜１０６と、金属膜（第１金属膜１０８）と、多結晶シリコン膜１１０とを順に積層し積層膜を形成する工程（図１（ａ））
（ii）前記積層膜を加熱処理することにより、第１金属膜１０８の金属を多結晶シリコン膜１１０に拡散させて多結晶シリコン膜１１０の下層をシリサイド化する（第１シリサイド層１１０ａを形成する）工程（図１（ｂ））
以下、第１および第２の実施形態により半導体装置の製造方法を説明する。
（第１の実施形態）
第１の実施形態においては、Ｎ型ＭＯＳＦＥＴを形成する場合を例に説明する。
まず、図１（ａ）に示すように、Ｐ型半導体基板１０２ａ上に、ゲート絶縁膜１０４と、バリア膜１０６と、第１金属膜１０８と、多結晶シリコン膜１１０とを順に積層する。
ゲート絶縁膜１０４は、Ｈｆ、Ｚｒ、Ａｌ、ＬａおよびＴａからなる群より選択される１種以上の金属元素を含む高誘電率膜により構成することができる。高誘電率膜として、具体的には、ＨｆＯ２膜、ＺｒＯ２膜、Ａｌ２Ｏ３膜、ＬａＯ２膜、Ｔａ２Ｏ５膜等を挙げることができる。ゲート絶縁膜１０４は、例えば、ＡＬＤ法において２０ｃｙｃｌｅ程度堆積させることにより形成することができる。ゲート絶縁膜１０４の膜厚は、３ｎｍ〜４ｎｍ程度とすることができる。
また、バリア膜１０６は、電気伝導性の観点から、ＴｉＮ、ＴａＮおよびＷＮからなる群より選択される１種以上の金属窒化物からなる。バリア膜１０６は、例えば、ＡＬＤ法において５ｃｙｃｌｅ程度堆積させることにより形成することができる。バリア膜１０６の膜厚は、０．５ｎｍ〜１ｎｍ程度とすることができる。
第１金属膜１０８は、例えば、スパッタ法により形成することができる。第１金属膜１０８としては、Ｎｉ、Ｃｏ、Ｗ、Ｔｉ等の金属膜を挙げることができ、１種または２種以上組み合わせて用いることができる。第１金属膜１０８は、後述する第１シリサイド層１１６ａにおいて低抵抗、フェルミレベルピニングの抑制効果等が得られる金属を適宜選択することができる。
多結晶シリコン膜１１０は、例えば、化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）等により形成することができる。
次いで、５００℃程度のアニールを数分間程度行うことにより、第１金属膜１０８の金属と、多結晶シリコン膜１１０のＳｉとの相互拡散が起こり、多結晶シリコン膜１１０の下層に第１シリサイド層１１０ａが形成される（図１（ｂ））。この第１シリサイド層１１０ａの組成はＭｘＳｉ（Ｍ：金属元素、ｘは１以上の数を示す。）と表すことができる。このような組成であることにより、フェルミレベルピニングの発生をさらに抑制し、しきい値電圧の変動を効果的に抑制することができる。
そして、リソグラフィー工程およびＲＩＥエッチング工程によりゲート電極を形成し、さらにエクステンション領域１１８、サイドウォ−ル１２０およびソース／ドレイン領域１２２を通常の方法に従い形成する（図２（ａ））。
次いで、スパッタ法等により、ウェハ全面に第２金属膜を形成する。そして、多結晶シリコン膜１１６およびソース／ドレイン領域１２２を、その上面に堆積された第２金属膜１２４，１２６により、シリサイド化する（図２（ｂ））。例えば、６５０℃程度のアニールを数分間程度行う。第２金属膜１２４，１２６としては、Ｎｉ、Ｃｏ、Ｗ、Ｔｉ等を挙げることができ、１種または２種以上組み合わせて用いることができる。第２金属膜１２４，１２６は、後述する第２シリサイド層１１６ｂおよびシリサイド層１２８において、低抵抗、オーミック性、コンタクト電極との親和性等に優れた金属から適宜選択して形成することができる。
シリサイド化により、ゲート電極の上層と、ソース／ドレイン領域１２２に、各々第２シリサイド層１１６ｂ、シリサイド層１２８が形成される（図３）。この結果、多結晶シリコン膜１１６は下層に第１シリサイド層１１６ａが形成され、上層に第２シリサイド層１１６ｂが形成されたフルシリサイド・メタルゲート構造となる。その後、所定の工程により、Ｎ型ＭＯＳＦＥＴを備える半導体装置を製造することができる。
以下に、第１の実施形態の効果を説明する。
本実施形態の半導体装置の製造方法によれば、フェルミレベルピニングの発生を抑制することにより、しきい値電圧の変動が抑制され、さらにリーク電流の発生を抑制して製品としての長期的な信頼性が安定した半導体装置を提供することができる。
一方、特許文献１に記載の半導体装置の製造方法においては、高誘電率膜から構成されるゲート絶縁膜表面に、ＮｉやＣｏなどの金属膜と多結晶シリコン膜とを積層する。次いで、加熱処理により金属膜の金属を多結晶シリコン膜に拡散させて、その下層のシリサイド化を行っている。
しかしながら、このような製造方法により得られる半導体装置は、リーク電流の発生により製品としての信頼性、特に長期的な信頼性が損なわれることがあった。従来の半導体装置においては、このリーク電流の発生は明らかではなく、通常、特許文献１のように、高誘電率膜から構成されるゲート絶縁膜表面で多結晶シリコン膜のシリサイド化が行われていた。このような状況下、本発明者が鋭意検討したところ、多結晶シリコン膜の下層のシリサイド化工程において、金属膜の金属がゲート絶縁膜に拡散することがあり、これにより半導体装置においてリーク電流が発生することがあることを見出した。
つまり、本実施形態の半導体装置の製造方法においては、半導体基板上に、ゲート絶縁膜と、バリア膜と、金属膜と、多結晶シリコン膜とを順に積層し積層膜を形成し、そして、該積層膜を加熱処理することにより、前記金属膜の金属を前記多結晶シリコン膜に拡散させて該多結晶シリコン膜の下層をシリサイド化する。このように、ゲート絶縁膜と金属膜との間にバリア膜を有しているため、金属膜を構成する金属のゲート絶縁膜への拡散を抑制することができる。そのため、リーク電流等の発生を抑制することができ製品としての長期的な信頼性を安定させることができる。さらに、フェルミレベルピニングの発生を抑制することにより、しきい値電圧の変動を抑制することができる。
また、本実施形態の半導体装置によれば、高誘電率膜からなるゲート絶縁膜上にバリア膜を有しているため、多結晶シリコン膜をシリサイド化する際に、金属がゲート絶縁膜に拡散することがなく製造安定性に優れる。さらに、ゲート絶縁膜上にバリア膜を有しているため、ゲート絶縁膜への水分の移行を抑制することができ、しきい値電圧の変動を抑制することができる。
（第２の実施形態）
第２の実施形態においては、隣接するＮ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴとを形成する例によって説明する。なお、以下の説明において、Ｎ型ＭＯＳＦＥＴ形成領域とは、Ｎ型ＭＯＳＦＥＴが形成される予定領域およびＮ型ＭＯＳＦＥＴが形成された領域のいずれをも含むものである。さらに、Ｐ型ＭＯＳＦＥＴ形成領域とは、Ｐ型ＭＯＳＦＥＴが形成される予定領域およびＰ型ＭＯＳＦＥＴが形成された領域のいずれをも含むものである。
まず、Ｐ型半導体基板１０２ａとＮ型半導体基板１０２ｂとが素子分離膜１３０により分離された半導体基板１０２を準備する。
Ｎ型ＭＯＳＦＥＴ形成領域においては、第１の実施形態と同様の方法により、Ｐ型半導体基板１０２ａ上に、ゲート絶縁膜１１２と、バリア膜１１４と、下層に第１シリサイド層１１６ａを有する多結晶シリコン膜１１６とが積層された、ゲート電極を形成する。さらに、Ｐ型半導体基板１０２ａの表層に、エクステンション領域１１８およびソース／ドレイン領域１２２を形成し、ゲート絶縁膜１１２、バリア膜１１４および多結晶シリコン膜１１６との側壁に、サイドウォ−ル１２０を形成する（図４（ａ））。
一方、Ｐ型ＭＯＳＦＥＴ形成領域においても、第１の実施形態と同様の方法により、Ｎ型半導体基板１０２ｂ上に、ゲート絶縁膜１３２と、バリア膜１３４と、下層に第１シリサイド層１３６ａが形成された多結晶シリコン膜１３６とが積層された、ゲート電極を形成する。さらに、Ｎ型半導体基板１０２ｂの表層に、エクステンション領域１３８およびソース／ドレイン領域１４２を形成し、ゲート絶縁膜１３２、バリア膜１３４および多結晶シリコン膜１３６の側壁に、サイドウォ−ル１４０を形成する（図４（ａ））。
ゲート絶縁膜１１２とゲート絶縁膜１３２は、各々同一の金属元素を含んでいてもよく、異なる金属を含んでいてもよい。さらに、バリア膜１１４とバリア膜１３４は、各々同一の金属窒化物膜であっても異なる金属窒化物膜であってもよい。またさらに、第１シリサイド層１１６ａと第１シリサイド層１３６ａとは、各々同一の金属によりシリサイド化されていてもよく、異なる金属によりシリサイド化されていてもよい。
次いで、多結晶シリコン膜１１６，１３６の表面と、ソース／ドレイン領域１２２，１４２の表面に酸化膜１４４を形成する（図４（ｂ））。酸化膜１４４は、熱酸化等により形成することができる。
そして、Ｎ型ＭＯＳＦＥＴ形成領域およびＰ型ＭＯＳＦＥＴ形成領域を覆うようにフォトレジスト膜を形成した後、通常のリソグラフィー工程により、Ｐ型ＭＯＳＦＥＴ形成領域のみにフォトレジスト膜１４６を残す（図４（ｃ））。
次いで、通常のドライエッチング等により、Ｎ型ＭＯＳＦＥＴ形成領域の酸化膜１４４を除去する。その後、フォトレジスト１４６を剥離し、ウェハ全体にスパッタ法等により第２金属膜を形成する。Ｎ型ＭＯＳＦＥＴ形成領域において、多結晶シリコン膜１１６およびソース／ドレイン領域１２２を、これらの上面に堆積された第２金属膜１２４，１２６により、第１の実施形態と同様にシリサイド化する（図５（ａ））。なお、Ｐ型ＭＯＳＦＥＴ形成領域においては、多結晶シリコン膜１３６およびソース／ドレイン領域１４２の上面に酸化膜が形成されているため、シリサイド化は進行しない。
シリサイド化工程により、第２シリサイド層１１６ｂ、シリサイド層１２８が形成される（図５（ｂ））。これにより、ゲート電極を構成する多結晶シリコン膜１１６は、下層に第１シリサイド層１１６ａ、上層に第２シリサイド層１１６ｂを有するフルシリサイド・メタルゲート構造となる。
さらに、Ｐ型ＭＯＳＦＥＴ形成領域においても、上述のＮ型ＭＯＳＦＥＴ形成領域と同様の工程を行うことにより、ゲート電極を構成する多結晶シリコン膜１３６の下層に第１シリサイド層１３６ａ、上層に第２シリサイド層１３６ｂを有するフルシリサイド・メタルゲート構造を形成することができる。具体的には、Ｎ型ＭＯＳＦＥＴ形成領域におけるフォトレジスト膜形成工程、酸化膜１４４除去工程、第２金属膜堆積工程、シリサイド化工程を行う。これにより、ゲート電極を構成する多結晶シリコン膜１３６は、下層に第１シリサイド層１３６ａ、上層に第２シリサイド層１３６ｂを有するフルシリサイド・メタルゲート構造となる。
その後、所定の工程により、Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴとを備える半導体装置を製造することができる。
以下に、第２の実施形態の効果を説明する。
本実施形態の半導体装置の製造方法によれば、Ｎ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴとの間で、多結晶シリコン膜をシリサイド化する第２金属膜の種類を変更したり、もしくは多結晶シリコン膜の上層をシリサイド化しないなど、設計の自由度が向上する。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、本実施形態においては、フルシリサイドゲート構造により説明したが、第１シリサイド層１１６ａと第２シリサイド層１１６ｂとの間に、多結晶ポリシリコン層を有していてもよい。
さらに、本実施形態において、多結晶シリコン膜１１０の下層および上層を、順にまたは同時にシリサイド化した後に、多結晶シリコン膜１１０をエッチングして、ゲート電極を形成することができる。
またさらに、本実施形態において、ゲート絶縁膜１０４と、バリア膜１０６と、第１金属膜１０８と、多結晶シリコン膜１１０との積層膜をゲート電極形状にエッチングした後、多結晶シリコン膜１１０の下層および上層を、順にまたは同時にシリサイド化して、ゲート電極を形成することもできる。
またさらに、第１の実施形態においては、Ｎ型ＭＯＳＦＥＴを形成する場合を例に説明したがＰ型ＭＯＳＦＥＴに適用することができる。第２の実施形態においては、隣接するＮ型ＭＯＳＦＥＴとＰ型ＭＯＳＦＥＴを形成する例により説明したが、これらのＭＯＳＦＥＴは離間していてもよく、またＮ型ＭＯＳＦＥＴ同士やＰ型ＭＯＳＦＥＴ同士においても適用することができる。
[実施例]
[実施例１]
第１の実施形態（図１〜図３）と同様の方法により半導体装置を製造した。なお、製造条件および半導体装置の構成等は以下の通りであった。
・ゲート絶縁膜１０４：ＨｆＯ２膜、膜厚４ｎｍ程度（ＡＬＤ法：２０ｃｙｃｌｅ）
・バリア膜１０６：ＴｉＮ膜、膜厚１ｎｍ程度（ＡＬＤ法：５ｃｙｃｌｅ）
・第１金属膜１０８：Ｎｉ膜（スパッタ法）
・多結晶シリコン膜１１０：ＣＶＤ法
・第２金属膜１２４，１２６：Ｗ膜（スパッタ法）
・第１シリサイド層１１０ａ形成条件：５００℃程度で５分間のアニール
・第２シリサイド層１１６ｂ形成条件：６５０℃程度で５分間のアニール
[比較例１]
バリア膜１０６を形成せず、ゲート絶縁膜１０４上に第１金属膜１０８を形成した以外は実施例１と同様にして半導体装置を製造した。
その結果、実施例１の半導体装置においては、フェルミレベルピニングの発生が抑制され、しきい値電圧の変動が抑制されることが確認された。さらに、リーク電流の発生が認められず、製品としての長期的な信頼性を得られることが確認された。これに対し、比較例１の半導体装置においては、リーク電流の発生が確認され、製品としての信頼性を得られないことが確認された。
また、実施例１において第１シリサイド層１１６ａのバリア膜１１４近傍の組成（ＮｉｘＳｉ）を、ＥＤＳ分析において確認したところ、Ｎｉ２Ｓｉであり、Ｎｉ０．５Ｓｉの組成の場合と比較して、しきい値電圧の変動が特に抑制されることが確認された。
第1の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。 第1の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。 第1の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。 第２の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。 第２の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。 従来の半導体装置の製造方法を模式的に示した断面図である。 従来の半導体装置の製造方法を模式的に示した断面図である。
符号の説明
１２ 半導体基板
１４ ゲート絶縁膜
１６ 多結晶シリコン膜
１８ 金属膜
２２ 半導体基板
３２ ゲート絶縁膜
３６ 多結晶シリコン膜
３６ａ 第１シリサイド層
３６ｂ 第２シリサイド層
３８ エクステンション領域
４０ サイドウォール
４２ シリサイド層
１０２ａ Ｐ型半導体基板
１０２ｂ Ｎ型半導体基板
１０４ ゲート絶縁膜
１０６ バリア膜
１０８ 第１金属膜
１１０ａ 第１シリサイド層
１１０ 多結晶シリコン膜
１１２ ゲート絶縁膜
１１４ バリア膜
１１６ 多結晶シリコン膜
１１６ａ 第１シリサイド層
１１６ｂ 第２シリサイド層
１１８ エクステンション領域
１２０ サイドウォ−ル
１２２ ソース／ドレイン領域
１２４ 第２金属膜
１２６ 第２金属膜
１２８ シリサイド層
１３０ 素子分離膜
１３２ ゲート絶縁膜
１３４ バリア膜
１３６ 多結晶シリコン膜
１３６ａ 第１シリサイド層
１３６ｂ 第２シリサイド層
１３８ エクステンション領域
１４０ サイドウォ−ル
１４２ ソース／ドレイン領域
１４４ 酸化膜
１４６ フォトレジスト膜

Claims (9)

  1. 半導体基板上に、Ｈｆ、Ｚｒ、Ａｌ、ＬａおよびＴａからなる群より選択される１種以上の金属元素を含む高誘電率膜により構成されるゲート絶縁膜と、ＴｉＮ、ＴａＮおよびＷＮからなる群より選択される１種以上の金属窒化物からなるバリア膜と、下層をシリサイド化した多結晶シリコン膜とが順に積層されてなるゲート電極を形成する工程を含む半導体装置の製造方法であって、
    前記ゲート電極を形成する前記工程は、
    前記半導体基板上に、ゲート絶縁膜と、バリア膜と、金属膜と、多結晶シリコン膜とを順に積層し積層膜を形成する工程と、
    前記積層膜を加熱処理することにより、前記金属膜の金属を前記多結晶シリコン膜に拡散させて該多結晶シリコン膜の下層をシリサイド化する工程と、
    を含む、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記多結晶シリコン膜の下層をシリサイド化する前記工程の後に、
    前記積層膜上に他の金属膜を形成するとともに、加熱処理により該金属膜の金属を前記多結晶シリコン膜に拡散させて該多結晶シリコン膜の上層をシリサイド化する工程を含む、半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法であって、
    前記積層膜を形成する前記工程は、前記多結晶シリコン膜上に、さらに他の金属膜を形成する工程を含み、
    前記シリサイド化する前記工程は、前記積層膜を加熱処理することにより、前記金属膜の金属を前記多結晶シリコン膜に拡散させて該多結晶シリコン膜の下層をシリサイド化するとともに、前記他の金属膜の金属を前記多結晶シリコン膜に拡散させて該多結晶シリコン膜の上層をシリサイド化する工程である、半導体装置の製造方法。
  4. 請求項２に記載の半導体装置の製造方法であって、
    前記多結晶シリコン膜の下層をシリサイド化する前記工程の後に、
    前記積層膜をエッチングすることによりゲート電極形状に加工する工程を含む、半導体装置の製造方法。
  5. 請求項３に記載の半導体装置の製造方法であって、
    前記積層膜を形成する前記工程の後に、
    前記積層膜をエッチングすることによりゲート電極形状に加工する工程を含む、半導体装置の製造方法。
  6. 請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
    前記金属膜は、Ｎｉ、Ｃｏ、ＷおよびＴｉからなる群より選択される１種以上の金属からなる、半導体装置の製造方法。
  7. 半導体基板と、
    前記半導体基板上に形成されたゲート電極と、を備える半導体装置であって、
    前記ゲート電極は、Ｈｆ、Ｚｒ、Ａｌ、ＬａおよびＴａからなる群より選択される１種以上の金属元素を含む高誘電率膜により構成されるゲート絶縁膜と、ＴｉＮ、ＴａＮおよびＷＮからなる群より選択される１種以上の金属窒化物からなるバリア膜と、下層がシリサイド層である多結晶シリコン膜と、の積層構造を有する、半導体装置。
  8. 請求項７に記載の半導体装置であって、
    前記金属窒化物膜近傍における前記多結晶シリコン膜の組成は、
    ＭｘＳｉ（Ｍは、Ｎｉ、Ｃｏ、ＷおよびＴｉから選択される金属元素であり、ｘは１以上の数を示す。）
    である、半導体装置。
  9. 請求項７または８に記載の半導体装置であって、
    前記多結晶シリコン膜の上層はシリサイド層である、半導体装置。
JP2005351830A 2005-12-06 2005-12-06 半導体装置の製造方法および半導体装置 Pending JP2007158065A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005351830A JP2007158065A (ja) 2005-12-06 2005-12-06 半導体装置の製造方法および半導体装置
TW095144348A TW200723412A (en) 2005-12-06 2006-11-30 Method for manufacturing semiconductor device and semiconductor device
US11/606,034 US7642155B2 (en) 2005-12-06 2006-11-30 Semiconductor device with metal nitride barrier layer between gate dielectric and silicided, metallic gate electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351830A JP2007158065A (ja) 2005-12-06 2005-12-06 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2007158065A true JP2007158065A (ja) 2007-06-21

Family

ID=38119302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351830A Pending JP2007158065A (ja) 2005-12-06 2005-12-06 半導体装置の製造方法および半導体装置

Country Status (3)

Country Link
US (1) US7642155B2 (ja)
JP (1) JP2007158065A (ja)
TW (1) TW200723412A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932564B2 (en) 2007-06-27 2011-04-26 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781333B2 (en) * 2006-12-27 2010-08-24 Hynix Semiconductor Inc. Semiconductor device with gate structure and method for fabricating the semiconductor device
JP5106022B2 (ja) * 2007-09-28 2012-12-26 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
WO2009122345A1 (en) * 2008-04-02 2009-10-08 Nxp B.V. Method of manufacturing a semiconductor device and semiconductor device
JP2010232426A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011151134A (ja) * 2010-01-20 2011-08-04 Renesas Electronics Corp 半導体装置、および、半導体装置の製造方法
US8431472B2 (en) * 2011-06-30 2013-04-30 GlobalFoundries, Inc. Semiconductor device fabrication using gate substitution
US11532698B2 (en) * 2019-09-11 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in top electrode to increase break down voltage
CN116454132A (zh) * 2022-01-06 2023-07-18 长鑫存储技术有限公司 半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217313A (ja) * 2000-11-30 2002-08-02 Texas Instruments Inc 金属及び対応する金属珪化物から形成した各ゲートを有する相補形トランジスタ
JP2002237469A (ja) * 2000-12-29 2002-08-23 Hynix Semiconductor Inc 半導体素子の金属ゲート形成方法
JP2005277223A (ja) * 2004-03-25 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208004B1 (en) * 1998-08-19 2001-03-27 Philips Semiconductor, Inc. Semiconductor device with high-temperature-stable gate electrode for sub-micron applications and fabrication thereof
US6373111B1 (en) * 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
JP3571679B2 (ja) * 2001-09-06 2004-09-29 日本電信電話株式会社 薄膜形成方法
BE1015723A4 (nl) 2003-10-17 2005-07-05 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met gesilicideerde elektroden.
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
US20060094180A1 (en) * 2004-11-02 2006-05-04 Intel Corporation Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217313A (ja) * 2000-11-30 2002-08-02 Texas Instruments Inc 金属及び対応する金属珪化物から形成した各ゲートを有する相補形トランジスタ
JP2002237469A (ja) * 2000-12-29 2002-08-23 Hynix Semiconductor Inc 半導体素子の金属ゲート形成方法
JP2005277223A (ja) * 2004-03-25 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932564B2 (en) 2007-06-27 2011-04-26 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
TW200723412A (en) 2007-06-16
US20070128791A1 (en) 2007-06-07
US7642155B2 (en) 2010-01-05

Similar Documents

Publication Publication Date Title
JP5270086B2 (ja) ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法
JP5604540B2 (ja) ポリメタルゲート電極を持つ半導体素子の製造方法
JP5375362B2 (ja) 半導体装置の製造方法
JP3600476B2 (ja) 半導体装置の製造方法
JP5157450B2 (ja) 半導体装置およびその製造方法
WO2003079444A1 (en) Semiconductor device and its manufacturing method
JP2007208260A (ja) 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置
JP5769160B2 (ja) コンタクト形成方法、半導体装置の製造方法、および半導体装置
US7642155B2 (en) Semiconductor device with metal nitride barrier layer between gate dielectric and silicided, metallic gate electrodes
JPWO2007026677A1 (ja) 半導体装置の製造方法
JPWO2011042955A1 (ja) 半導体装置
JP2007123431A (ja) 半導体装置及びその製造方法
JP2008034413A (ja) 半導体装置及びその製造方法
JP2005150267A (ja) 半導体装置とその製造方法
JP4287421B2 (ja) 半導体装置の製造方法
JP2008103613A (ja) 半導体装置及びその製造方法
JP2008205065A (ja) 半導体装置及びその製造方法
JP2008227165A (ja) 半導体装置およびその製造方法
JP2011187498A (ja) 半導体装置の製造方法
JP2008117842A (ja) 半導体装置、およびその製造方法
JP2009064875A (ja) 半導体装置
JP2005311058A (ja) 半導体装置及びその製造方法
JP5194732B2 (ja) 半導体装置の製造方法および半導体装置
JP2011151134A (ja) 半導体装置、および、半導体装置の製造方法
JP4744413B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220