JP2005311058A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005311058A JP2005311058A JP2004125662A JP2004125662A JP2005311058A JP 2005311058 A JP2005311058 A JP 2005311058A JP 2004125662 A JP2004125662 A JP 2004125662A JP 2004125662 A JP2004125662 A JP 2004125662A JP 2005311058 A JP2005311058 A JP 2005311058A
- Authority
- JP
- Japan
- Prior art keywords
- channel misfet
- semiconductor device
- channel
- drain diffusion
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 65
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 64
- 125000006850 spacer group Chemical group 0.000 claims abstract description 51
- 238000009792 diffusion process Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000010941 cobalt Substances 0.000 claims description 10
- 229910017052 cobalt Inorganic materials 0.000 claims description 10
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 10
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 239000003870 refractory metal Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052710 silicon Inorganic materials 0.000 abstract description 21
- 239000010703 silicon Substances 0.000 abstract description 21
- 239000012212 insulator Substances 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 119
- 238000002955 isolation Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004050 hot filament vapor deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021352 titanium disilicide Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 ｎチャネルおよびｐチャネルＭＩＳＦＥＴのチャネル領域の格子歪みを制御し、これらのＭＩＳＦＥＴの駆動能力を簡便に向上させる。
【解決手段】 シリコン基板１を素子分離領域２で画定した活性領域３のｎチャネルＭＩＳＦＥＴは、Ｓｉゲート電極６に対して圧縮応力を与え自らは引張り応力を有する第１サイドウォールスペーサ７と、ｎ導電型のソースドレイン拡散層８に対して圧縮応力を与え自らは引張り応力を有する第１シリサイド層９とを有する構造であり、活性領域４のｐチャネルＭＩＳＦＥＴは、Ｓｉゲート電極６に対して引張り応力を与え自らは圧縮応力を有する第２サイドウォールスペーサ１０と、ｐ導電型のソースドレイン拡散層１１に対して引張り応力を与え自らは圧縮応力を有する第２シリサイド層１２とを有する構造となっている。
【選択図】 図１
【解決手段】 シリコン基板１を素子分離領域２で画定した活性領域３のｎチャネルＭＩＳＦＥＴは、Ｓｉゲート電極６に対して圧縮応力を与え自らは引張り応力を有する第１サイドウォールスペーサ７と、ｎ導電型のソースドレイン拡散層８に対して圧縮応力を与え自らは引張り応力を有する第１シリサイド層９とを有する構造であり、活性領域４のｐチャネルＭＩＳＦＥＴは、Ｓｉゲート電極６に対して引張り応力を与え自らは圧縮応力を有する第２サイドウォールスペーサ１０と、ｐ導電型のソースドレイン拡散層１１に対して引張り応力を与え自らは圧縮応力を有する第２シリサイド層１２とを有する構造となっている。
【選択図】 図１
Description
本発明は、半導体装置及びその製造方法に係り、詳しくは、チャネル領域への格子歪みの付与によりｎチャネルおよびｐチャネルの絶縁ゲート電界効果トランジスタ（ＭＩＳＦＥＴ）の駆動能力を向上させる半導体装置及びその製造方法に関する。
半導体装置の動作の高速化においては、ＭＩＳＦＥＴの素子構造の微細化が最も効果的な常套手段であり、現在その寸法基準は６５ｎｍから４５ｎｍへと精力的に進められている。また、特にＳｉ基板に搭載する半導体装置においては、ＭＩＳＦＥＴのチャネル領域に格子歪みを生成し電荷（電子および正孔）の実効質量を小さくしてそれらの移動度を向上させることで高速化を実現する試みも種々になされている。
上記ＭＩＳＦＥＴのチャネル領域に格子歪みを生成するいわゆる歪みＳｉチャネル技術には、第１の方法として、格子定数あるいは熱膨張係数の異なる２種類の材料を積層することで、Ｓｉ層の広い領域に亘って格子歪みを生成しその歪んだ領域に半導体素子を作製するもの、第２の方法として、半導体装置のデバイス構造起因あるいは製造プロセス起因の応力を用いてチャネル領域に局部的な歪みを生成するものがある。
例えば、第１の方法の代表的な技術では、単結晶のＳｉＧｅ合金層上にＳｉ層をエピタキシャル成長させ、このＳｉ層にＭＩＳＦＥＴを作製する（例えば、特許文献１参照）。この場合には、Ｓｉ層に伸び（引張り）歪みが生じ電子の移動度は向上するが、正孔の移動度は逆に低下する。そこで、ｎチャネルとｐチャネルの両方のＭＩＳＦＥＴ（以下、ＣＭＯＳとも言う）の駆動能力を向上させるために、ｐチャネルＭＩＳＦＥＴを形成する領域のＳｉＧｅ合金層を選択的に除去したり、ｐチャネルＭＩＳＦＥＴを作製する領域のＳｉ層に選択的に縮み（圧縮）歪みを生成する材料を積層させる等の検討がなされている。
また、第２の方法に関する技術では、例えばＳＴＩ（Shallow Trench Isolation）のような素子分離領域に充填した絶縁物からチャネル領域にかかる応力を用いることで、ＣＭＯＳのオン電流を向上させている（例えば、特許文献２参照）。これについては、第２の方法に係る本発明との互いの相違点を明確にするために、図７を参照して具体的な説明を加える。図７（ａ）、図７（ｂ）は、それぞれｎチャネルＭＩＳＦＥＴ、ｐチャネルＭＩＳＦＥＴの断面図である。
図７（ａ）に示すように、ｎチャネルＭＩＳＦＥＴは、シリコン基板１０１にｐウェル層１０１ａが形成され、ＳＴＩ型の素子分離膜１０２で分離された活性領域に形成される。ここで、素子分離膜１０２は、シリコン酸化膜１０２ａとシリコン窒化膜１０２ｂとシリコン酸化膜１０２ｃの３層構造となっている。そして、シリコン酸化膜１０２ａ、１０２ｃは、シリコン基板に対して圧縮応力を与えるが、シリコン窒化膜１０２ｂがシリコン基板に強い引張り応力を及ぼすために、全体に上記ＭＩＳＦＥＴのチャネル方向およびゲート幅方向に大きな引張り歪みが発生し、ｎチャネルＭＩＳＦＥＴのオン電流が向上する。なお、シリコン窒化膜１０２ｂの膜厚によって引張り歪み量が変化することから、導入すべき歪み量に応じて素子分離膜１０２の構造、シリコン窒化膜１０２ｂの膜厚を選択する。また、図に示した紙面に水平な断面の素子分離膜１０２と共に、紙面に垂直な断面の素子分離膜（不図示）にもシリコン窒化膜を挿入するとよい。
これに対して、図７（ｂ）に示すように、ｐチャネルＭＩＳＦＥＴは、同一のシリコン基板１０１にｎウェル層１０１ｂが形成され、ＳＴＩ型の素子分離膜１０２で分離された活性領域に形成される。そして、ここでは、素子分離膜１０２にはシリコン酸化膜のみが充填されている。このシリコン酸化膜はシリコン基板１０１に圧縮応力を与え、ｐチャネルＭＩＳＦＥＴのチャネル方向に大きな圧縮歪みが発生し、ｐチャネルＭＩＳＦＥＴのオン電流が向上する。また、図の紙面に垂直な断面の素子分離膜（不図示）に対して上述したシリコン窒化膜を挿入すると、ｎチャネルＭＩＳＦＥＴの場合と同様にゲート幅方向に引張り応力が生じ、ｐチャネルＭＩＳＦＥＴのオン電流は更に向上するようになる。
なお、図７において、ｎ、ｐチャネルＭＩＳＦＥＴは通常の構造であり、ゲート絶縁膜１０３を介してそれぞれのｐ（ｎ）ウェル層１０１ａ（１０１ｂ）上に形成されたポリシリコンから成るゲート電極１０４、サイドウォールスペーサ１０５、ソースドレイン拡散層１０６、上記ゲート電極１０４およびソースドレイン拡散層１０６の表面に形成したコバルトシリサイド層１０７を有する構造になっている。そして、全体を被覆する層間絶縁膜１０８の所定の領域にコンタクトホールが形成されソースドレイン拡散層１０６表面のコバルトシリサイド層１０７に接続してコンタクトプラグ１０９が埋め込まれている。
特開平１０−２７０６８５号公報
特開２００３−１７９１５７号公報
しかしながら、上記第１の方法では、歪みＳｉ中あるいはＳｉＧｅ合金層の結晶欠陥の低減制御が難しく、半導体装置の拡散層のリーク電流が半導体素子構造の微細化と共に顕著になってくるという問題を有している。また、ＳｉＧｅ合金層上に成長したＳｉの表面平坦性が悪くしかもその向上に問題が残っており、工業的な実用化は未だ乏しい状態にある。そして、この方法は、ＳｉＧｅ合金の作製等も含めた製造コストが従来のシリコン基板上の半導体装置の場合よりも大幅に高くなるという問題を有する。この他に、第１の方法としては、ＳＯＩ（Silicon on Insulator）構造およびその類似技術がよく知られているが、未だ充分な格子歪は得られず電荷の移動度の向上は小さい。
第２の方法は、上述したように半導体装置のデバイス構造あるいは製造プロセスで生じる局所的な応力を用いる手法である。上記応力は半導体素子構造の微細化と共に増大する。このために、この応力を高精度に制御をすることができれば、上記第２の方法は、現状の半導体装置の製造プロセスとの高い整合性を有する効果的な手段になり得る。図７に示した従来例では簡便に１０％程度のオン電流の増加が得られるとしている。
しかし、上記従来例は、ＳＴＩ型のような素子分離膜の形成において、ＳＴＩのための所定の凹部領域に異種の絶縁膜、例えばシリコン酸化膜とシリコン窒化膜とを選択的に形成しなければならないため、ＳＴＩ構造および素子構造の微細化に伴いその半導体装置の量産適用が困難になるという問題があった。このように、上記従来例は半導体素子の微細化に不適合な応力制御の方法となっている。
本発明は、上述の事情に鑑みてなされたもので、半導体素子構造の微細化に適合しており、その製造プロセスとの整合性が非常に高い方法でチャネル領域の格子歪みを制御し、ｎチャネルおよびｐチャネルＭＩＳＦＥＴの駆動能力を向上させることができる簡便な手法を提供することを目的とする。
上記課題を解決するために、半導体装置にかかる第１の発明は、半導体基板上に形成されたｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを有する半導体装置において、前記ｎチャネルＭＩＳＦＥＴのゲート電極の側壁には引張り応力を有する第１のサイドウォールスペーサが形成され、前記ｐチャネルＭＩＳＦＥＴのゲート電極の側壁には圧縮応力を有する第２のサイドウォールスペーサが形成される構成を有している。
上記発明において、前記第１のサイドウォールスペーサはシリコン窒化膜であり、前記第２のサイドウォールスペーサはシリコン酸化膜であることが好ましい。
そして、第２の発明は、半導体基板上に形成されたｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを有する半導体装置において、前記ｎチャネルＭＩＳＦＥＴのソースドレイン拡散層の表面には引張り応力を有する第１のシリサイド層が形成され、前記ｐチャネルＭＩＳＦＥＴのソースドレイン拡散層の表面には圧縮応力を有する第２のシリサイド層が形成される構成を有している。
上記発明において、前記第１のシリサイド層はコバルトダイシリサイドで形成され、前記第２のシリサイド層はニッケルシリサイドで形成されることが好ましい。
また、上記発明において、前記ゲート電極のゲート長は１００ｎｍ以下であることが好ましい。更に、前記ｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを被覆するように、前記半導体基板上には引張り応力を有するシリコン窒化膜の形成されていることが好ましい。
そして、上記半導体装置の製造方法にかかる発明は、半導体基板上にｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを形成する半導体装置の製造方法であって、半導体基板上にゲート絶縁膜を介して多結晶シリコン膜を形成する工程と、前記多結晶シリコン膜を加工しゲート電極構造にする工程と、前記ｎチャネルＭＩＳＦＥＴの前記ゲート電極構造の側壁に引張り応力を有する第１のサイドウォールスペーサを形成し、前記ｐチャネルＭＩＳＦＥＴの前記ゲート電極構造の側壁に圧縮応力を有する第２のサイドウォールスペーサを形成する工程と、を有する構成となっている。
また、上記半導体装置の製造方法にかかる発明は、半導体基板上にｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを形成する半導体装置の製造方法であって、前記ｎチャネルＭＩＳＦＥＴの一導電型不純物を含有するソースドレイン拡散層と前記ｐチャネルＭＩＳＦＥＴの逆導電型不純物を含有するソースドレイン拡散層とを順次に形成する工程と、前記両方のソースドレイン拡散層を形成した後、前記ｎチャネルＭＩＳＦＥＴのソースドレイン拡散層表面に引張り応力を有する第１のシリサイド層を形成し、その後に、前記ｐチャネルＭＩＳＦＥＴのソースドレイン拡散層表面に圧縮応力を有する第２のシリサイド層を形成する工程と、を有する構成となっている。
上記発明において、前記第１のシリサイド層は、前記ｐチャネルＭＩＳＦＥＴ上を絶縁膜で被覆し、前記ｎチャネルＭＩＳＦＥＴのソースドレイン拡散層表面を含む全面に第１の高融点金属膜を堆積させた後に、第１の熱処理を施すことで前記ｎチャネルＭＩＳＦＥＴのソースドレイン拡散層表面を前記第１の高融点金属膜でシリサイド化して形成し、前記第２のシリサイド層は、前記第１のシリサイド層および前記ｐチャネルＭＩＳＦＥＴのソースドレイン拡散層表面を含む全面に第２の高融点金属膜を堆積させ後に、前記第１の熱処理の温度より低い温度の第２の熱処理を施すことで前記ｐチャネルＭＩＳＦＥＴのソースドレイン拡散層表面を前記第２の高融点金属膜でシリサイド化して形成する。
本発明の構成によれば、これまでの半導体装置の素子構造の微細化に適合しており、従来の半導体装置の製造プロセスとの整合性が非常に高い方法でもってチャネル領域の格子歪みを制御でき、ｎチャネルおよびｐチャネルＭＩＳＦＥＴの駆動能力を簡便に向上させることができる。
以下に、図面を参照して本発明の実施の形態を説明する。図１は、本発明の実施の形態にかかるｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴの平面図であり、図２は、図１のＸ−Ｘで切断した断面図である。そして、図３は、本実施の形態における効果を説明するためのＭＩＳＦＥＴの模式的な斜視図である。なお、図１では、本発明の構成を判り易くするために斜線を施している。
本発明の半導体装置を構成するｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴについて説明する。図１，２に示すようにシリコン基板１上にｐウェル層１ａとｎウェル層１ｂが形成され、その表面部にＳＴＩ型の素子分離領域２で画定した活性領域３，４が設けられる。そして、活性領域３にｎチャネルＭＩＳＦＥＴが、活性領域４にｐチャネルＭＩＳＦＥＴがそれぞれ形成される。
ｎチャネルＭＩＳＦＥＴは、図２に示すように、ゲート絶縁膜５を介してｐウェル層１ａ上に形成されたポリシリコンから成るＳｉゲート電極６、Ｓｉゲート電極６に対して圧縮応力を与え自らは引張り応力を有する第１サイドウォールスペーサ７、ｎ導電型のソースドレイン拡散層８、上記Ｓｉゲート電極６およびソースドレイン拡散層８の表面に形成し上記ソースドレイン拡散層８に対して圧縮応力を与え自らは引張り応力を有する第１シリサイド層９を有する構造になっている。
ここで、第１サイドウォールスペーサ７は、シラン系原料ガスとアンモニア系原料ガスを用いた化学気相成長（ＣＶＤ）法で堆積させるシリコン窒化膜であり、しかも、熱ＣＶＤ法あるいは触媒ＣＶＤ法のようにシリコン基板上に堆積するとき、そのシリコン窒化膜に引張り応力が生じる膜である。なお、プラズマ励起のＣＶＤ（ＰＥＣＶＤ）法で堆積するシリコン窒化膜は、シリコン基板上に堆積するとき、そのシリコン窒化膜に逆に圧縮応力が生じる膜になるのでこの膜は使用しない。
また、第１シリサイド層９は、コバルトシリサイド、チタンシリサイドのようにシリサイド層をシリコン基板上に形成するとき、その層中に引張り応力が生じるシリサイド層である。
次に、ｐチャネルＭＩＳＦＥＴは、図２に示すように、ゲート絶縁膜５を介してｎウェル層１ｂ上に形成されたポリシリコンから成るＳｉゲート電極６、Ｓｉゲート電極６に対して引張り応力を与え自らは圧縮応力を有する第２サイドウォールスペーサ１０、ｐ導電型のソースドレイン拡散層１１、上記Ｓｉゲート電極６およびソースドレイン拡散層１１の表面に形成し上記ソースドレイン拡散層１１に対して引張り応力を与え自らは圧縮応力を有する第２シリサイド層１２を有する構造になっている。
ここで、第２サイドウォールスペーサ１０は、シラン系原料ガスと酸素系原料ガスを用いたＣＶＤ法で堆積させるシリコン酸化膜である。このシリコン酸化膜は、シリコン基板上に堆積するとき、そのシリコン酸化膜に圧縮応力が生じる膜である。シリコン酸化膜の堆積方法は種々のものがあるが、その中でもＨＴＯ（High Temperature Oxidation）法で成膜したシリコン酸化膜が好ましい。この方法は、通常ではシランガスと亜酸化窒素ガスを用い成膜温度が７００℃程度と比較的に高温な成膜であり、大きな上記圧縮応力がシリコン酸化膜に生じるようになる。なお、他の方法で成膜したシリコン酸化膜は、その後の半導体装置製造の熱プロセスで容易に緻密化し、何れも最終的には上記圧縮応力が膜中に生じるようになる。
そして、第２シリサイド層１２は、ニッケルシリサイドのようにシリサイド層をシリコン基板上に形成するとき、その層中に圧縮応力が生じるシリサイド層である。
また、図１，２に示すように、上記構造のｎチャネルＭＩＳＦＥＴおよびｐチャネルＭＩＳＦＥＴを被覆するキャップ膜１３が形成してある。ここで、キャップ膜１３は、第１サイドウォールスペーサ７と同様な材料で、例えば上述したように成膜した膜に引張り応力が生じるシリコン窒化膜が好ましい。
次に、上記実施の形態のＭＩＳＦＥＴ構造で生ずる作用効果について、図３を参照して説明する。図３において、図１，２と同等な部分には同一の参照番号が付してある。
はじめに、上述したサイドウォールスペーサの場合について説明する。半導体装置の素子構造が微細化しその設計寸法基準が例えば６５ｎｍ〜４５ｎｍとなってくると、図２からも判るように、Ｓｉゲート電極６のチャネル方向の寸法は６５ｎｍ〜４５ｎｍでその高さは１００ｎｍ〜１５０ｎｍとなり、Ｓｉゲート電極６のパターンのアスペクト比は２〜３と非常に大きくなる。そして、図１に示しているように、その肉厚がＳｉゲート電極６の厚さと同程度になる第１サイドウォールスペーサ７が、ｎチャネルＭＩＳＦＥＴのＳｉゲート電極６の周縁に形成される。同様に、第２サイドウォールスペーサ１０がｐチャネルＭＩＳＦＥＴのＳｉゲート電極６の周縁に形成される。
上記の構造において、上記第１サイドウォールスペーサ７、第２サイドウォールスペーサ１０による応力とそれにより生じる歪みはそれぞれ次のようになる。すなわち、ｎチャネルＭＩＳＦＥＴの場合では、第１サイドウォールスペーサ７は、上述したようにＳｉゲート電極６に大きな圧縮応力を与える。そして、更に、図３に示すように、シリコン基板のｐウェル層１ａの表面すなわちｎチャネルＭＩＳＦＥＴのチャネル領域に対してもその上下（ｚ）方向に圧縮応力を与えるようになり、それに伴ってｚ方向に圧縮歪み−εｚが生じることになる。この圧縮歪み−εｚは電子の実効質量を低減させる。そして、電子の移動度が数％程度増大し、ｎチャネルＭＩＳＦＥＴの駆動能力が向上するようになる。ｐチャネルＭＩＳＦＥＴの場合では、第２サイドウォールスペーサ１０は、上述したようにＳｉゲート電極６に大きな引張り応力を与え、更に、図３に示すように、シリコン基板のｎウェル層１ｂの表面すなわちｐチャネルＭＩＳＦＥＴのチャネル領域に対してｚ方向に引張り応力を与えるようになり、それに伴ってｚ方向に引張り歪みεｚが生じることになる。この引張り歪みεｚは正孔の実効質量を低減させ、正孔の移動度が数％程度増大し、結果としてｐチャネルＭＩＳＦＥＴの駆動能力が向上する。
上述したサイドウォールスペーサ構造からの応力起因によるチャネル領域での歪みεｚは、素子構造が微細化しＳｉゲート電極６パターンのアスペクト比が上述したように２〜３と大きくなると共に増大し、本発明の実施の形態のＭＩＳＦＥＴの駆動能力の向上は更に顕著になる。なお、このようにアスペクト比が増大すると、後述するが、Ｓｉゲート電極６表面の第1、第2シリサイド層９，１２に起因する応力はほとんど無視できるようになる。
このようにして、本実施の形態のサイドウォールスペーサ構造を備えた、微細なｎチャネル、ｐチャネルＭＩＳＦＥＴを含んで構成された半導体装置においては、共にその駆動能力が向上するようになり、半導体装置の高速化あるいは高性能化が簡便な手法で達成される。
次に、上述したシリサイド層について説明する。半導体装置の素子構造が微細化してくると、図１からも判るように、Ｓｉゲート電極６のチャネル方向の寸法に対してソースドレイン拡散層８，１１の占める相対的な面積は増大し、それと共にその表面に形成される第1シリサイド層９、第2シリサイド層１２の占める面積も相対的に増大してくる。
上記の構造において、上記第１シリサイド層９、第２シリサイド層１１による応力とそれにより生じる歪みはそれぞれ次のようになる。すなわち、ｎチャネルＭＩＳＦＥＴの場合では、ソース側とドレイン側に形成される2箇所の第１シリサイド層９はチャネル領域を挟み、ソースドレイン拡散層８に大きな圧縮応力を与える。そして、この圧縮応力は、図３に示すように、シリコン基板のｐウェル層１ａの表面すなわちｎチャネルＭＩＳＦＥＴのチャネル領域に対してチャネル方向（ｘ方向）に引張り歪みεｘを生じさせる。この引張り歪みεｘは電子の実効質量を低減させる。そして、この場合、電子の移動度が１０％程度増大し、ｎチャネルＭＩＳＦＥＴの駆動能力が向上することになる。一方、ｐチャネルＭＩＳＦＥＴの場合では、第２シリサイド層１２は、同様にそのチャネル領域を挟み、ソースドレイン拡散層１１に引張り応力を与える。そして、この引張り応力は、図３に示すように、シリコン基板のｎウェル層１ｂの表面すなわちｐチャネルＭＩＳＦＥＴのチャネル領域に対してチャネル方向（ｘ方向）に圧縮歪み−εｘを生じさせる。この圧縮歪み−εｘは正孔の実効質量を低減させる。そして、この場合も正孔の移動度が増大し、ｐチャネルＭＩＳＦＥＴの駆動能力が向上する。
このようにして、本実施の形態のシリサイド層構造を備えた、微細なｎチャネル、ｐチャネルＭＩＳＦＥＴを含んで構成された半導体装置においては、共にその駆動能力が向上するようになり、半導体装置の高速化あるいは高性能化が簡便な手法で達成される。
次に、本発明の半導体装置の製造方法について、図４〜６を参照して説明する。図４乃至６は、半導体装置の製造方法を示すｎチャネル、ｐチャネルＭＩＳＦＥＴの工程別素子断面図である。ここで、図１，２と同じものは同一符号で示す。
例えば、ｐ導電型のシリコン基板１表面にＳＴＩ型の素子分離領域２を周知の方法で形成する。そして、周知のイオン注入と熱処理とを施し、ｎチャネルＭＩＳＦＥＴを形成する領域になるｐウェル層１ａと、ｐチャネルＭＩＳＦＥＴを形成する領域になるｎウェル層１ｂを形成した後、二酸化シリコン換算膜厚が２ｎｍ程度の酸窒化膜あるいはハフニウムシリケート膜等でゲート絶縁膜５を形成し、ポリシリコン膜の成膜とフォトリソグラフィ技術およびドライエッチング技術を用いた微細加工とにより、幅寸法が６５ｎｍ程度、その高さが１５０ｎｍ程度になるＳｉゲート電極６を形成する（図４（ａ））。
次に、イオン注入でｐウェル層１ａの表面およびＳｉゲート電極６にヒ素等のｎ導電型不純物を導入し、ｐウェル層１ａ表面にエクステーション層８ａを形成する。同様に、別のイオン注入と熱処理とでｎウェル層１ｂの表面およびＳｉゲート電極６にボロン等のｐ導電型不純物を導入し、ｎウェル層１ｂ表面にエクステーション層１１ａを形成する（図４（ｂ））。
次に、全面にＨＴＯ法で膜厚が８０ｎｍ程度のシリコン酸化膜を堆積し、異方性ドライエッチングによるエッチバックを施し、Ｓｉゲート電極６の側壁に第２サイドウォールスペーサ１０を形成する。ここで、第２サイドウォールスペーサ１０の厚さは６０ｎｍ〜７０ｎｍである（図４（ｃ））。
引続いて、公知のフォトリソグラフィ技術で形成したレジストマスクをエッチングマスクにして、ｎチャネルＭＩＳＦＥＴのＳｉゲート電極６の側壁の第２サイドウォールスペーサ１０を弗酸系の化学薬液で選択的に除去する。このようにして、ｐチャネルＭＩＳＦＥＴのＳｉゲート電極６の側壁のみに第２サイドウォールスペーサ１０を形成する（図５（ａ））。
次に、全面に上述したような公知の熱ＣＶＤ法あるいは触媒ＣＶＤ法により膜厚が７０ｎｍ程度のシリコン窒化膜を堆積し、その後、異方性ドライエッチングによるエッチバックを施し、ｎチャネルＭＩＳＦＥＴのＳｉゲート電極６の側壁に第１サイドウォールスペーサ７を形成する。ここで、第１サイドウォールスペーサ７の厚さは６０ｎｍ程度である（図５（ｂ））。なお、この場合のエッチバックは、ｐチャネルＭＩＳＦＥＴの第２サイドウォールスペーサ１０表面に堆積した上記シリコン窒化膜を全て除去する。
このようにした後、周知のイオン注入と熱処理とを施し、上記Ｓｉゲート電極６および第１サイドウォールスペーサ７、第２サイドウォールスペーサ１０に対して自己整合になる、ソースドレイン拡散層８，１１を形成する（図５（ｃ））。上記イオン注入では、ｐウェル層１ａ表面、ｎウェル層１ｂ表面と共に、Ｓｉゲート電極６にもｎ導電型あるいはｐ導電型の不純物を導入する。ここで、上記熱処理ではいわゆる急速熱処理による１０００℃、１０秒程度の急速熱アニール（ＲＴＡ）がなされる。この熱処理により、イオン注入で導入した不純物の活性化と共に、第１サイドウォールスペーサ７および第２サイドウォールスペーサ１０の緻密化を行う。
次に、膜厚が１０ｎｍ程度のシリコン酸化膜の全面堆積と周知のレジストマスクをエッチングマスクにしたウェットエッチングで、ｐチャネルＭＩＳＦＥＴの領域を保護する酸化膜マスク１４を形成する。この酸化膜マスク１４は、Ｓｉゲート電極６、ソースドレイン拡散層１１および第２サイドウォールスペーサ１０を完全に被覆する（図６（ａ））。
このようにした後、いわゆるサリサイド技術により、ｎチャネルＭＩＳＦＥＴのＳｉゲート電極６表面、ソースドレイン拡散層８表面にコバルトシリサイドで第１シリサイド層９を形成する。このサリサイド技術では、はじめに全面にスパッタ法で膜厚が１０ｎｍ程度のコバルトを成膜し、５００℃、３０秒程度のＲＴＡを施す。そして、未反応のコバルトを塩酸系の化学薬液で除去した後、再度ＲＴＡで８００℃、３０秒程度の熱処理を施し、低抵抗のコバルトダイシリサイド（ＣｏＳｉ２）を形成する（図６（ｂ））。
次に、ｐチャネルＭＩＳＦＥＴ上を被覆する酸化膜マスク１４をドライエッチング等で除去する。そして、今度は、ｐチャネルＭＩＳＦＥＴの領域に選択的にニッケルシリサイドの第２シリサイド層１２を形成する。この場合のサリサイド技術では、はじめに全面にスパッタ法で膜厚が１５ｎｍ程度のニッケル膜を成膜し、４５０℃、３０秒程度のＲＴＡを施す。そして、未反応のニッケルを塩酸系の化学薬液で除去する。このようにして、ｐチャネルＭＩＳＦＥＴのＳｉゲート電極６表面、ソースドレイン拡散層１１表面にニッケルシリサイドから成る第２シリサイド層１２を形成する（図６（ｃ））。このニッケルシリサイドの形成では、熱処理が５００℃以下になるために、上記ニッケルは、コバルトシリサイドのような第１シリサイド層９とは熱反応せず、第１シリサイド層９表面にニッケルシリサイド層が形成されることはない。
そして、全面に公知の熱ＣＶＤ法あるいは触媒ＣＶＤ法により膜厚が１００ｎｍ程度のシリコン窒化膜を堆積してキャップ膜１３を形成し、図２で示した素子断面図の素子構造になる。以後は、図示しないが、従来の技術で説明したように全面に層間絶縁膜を形成し、半導体装置の配線構造を形成していくことになる。ここで、このような層間絶縁膜の成膜、配線構造の形成等、上記以後の半導体装置製造の熱プロセス温度は全て４５０℃以下である。
上記半導体装置の製造方法により、ｎチャネルＭＩＳＦＥＴのＳｉゲート電極６とそのチャネル領域のｚ方向に対して局所的に強い圧縮応力を及ぼす第１サイドウォールスペーサ７が簡便に形成される。また、ｐチャネルＭＩＳＦＥＴのＳｉゲート電極６とそのチャネル領域のｚ方向に対しては局所的な強い引張り応力を及ぼす第２サイドウォールスペーサ１０が簡便に形成される。このように、半導体装置の素子構造の微細化において、従来の半導体装置の製造プロセスをそのまま使用し、従来の技術に対して高い整合性を有する製造方法でもって、上述したｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴの駆動能力を簡便に向上させることが可能になる。上記の実施の形態ではＳｉゲート電極６の幅寸法は６５ｎｍ程度、その高さは１５０ｎｍ程度であったが、サイドウォールスペーサからの応力を利用しＭＩＳＦＥＴの駆動能力の向上は、Ｓｉゲート電極６の幅寸法（ゲート長）が１００ｎｍ以下になると生じることを確認している。なお、Ｓｉゲート電極以外にポリシリコンと異なる材料で形成したゲート電極の場合でも、上述したような応力を生成させれば同様の効果が生じる。
また、上記半導体装置の製造方法により、ｎチャネルＭＩＳＦＥＴのチャネル領域のｘ方向に対して局所的に強い引張り応力を及ぼす第１シリサイド層９がソースドレイン拡散層８表面に形成され、ｐチャネルＭＩＳＦＥＴのチャネル領域のｘ方向に対して局所的に強い圧縮応力を及ぼす第２シリサイド層１２がソースドレイン拡散層１１表面に簡便に形成される。このように、この場合も、従来の半導体装置の製造プロセスをそのまま使用しており、従来の技術に対して高い整合性を有する製造方法でもって、上述したｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴの駆動能力を簡便に向上させることが可能になる。
上記第１シリサイド層９には、低抵抗である相構造のチタンダイシリサイド（ＴｉＳｉ２）、あるいは、モリブデンシリサイド、タングステンシリサイドのような多種類の高融点金属のシリサイドを用いることができる。また、第２シリサイド層１２にはニッケルシリサイド層が好適であるが、その及ぼす応力の絶対値は第１シリサイド層９のそれより小さくなるために、第１シリサイド層より厚くする必要がある。しかし、シリサイド層が厚すぎるとｐチャネルＭＩＳＦＥＴのソースドレイン拡散層１１の接合特性が劣化することから、適当な膜厚が存在する。また、第１シリサイド層９の場合も同様であり、その適度な膜厚が存在する。上記のサリサイド技術では、Ｓｉゲート電極６の表面にもシリサイド層が形成される。このシリサイド層の膜厚は、上述しているようにＳｉゲート電極６の１／５以下であり、上述したサイドウォールスペーサ７又は１０による応力印加においてその影響は無視できる程度である。
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を限定するものでない。当業者においては、本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
例えば、上述した第１サイドウォールスペーサ７に高い多孔性を有するシリコン酸化膜を用いてもよい。何れにしろ、ゲート電極に圧縮応力を生じさせる材料膜（絶縁体、半導体、導電体を問わない）、あるいは、これらの積層膜であればよい。同様に、第２サイドウォールスペーサ１０にＰＥＣＶＤで成膜したシリコン窒化膜を用いてもよく、この場合も、ゲート電極に引張り応力を生じさせる材料膜（絶縁体、半導体、導電体を問わない）、あるいは、これらの積層膜であればよい。
また、上記半導体装置において、ｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとの間において、そのサイドウォールスペーサのみが上述した互いに異なる材料で形成される構造になるようにし、ソースドレイン拡散層８，１１上のシリサイド層は同じ材料で構成してもよい。逆に、ｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとの間において、ソースドレイン拡散層のシリサイド層のみが上述した互いに異なる材料で形成される構造にし、サイドウォールスペーサは同じ材料で構成してもよい。
更には、本発明は、シリコン基板上に半導体装置を形成する場合の他に、ＧａＡｓ基板、ＧａＮ基板のような化合物半導体基板上に半導体装置を形成する場合にも同様に適用できる。
１ シリコン基板
１ａ ｐウェル層
１ｂ ｎウェル層
２ 素子分離領域
３，４ 活性領域
５ ゲート絶縁膜
６ Ｓｉゲート電極
７ 第１サイドウォールスペーサ
８，１１ ソースドレイン拡散層
８ａ，１１ａ エクステーション層
９ 第１シリサイド層
１０ 第２サイドウォールスペーサ
１２ 第２シリサイド層
１３ キャップ膜
１４ 酸化マスク
１ａ ｐウェル層
１ｂ ｎウェル層
２ 素子分離領域
３，４ 活性領域
５ ゲート絶縁膜
６ Ｓｉゲート電極
７ 第１サイドウォールスペーサ
８，１１ ソースドレイン拡散層
８ａ，１１ａ エクステーション層
９ 第１シリサイド層
１０ 第２サイドウォールスペーサ
１２ 第２シリサイド層
１３ キャップ膜
１４ 酸化マスク
Claims (10)
- 半導体基板上に形成されたｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを有する半導体装置において、前記ｎチャネルＭＩＳＦＥＴのゲート電極の側壁には引張り応力を有する第１のサイドウォールスペーサが形成され、前記ｐチャネルＭＩＳＦＥＴのゲート電極の側壁には圧縮応力を有する第２のサイドウォールスペーサが形成されていることを特徴とする半導体装置。
- 前記第１のサイドウォールスペーサはシリコン窒化膜であり、前記第２のサイドウォールスペーサはシリコン酸化膜であることを特徴とする請求項１に記載の半導体装置。
- 半導体基板上に形成されたｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを有する半導体装置において、前記ｎチャネルＭＩＳＦＥＴのソースドレイン拡散層の表面には引張り応力を有する第１のシリサイド層が形成され、前記ｐチャネルＭＩＳＦＥＴのソースドレイン拡散層の表面には圧縮応力を有する第２のシリサイド層が形成されていることを特徴とする半導体装置。
- 半導体基板上に形成されたｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを有する半導体装置において、前記ｎチャネルＭＩＳＦＥＴのソースドレイン拡散層の表面には引張り応力を有する第１のシリサイド層が形成され、前記ｐチャネルＭＩＳＦＥＴのソースドレイン拡散層の表面には圧縮応力を有する第２のシリサイド層が形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記第１のシリサイド層はコバルトダイシリサイドで形成され、前記第２のシリサイド層はニッケルシリサイドで形成されていることを特徴とする請求項３又は４に記載の半導体装置。
- 前記ゲート電極のゲート長が１００ｎｍ以下であることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
- 前記ｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを被覆するように、前記半導体基板上には引張り応力を有するシリコン窒化膜が形成されていることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
- 半導体基板上にｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを形成する半導体装置の製造方法であって、
前記半導体基板上にゲート絶縁膜を介して多結晶シリコン膜を形成する工程と、
前記多結晶シリコン膜を加工しゲート電極構造にする工程と、
前記ｎチャネルＭＩＳＦＥＴの前記ゲート電極構造の側壁に引張り応力を有する第１のサイドウォールスペーサを形成し、前記ｐチャネルＭＩＳＦＥＴの前記ゲート電極構造の側壁に圧縮応力を有する第２のサイドウォールスペーサを形成する工程と、
を有する半導体装置の製造方法。 - 半導体基板上にｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとを形成する半導体装置の製造方法であって、
前記ｎチャネルＭＩＳＦＥＴの一導電型不純物を含有するソースドレイン拡散層と前記ｐチャネルＭＩＳＦＥＴの逆導電型不純物を含有するソースドレイン拡散層とを順次に形成する工程と、
前記両方のソースドレイン拡散層を形成した後、前記ｎチャネルＭＩＳＦＥＴのソースドレイン拡散層表面に引張り応力を有する第１のシリサイド層を形成し、その後に、前記ｐチャネルＭＩＳＦＥＴのソースドレイン拡散層表面に圧縮応力を有する第２のシリサイド層を形成する工程と、
を有する半導体装置の製造方法。 - 前記第１のシリサイド層は、前記ｐチャネルＭＩＳＦＥＴ上を絶縁膜で被覆し、前記ｎチャネルＭＩＳＦＥＴのソースドレイン拡散層表面を含む全面に第１の高融点金属膜を堆積させた後に、第１の熱処理を施すことで前記ｎチャネルＭＩＳＦＥＴのソースドレイン拡散層表面を前記第１の高融点金属膜でシリサイド化して形成し、前記第２のシリサイド層は、前記第１のシリサイド層および前記ｐチャネルＭＩＳＦＥＴのソースドレイン拡散層表面を含む全面に第２の高融点金属膜を堆積させ後に、前記第１の熱処理の温度より低い温度の第２の熱処理を施すことで前記ｐチャネルＭＩＳＦＥＴのソースドレイン拡散層表面を前記第２の高融点金属膜でシリサイド化して形成することを特徴とする請求項９に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004125662A JP4504727B2 (ja) | 2004-04-21 | 2004-04-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004125662A JP4504727B2 (ja) | 2004-04-21 | 2004-04-21 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005311058A true JP2005311058A (ja) | 2005-11-04 |
| JP4504727B2 JP4504727B2 (ja) | 2010-07-14 |
Family
ID=35439476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004125662A Expired - Fee Related JP4504727B2 (ja) | 2004-04-21 | 2004-04-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4504727B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041118A (ja) * | 2004-07-26 | 2006-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2007122667A1 (ja) * | 2006-03-29 | 2007-11-01 | Fujitsu Limited | 半導体装置及びその製造方法 |
| KR100773352B1 (ko) | 2006-09-25 | 2007-11-05 | 삼성전자주식회사 | 스트레스 인가 모스 트랜지스터를 갖는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자 |
| WO2008096587A1 (ja) * | 2007-02-07 | 2008-08-14 | Nec Corporation | 半導体装置 |
| JP2009094300A (ja) * | 2007-10-09 | 2009-04-30 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| JP2009212339A (ja) * | 2008-03-05 | 2009-09-17 | Sony Corp | 固体撮像装置およびその製造方法 |
| JP2011199046A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10144919A (ja) * | 1996-11-14 | 1998-05-29 | Denso Corp | Ｍｉｓトランジスタの製造方法 |
| JP2000101075A (ja) * | 1998-09-25 | 2000-04-07 | Nec Corp | 電界効果型トランジスタの製造方法 |
| JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2005303261A (ja) * | 2004-03-19 | 2005-10-27 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-04-21 JP JP2004125662A patent/JP4504727B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10144919A (ja) * | 1996-11-14 | 1998-05-29 | Denso Corp | Ｍｉｓトランジスタの製造方法 |
| JP2000101075A (ja) * | 1998-09-25 | 2000-04-07 | Nec Corp | 電界効果型トランジスタの製造方法 |
| JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2005303261A (ja) * | 2004-03-19 | 2005-10-27 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041118A (ja) * | 2004-07-26 | 2006-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2007122667A1 (ja) * | 2006-03-29 | 2007-11-01 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JP5262711B2 (ja) * | 2006-03-29 | 2013-08-14 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR100773352B1 (ko) | 2006-09-25 | 2007-11-05 | 삼성전자주식회사 | 스트레스 인가 모스 트랜지스터를 갖는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자 |
| WO2008096587A1 (ja) * | 2007-02-07 | 2008-08-14 | Nec Corporation | 半導体装置 |
| JP2009094300A (ja) * | 2007-10-09 | 2009-04-30 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| JP2009212339A (ja) * | 2008-03-05 | 2009-09-17 | Sony Corp | 固体撮像装置およびその製造方法 |
| US8691637B2 (en) | 2008-03-05 | 2014-04-08 | Sony Corporation | Solid-state image pickup device and method of manufacturing same |
| KR101568236B1 (ko) | 2008-03-05 | 2015-11-11 | 소니 주식회사 | 고체 촬상 장치 및 그 제조 방법 |
| US10276623B2 (en) | 2008-03-05 | 2019-04-30 | Sony Corporation | Solid-state image pickup device and method of manufacturing same |
| JP2011199046A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4504727B2 (ja) | 2010-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210375865A1 (en) | Semiconductor device with fin transistors and manufacturing method of such semiconductor device | |
| US9466697B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| US8962412B2 (en) | Integrated circuit having raised source drains devices with reduced silicide contact resistance and methods to fabricate same | |
| JP4630728B2 (ja) | 半導体装置及びその製造方法 | |
| US20090085123A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20090019693A (ko) | 스트레인된 반도체 장치 및 이의 제조 방법 | |
| JP2007207837A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20070005463A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US7825482B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2007201063A (ja) | 半導体装置及びその製造方法 | |
| JP3998665B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006156807A (ja) | 半導体装置およびその製造方法 | |
| JP2005109389A (ja) | 半導体装置及びその製造方法 | |
| WO2007091316A1 (ja) | ｐチャネルＭＯＳトランジスタおよび半導体集積回路装置 | |
| JP4504727B2 (ja) | 半導体装置及びその製造方法 | |
| US20090121284A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2007165558A (ja) | 半導体装置およびその製造方法 | |
| JPWO2011030396A1 (ja) | 半導体装置およびその製造方法 | |
| JP2009117621A (ja) | 半導体装置及びその製造方法 | |
| US7416934B2 (en) | Semiconductor device | |
| JP2008263114A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006278369A (ja) | 半導体装置の製造方法 | |
| JP2006196646A (ja) | 半導体装置及びその製造方法 | |
| JP4951950B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006086467A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |