[go: up one dir, main page]

JP2007142144A - 電界効果トランジスタ集積回路及びその製造方法 - Google Patents

電界効果トランジスタ集積回路及びその製造方法 Download PDF

Info

Publication number
JP2007142144A
JP2007142144A JP2005333860A JP2005333860A JP2007142144A JP 2007142144 A JP2007142144 A JP 2007142144A JP 2005333860 A JP2005333860 A JP 2005333860A JP 2005333860 A JP2005333860 A JP 2005333860A JP 2007142144 A JP2007142144 A JP 2007142144A
Authority
JP
Japan
Prior art keywords
integrated circuit
field effect
effect transistor
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005333860A
Other languages
English (en)
Other versions
JP2007142144A5 (ja
Inventor
Tetsuzo Ueda
哲三 上田
Takeshi Tanaka
毅 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005333860A priority Critical patent/JP2007142144A/ja
Priority to US11/600,101 priority patent/US8003975B2/en
Publication of JP2007142144A publication Critical patent/JP2007142144A/ja
Publication of JP2007142144A5 publication Critical patent/JP2007142144A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】窒化物化合物半導体を用いた電界効果トランジスタ集積回路において、放熱を向上させ、かつチップ面積が小さなトランジスタ集積回路及びその製造方法を提供する。
【解決手段】AlGaN/GaN電界効果トランジスタを構成するエピタキシャル成長層に貫通孔が形成され、このエピタキシャル成長層の上下にグランドとなる例えば金属厚膜などの導電性材料と配線金属がそれぞれ形成され、この導電性材料あるいは配線金属が、エピタキシャル成長層中に形成された貫通孔を介して電界効果トランジスタの電極と電気的に接続されている。この配線金属と導電性材料がマイクロストリップ線路を形成するように配線金属がレイアウトされ、これを受動素子とし電界効果トランジスタの一つあるいは複数個と組み合わせて準ミリ波帯用高周波集積回路を形成する。前記エピタキシャル成長層は例えばサファイアなどの結晶成長に用いられた基板より分離されたものである。
【選択図】図１

Description

本発明は、例えば携帯電話の送受信回路、準ミリ波帯レーダシステム等で用いられる高周波トランジスタに適用できる窒化物半導体を用いた電界効果トランジスタ集積回路及びその製造方法に関する。
GaNに代表される窒化物化合物半導体は禁制帯幅が大きいワイドキャップ半導体であり、GaAsなどの化合物半導体あるいはSi半導体などに比べて絶縁破壊電界が大きく、さらに電子の飽和ドリフト速度が大きいという特長を有しているため高周波高出力トランジスタ用に注目され研究開発が活発に行われている。ゲート長を0.18μｍに短縮し、さらにゲート電極周辺でリセス構造を設けることでソース・ドレイン電極間での寄生抵抗を低減した結果、最大発振周波数fmaxも140GHzにまで向上している（非特許文献１を参照。）。さらに最近では、ゲート長を60nmとし電界効果トランジスタのfmaxとして173GHzが実現できたという報告もある（非特許文献２を参照。）。このような優れた高周波特性を用いれば20GHz以上の準ミリ波帯用トランジスタ及び集積回路としての応用が十分可能である。 この周波数帯では、UWB(Ultra Wide Band)無線通信を用いた通信アプリケーションが可能であり、例えば近距離用のレーダシステムなどへの展開が期待される。
以上の通り、高周波トランジスタ用として有望である窒化物半導体を準ミリ波帯以上の周波数帯へ適用する上では、受動素子部分も含めた集積回路化が必要不可欠である。このような高周波数帯ではインダクタやキャパシタといった受動部品としてではなく、例えば基板裏面にグランドとしての全面金属と表面側に配線金属を形成した、いわゆるマイクロストリップ線路や、グランドを上記配線金属の両側方に形成したコプレーナ線路などを受動素子として集積化するのが一般的である。マイクロストリップ線路はグランドを裏面側に形成するためより小チップ面積化が可能であるが、基板を貫通させる孔を介して表面側と裏面側の金属配線を接続するという特別なプロセス技術の確立が必要となる。一般に窒化物半導体の結晶成長に広く用いらているサファイア基板を使用した場合、サファイア基板はドライエッチングでの加工が困難であり、上記の貫通孔いわゆるビアホールを形成することが不可能であるため、コプレーナ線路を用いて受動素子が作製され、準ミリ波帯用の集積回路が実現されている。前述の140GHzのfmaxを有するリセス構造電界効果トランジスタとコプレーナ線路を集積化した2段増幅器が作製され、21.6GHzにて13dBの高利得と広帯域動作及び優れた歪特性が確認されている（非特許文献３を参照。）。
T.Murata et al., IEEE Trans. Electron Devices, 52 (2005) 1042. M.Higashiwaki et al., Jpn. J.Appl. Phys., 44 (2005) L475. M.Nishijima et al., 2005 IEEE MTT-S IMS Digest, Session TU4B.
しかしながら、従来のGaN系電界効果トランジスタ集積回路ではコプレーナ線路を用いており、グランドをチップ表面側にて形成ているため小チップ面積化に限界があるという課題があった。また、線路両側方のグランドを同電位にするために、さらにエアブリッジ構造などの配線を施す必要があるため、製造プロセスがかえって複雑になるという課題もあった。また、サファイア基板を用いているため放熱に限界があり、高出力動作時の特性向上に限界があるということも課題であった。
本発明は前述の技術的課題に鑑み、結晶成長に用いた基板を窒化物半導体層より分離し、さらに金属厚膜を形成する、あるいは異種基板に転写することで放熱を向上させると共に、結晶成長に用いた基板に貫通孔を形成することなくマイクロストリップ線路を形成し、より簡便に小さなチップ面積のGaN系電界効果トランジスタ及び集積回路及びこれらの製造方法を提供することを目的とする。
前記の課題を解決するために、本発明の電界効果トランジスタ集積回路及びその製造方法は以下に述べる構成となっている。
即ち、電界効果トランジスタを構成するエピタキシャル成長層に貫通孔が形成され、このエピタキシャル成長層の上下にグランドとなる導電性材料と配線金属がそれぞれ形成され、この導電性材料あるいは配線金属が、前記貫通孔を介して電界効果トランジスタの電極と電気的に接続されている。この配線金属と導電性材料がマイクロストリップ線路を形成するように配線金属がレイアウトされ、これを受動素子とし電界効果トランジスタの一つあるいは複数個と組み合わせた集積回路を形成する。前記エピタキシャル成長層は結晶成長に用いられた基板より分離されたものである。従って、エピタキシャル成長に用いた基板に貫通孔を開けることなくエピタキシャル成長層に貫通孔を開ける工程のみでマイクロストリップ線路を実現でき、より簡便に小さなチップ面積にて高周波集積回路を形成できる。また、エピタキシャル成長に用いた基板を分離し放熱に優れた基板に転写することで放熱に優れた電界効果トランジスタを実現することが可能となる。
具体的には、請求項１記載の電界効果トランジスタ集積回路では、導電性材料の上方に半導体層がこの順に形成され、ソース及びドレイン及びゲート電極が第一の半導体層に接し、かつ前記導電性材料と前記半導体層の間に位置する形で形成され、さらに前記半導体層に貫通孔が形成され、前記貫通孔を介して、前記電極のいずれかが前記半導体層において前記電極の形成されていない側の表面に形成された配線金属と電気的に接続され、前記導電性材料と前記電極のいずれかが電気的に接続される構成となっている。
このような構成とすることにより、貫通孔を介して電極を裏面に形成できるので、より小さなチップ面積にて電界効果トランジスタあるいはその集積回路を形成することが可能となる。
請求項２記載の電界効果トランジスタ集積回路では、請求項１記載の集積回路において、前記導電性材料と前記配線金属がマイクロストリップ線路を形成する構成となっている。
半導体層のみに貫通孔を形成する形でマイクロストリップ線路を形成でき、より簡便に小さなチップ面積にて高周波集積回路を形成することが可能となる。
請求項３記載の電界効果トランジスタ集積回路では、請求項１，２記載の集積回路において、前記配線金属の上方に前記導電性材料よりも放熱に優れた基板が形成される構成となっている。
このような構成とすることにより、放熱に優れ、高出力動作が可能な電界効果トランジスタ集積回路を実現することが可能となる。
請求項４記載の電界効果トランジスタ集積回路では、請求項３記載の集積回路において、前記放熱に優れた基板がSiCあるいはAlNにより構成されている。
このような構成とすることにより、より熱伝導率の大きな基板を接着することで放熱が改善され、より高出力動作が可能な電界効果トランジスタ集積回路を実現することが可能となる。
請求項５記載の電界効果トランジスタ集積回路では、請求項４記載の集積回路において、前記導電性材料の少なくとも一部が金属厚膜で構成されている。
このような構成とすることにより、異種基板を接着させることなく、より簡便に小さなチップ面積でかつ放熱に優れた電界効果トランジスタ集積回路を実現することが可能となる。
請求項６記載の電界効果トランジスタ集積回路では、請求項５記載の集積回路において、前記金属厚膜はAuあるいはAgあるいはCuのメッキ層により構成されている。
このような構成とすることにより、前記金属厚膜をメッキにより容易に形成できるので、より簡便に小さなチップ面積でかつ放熱に優れた電界効果トランジスタ集積回路を実現することが可能となる。
請求項７記載の電界効果トランジスタ集積回路では、請求項１，２記載の集積回路において、前記導電性材料の少なくとも一部が導電性半導体基板で構成されている。
このような構成とすることにより、例えばSi半導体基板を用いた場合には加工性に優れ、より安価で小さなチップ面積を有する電界効果トランジスタ集積回路を実現することが可能となる。
請求項８記載の電界効果トランジスタ集積回路では、請求項７記載の集積回路において、前記半導体層と前記導電性半導体基板の間に位置する形でAuSnを含む電極が形成される構成となっている。
このような構成とすることにより、AuSnを用いることで、より簡便にまた低温にて前記導電性半導体基板と前記半導体層を接着することが可能となる。
請求項９記載の電界効果トランジスタ集積回路では、請求項１，２記載の集積回路において、前記半導体層と前記導電性材料の間、あるいは前記半導体層と配線金属の間に位置する形で比誘電率が3.9未満である絶縁膜が形成され、前記絶縁膜に形成された開口部を介して、前記電極のいずれかと前記導電性材料あるいは配線金属が電気的に接続される構成となっている。
このような構成とすることにより、マイクロストリップ線路のグランドと配線間を低誘電率の厚膜で形成できるので、より導体損の小さなマイクロストリップ線路を集積化した電界効果トランジスタ集積回路を実現することが可能となる。
請求項１０記載の電界効果トランジスタ集積回路では、請求項９記載の集積回路において、前記絶縁膜がベンゾシクロブテンにより構成されている。
このような構成とすることにより、ベンゾシクロブテンは比誘電率が2.5と小さく、より小さな導体損を有するマイクロストリップ線路を集積化した電界効果トランジスタ集積回路を実現することが可能となる。
請求項１１記載の電界効果トランジスタ集積回路では、請求項１，２記載の集積回路において、前記半導体層において前記電極が形成されている表面の一部に高抵抗化領域が形成されており、前記貫通孔の少なくとも一つが前記高抵抗化領域を貫通する形で形成される構成となっている。
このような構成とすることにより、ゲート電極と前記導電性材料あるいは配線金属を貫通孔を介して接続できるので、よりチップ面積の小さな電界効果トランジスタ集積回路を実現することが可能となる。
請求項１２記載の電界効果トランジスタ集積回路では、請求項１，２，３、４，５，６，７，８，９、１０、１１記載の集積回路において、前記半導体層が窒素を含む化合物半導体により構成されている。
このような構成とすることにより、前記窒化物化合物半導体は飽和ドリフト速度が大きく、例えばゲート長を短くすることでより高速で動作可能な電界効果トランジスタを実現でき、また絶縁破壊電界が大きく、デバイス寸法を小さくした場合でも高耐圧で高出力動作可能な電界効果トランジスタ及びこれらの集積回路を実現することが可能となる。
請求項１３記載の電界効果トランジスタ集積回路では、請求項１３記載の集積回路において、前記半導体層がAlGaNとGaNのヘテロ接合を含む構成となっている。
このような構成とすることにより、前記へテロ接合の界面では大きなシートキャリア濃度かつ高移動度が実現でき、より寄生抵抗が小さく高速動作可能な電界効果トランジスタ集積回路を実現することが可能となる。
請求項１４記載の電界効果トランジスタ集積回路の製造方法では、基板上にチャネル領域を有する半導体層を形成する工程と、前記半導体層を貫通し基板表面へ達する貫通孔を形成する工程と、前記半導体層表面にソース及びドレイン及びゲート電極を形成する工程と、前記電極のいずれかと電気的に接続される導電性材料を形成する工程と、前記基板を半導体層より分離する工程と、前記貫通孔を介して前記電極と電気的に接続される配線金属を形成する工程を含む構成となっている。
このような構成とすることにより、結晶成長に用いた基板に貫通孔を形成することなく、半導体層のみに貫通孔を形成し、これを介して電極を裏面に形成できるので、より簡便にかつ小さなチップ面積にて電界効果トランジスタあるいはその集積回路を形成することが可能となる。
請求項１５記載の電界効果トランジスタ集積回路の製造方法では、請求項１４記載の製造方法において、前記導電性材料よりも放熱に優れた基板上に第二の配線金属を形成し前記配線金属と接着させる工程を含む構成となっている。
このような構成とすることにより、放熱に優れ、高出力動作が可能な電界効果トランジスタ集積回路を実現することが可能となる。
請求項１６記載の電界効果トランジスタ集積回路の製造方法では、請求項１４記載の製造方法において、前記配線金属を保持材料に接着させる工程と、前記導電性材料に半導体基板を接着させる工程と、前記保持材料を前記配線金属より分離させる工程を含む構成となっている。
このような構成とすることにより、前記保持材料に半導体層を接着させた後に結晶成長に用いた基板を分離し、さらに半導体層を半導体基板側へ転写し保持材料を除去することで、例えば数μm程度の薄膜半導体層を容易に任意の半導体基板へ転写することが可能となる。
請求項１７記載の電界効果トランジスタ集積回路の製造方法では、請求項１４記載の製造方法において、前記基板を前記半導体層より分離する工程において、前記基板裏面より光を照射し、照射した光が前記基板では吸収されず半導体層の一部にて吸収され、前記半導体層の内部に前記半導体層が分解してなる層を形成することで分離を行う構成となっている。
このような構成とすることにより、結晶成長に用いた基板と半導体層を大面積でかつ再現性良く分離することが可能となる。
請求項１８記載の電界効果トランジスタ集積回路の製造方法では、請求項１７記載の製造方法において、前記基板裏面より照射する光の光源が、パルス状に発振するレーザである構成となっている。
このような構成とすることにより、照射する光の出力パワーを著しく増加させることができ半導体層の分離が容易になる。
請求項１９記載の電界効果トランジスタ集積回路の製造方法では、請求項１４、１５、１６、１７、１８記載の製造方法において、前記半導体層が窒素を含む化合物半導体により構成されている。
このような構成とすることにより、前記窒化物化合物半導体は飽和ドリフト速度が大きく、例えばゲート長を短くすることでより高速で動作可能な電界効果トランジスタを実現でき、また絶縁破壊電界が大きく、デバイス寸法を小さくした場合でも高耐圧で高出力動作可能な電界効果トランジスタ及びこれらの集積回路を実現することが可能となる。
請求項２０記載の電界効果トランジスタ集積回路の製造方法では、請求項１９記載の製造方法において、前記基板が、サファイアあるいはSiにより構成されている。
このような構成とすることにより、前記基板上では結晶性に優れたAlGaN/GaNへテロ接合がエピタキシャル成長できるので、より高速動作でかつ高出力動作可能なGaN系電界効果トランジスタ集積回路を実現することが可能となる。
請求項２１記載の電界効果トランジスタ集積回路の製造方法では、請求項１９記載の製造方法において、前記半導体基板がSiにより構成されている。
このような構成とすることにより、前記半導体層をSi基板へ転写することで、より低コストの半導体基板へ転写でき、より低コストで小さなチップ面積を有する電界効果トランジスタ集積回路を実現することが可能となる。
請求項２２記載の電界効果トランジスタ集積回路の製造方法では、請求項１９記載の製造方法において、前記保持材料が高分子材料フィルムにより構成されている。
このような構成とすることにより、高分子材料フィルムは可塑性に富み、半導体層あるいは結晶成長に用いた基板の反りの影響を受けずに大面積ウエハにて均一に接着させることが可能となる。
本発明の電界効果トランジスタ集積回路及びその製造方法によれば、結晶成長に用いた基板に貫通孔を形成することなく、マイクロストリップ線路を容易に形成さきるので、より小さなチップ面積で電界効果トランジスタ集積回路を実現することが可能となる。さらに、前記マイクロストリップ線路を構成する配線金属と導電性材料の間に低誘電率膜を挿入することで、より導体損失の小さなマイクロストリップ線路を実現できる。また、電界効果トランジスタ集積回路を放熱に優れた基板に接着させ、放熱に優れた集積回路を実現できる。
以下、本発明の一実施例について図面を参照しながら説明する。
図１は、本発明の第1の実施例における電界効果トランジスタ集積回路の断面図である。同図において、101はソース電極用Auメッキ、102はBCB(ベンゾシクロブテン)膜、103はSiN膜、104は高抵抗化領域、105はn型AlGaN層、106はアンドープGaN層、107はTi/Alソース電極、108はTi/Alドレイン電極、109はPdSiゲート電極、110はドレイン電極用Auメッキ配線、111はゲート電極用Auメッキ配線である。
図１は第1の実施例における、エピタキシャル成長に用いた基板を分離除去し形成する窒化物半導体を用いた電界効果トランジスタの構造を示している。ここでは例えば厚さ10μm以上のAuメッキ上にBCB膜、SiNパッシベーション膜、電界効果トランジスタを構成する電極、n型AlGaN層、アンドープGaN層、表面側の配線金属がこの順に形成されており、前記n型AlGaN層の一部の表面が例えば選択酸化やイオン注入により高抵抗化されている。さらに、前記BCB膜とSiN膜にソース電極下方にて貫通穴が形成され、前記Auメッキ層と前記ソース電極が電気的に接続されている。前記アンドープGaN及びｎ型AlGaN層にドレイン電極及びゲート電極のパッド部分上方にて貫通穴が形成され、その上方にそれぞれドレイン、ゲート電極用Auメッキ配線が形成されている。ここでは前記ｎ型AlGaN層あるいは前記高抵抗化領域上に配線金属を形成し、前記ソース電極用Auメッキとの間にマイクロストリップ線路を形成し、これを前記電界効果トランジスタの一つあるいは複数個と組み合わせてミリ波集積回路を形成する形でも良い。また、トランジスタの高周波特性向上のため、ゲート電極周辺をリセス構造とし、ゲートの両側方に低抵抗のAlGaN/GaN周期構造やInAlGaN4元混晶層などのいわゆるキャップ層が形成されていても良い。本実施例においては、エピタキシャル成長に用いた基板は分離除去され、前記BCB膜を挟んでエピタキシャル成長層にAuメッキ層が形成され放熱に優れた電界効果トランジスタを実現できる。またBCB膜を厚膜化することでBCB膜は比誘電率が2.5程度と小さく寄生容量を低減できるので、高周波特性に優れた電界効果トランジスタを実現することが可能となる。また、エピタキシャル成長に用いた基板に貫通孔を開けることなくエピタキシャル成長層のみに貫通孔を開ける工程のみでマイクロストリップ線路を実現でき、より簡便に小さなチップ面積で高周波集積回路を形成できる。BCBは前述の通り低誘電率であるため、マイクロストリップ線路の線路幅を太くでき、より導体損失の小さなマイクロストリップ線路を実現できる。
図１に示す電界効果トランジスタ集積回路を作製するためには、例えば図２に示す製造方法が考えられる。図２は、本発明の第1の実施例における電界効果トランジスタ集積回路の製造方法を示す構成図である。同図において、201はサファイア基板、202はアンドープGaN層、203はｎ型AlGaN層、204は高抵抗化領域、205はTi/Alソース電極、206はTi/Alドレイン電極、207はPdSiゲート電極、208はSiN膜、209はBCB膜、210はソース配線Auメッキ、211は高分子保持材フィルム、212はドレインAuメッキ配線、213はゲートAuメッキ配線である。ここでは、例えばサファイア基板上に有機金属気相成長法(Metal Organic Chemical Vapor Deposition: MOCVD)により、アンドープGaN層、ｎ型AlGaN層をこの順に形成した後に、図２(ｂ)に示す通り高抵抗化領域を形成する。前記ｎ型AlGaN層のAl組成は26%であり、Siが層全体あるいはその一部分にドーピングされている。典型的なキャリア濃度は4x1013cm-3である。ここでは例えばサファイア(0001)面上に結晶成長した場合にはGaN(0001)面上では分極による内部電界の影響によりアンドープでも1x1013cm-3程度のシートキャリアがヘテロ界面に生じるのでドーピングは必ずしも必要ではない。またサファイア(1-102)面いわゆるR面上ではGaN(11-20)面が形成され、この面上では分極電界及びこの分極によるシートキャリアが生じないため、例えばノーマリオフ型の電界効果トランジスタを容易に形成することが可能である。前記高抵抗化領域は例えば選択酸化やＢなどのイオンを選択的に高濃度注入することにより形成する。さらにゲート電極あるいはドレイン電極が形成される部分の一部に例えばICP(Inductive Coupled Plasma)エッチングなどのドライエッチングによりエピタキシャル成長層を完全に除去する貫通孔を形成する。エッチングはサファイア表面にて停止され、例えば2〜３μm程度の深さとなる。さらにTi/Alソース及びドレイン電極とPdSiゲート電極を、例えば電子ビーム蒸着とリフトオフ法により形成する。前記貫通孔は前記Ti/AiあるいはPdSiで埋められる、あるいは前記電極形成とは別に真空蒸着によりAuなどの電極により埋められる構成となっている。前記ゲート電極の貫通孔は高抵抗化領域表面に形成されたパッド部分にて形成される。続いて、例えば500nmのSiN膜を例えばプラズマCVD(Chemical Vapor Deposition)法により形成し、その上にBCB膜を例えば３μmの厚さとなるよう塗布法により形成する。さらにソース電極上にて前記SiN膜とBCB膜に開口部を形成し、この開口部を埋める形でAuメッキにてソース配線を形成する。前記ソース配線はBCB膜全体を覆う形で形成される。このAuメッキ配線に厚さ約100μmの高分子フィルム保持材を接着する。高分子フィルムは例えば、ポリエステルからなり加熱することにより発泡し接着力がなくなる接着層を介してAuメッキ配線に接続されている。続いて、サファイア基板裏面から、KrFエキシマレーザ(波長248nm)をウエハ面内にてスキャンする形で照射する。照射されたレーザ光はサファイア基板で吸収されず、GaNでのみ吸収されるので、局所的な発熱によりサファイア基板との界面付近にてGaNの結合が分解する。これによりサファイア基板が分離し、GaN系トランジスタ構造を得ることができる。使用する光源としてはYAGレーザの第三高調波(波長355nm)、あるいは水銀灯輝線(波長365nm)を使用しても良い。また、基板を分離する方法としては、研磨による基板除去を行ってもよい。最後に、前記保持材を例えば150℃に加熱し分離する。前述の通り、サファイア基板より分離したGaN系トランジスタ構造にはドレイン及び、ゲート電極部分に貫通孔が形成されており、この貫通孔を介して表面のアンドープGaN層側にドレイン及びゲート配線をAuメッキにて形成する。この配線金属とソース配線はマイクロストリップライン線路を形成する形でも良い。本実施例においては、放熱および高周波特性に優れた電界効果トランジスタをより小さなチップ面積にて実現できる。
図３は、本発明の第２の実施例における電界効果トランジスタ集積回路の断面図である。同図において、301は半絶縁性SiC基板、302はAu/AuSn/Au電極、303はSiN膜、304はn型AlGaN層、305はアンドープGaN層、306はAlNバッファ層、307はTi/Alソース電極、308はTi/Alドレイン電極、309はPdSiゲート電極、310は高抵抗化領域、311はソース電極用Auメッキ配線、312はドレイン電極用Auメッキ配線、313はゲート電極用Auメッキ配線である。
図１は第２の実施例における、エピタキシャル成長に用いた基板を分離除去し形成する窒化物半導体を用いた電界効果トランジスタの構造を示している。ここでは例えば厚さ150μm以上の半絶縁性SiC基板の上にAu/AuSn/Au電極が形成されており、この電極はAuメッキにより構成されるドレイン及びゲート電極の配線金属と接続されている。これらの配線金属より上方にSiNパッシベーション膜、電界効果トランジスタを構成する電極、n型AlGaN層、アンドープGaN層、AlNバッファ層、BCB膜、表面側のソース配線金属がこの順に形成されており、前記n型AlGaN層の一部の表面が例えば選択酸化やイオン注入により高抵抗化されている。さらに、前記SiN膜にドレイン及びゲート電極下方にて貫通穴が形成され、前記Au/AuSn/Au電極と前記ソース及びドレイン電極が電気的に接続されている。前記AlNバッファ層、アンドープGaN及びｎ型AlGaN層にソース電極の上方にて貫通穴が形成され、その上方にソース電極用Auメッキ配線が形成されている。Au/AuSn/Au電極をチップの外部へ引き出し電界効果トランジスタを形成する。電極を引き出す形態としては上方の電界効果トランジスタの面積を下方の半絶縁性SiC基板の面積を小さくして引き出し部分を設ける、あるいは半絶縁性SiC基板にも貫通孔を設けてSiC基板の裏面側にも電極パターンを形成することが考えられる。ここでは前記ｎ型AlGaN層あるいは前記高抵抗化領域上に配線金属を形成し、前記ソース電極用Auメッキとの間にマイクロストリップ線路を形成し、これを前記電界効果トランジスタの一つあるいは複数個と組み合わせてミリ波集積回路を形成する形でも良い。本実施例においては、BCB膜を厚膜化することで寄生容量を低減できるので、高周波特性に優れた電界効果トランジスタを実現することが可能となる。また、エピタキシャル成長に用いた基板に貫通孔を開けることなくエピタキシャル成長層のみに貫通孔を開ける工程のみでマイクロストリップ線路を実現でき、より間便に小さなチップ面積で高周波集積回路を形成できる。BCBは前述の通り低誘電率であるため、より導体損失の小さなマイクロストリップ線路を実現できる。
図３に示す電界効果トランジスタ集積回路を作製するためには、例えば図４に示す製造方法が考えられる。図４は、本発明の第２の実施例における電界効果トランジスタ集積回路の製造方法を示す構成図である。同図において、401はSi(111)基板、402はAlNバッファ層、403はアンドープGaN層、404はｎ型AlGaN層、405は高抵抗化領域、406はTi/Alソース電極、407はTi/Alドレイン電極、408はPdSiゲート電極、409はドレインAuメッキ配線、410はゲートAuメッキ配線、411はSiN膜、412は半絶縁性SiC基板、413はAu/AuSn/Au電極、414はBCB膜、415はソース配線Auメッキである。ここでは、例えばSi(111)基板上にMOCVDにより、AlNバッファ層、アンドープGaN層、ｎ型AlGaN層をこの順に形成した後に、図４(ｂ)に示す通り高抵抗化領域及びTi/Alソース・ドレイン電極とPdSiゲート電極を形成する。電極形成後、SiNパッシベーション膜を例えば300nm程度プラズマCVD法により形成する。高抵抗化領域上に形成されたゲートパッド電極部分とドレイン電極上で、例えば反応性イオンエッチング(Reactive Ion Etching:RIE)により開口部を形成した後にこれらの開口部を介してn型AlGaN層のドレイン及びゲート電極と接続されるAuメッキ配線を形成する(図4(c))。それとは別に半絶縁性SiC基板を準備し、表面側にAu/AuSn/Au電極パターンを形成する。前記SiC基板上に形成されたAu/AuSn/Au電極パターンとSi基板上に形成されたAuメッキ配線を加圧し加熱することで貼り合わせる。前記ウエハ貼り合わせ後、Si基板を例えばフッ化水素酸と硝酸の混合液により選択的に除去する。Si基板除去後に露出したAlNバッファ層上にBCB膜を形成する。ソース電極の上部にてBCB膜とAlNバッファ層、アンドープGaN層、n型AlGaN層に貫通孔を形成する。前記貫通孔の形成はICP(Inductive Coupled Plasma)エッチングなどのドライエッチングを用い行う。この貫通孔を埋める形で前記BCB膜上部にソース配線Auメッキを形成する。n型AlGaN層上の電極金属ととソース配線メッキによりマイクロストリップライン線路を形成する形でも良い。本実施例においては、SiC基板を介して放熱に優れ、また低誘電率であるBCB膜の使用により高周波特性に優れた電界効果トランジスタ及び低導体損失のマイクロストリップ線路を実現できる。また、より小さなチップ面積にて高周波集積回路を実現できる。
図５は、本発明の第３の実施例における電界効果トランジスタ集積回路の断面図である。同図において、501はSi(100)基板、502はアンドープGaN層、503はｎ型AlGaN層、504はTi/Alソース電極、505はTi/Alドレイン電極、506はPdSiゲート電極、507は高抵抗化領域、508はSiN膜、509はソース電極用Auメッキ配線、510はAu/AuSn/Au電極、511はドレイン電極用Auメッキ配線、512はゲート電極用Auメッキ配線である。
図５は第３の実施例における、エピタキシャル成長に用いた基板を分離除去し形成する窒化物半導体を用いた電界効果トランジスタの構造を示している。ここでは例えば厚さ150μm以上のSi(100)基板の上にAu/AuSn/Au電極、ソース電極用Auメッキ配線、アンドープGaN層、n型AlGaN層がこの順に形成されており、n型AlGaN層とアンドープGaN層の一部に高抵抗化領域が、n型AlGaN層表面にソース・ドレイン及びゲート電極が形成されている。前記ソース電極とソース電極用Auメッキ配線はアンドープGaN層及びn型AlGaN層内に形成された貫通孔を介して接続されている。ｎ型AlGaN層に接する形で形成された電極及びｎ型AlGaN層の上部にSiN膜が形成され、前記SiN膜にドレイン電極及びゲートパッド電極上部にて開口部が形成されている。この開口部を介して、SIN表面にドレイン電極用Auメッキ配線とゲート電極用Auメッキ配線が形成されている。これらの配線金属は前記ソース電極用Auメッキとの間にマイクロストリップ線路を形成し、これを前記電界効果トランジスタの一つあるいは複数個と組み合わせてミリ波集積回路を形成する形でも良い。本実施例においては、サファイア基板を分離しSi基板上に転写することで放熱に優れた電界効果トランジスタを実現することが可能となる。また、エピタキシャル成長に用いた基板に貫通孔を開けることなくエピタキシャル成長層のみに貫通孔を開ける工程のみでマイクロストリップ線路を実現でき、より間便に小さなチップ面積で高周波集積回路を形成できる。
図５に示す電界効果トランジスタ集積回路を作製するためには、例えば図６に示す製造方法が考えられる。図６は、本発明の第３の実施例における電界効果トランジスタ集積回路の製造方法を示す構成図である。同図において、601はサファイア基板、602はアンドープGaN層、603はｎ型AlGaN層、604は高抵抗化領域、605はTi/Alソース電極、606はTi/Alドレイン電極、607はPdSiゲート電極、608はドレインAuメッキ配線、609はゲートAuメッキ配線、610はSiN膜、611は高分子保持材フィルム、612はSi(100)基板、613はソースAuメッキ配線、614はAu/AuSn/Au電極である。ここでは、例えばサファイア基板上にMOCVDにより、アンドープGaN層、ｎ型AlGaN層をこの順に形成した後に、図6(ｂ)に示す通り高抵抗化領域高抵抗化領域及びTi/Alソース・ドレイン電極とPdSiゲート電極を形成する。電極形成後、SiNパッシベーション膜を例えば300nm程度プラズマCVD法により形成する。高抵抗化領域上に形成されたゲートパッド電極部分とドレイン電極上で、例えばRIEにより開口部を形成した後にこれらの開口部を介してn型AlGaN層のドレイン及びゲート電極と接続されるAuメッキ配線を形成する(図6(c))。このAuメッキ配線に厚さ約100μmの高分子フィルム保持材を接着する。高分子フィルムは第１の実施例と同様、加熱することにより発泡し接着力がなくなる接着層を介してAuメッキ配線に接続されている。続いて、サファイア基板裏面から、KrFエキシマレーザ(波長248nm)をウエハ面内にてスキャンする形で照射し、界面付近のGaNを分解することでサファイア基板を分離する。サファイア基板を分離後、露出したアンドープGaN表面よりソース電極部分にて貫通孔を例えばICPドライエッチングにより形成し。この貫通孔を埋める形で、前記アンドープGaN層表面にソースAuメッキ配線を形成する。それとは別にSi(100)基板を準備し、表面側にAu/AuSn/Au電極を形成する。前記Si基板上に形成されたAu/AuSn/Au電極とSi基板上に形成されたAuメッキ配線を加圧し加熱することで貼り合わせる。前記ウエハ貼り合わせ後、Si基板を例えばフッ化水素酸と硝酸の混合液により選択的に除去する。さらに、前記高分子保持材フィルムを例えば150℃に加熱し分離する。前述の通り、サファイア基板より分離したGaN系トランジスタ構造のソース電極部分に貫通孔が形成されており、この貫通孔を介してソース電極がSi基板に接続されている。SiNパッシベーション膜と前記ソースAuメッキ配線にてマイクロストリップ線路を形成する形でも良い。本実施例においては、放熱および高周波特性に優れた電界効果トランジスタをより小さなチップ面積にて実現できる。
前記の図１〜６に示す実施例で用いたGaNの結晶成長に用いるSi基板及びサファイア基板はいかなる面方位でも良く、また例えば(0001)面や(111)面等の代表面からオフアングルのついた面方位であっても良い。とくに(11-20)面や(1-100)面などの無極性面上では分極の影響を受けずにノーマりオフ特性を示すトランジスタを容易に構成できパワースイッチング素子として有利である。結晶成長に用いる基板はSiCあるいはZnOあるいはSiあるいはGaAsあるいはGaPあるいはInPあるいはLiGaO2あるいはLiAlO2あるいはこれらの混晶などであっても良い。バッファ層は例えばSi上ではAlN層のみならず、バッファ層上に良好なGaN結晶が形成できる限りは例えばGaN/AlNの周期構造を含む形、あるいはGaNあるいはいかなる組成比の窒化物半導体層であって良い。ここで示した電界効果トランジスタのエピタキシャル成長層は所望のトランジスタ特性が実現できる限りはいかなる組成比、あるいはいかなる多層構造を含んでも良く、その結晶成長方法はMOCVDでなく、例えば、分子線エピタキシー(Molecular Beam Epitaxy:MBE)あるいはハイドライド気相成長法(Hydride Vapor Phase Epitaxy:HVPE)による層を含む形でも良い。前記電界効果トランジスタのエピタキシャル成長層はAs,PなどのV族元素あるいはBなどのIII族元素を構成元素として含んでいても良い。
本発明に係る電界効果トランジスタ集積回路は、車載レーダや携帯電話の基地局等で用いられる高周波トランジスタあるいはこれらの集積回路として有用である。
本発明の第１の実施例における電界効果トランジスタを示す断面図である。 本発明の第１の実施例における電界効果トランジスタの製造方法を示す構成図である。 本発明の第２の実施例における電界効果トランジスタを示す断面図である。 本発明の第２の実施例における電界効果トランジスタの製造方法を示す構成図である。 本発明の第３の実施例における電界効果トランジスタを示す断面図である。 本発明の第３の実施例における電界効果トランジスタの製造方法を示す構成図である。
符号の説明
101 ソース電極用Auメッキ
102 BCB(ベンゾシクロブテン)膜
103 SiN膜
104 高抵抗化領域
105 n型AlGaN層
106 アンドープGaN層
107 Ti/Alソース電極
108 Ti/Alドレイン電極
109 PdSiゲート電極
110 ドレイン電極用Auメッキ配線
111 ゲート電極用Auメッキ配線
201 サファイア基板
202 アンドープGaN層
203 ｎ型AlGaN層
204 高抵抗化領域
205 Ti/Alソース電極
206 Ti/Alドレイン電極
207 PdSiゲート電極
208 SiN膜
209 BCB膜
210 ソース配線Auメッキ
211 高分子保持材フィルム
212 ドレインAuメッキ配線
213 ゲートAuメッキ配線
301 半絶縁性SiC基板
302 Au/AuSn/Au電極
303 SiN膜
304 n型AlGaN層
305 アンドープGaN層
306 AlNバッファ層
307 Ti/Alソース電極
308 Ti/Alドレイン電極
309 PdSiゲート電極
310 高抵抗化領域
311 ソース電極用Auメッキ配線
312 ドレイン電極用Auメッキ配線
313 ゲート電極用Auメッキ配線
401 Si(111)基板
402 AlNバッファ層
403 アンドープGaN層
404 ｎ型AlGaN層
405 高抵抗化領域
406 Ti/Alソース電極
407 Ti/Alドレイン電極
408 PdSiゲート電極
409 ドレインAuメッキ配線
410 ゲートAuメッキ配線
411 SiN膜
412 半絶縁性SiC基板
413 Au/AuSn/Au電極
414 BCB膜
415 ソース配線Auメッキ
501 Si(100)基板
502 アンドープGaN層
503 ｎ型AlGaN層
504 Ti/Alソース電極
505 Ti/Alドレイン電極
506 PdSiゲート電極
507 高抵抗化領域
508 SiN膜
509 ソース電極用Auメッキ配線
510 Au/AuSn/Au電極
511 ドレイン電極用Auメッキ配線
512 ゲート電極用Auメッキ配線
601 サファイア基板
602 アンドープGaN層
603 ｎ型AlGaN層
604 高抵抗化領域
605 Ti/Alソース電極
606 Ti/Alドレイン電極
607 PdSiゲート電極
608 ドレインAuメッキ配線
609 ゲートAuメッキ配線
610 SiN膜
611 高分子保持材フィルム
612 Si(100)基板
613 ソースAuメッキ配線
614 Au/AuSn/Au電極

Claims (22)

  1. 導電性材料の上方に半導体層がこの順に形成され、ソース及びドレイン及びゲート電極が第一の半導体層に接し、かつ前記導電性材料と前記半導体層の間に位置する形で形成され、さらに前記半導体層に貫通孔が形成され、前記貫通孔を介して、前記電極のいずれかが前記半導体層において前記電極の形成されていない側の表面に形成された配線金属と電気的に接続され、前記導電性材料と前記電極のいずれかが電気的に接続されていることを特徴とする電界効果トランジスタ集積回路。
  2. 前記導電性材料と前記配線金属がマイクロストリップ線路を形成することを特徴とする、請求項１記載の電界効果トランジスタ集積回路。
  3. 前記配線金属の上方に前記導電性材料よりも放熱に優れた基板が形成されていることを特徴とする、請求項１及び２記載の電界効果トランジスタ集積回路。
  4. 前記放熱に優れた基板がSiCあるいはAlNにより構成されていることを特徴とする、請求項３記載の電界効果トランジスタ集積回路。
  5. 前記導電性材料の少なくとも一部が金属厚膜で構成されていることを特徴とする、請求項１及び２記載の電界効果トランジスタ集積回路。
  6. 前記金属厚膜はAuあるいはAgあるいはCuのメッキ層により構成されていることを特徴とする、請求項５記載の電界効果トランジスタ集積回路。
  7. 前記導電性材料の少なくとも一部が導電性半導体基板で構成されていることを特徴とする、請求項１及び２記載の電界効果トランジスタ集積回路。
  8. 前記半導体層と前記導電性半導体基板の間に位置する形でAuSnを含む電極が形成されていることを特徴とする、請求項７記載の電界効果トランジスタ集積回路。
  9. 前記半導体層と前記導電性材料の間、あるいは前記半導体層と配線金属の間に位置する形で比誘電率が3.9未満である絶縁膜が形成され、前記絶縁膜に形成された開口部を介して、前記電極のいずれかと前記導電性材料あるいは配線金属が電気的に接続されていることを特徴とする、請求項１及び２記載の電界効果トランジスタ集積回路。
  10. 前記絶縁膜がベンゾシクロブテンにより構成されていることを特徴とする、請求項９記載の電界効果トランジスタ集積回路。
  11. 前記半導体層において前記電極が形成されている表面の一部に高抵抗化領域が形成されており、前記貫通孔の少なくとも一つが前記高抵抗化領域を貫通する形で形成されていることを特徴とする、請求項１及び２に記載の電界効果トランジスタ集積回路。
  12. 前記半導体層が窒素を含む化合物半導体により構成されていることを特徴とする、請求項１〜１１のいずれか１項に記載の電界効果トランジスタ集積回路。
  13. 前記半導体層がAlGaNとGaNのヘテロ接合を含むことを特徴とする、請求項１２記載の電界効果トランジスタ集積回路。
  14. 基板板上にチャネル領域を有する半導体層を形成する工程と、
    前記半導体層を貫通し基板表面へ達する貫通孔を形成する工程と、
    前記半導体層表面にソース及びドレイン及びゲート電極を形成する工程と、
    前記電極のいずれかと電気的に接続される導電性材料を形成する工程と、前記基板を半導体層より分離する工程と、
    前記貫通孔を介して前記電極と電気的に接続される配線金属を形成する工程を含むことを特徴とする電界効果トランジスタ集積回路の製造方法。
  15. 前記導電性材料よりも放熱に優れた基板上に第二の配線金属を形成し前記配線金属と接着させる工程を含むことを特徴とする、請求項１４記載の電界効果トランジスタ集積回路の製造方法。
  16. 前記配線金属を保持材料に接着させる工程と、前記導電性材料に半導体基板を接着させる工程と、前記保持材料を前記配線金属より分離させる工程を含むことを特徴とする、請求項１４記載の電界効果トランジスタ集積回路の製造方法。
  17. 前記基板を前記半導体層より分離する工程において、前記基板裏面より光を照射し、照射した光が前記基板では吸収されず半導体層の一部にて吸収され、前記半導体層の内部に前記半導体層が分解してなる層を形成することで分離を行うことを特徴とする、請求項１４記載の電界効果トランジスタ集積回路の製造方法。
  18. 前記基板裏面より照射する光の光源が、パルス状に発振するレーザであることを特徴とする、請求項１７記載の電界効果トランジスタ集積回路の製造方法。
  19. 前記半導体層が窒素を含む化合物半導体により構成される形で形成されることを特徴とする、請求項１４〜１８のいずれか１項に記載の電界効果トランジスタ集積回路の製造方法。
  20. 前記基板が、サファイアあるいはSiにより構成されていることを特徴とする、請求項１９記載の電界効果トランジスタ集積回路の製造方法。
  21. 前記半導体基板がSiにより構成されていることを特徴とする、請求項１９記載の電界効果トランジスタ集積回路の製造方法。
  22. 前記保持材料が高分子材料フィルムにより構成されていることを特徴とする、請求項１９記載の電界効果トランジスタ集積回路の製造方法。
JP2005333860A 2005-11-18 2005-11-18 電界効果トランジスタ集積回路及びその製造方法 Pending JP2007142144A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005333860A JP2007142144A (ja) 2005-11-18 2005-11-18 電界効果トランジスタ集積回路及びその製造方法
US11/600,101 US8003975B2 (en) 2005-11-18 2006-11-16 Semiconductor integrated circuit device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005333860A JP2007142144A (ja) 2005-11-18 2005-11-18 電界効果トランジスタ集積回路及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007142144A true JP2007142144A (ja) 2007-06-07
JP2007142144A5 JP2007142144A5 (ja) 2008-09-04

Family

ID=38052647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005333860A Pending JP2007142144A (ja) 2005-11-18 2005-11-18 電界効果トランジスタ集積回路及びその製造方法

Country Status (2)

Country Link
US (1) US8003975B2 (ja)
JP (1) JP2007142144A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187546A (ja) * 2012-03-06 2013-09-19 Samsung Electronics Co Ltd 高電子移動度トランジスタ及びその製造方法
JP2016063167A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置
JP2018064108A (ja) * 2017-12-07 2018-04-19 株式会社東芝 半導体装置
JP2019537284A (ja) * 2016-12-06 2019-12-19 クロミス，インコーポレイテッド 集積化クランプダイオードを有する横型高電子移動度トランジスタ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2264741B1 (en) * 2006-01-10 2021-03-10 Cree, Inc. Silicon carbide dimpled substrate
US7745848B1 (en) * 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
US9953913B1 (en) * 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect structure and method of manufacturing thereof
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
EP3631855A1 (en) * 2017-05-29 2020-04-08 Teknologian Tutkimuskeskus VTT Oy Semiconductor apparatus
WO2020191357A1 (en) * 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343232A (ja) * 1991-05-21 1992-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000223501A (ja) * 1999-01-28 2000-08-11 Nec Corp 半導体集積回路装置とその製造方法
JP2004363563A (ja) * 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081706A (en) * 1987-07-30 1992-01-14 Texas Instruments Incorporated Broadband merged switch
JP3129298B2 (ja) * 1998-11-11 2001-01-29 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP2002026270A (ja) 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
US6903385B2 (en) * 2002-10-09 2005-06-07 Sensor Electronic Technology, Inc. Semiconductor structure having a textured nitride-based layer
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
US7052942B1 (en) * 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
US7321132B2 (en) * 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
US7439556B2 (en) * 2005-03-29 2008-10-21 Coldwatt, Inc. Substrate driven field-effect transistor
US7439557B2 (en) * 2005-03-29 2008-10-21 Coldwatt, Inc. Semiconductor device having a lateral channel and contacts on opposing surfaces thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343232A (ja) * 1991-05-21 1992-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000223501A (ja) * 1999-01-28 2000-08-11 Nec Corp 半導体集積回路装置とその製造方法
JP2004363563A (ja) * 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187546A (ja) * 2012-03-06 2013-09-19 Samsung Electronics Co Ltd 高電子移動度トランジスタ及びその製造方法
US9608100B2 (en) 2012-03-06 2017-03-28 Samsung Electronics Co., Ltd. High electron mobility transistor and method of manufacturing the same
KR101920715B1 (ko) * 2012-03-06 2018-11-21 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
JP2016063167A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置
JP2019537284A (ja) * 2016-12-06 2019-12-19 クロミス，インコーポレイテッド 集積化クランプダイオードを有する横型高電子移動度トランジスタ
JP7195265B2 (ja) 2016-12-06 2022-12-23 クロミス，インコーポレイテッド 集積化クランプダイオードを有する横型高電子移動度トランジスタ
JP2018064108A (ja) * 2017-12-07 2018-04-19 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US8003975B2 (en) 2011-08-23
US20070114589A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
EP1705714B1 (en) Field effect transistor and method of manufacturing the same
EP1659622B1 (en) Field effect transistor and method of manufacturing the same
US8003975B2 (en) Semiconductor integrated circuit device and method for fabricating the same
JP5350585B2 (ja) ミリメートル波動作のための窒化物ベースのトランジスタ
US20130099284A1 (en) Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
US9112010B2 (en) Nitride-based semiconductor device
JP2004363563A (ja) 半導体装置
JP2013251544A (ja) その場バリア酸化法と構成
JP2014011462A (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
KR20120032258A (ko) 질화갈륨계 반도체소자 및 그 제조방법
JP2006269939A5 (ja)
US20220231157A1 (en) Semiconductor device, method of manufacturing the same, and semiconductor package structure
US20230402525A1 (en) Manufacturing method for n-polar gan transistor structure and semiconductor structure
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
US7439595B2 (en) Field effect transistor having vertical channel structure
JP2014107566A (ja) フッ化物系または塩化物系化合物を含むゲート誘電体を備えたｉｉｉ族窒化物系トランジスタ
JP2010165789A (ja) 半導体集積回路およびその製造方法
KR20190027700A (ko) 전계효과 트랜지스터
CN109285777A (zh) 具有n-极性氮化镓的外延衬底的形成方法
JP2010157603A (ja) 化合物半導体装置の製造方法
US20240030332A1 (en) Semiconductor device, semiconductor module, and wireless communication apparatus
JP7594179B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
KR20130008281A (ko) 파워소자의 제조방법
WO2023197213A1 (zh) 半导体器件及其工作方法、电子设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120911