JP2007140152A - 画像表示装置、表示用駆動回路及び表示用駆動方法 - Google Patents

Abstract

【課題】フルＨＤ信号の奇数画素と偶数画素を２相に分離する処理において、良好に画質補正して表示画像の画質を向上させるのに好適な技術を提供する。
【解決手段】複数の走査線と走査線制御回路と複数の信号線と信号線制御回路と複数の走査線と複数の信号線との交点部にそれぞれ接続され電子源と、信号線電流と走査線に含まれる配線抵抗によって生じる電圧降下を補償するよう映像信号を補正する補正回路とを備えた画像表示装置において、補正回路は、偶数画素及び奇数画素の２相に分離されたＲＧＢ信号が入力され、入力された映像信号に応じた駆動電圧が同じタイミングで印加される偶数画素及び奇数画素を含む複数画素のＲＧＢの電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算する。
【選択図】図１

Description

本発明は、例えば薄膜電子源等の電子放出素子を用いたマトリクス型画像表示装置（以下、「ＦＥＤ」と略す。）などの画像表示装置の画質補正技術に関するものであり、補正回路を備えた画像表示装置、表示用駆動回路及び表示用駆動方法に関する。

ＦＥＤは、水平方向に延びる複数の走査線と垂直方向に延びる複数の信号線との各交点に電子源を配置し、走査線に印加される走査電圧と信号線に印加される（映像信号に応じた）信号電圧とにより該電子源を駆動するように構成される。

このようなＦＥＤにおいては、主として走査線の配線抵抗によって電圧降下が生じるため、輝度むら等の画質劣化が生じる。この画質劣化を補正するための従来技術としては、例えば、特許文献１に記載のものが知られている。

特許文献１には、１走査線を複数のブロック（４ブロック）に分け、各ブロックごとの画像信号に基づいて電圧降下量を算出し、これに対応した補正を行う技術が開示されている。
特開２００２−２２９５０６号公報

一方、近年表示パネルの高解像度化が進み、水平１９２０画素、垂直１０８０ラインのフルＨＤ画像に対応したＬＣＤ、ＰＤＰパネルも出荷されており、ＦＥＤにおいてもフルＨＤ解像度が要求されている。

フルＨＤの映像信号では、映像信号のサンプリングクロック（以下ドットクロック）が一般的に１４８ＭＨｚと高速であり、そのドットクロックでの信号処理を行うには高価なＬＳＩプロセスを使う必要がある。そこで安価なＬＳＩプロセスでもフルＨＤの信号処理が可能にするために映像信号を奇数画素と偶数画素の２相に分離してドットクロックを１４８ＭＨｚの１／２（７４ＭＨｚ）に落とす処理を通常行っている。

しかし、特許文献１では、１走査線を４ブロックに分けているため高精度な補正ができない。また、前記のような奇数画素と偶数画素を２相に分離して行う処理において補正量の計算をどのように行うかについては何も考慮されていない。

本発明は、フルＨＤ信号の奇数画素と偶数画素を２相に分離する処理においても、良好に画質補正して表示画像の画質を向上させるのに好適な技術を提供することを目的とする。

本発明によれば、複数の走査線と、該複数の走査線の少なくとも左右一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、複数の信号線と、該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、複数の走査線と複数の信号線との交点部にそれぞれ接続され、走査電圧と駆動電圧との電位差に応じて電子を放出する電子源と、電子源から走査線へ流れ込む信号線電流と走査線に含まれる配線抵抗によって生じる電圧降下を補償するよう映像信号を補正する補正回路とを備え、補正回路は、偶数画素及び奇数画素の２相に分離されたＲＧＢ信号が入力され、入力された映像信号に応じた駆動電圧が同じタイミングで印加される偶数画素及び奇数画素を含む複数画素のＲＧＢの電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算することを特徴とする。また、このＮの範囲は１〜５とすることが好ましい。この範囲の上限は、人の画像変化の検知限界、つまり配線抵抗によって生じる輝度低下が最大階調の１％以下となる範囲である。

本発明によれば、フルＨＤ信号の、奇数画素と偶数画素の２相分離処理において良好な画質補正が可能となり高画質な画像が表示可能となる。

以下、図面を参照しつつ、本発明を実施するための最良の形態について説明する。

図１は、本発明に係る、電子放出素子型画像表示装置の第一の実施形態を示すものである。尚、本実施形態では、電子源としてＭＩＭ（Metal-Insulator-metal）型の電子源を有するパッシブマトリクス駆動方式の電子放出素子型画像表示装置を例にして説明する。しかしながら、本発明は、ＭＩＭ以外の電子源、例えばＳＣＥ（Surface Conduction Electron Emitter）型やカーボンナノチューブ型、ＢＳＤ（Ballistic electron Surface-emitting Device）型、スピント（Spindt）型でも同様に適用できる。また、以下では、走査線の両端に走査線制御回路５０１及び５０２の２つを設けたものを例にして説明する。しかしながら、走査線制御回路を、いずれか片方だけ用いたものでも、本発明を適用できることは言うまでも無い。

映像信号は映像信号入力端子３に入力され、信号処理回路８に供給される。信号処理回路８は図２にて詳述する電圧降下を補正する補正回路１０を含んでいる。この補正回路１０は走査線５１〜５５の配線抵抗によって発生する電圧降下を補償するように働く。この動作の詳細については、後述する。

上記入力映像信号に対応する水平、垂直同期信号は、同期信号入力端子１に入力され、タイミングコントローラ２に供給される。タイミングコントローラ２では、水平、垂直同期信号に同期したタイミングパルスを生成して走査線制御回路５０１及び５０２に供給する。

一方、表示パネル６は、画面水平方向（紙面の左右方向）に延びて形成された複数の走査線５１〜５５が、画面垂直方向（紙面の上下方向）に並んで配置されている。更に、画面垂直方向（紙面の上下方向）に延びて形成された複数の信号線４１〜４５が、画面水平方向（画面左右方向）に並んで配置されている。これら走査線５１〜５５と信号線４１〜４５は互いに直交しており、これらの各交点部には、各走査線及び各信号線と接続される電子源（電子放出素子）が配置されている。これによって、複数の電子源は、マトリクス状に配置された形態となる。

走査線５１〜５５の左右両端には、走査線制御回路５０１及び５０２が接続されている。この走査線制御回路５０１及び５０２は、それぞれ、タイミングコントローラ２からのタイミングパルスに同期して、走査線５１〜５５を１本もしくは２本ずつ選択するための走査電圧を、走査線５１〜５５に対し供給する。つまり、走査線制御回路５０１及び５０２は、水平周期の走査電圧を走査線５１〜５５に対し順次印加することにより、水平周期で１または２行の電子源を上から順に選択して垂直走査を行うものである。

信号線４１〜４５の上端には、信号電圧供給回路である信号線制御回路４が接続されている。信号線制御回路４は、信号処理回路１０から供給された映像信号に基づいて、各信号線（電子源）に対応する信号を生成して各信号線に供給する。

走査電圧によって選択された走査線に接続される各電子源に対し、信号線制御回路４からの信号電圧が印加されると、各電子源には走査電圧と信号電圧との電位差が与えられる。この電位差が所定の閾値を超えると、電子源は電子を放出する。この電子源からの電子の放出量は、電位差が閾値以上の場合は、この電位差に略比例する。尚、信号電圧が正の場合は、走査電圧は負となり、信号電圧が負の場合は、走査電圧は正となる。各電子源の対向する位置には図示しない蛍光体及び加速電極が設けられている。また電子源と蛍光体との間の空間は真空雰囲気とされる。電子源から放出された電子は、高電圧制御回路７により加速電極に印加された高圧によって加速され、真空内を進行して蛍光体に衝突する。これにより蛍光体が励起して発光し、その光は図示しない透明ガラス基板を通して外部に放出される。これによって、ＦＥＤに画像が形成される。

このような形態のＦＥＤにおける、各電子源の水平位置に対する走査電圧の変化特性を図３に示す。図３の実線は走査線制御回路５０１及び５０２より供給される走査電圧、点線は電子源の水平位置−走査電圧特性を示している。図３に示されるように、電子源の水平位置に応じて走査電圧に電圧降下が生じ、中央部において最も電圧降下が大きくなる。

ここで水平位置に応じて走査電圧に電圧降下が生じるのは、走査線の配線抵抗による電圧降下が原因である。すなわち、走査電圧Ｖｓｃａｎと信号電圧Ｖｄａｔａの電位差が所定の閾値を超えると信号線から走査線へ電流が流れ、この電流と走査線の配線抵抗により電圧降下が生じてしまう。また横線表示など、１水平周期に表示する情報量が多いほど走査線への電流も多くなり、電圧降下量も多くなる。

以下、このような電圧降下を補償するための、本発明に係る補正回路の詳細について図２を用いて説明する。図２は、信号処理回路８に含まれる補正回路１０の一具体例を説明するためのブロック図である。尚、図２に示す補正回路１０は、走査線の配線抵抗を補正する構成と成っている。図２において、映像信号入力端子３１ｏ〜３３ｏ及び３１ｅ〜３３ｅはそれぞれ奇数画素、偶数画素の２相に分離されたＲＧＢ信号が入力される。なお、図２において符号に「ｏ」が付くブロックは奇数（ｏｄｄ）画素処理系、符号に「ｅ」が付くブロックは偶数（ｅｖｅｎ）画素処理系を意味し、符号「ｏ」「ｅ」の前に付く番号が同じブロックは、同じ機能を有するものとする。

次に階調電流変換ブロック１１ｏ及び１１ｅは、映像信号入力端子３１ｏ〜３３ｏ及び３１ｅ〜３３ｅに入力された各ＲＧＢ映像信号のデジタル階調信号を電流値（ｉｒｏ、ｉｇｏ、ｉｂｏ、ｉｒｅ、ｉｇｅ、ｉｂｅ）に変換する。加算演算ブロック１７ではこれら２相のＲＧＢの電流値を加算する。

ここで図４に、２相のＲＧＢの電流値加算の目的を説明するために電子源の等価モデルを用いる。図４（ａ）は電流値加算しない通常の電子源モデルである。２０Ｒ、２０Ｇ、２０Ｂ、２１Ｒ、２１Ｇ、２１Ｂは信号線であり、信号線制御回路４に接続され、表示映像信号に応じた信号電圧が各信号線に供給される。各信号線にはそれぞれ電子源が接続されており、電子源は図５に示すように電圧を加えると電流を発生する。これより図４では電子源を電流源２２Ｒ、２２Ｇ、２２Ｂ、２３Ｒ、２３Ｇ、２３Ｂとした。各電子源は走査線２８に共通に接続されるが、各電子源と走査線２８の接点間には配線抵抗２４Ｒ、２４Ｇ、２４Ｂ、２５Ｒ、２５Ｇ、２５Ｂが存在する。電流源２２Ｒ、２３ＲはＲ色、電流源２２Ｇ、２３ＧはＧ色、電流源２２Ｂ、２３ＢはＢ色に対応し、かつ電流源２２Ｒ、２２Ｇ、２２Ｂが奇数画素、電流源２３Ｒ、２３Ｇ、２３Ｂが偶数画素に対応している。信号線制御回路４より各電流源２２Ｒ、２２Ｇ、２２Ｂ、２３Ｒ、２３Ｇ、２３Ｂに映像信号に応じた信号電圧Ｖｄａｔａを加え、走査線２８に走査電圧が加えられると、各電流源には信号電圧に応じた信号線電流ｉｒｏ、ｉｇｏ、ｉｂｏ、ｉｒｅ、ｉｇｅ、ｉｂｅが発生し、走査線２８に流れ込む。電子源と走査線２８の接点から見て各信号線電流は左右方向に分かれるが、その比率はキルヒホッフの定理に従う。すなわち電子源と走査線２８の接点から見た配線抵抗比で計算できる。これら各信号線電流が全て加算されることで走査線電流Ｉｒｏ、Ｉｇｏ、Ｉｂｏ、Ｉｒｅ、Ｉｇｅ、Ｉｂｅが決定する。この走査線電流と走査線抵抗の積が電圧降下量となる。例えば奇数画素のＲ色の電圧降下量はＩｒｏ×Ｒ１、Ｇ色はＩｇｏ×Ｒ１、Ｂ色はＩｂｏ×Ｒ１であり、奇数画素のトータルの電圧降下量はＩｒｏ×Ｒ１＋Ｉｇｏ×Ｒ１＋Ｉｂｏ×Ｒ１である。同様に偶数画素のトータルの電圧降下量はＩｒｅ×Ｒ１＋Ｉｇｅ×Ｒ１＋Ｉｂｅ×Ｒ１である。これらを整理すると（Ｉｒｏ＋Ｉｇｏ＋Ｉｂｏ＋Ｉｒｅ＋Ｉｇｅ＋Ｉｂｅ）×Ｒ１となる。また隣接するＩｒｏ、Ｉｇｏ、Ｉｂｏ、Ｉｒｅ、Ｉｇｅ、Ｉｂｅはほぼ同じ電流値と考えられるのでＩｒｏ≒Ｉｇｏ≒Ｉｂｏ≒Ｉｒｅ≒Ｉｇｅ≒Ｉｂｅとすることができ、よって６×Ｉｒｏ×Ｒ１と近似できる。これは見方を変えると、２画素単位で見た電圧降下量は６個分の走査線抵抗Ｒ１に流れる走査線電流（Ｉｒｏ×（Ｒ１×６））で計算できることを示している。この考え方を応用することで図４（ｂ）のような電流値加算をおこなった電子源モデルを想定できる。

図４（ｂ）において、信号線と電流源は同じで、異なるのは電流源と走査線２８の接点である。図４（ｂ）では２画素分の６つの電流源の走査線２８への接点を共通にし、配線抵抗２６をＲ１×６と１つにまとめている。また６つの電流源の走査線２８への接点を共通にした為、走査線２８へ流れる電流ｉｒｇｂ（ｎ）はｉｒｏ＋ｉｇｏ＋ｉｂｏ＋ｉｒｅ＋ｉｇｅ＋ｉｂｅである。電子源と走査線２８の接点から見て各信号線電流は左右方向に分かれるが、その比率は図４（ａ）と同様にキルヒホッフの定理に従う。これら各信号線電流が全て加算されることで走査線電流Ｉｒｇｂ（ｎ）が決定する。この走査線電流と走査線抵抗の積が電圧降下量となる。例えば奇数画素及び偶数画素分の電圧降下量はＩｒｇｂ（ｎ）×Ｒ１×６である。図４（ａ）と図４（ｂ）のモデルは電気的に等価である為、電圧降下量を計算する補正回路１０は図４（ｂ）を元に設計してもよい。以上のように電子源を２画素単位で見た場合、ＲＧＢの６つの電流源の信号線電流を加算（ｉｒｏ＋ｉｇｏ＋ｉｂｏ＋ｉｒｅ＋ｉｇｅ＋ｉｂｅ）してよい。

図２の加算演算ブロック１７はこの考え方を利用し、階調電流変換ブロック１１ｏ及び１１ｅで電流値（ｉｒｏ、ｉｇｏ、ｉｂｏ、ｉｒｅ、ｉｇｅ、ｉｂｅ）に変換されたＲＧＢ信号を加算する。図６はその動作を示すタイミング図である。ｉｒｏはＲ色の奇数画素の信号線電流、ｉｒｅはＲ色の偶数画素の信号線電流で、図２、図４と同じ符号である。表示パネル６の左端の画素を１番目とすると、ｉｒｏは奇数画素であるため、１番、３番、５番の順で奇数番号の画素の信号線電流が順次出力されてくる。同様にｉｒｅは偶数画素であるため、２番、４番、６番の順で偶数番号の画素の信号線電流が順次出力されてくる。また、１番と２番は同じタイミングで出力され、３番と４番、５番と６番以降も同様である。このように画素を偶数奇数で分離し、並列化させることで、ドットクロックの周波数を１／２にすることができる。他のｉｇｏ、ｉｇｅ、ｉｂｏ、ｉｂｅも同様である。次に各信号線電流を加算した結果がｉｒｇｂ（ｎ）である。図６では、例えば１番、２番目の画素を加算した結果をｉｒｇｂ（１）とし、加算演算による遅延量を０とする論理タイミングとした。なお加算演算には実質遅延量が発生するため、後段の回路とのセットアップ・ホールド時間を考慮し、加算演算後にＤフリップフロップによるラッチ処理を行うのが一般的であるが、ここでは省略する。

図２の走査線電流計算ブロック１３では、キルヒホッフの定理を元に、前記階調電流変換ブロック１１ｏ及び１１ｅで計算される１水平期間の全信号線電流ｉｒｇｂ（ｎ）、すなわち１本の走査線に接続された全信号線４１〜４５より流れる全信号線電流を積和演算し、１つの走査線抵抗Ｒ１に流れる走査線電流Ｉｒｇｂ（ｎ）を計算する。次に電圧降下計算ブロック１４では走査線電流計算ブロック１３で計算された走査線電流Ｉｒｇｂ（ｎ）に走査線抵抗Ｒ１を掛け算して電圧降下量ΔＶ（ｎ）を計算する。一方、階調電流変換ブロック１１ｏ及び１１ｅの各ＲＧＢ電流値は加算演算ブロック１７へ送られると同時に遅延回路１２ｏ及び１２ｅへも入力される。遅延回路１２ｏ及び１２ｅはＦＩＦＯメモリで構成され、各ＲＧＢ電流値を１水平期間分記憶し、次の水平期間に記憶した電流値を出力することで、各ＲＧＢ電流値を１水平期間分だけ遅延させる。これは走査線電流計算ブロック１３にて１水平期間の全信号線電流を計算する際、走査線電流計算ブロック１３の計算結果は１水平期間後になり、その走査線電流計算ブロック１３の計算結果に同期させるため、遅延回路１２ｏ及び１２ｅで各ＲＧＢ電流値も１水平期間分遅延させる。電流電圧変換ブロック１５ｏ及び１５ｅでは１水平期間分遅延した各ＲＧＢ電流値を電圧値に変換し、加算演算ブロック１６Ｒｏ、１６Ｇｏ、１６Ｂｏ、１６Ｒｅ、１６Ｇｅ、１６Ｂｅにて各ＲＧＢ電圧値に同じ電圧降下量ΔＶ（ｎ）を加算する。電圧降下量ΔＶ（ｎ）を映像信号分に加算することで、電圧降下を補正することができる。最後に電圧階調変換ブロックにて電圧降下量を加算後の各ＲＧＢ電圧値をデジタル階調信号に戻す。

以上、説明したように、本発明の実施例１では、偶数画素及び奇数画素の２相に分離されたＲＧＢ信号が入力され、入力された映像信号に応じた駆動電圧が同じタイミングで印加される偶数画素及び奇数画素を含む複数画素のＲＧＢの電子源を１グループとして１本の信号線に合算し、この合算した信号線の単位で電圧降下量を計算しているので、フルＨＤなどの２相分離されたＲＧＢ信号を処理しているので、演算を同じタイミングで容易に行うことができる。また、とくに、隣接するＲＧＢの信号線、すなわち２画素分のＲＧＢ信号線６本について駆動電圧が同じタイミングで印加される場合には、隣接するＲＧＢの信号線、すなわち２画素分のＲＧＢ信号線６本について仮想的に１本の信号線に合算し、この合算した信号線の単位で電圧降下量を計算することより、フルＨＤなどの２相分離されたＲＧＢ信号を高速に処理することができ、安価なＬＳＩで動作させることができる。

また、１本の信号線として仮想するのは、例えば、隣接したＲＧＢ毎であればよく、隣接したＲＧＢを複数単位まとめて１本の信号線として補正量を計算することができる。

次に、本実施例での電圧補正量の具体例を図７に示す。まず図７（ａ）はＲＧＢ個別に電圧降下量を計算し、補正量を求めた場合の図で、ＲＧＢごとに補正量が異なる場合がある。これは図４（ａ）のＲＧＢ個別の等価モデルでの補正量に相当する。一方図７（ｂ）は本実施例の２画素分（ＲＧＢ合算）纏めて電圧降下量を計算し、補正量を求めた図で、ＲＧＢ２画素内では補正量は同じである。図７（ｂ）のように２画素単位で補正量が同じでも、補正後に色目が変るようなことはない。これは図７（ａ）のようなＲＧＢ個別に電圧降下量を計算した場合でもＲＧＢごとの補正量が小さいからである。

ただし、ＲＧＢ合算の単位が３画素以上になると、徐々に隣り合う補正量の変化が大きくなってため、その補正量の変化部分で輝度や色の変化が目視できてくると考えられる。そこで、その目視できる限界のＲＧＢ合算の単位を以下で計算する。

まず、パネルの解像度がＶＧＡである場合、画素数は６４０、信号線数は６４０×３＝１９２０である。また電圧降下量の変化が最も大きくなるのは図３に示すように、左右端で、左端の場合１画素目のＲとＧの間の電圧降下量である。ここで輝度の変化が目視で確認できる輝度差は一般的に１％以上とされている。輝度を印加電圧に置き換えると、例えば白を表示する際の印加電圧を３Ｖｐｐとし、その１％の３０ｍＶｐｐの電圧差があると、輝度差が目視できるものとする。そこで、１画素目のＲとＧの間の電圧降下量をΔＶｍ、ＲＧＢ合算の画素数をＮとすると、
ΔＶｍ×３×Ｎ＜３０ｍＶｐｐ
を満たすＮの最大値が、目視できる限界のＲＧＢ合算の単位に近似できる。そこで
Ｎ‘＝３０ｍＶｐｐ／（ΔＶｍ×３）を計算し、Ｎ‘を切り捨ててＮを求める。

まずΔＶｍを求めるには、１画素目のＲとＧの間の走査線電流Ｉｒ（１）を求める必要がある。Ｉｒ（１）は各信号線電流（図４中のｉｒｏなど）をキルヒホッフの定理に基づいて計算でき、ｎ本目の信号線電流をｉ（ｎ）とすると、
Ｉｒ（１）＝Σ（（１９１９−ｎ）／１９１９×ｉ（ｎ））（ｎ：１〜１９１９）
で表される。ここで映像信号は全白表示、その際のｉ（ｎ）を一般的な白の場合の値として１００μＡとすると、Ｉｒ（１）＝９６ｍＡとなる。ここで１画素目のＲとＧの間走査線をＲｌとすると、ΔＶｍ＝Ｒｌ×Ｉｒ（１）であり、Ｒｌを一般的な値として９ｍΩとすると、
ΔＶｍ＝９ｍΩ×９６ｍＡ＝８６４μＶ
となり、
Ｎ‘＝３０ｍＶｐｐ／（８６４μＶ×３）＝１１．５７
を切り捨てると、Ｎ＝１１が求まる。

これにより、ＲＧＢ合算の画素数が１１個までであれば、輝度の変化が目視できないことになる。なお、本実施例のように隣接する偶数及び奇数２画素を１グループとすると、１１÷２＝５．５より、隣接する偶数及び奇数画素の５グループまでは輝度の変化が目視できないことになる。

以上のように、複数の信号線を仮想的に１本の信号線に合算して電圧降下量を計算する場合、ＲＧＢ合算の画素数が大きくなるほど真の補正データとの誤差も大きくなる。このため上記にて計算したように、輝度の変化が目視されない程度までのＲＧＢ合算の画素数であることが望ましい。

なお、上記の計算手法は輝度や色目の変化が目視されないＲＧＢの合算画素数を求めるための一例である。よって、電圧降下量は、パネルの解像度、走査線電圧供給回路に依存するので、これらにより異なる値を用いることもできる。また、電圧降下量は最大となる左端のＲとＧの間の電圧降下量を用いたが、電圧降下量幅が大きい領域の電圧降下量を用いてやればよい。さらに、上記例では目視されない限界の輝度変化（検知限界）１％を用いているが、目視するのにその変化を許容できる限界の輝度変化（許容限界）３％を用いてもよい。

また、上記のような補正がなされる場合、入力映像信号として水平方向のレベルが一定の映像信号が入力されると、信号制御回路からの駆動電圧は、図７（ｂ）に示されるような階段状の出力波形を示す。このとき、本実施例のような走査線制御回路を走査線の両端に配置している構成の場合には、走査線の中央部で電圧降下が最大となるため、信号制御回路からの出力波形は中央部が最大になる階段状となる。これに対して、走査線の一端に走査線制御回路を備えている構成の場合には、走査線制御回路を備えていない他端側が電圧降下が最大になるので、信号制御回路からの出力波形は走査線制御回路側から徐々に上昇していき他端側で最大となる階段状となる。

以上のような構成により、従来より簡易な構成にて補正量を計算し、画質を向上させるのに好適な技術を提供することができる。

次に本発明に係るＦＥＤ型画像表示装置の第２の実施形態を説明する。図８は、本発明の第２の実施形態を示す構成例であり、図８において第１の実施形態の図２と同一符号のものは同一機能を有する。第２の実施形態が図２に示した第１の実施形態と異なる点は、スムージング処理回路１９により、電圧降下量ΔＶ（ｎ）をスムージング処理することにある。これにより、補正データをより精度良く演算することが可能である。

第２の実施形態の動作を説明する。電圧降下計算ブロック１４により、２画素単位で電圧降下量ΔＶ（ｎ）を計算するところまでは第一の実施形態と同じなので省略する。電圧降下量ΔＶ（ｎ）はスムージング処理回路１９に入力され、なだらかな変化になるようスムージング処理される。具体的な処理例を図９に示す。図９（ａ）は入力される電圧降下量ΔＶ（ｎ）で、２画素単位でΔＶ（ｎ）が変化している。図９（ｂ）がスムージング処理回路１９の出力で、ΔＶ（ｎ）を６分割し、それぞれの分割領域で電圧降下量を変化させている。その変化量の計算方法は例えば次の通りである。まず図９（ａ）における電圧降下量ΔＶ（ｎ）の変化点をＡ点、Ｂ点とする。ここで図９（ｂ）の一点鎖線のようにＡ点、Ｂ点を結ぶ直線を計算し、かつＡ点、Ｂ点間を６分割する。前記一点鎖線と６分割の交点を分割領域の電圧降下量とし、それぞれΔＶｒｏ、ΔＶｇｏ、ΔＶｂｏ、ΔＶｒｅ、ΔＶｇｅ、ΔＶｂｅとする。スムージング処理回路１９ではこのような補間演算処理を行う。前記各電圧降下量は図８のように各加算演算ブロック１６Ｒｏ、１６Ｇｏ、１６Ｂｏ、１６Ｒｅ、１６Ｇｅ、１６Ｂｅにそれぞれ入力され、映像信号に加算される。その結果として、図７（ａ）で示したＲＧＢ個別に補正データを演算した場合と同じ効果を得ることができる。

なお上記変化量の計算方法は一例であり、他の補間方法、例えばスプライン補間やラグランジュ補間などの非線形にて電圧降下量を計算してもよい。また上記計算方法では６分割しているが、分割数には制限はなく、例えば２分割とし、１画素単位でΔＶ（ｎ）が変化するようにしてもよい。

本実施形態を応用すれば、電圧降下量ΔＶ（ｎ）の演算単位を３画素以上の複数画素として、大まかにΔＶ（ｎ）を計算しておき、スムージング処理回路１９を通すことでΔＶ（ｎ）の精度を１画素単位以下に復元することができ、補正精度を維持しながら演算処理回路の規模低減効果が得られる。

本発明に係る画像表示装置の第１の実施形態を示すブロック図である。 図１に示された補正回路１０の一具体例を示すブロック図である。 本発明に係る画像表示装置の走査電圧の特性を説明する図である。 本発明に係る電子源の等価モデルを示すブロック図である。 本発明に係る電子源の印加電圧−電流特性を示すブロック図である。 図２に示された補正回路１０の動作を示すブロック図である。 本発明に係る補正データの特性を示すブロック図である。 本発明に係る画像表示装置の第２の実施形態を示すブロック図である。 図８に示されたスムージング処理回路１９の動作を示すブロック図である。

符号の説明

１ 水平垂直同期信号入力端子
２ タイミングコントローラ
３ 映像像信号入力端子
４ 信号線制御回路
６ 表示パネル
７ 高電圧制御回路
８ 信号処理回路
１０ 補正回路
１１ｏ，１１ｅ 階調電流変換ブロック
１２ｏ，１２ｅ 遅延回路
１３ 走査線電流値計算ブロック
１４ 電圧降下分計算ブロック
１５ｏ，１５ｅ 電流電圧変換ブロック
１６Ｒｏ，１６Ｇｏ，１６Ｂｏ，１６Ｒｅ，１６Ｇｅ，１６Ｂｅ，１７ 加演算ブロック
１８ｏ，１８ｅ 電圧階調変換ブロック
１９ スムージング処理ブロック
１０ 信号処理回路
２０Ｒ，２０Ｇ，２０Ｂ，２１Ｒ，２１Ｇ，２１Ｂ 信号線
２８ 走査線
２２Ｒ，２２Ｇ，２２Ｂ，２３Ｒ，２３Ｇ，２３Ｂ 電子源
２４Ｒ，２４Ｇ，２４Ｂ，２５Ｒ，２５Ｇ，２５Ｂ，２６ 走査線抵抗
３１ｏ〜３３ｏ，３１ｅ〜３３ｅ 映像信号入力端子
４１〜４５ 信号線
５１〜５５ 走査線
５０１，５０２ 走査線制御回路

Claims (15)

1. 画像表示装置において、
   複数の走査線と、
   該複数の走査線の少なくとも左右のいずれか一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、
   複数の信号線と、
   該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、
   前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
   映像信号を補正する補正回路と、
   を備え、
   前記補正回路は、偶数画素及び奇数画素の２相に分離されたＲＧＢ信号が入力され、入力された映像信号に応じた駆動電圧が同じタイミングで印加される偶数画素及び奇数画素を含む複数画素のＲＧＢの電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算することを特徴とする画像表示装置。
2. 前記偶数画素及び奇数画素を含む複数画素のＲＧＢの電子源は、隣接する偶数画素及び奇数画素のＲＧＢの６個の電子源であることを特徴とする請求項１に記載の画像表示装置。
3. 前記補正回路は、電子源から走査線へ又は走査線から電子源へ流れ込む走査線電流と走査線に含まれる配線抵抗によって生じる電圧降下を補償するように映像信号を補正することを特徴とする請求項１に記載の画像表示装置。
4. 前記Ｎの最大値は、前記信号線制御回路により印加される最大印加電圧の１％に基づき定められることを特徴とする請求項１に記載の画像表示装置。
5. 前記Ｎの値の範囲が、１≦Ｎ≦５であることを特徴とする請求項１に記載の画像表示装置。
6. 前記補正回路において、
   隣接する偶数画素及び奇数画素のＲＧＢの６個の電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位を１ブロックとし、該１ブロックにおける各信号線電流を加算した結果を１ブロックの信号線電流とし、各ブロックの信号線電流を積和演算することで電圧降下を補償する補正量を計算する
   ことを特徴とする請求項１に記載の画像表示装置。
7. 前記補正回路において、
   前記補正量は、１ブロック単位で同じ値であり、入力された映像信号の隣接する偶数画素及び奇数画素のＲＧＢに同じ値の補正量を加算することを特徴とする請求項１に記載の画像表示装置。
8. 前記補正回路において、
   １ブロック単位内の補正量は、演算された隣接するブロック単位の２つの補正量から補間され、１ブロック単位中の各電子源それぞれに異なる補正量を加算することを特徴とする請求項１に記載の画像表示装置。
9. 前記補正回路において、
   線形補間又は非線形補間により１ブロック単位内の補正量を補間することを特徴とする請求項１に記載の画像表示装置。
10. 複数の走査線と、
    複数の信号線と、
    前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源とを備える表示パネルの表示用駆動回路であって、
    前記複数の走査線の少なくとも左右のいずれか一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、
    前記複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、
    映像信号を補正する補正回路とを含み、
    前記補正回路は、偶数画素及び奇数画素の２相に分離されたＲＧＢ信号が入力され、入力された映像信号に応じた駆動電圧が同じタイミングで印加される偶数画素及び奇数画素を含む複数画素のＲＧＢの電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算することを特徴とする表示用駆動回路。
11. 前記偶数画素及び奇数画素を含む複数の画素のＲＧＢの電子源は、隣接する偶数画素及び奇数画素のＲＧＢの６個の電子源であることを特徴とする請求項１０に記載の表示用駆動回路。
12. 前記補正回路は、電子源から走査線へ又は走査線から電子源へ流れ込む走査線電流と走査線に含まれる配線抵抗によって生じる電圧降下を補償するように映像信号を補正することを特徴とする請求項１０に記載の表示用駆動回路。
13. 複数の走査線と、
    複数の信号線と、
    前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源とを備える表示パネルの表示用駆動方法であって、
    前記複数の走査線の少なくとも左右のいずれか一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御ステップと、
    前記複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御ステップと、
    映像信号を補正する補正ステップと、を含み、
    前記補正ステップでは、偶数画素及び奇数画素の２相に分離されたＲＧＢ信号が入力され、入力された映像信号に応じた駆動電圧が同じタイミングで印加される偶数画素及び奇数画素を含む複数画素のＲＧＢの電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算することを特徴とする表示用駆動方法。
14. 前記補正ステップでは、前記偶数画素及び奇数画素を含む複数の画素のＲＧＢの電子源は、隣接する偶数画素及び奇数画素のＲＧＢの６個の電子源を１グループとし、該１グループをＮ個（Ｎ≧１）まとめた単位で補正量を演算することを特徴とする請求項１３に記載の表示用駆動方法。
15. 前記補正ステップでは、電子源から走査線へ又は走査線から電子源へ流れ込む走査線電流と走査線に含まれる配線抵抗によって生じる電圧降下を補償するように映像信号を補正することを特徴とする請求項１３に記載の表示用駆動方法。

Images