JP2004252289A - 画像表示装置の駆動方法 - Google Patents
画像表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2004252289A JP2004252289A JP2003044099A JP2003044099A JP2004252289A JP 2004252289 A JP2004252289 A JP 2004252289A JP 2003044099 A JP2003044099 A JP 2003044099A JP 2003044099 A JP2003044099 A JP 2003044099A JP 2004252289 A JP2004252289 A JP 2004252289A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- pixel
- gradation
- image display
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 30
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000012937 correction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 238000003079 width control Methods 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】PWM階調制御により階調の制御を行う画像表示装置において、低階調領域においても良好な階調表現を実現し、表示パルス波形の鈍りによって生じる画質の劣化を低減する。
【解決手段】表示期間を不均一な時間区分τ1〜τkに分割する。階調レベルがjの場合は、連続した時間区分τ1〜τjが選択され、表示パルスはτ1〜τjの期間、連続して印加される。また、階調レベルjと表示パルス幅Wとの関係を表す関数W=f(j)を、下に凸の関数とする。
【選択図】 図3
【解決手段】表示期間を不均一な時間区分τ1〜τkに分割する。階調レベルがjの場合は、連続した時間区分τ1〜τjが選択され、表示パルスはτ1〜τjの期間、連続して印加される。また、階調レベルjと表示パルス幅Wとの関係を表す関数W=f(j)を、下に凸の関数とする。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
この発明は、FED(電界放出型表示装置)やEL(エレクトロルミネセント)を用いた画像表示装置の階調制御に関し、特に、出力時間幅制御(PWM)による階調制御に関するものである。
【0002】
【従来の技術】
一般的に、従来のFEDやELを用いた画像表示装置では、出力時間幅制御(PWM)による階調制御が行われている。この階調制御方法は、各画素に表示させようとする階調に応じた時間幅(パルス幅)にパルス幅変調した駆動信号(表示パルス)を、走査ラインの駆動に同期させて1水平期間毎に表示パネルの信号ラインヘ出力し各画素に印加するものである。上記パルス幅変調を行うPWM回路が、駆動信号のパルス幅を、最高階調に対応するパルス幅100%の出力から階調の最小単位に対応するLSB(least significant bit)出力まで制御することで、表示パネルにおける所望の階調表示を行っている(例えば、特許文献1)。
【0003】
【特許文献1】
特開2001−109421号公報
【0004】
【発明が解決しようとする課題】
従来のPWM階調制御方法では、階調の段階を示す階調レベルに比例した時間幅の表示パルスを表示パネルに印加することにより、各画素において階調レベルに比例した輝度の出力を得ていた。即ち、単位階調レベルあたりの階調の変化量(1階調の差に対応する輝度の差、即ち”階調の分解能”)は、階調レベルによらず一定であった。このような制御方法を用いた場合、人間の視覚特性により、高階調域における階調の分解能は十分に細かく感じられるものの、低階調域においては階調の分解能が不足して感じられる。例えば、表示パネルに低階調域で階調がなめらかに変化している画像を表示した場合、階調レベルの境界に視認可能な輪郭が現れてしまう。
【0005】
一方、上記のPWM階調制御における駆動信号の時間幅(表示パルス幅)の取得方法として、1水平期間内の有効走査期間(表示期間)を2のべき乗に比例した幅を有する複数の時間区分に区切り、それらの組み合わせにより所望の時間幅を得るという手法もある。つまり、複数個の表示パルスの組合せにより所望の時間幅が得られるので、階調によっては、1表示期間内に複数個の表示パルスが発生される。
【0006】
表示パネルが有する静電容量並びに電極抵抗、および、表示パネルを駆動する駆動回路の出力抵抗の影響で、表示パルスの立ち上がりおよび立ち下がり波形が鈍ってしまう。この波形の鈍りは、表示パルスに対する画素の発光動作の遅延を招く。その結果、駆動回路が出力する表示パルスの時間幅と実際の画素の発光時間との間に誤差が生じてしまい(詳細は後述する)、所望の階調表現ができずに画質が低下してしまう。その誤差は、1つの表示パルス毎に現れるので、上記のような1表示期間内に複数個の表示パルスが発生される駆動方法の場合に、この問題は特に大きくなる。
【0007】
本発明は以上のような課題を解決するためになされたものであり、PWM階調制御により階調の制御を行う画像表示装置において、低階調領域においても良好な階調表現を実現することを第1の目的とし、表示パルス波形の鈍りによって生じる画質の劣化を低減することを第2の目的とする。
【0008】
【課題を解決するための手段】
本発明に係る画像表示装置の駆動方法は、表示パネルの画素の階調を、前記画素の表示期間内に前記画素を発光させる時間幅を変化させることにより制御する画像表示装置の駆動方法であって、(a)映像信号に基づき、前記画素の階調の段階を示す階調レベルを取得する工程と、(b)前記階調レベルに応じて、前記表示期間内の所定の時間幅だけ、前記画素を発光させるための駆動信号を前記画素に印加する工程とを備え、前記画素の単位階調レベルあたりの前記時間幅の変化量は、前記階調に応じて変化する。
【0009】
【発明の実施の形態】
<実施の形態1>
図1は、本発明の実施の形態1における画像表示装置の構成を示す図である。以下の説明においては、画像表示装置としてFED装置を例に挙げて説明するが、本発明は、PWM階調制御を行うあらゆる画像表示装置に広く適用可能である。
【0010】
FEDパネル1には、ストライプ状に(互いに交わらないように)配設されたn本のカソード電極C(1)〜C(n)と、同じくストライプ状に配設されたm本のグリッド電極G(1)〜G(m)が設けられている。これらのカソード電極とグリッド電極とは互いに直交するように配置され、その立体交差部毎に表示セル(画素)1aが構成される。また、FEDパネル1の全面には、全ての表示セルに共通のアノード電極1bが設けられる。
【0011】
カソード電極およびグリッド電極は、それぞれカソード駆動回路3、グリッド駆動回路4が接続されている。カソード駆動回路3とグリッド駆動回路4は、制御信号線5a、5bを介して制御回路6に接続されている。制御回路6は、入力される映像信号に基づいて、カソード駆動回路3とグリッド駆動回路4とを制御する。電源装置7は、カソード駆動回路3、グリッド駆動回路4並びに制御回路6に電源を供給するとともに、アノード電極に、数kV〜数十kVの正の直流電圧を印加する。
【0012】
次に、この画像表示装置の動作について説明する。制御回路6は、映像信号が入力されるとその映像信号に応じた制御信号を、それぞれ制御信号線5a,5bを通してカソード駆動回路3およびグリッド駆動回路4に出力する。カソード駆動回路3とグリッド駆動回路4は、その制御信号に従って動作する。グリッド駆動回路4は、各表示セル1bの表示期間を水平ライン毎に規定する走査パルスをグリッド電極G(1)〜G(m)に順次印加する。カソード駆動回路3は、表示期間にある水平ラインの各表示セル1bを発光させるための表示パルスをカソード電極C(1)〜C(n)に同時に印加する。カソード駆動回路3はPWM回路を有しており、当該表示パルスの時間幅(表示パルス幅)を変えることで各表示セルにおける輝度(階調)を制御している。
【0013】
図2は、カソード駆動回路3、グリッド駆動回路4の動作を説明するための図である。同図に示すように、グリッド駆動回路4は、1フィールド期間毎にグリッド電極G(1)〜G(m)に順次走査パルスを印加する。グリッド電極G(1)〜G(m)には、走査パルスが印加されない間は通常電圧Vbが印加されている。即ち、走査パルスの振幅をVgとすると、走査パルスが印加されて表示期間にあるグリッド電極には電圧Vb+Vgが印加される。一方、カソード電極C(1)〜C(n)には、走査パルスの立ち上がりに同期して、電圧−Vcの表示パルスが所定の時間幅だけ印加される。
【0014】
その結果、走査パルスと表示パルスとが同時に印加された表示セル1bにおいて、表示パルス幅に応じた輝度の発光が得られる。つまり、表示セル1b毎に表示パルス幅を制御することが可能であり、映像信号に基づいた階調制御が行われる。必然的に、表示パルスの最大幅は走査パルスの幅(即ち表示期間の幅)であり、このとき最大の階調が得られる。
【0015】
図3は、本実施の形態に係る画像表示装置の駆動方法を説明するための図であり、階調の段階を示す階調レベルと、カソード電極に印加される表示パルス幅との関係を示している。例えば、階調レベルが0〜kの値をとると仮定すると、表示期間は、図3の如く複数の時間区分τ1〜τkのk個に分割される。本発明においては、これらの時間区分τ1〜τkは、表示期間を不均一に分割する(即ち、時間区分τ1〜τkのうち少なくとも1つは他のものとの長さが異なる)。そして、階調レベルが1の場合は時間区分τ1が選択され、表示パルス(駆動信号)はτ1の期間のみ印加される(即ち、表示パルス幅W(1)=τ1)。階調レベルが2の場合は、連続した時間区分τ1,τ2が選択され、表示パルスはτ1〜τ2の期間の連続して印加される(W(2)=τ1+τ2)。つまり、階調レベルがjの場合は、連続した時間区分τ1〜τjが選択され、表示パルスはτ1〜τjの期間、連続して印加される(W(j)=τ1+τ2+・・・+τj)。また、階調レベルが最大値のkの場合は、表示パルスはτ1〜τkの期間、すなわち最大幅の表示パルスが印加され、階調レベルが0の場合は、表示パルスは印加されない。このように、k個に分割された時間区分のうち、j個(0≦j≦k)の連続した時間区分に表示パルスを印加することによって、k+1通りの階調が表現される。
【0016】
従来の画像表示装置においては、時間区分τ1〜τkの期間は均等に(同じ長さに)区切られており、階調レベルの値と比例した時間幅の表示パルスを得ていた。それに対し、本発明においては、図3のようにτ1〜τkを不均一な長さの区間に区切ることにより、階調レベルと表示パルス幅とに非線形な関係が得られるようにした。得られる輝度は表示パルス幅に比例するので、言い換えれば、階調レベルと輝度と関係が非線形になる。つまり、単位階調レベルあたりの表示パルス幅の変化量(即ち輝度の変化量)は階調に応じて変化する。
【0017】
図4は、本実施の形態における、階調レベルと、表示パルス幅との関係を示すグラフである。同図に示すように、階調レベルjと表示パルス幅Wとの関係を表す関数W=f(j)は、下に凸の関数となっている。従って、単位階調レベルあたりの表示パルス幅の変化量(輝度の変化量)は、階調レベルが低い領域(低階調域)においては比較的小さく、階調レベルが高い領域(高階調域)においては比較的大きくなる。上述したように、人間の視覚特性によれば、輝度が低い場合での階調の分解能が不足しがちであるが、本実施の形態によれば低階調域(即ち低輝度領域)で特に高い分解能が得られるため、その問題は解消される。
【0018】
また、本実施の形態においては、表示パルス幅の決定の際、図3に示したように連続した時間区分が選択され、それにより表示パルス幅が規定される。よって、1つの表示期間内には1つの表示パルスのみが発生されるので、表示パルス波形が鈍った場合の輝度の誤差を最小限に抑えることができる。この誤差については、実施の形態2にて詳細に説明する。
【0019】
ところで、一般のテレビ方式の映像信号には、CRT受像機における入力信号値レベルと表示輝度との特性を補正するために、ガンマ補正がかけられている。FED装置のような入力信号レベルと表示輝度とが比例関係となる表示装置を用いて、ガンマ補正がかけられた映像信号に基づいた画像を表示する場合には、ガンマ補正をさらに補正する逆ガンマ補正を行う必要がある。よって、そのような画像表示装置には逆ガンマ補正回路が必要であり、そのために装置の低コスト化の妨げとなっていた。
【0020】
そこで、本実施の形態において、表示期間を時間区分で分割する際に、階調レベルjと表示パルス幅Wとの関係を表す関数f(j)が、
W=f(j)=a×jγ (a,γは定数)・・・(式1)
の関係を満たすように各時間区分τ1〜τkを規定するとよい。このようにすると、階調レベルと表示輝度との関係が逆ガンマ特性を持つこととなり、逆ガンマ補正回路が不要となる。よって、画像表示の構成の簡略化および低コスト化に寄与できる。なお、NTSC方式等ではγの値を2.2程度とするのが標準であるが、画質を向上させる目的で、例えば1.5〜4程度の範囲で任意の値を選択してもよい(このとき関数f(j)は下に凸である)。また、式1の関係は、近似的に満たされるものであれば充分である。
【0021】
以上の説明においては、階調レベルjと表示パルス幅Wとの関係を表す関数f(j)は、下に凸の関数として説明したが、少なくとも低階調域において下に凸であれば、輝度が低い場合での階調の分解能が不足してしまうのを抑えることができる。また、関数f(j)を、低階調域で下に凸、高階調域で上に凸となる例えば図5に示すようなS字カーブのグラフを描く関数としても良い。図4のように全ての階調域で関数f(j)を下に凸にした場合、中階調領域での輝度を従来レベル程度に保とうとすると、高階調域で輝度が飽和状態になり、高階調域での色つぶれ(いわゆる”白つぶれ”)が生じてしまう。図5のように高階調域で関数f(j)を上に凸にすると、この高階調域での色つぶれを抑制できる効果が得られる。またこのような場合でも、関数f(j)が下に凸の関係である階調域については、上記式1の関係を満たすようにするとよい。
【0022】
<実施の形態2>
上述したように、FEDなどの表示パネルにおいては、各電極間における静電容量並びに電極抵抗、および駆動回路の出力抵抗によってRC積分回路が構成される。その影響により、カソード電極に印可される表示パルスの立ち上がりおよび立ち下がり波形が鈍ってしまう。この波形の鈍りによって駆動回路が出力した表示パルス幅と実際の画素の発光時間との間に差が生じ、そのため出力輝度に誤差が生じてしまうことがあった。実施の形態2では、その誤差を補正して所望の輝度表現を得ることができる画像表示装置の駆動方法を示す。
【0023】
まず、輝度に誤差が生じる問題について、図6を用いて説明する。この図において(a)は、理想的な矩形の表示パルス波形である。カソード駆動回路3は(a)に示す時間幅Wvだけ表示パルスを出力する。しかし、上述の理由により実際にカソード電極に印可される表示パルス波形は(b)に示すように鈍った波形になってしまう。従って、カソード駆動回路3が出力する表示パルス幅Wvに対して、実際にカソード電極の電圧が−Vcになる時間は短くなってしまう。
【0024】
さらに、FEDのV−I特性(表示電極電圧と表示電流の関係)は、図7に示す通り、表示電極電圧が0からオフセット電圧(−Vofs)までの範囲は表示電流電流はほとんど流れず、電圧が−Vofsを越えた範囲では、下に凸の特性を有している。従って、カソード電極の表示電流は、図6の(c)に示すように表示パルス電圧がほぼ−Vcにあるときのみに流れる。よって、実際の表示電流が流れる時間幅Wi(即ち、画素が発光する時間幅)は、カソード駆動回路3が出力した表示パルスの幅Wvよりもさらに狭くなる。また、画素において得られる表示輝度は、表示電流の積分値に比例するため、このように表示パルス波形に鈍りが生じた場合、所望の値よりも一定の値だけ低い輝度しか得られないこととなる。なお、この時間幅の差(Wv−Wi)の大きさは表示パルス幅に関係なく一定の大きさである。
【0025】
そこで、本実施の形態においては、表示パルス幅内に、表示パルス幅と画素の発光時間幅との差を補償する所定の補償期間を設ける。それにより、表示パルス幅を所定の時間だけ延長して輝度の誤差を補正する。
【0026】
図8は、本実施の形態に係る画像表示装置の駆動方法を説明するための図であり、階調の段階を示す階調レベルと、カソード電極に印加される表示パルス幅との関係を示している。例えば、階調レベルが0〜kの値をとると仮定すると、本実施の形態では、図8の表示期間は時間区分τ0〜τkのk+1個に分割される。ここで、時間区分τ0は表示パルス幅と画素の発光時間幅の差を補償する所定の補償期間である。
【0027】
各階調レベルの表示を行う場合は、実施の形態1に示した期間に補償期間幅τ0を加えた期間だけ表示パルスを印加する。即ち、階調レベルが1の場合は時間区分τ0,τ1が選択され、表示パルスはτ0〜τ1の期間印加される(即ち、表示パルス幅W(1)=τ0+τ1)。階調レベルが2の場合は、τ0,τ1,τ2が選択され、表示パルスはτ1〜τ2の期間の連続して印加される(W(2)=τ0+τ1+τ2)。つまり、階調レベルがjの場合は、連続した時間区分τ0〜τjが選択され、表示パルスはτ0〜τjの期間、連続して印加される(W(j)=τ0+τ1+τ2+・・・+τj)。このように、補償期間τ0を必ず含む連続した時間区分に表示パルスを印加する。なお、階調レベルが0の場合は、表示パルスは全く印加されない。
【0028】
このように、表示パルス幅を、従来のものよりも一定の補償期間τ0だけ延長することにより、表示パルス波形の鈍りに起因する輝度の減少を補償し、輝度の誤差を低減して画質の劣化を抑制することができる。
【0029】
以上の説明においては、時間区分τ1〜τkが実施の形態1と同様に表示期間を不均一に分割する場合について説明したが、本実施の形態は、例えば従来の画像表示装置のように均等な表示期間を時間区分幅に分割したものにも適用可能である。
【0030】
【発明の効果】
以上説明したように、本発明に係る画像表示装置の駆動方法によれば、単位階調レベルあたりの輝度の変化量を、階調に応じて変化させることができる。よって、例えば、低階調域(即ち低輝度領域)で特に高い分解能が得られるようにすれば、人間の視覚特性に起因する低階調域における階調の分解能不足の問題は解消される。また、1つの表示期間内には1つの駆動信号のみが発生されるので、駆動信号波形が鈍った場合の輝度の誤差を最小限に抑えることができる。
【0031】
さらに、表示パルス幅を、従来のものよりも一定の補償期間だけ長くすることにより、表示パルス波形の鈍りに起因する輝度の減少を補償し、輝度の誤差を低減すして画質の劣化を抑制することができる。
【図面の簡単な説明】
【図1】実施の形態1における画像表示装置の構成を示す図である。
【図2】実施の形態1における画像表示装置の動作を説明するための図である。
【図3】実施の形態1に係る画像表示装置の駆動方法を説明するための図である。
【図4】実施の形態1に係る画像表示装置の駆動方法における階調レベルと表示パルス幅との関係を示すグラフである。
【図5】実施の形態1の変形例を示す図である。
【図6】表示パルス波形の鈍りの問題を説明するための図である。
【図7】FEDの表示電極電圧と表示電流の関係を示す図である。
【図8】実施の形態2に係る画像表示装置の駆動方法を説明するための図である。
【符号の説明】
1 FEDパネル、1a アノード電極、1b 表示セル、3 カソード駆動回路、4 グリッド駆動回路、5a,5b 制御信号線、6 制御回路、7 電源装置、C(1)〜C(n) カソード電極、G(1)〜G(m) グリッド電極、τ0〜τk 時間区分。
【発明の属する技術分野】
この発明は、FED(電界放出型表示装置)やEL(エレクトロルミネセント)を用いた画像表示装置の階調制御に関し、特に、出力時間幅制御(PWM)による階調制御に関するものである。
【0002】
【従来の技術】
一般的に、従来のFEDやELを用いた画像表示装置では、出力時間幅制御(PWM)による階調制御が行われている。この階調制御方法は、各画素に表示させようとする階調に応じた時間幅(パルス幅)にパルス幅変調した駆動信号(表示パルス)を、走査ラインの駆動に同期させて1水平期間毎に表示パネルの信号ラインヘ出力し各画素に印加するものである。上記パルス幅変調を行うPWM回路が、駆動信号のパルス幅を、最高階調に対応するパルス幅100%の出力から階調の最小単位に対応するLSB(least significant bit)出力まで制御することで、表示パネルにおける所望の階調表示を行っている(例えば、特許文献1)。
【0003】
【特許文献1】
特開2001−109421号公報
【0004】
【発明が解決しようとする課題】
従来のPWM階調制御方法では、階調の段階を示す階調レベルに比例した時間幅の表示パルスを表示パネルに印加することにより、各画素において階調レベルに比例した輝度の出力を得ていた。即ち、単位階調レベルあたりの階調の変化量(1階調の差に対応する輝度の差、即ち”階調の分解能”)は、階調レベルによらず一定であった。このような制御方法を用いた場合、人間の視覚特性により、高階調域における階調の分解能は十分に細かく感じられるものの、低階調域においては階調の分解能が不足して感じられる。例えば、表示パネルに低階調域で階調がなめらかに変化している画像を表示した場合、階調レベルの境界に視認可能な輪郭が現れてしまう。
【0005】
一方、上記のPWM階調制御における駆動信号の時間幅(表示パルス幅)の取得方法として、1水平期間内の有効走査期間(表示期間)を2のべき乗に比例した幅を有する複数の時間区分に区切り、それらの組み合わせにより所望の時間幅を得るという手法もある。つまり、複数個の表示パルスの組合せにより所望の時間幅が得られるので、階調によっては、1表示期間内に複数個の表示パルスが発生される。
【0006】
表示パネルが有する静電容量並びに電極抵抗、および、表示パネルを駆動する駆動回路の出力抵抗の影響で、表示パルスの立ち上がりおよび立ち下がり波形が鈍ってしまう。この波形の鈍りは、表示パルスに対する画素の発光動作の遅延を招く。その結果、駆動回路が出力する表示パルスの時間幅と実際の画素の発光時間との間に誤差が生じてしまい(詳細は後述する)、所望の階調表現ができずに画質が低下してしまう。その誤差は、1つの表示パルス毎に現れるので、上記のような1表示期間内に複数個の表示パルスが発生される駆動方法の場合に、この問題は特に大きくなる。
【0007】
本発明は以上のような課題を解決するためになされたものであり、PWM階調制御により階調の制御を行う画像表示装置において、低階調領域においても良好な階調表現を実現することを第1の目的とし、表示パルス波形の鈍りによって生じる画質の劣化を低減することを第2の目的とする。
【0008】
【課題を解決するための手段】
本発明に係る画像表示装置の駆動方法は、表示パネルの画素の階調を、前記画素の表示期間内に前記画素を発光させる時間幅を変化させることにより制御する画像表示装置の駆動方法であって、(a)映像信号に基づき、前記画素の階調の段階を示す階調レベルを取得する工程と、(b)前記階調レベルに応じて、前記表示期間内の所定の時間幅だけ、前記画素を発光させるための駆動信号を前記画素に印加する工程とを備え、前記画素の単位階調レベルあたりの前記時間幅の変化量は、前記階調に応じて変化する。
【0009】
【発明の実施の形態】
<実施の形態1>
図1は、本発明の実施の形態1における画像表示装置の構成を示す図である。以下の説明においては、画像表示装置としてFED装置を例に挙げて説明するが、本発明は、PWM階調制御を行うあらゆる画像表示装置に広く適用可能である。
【0010】
FEDパネル1には、ストライプ状に(互いに交わらないように)配設されたn本のカソード電極C(1)〜C(n)と、同じくストライプ状に配設されたm本のグリッド電極G(1)〜G(m)が設けられている。これらのカソード電極とグリッド電極とは互いに直交するように配置され、その立体交差部毎に表示セル(画素)1aが構成される。また、FEDパネル1の全面には、全ての表示セルに共通のアノード電極1bが設けられる。
【0011】
カソード電極およびグリッド電極は、それぞれカソード駆動回路3、グリッド駆動回路4が接続されている。カソード駆動回路3とグリッド駆動回路4は、制御信号線5a、5bを介して制御回路6に接続されている。制御回路6は、入力される映像信号に基づいて、カソード駆動回路3とグリッド駆動回路4とを制御する。電源装置7は、カソード駆動回路3、グリッド駆動回路4並びに制御回路6に電源を供給するとともに、アノード電極に、数kV〜数十kVの正の直流電圧を印加する。
【0012】
次に、この画像表示装置の動作について説明する。制御回路6は、映像信号が入力されるとその映像信号に応じた制御信号を、それぞれ制御信号線5a,5bを通してカソード駆動回路3およびグリッド駆動回路4に出力する。カソード駆動回路3とグリッド駆動回路4は、その制御信号に従って動作する。グリッド駆動回路4は、各表示セル1bの表示期間を水平ライン毎に規定する走査パルスをグリッド電極G(1)〜G(m)に順次印加する。カソード駆動回路3は、表示期間にある水平ラインの各表示セル1bを発光させるための表示パルスをカソード電極C(1)〜C(n)に同時に印加する。カソード駆動回路3はPWM回路を有しており、当該表示パルスの時間幅(表示パルス幅)を変えることで各表示セルにおける輝度(階調)を制御している。
【0013】
図2は、カソード駆動回路3、グリッド駆動回路4の動作を説明するための図である。同図に示すように、グリッド駆動回路4は、1フィールド期間毎にグリッド電極G(1)〜G(m)に順次走査パルスを印加する。グリッド電極G(1)〜G(m)には、走査パルスが印加されない間は通常電圧Vbが印加されている。即ち、走査パルスの振幅をVgとすると、走査パルスが印加されて表示期間にあるグリッド電極には電圧Vb+Vgが印加される。一方、カソード電極C(1)〜C(n)には、走査パルスの立ち上がりに同期して、電圧−Vcの表示パルスが所定の時間幅だけ印加される。
【0014】
その結果、走査パルスと表示パルスとが同時に印加された表示セル1bにおいて、表示パルス幅に応じた輝度の発光が得られる。つまり、表示セル1b毎に表示パルス幅を制御することが可能であり、映像信号に基づいた階調制御が行われる。必然的に、表示パルスの最大幅は走査パルスの幅(即ち表示期間の幅)であり、このとき最大の階調が得られる。
【0015】
図3は、本実施の形態に係る画像表示装置の駆動方法を説明するための図であり、階調の段階を示す階調レベルと、カソード電極に印加される表示パルス幅との関係を示している。例えば、階調レベルが0〜kの値をとると仮定すると、表示期間は、図3の如く複数の時間区分τ1〜τkのk個に分割される。本発明においては、これらの時間区分τ1〜τkは、表示期間を不均一に分割する(即ち、時間区分τ1〜τkのうち少なくとも1つは他のものとの長さが異なる)。そして、階調レベルが1の場合は時間区分τ1が選択され、表示パルス(駆動信号)はτ1の期間のみ印加される(即ち、表示パルス幅W(1)=τ1)。階調レベルが2の場合は、連続した時間区分τ1,τ2が選択され、表示パルスはτ1〜τ2の期間の連続して印加される(W(2)=τ1+τ2)。つまり、階調レベルがjの場合は、連続した時間区分τ1〜τjが選択され、表示パルスはτ1〜τjの期間、連続して印加される(W(j)=τ1+τ2+・・・+τj)。また、階調レベルが最大値のkの場合は、表示パルスはτ1〜τkの期間、すなわち最大幅の表示パルスが印加され、階調レベルが0の場合は、表示パルスは印加されない。このように、k個に分割された時間区分のうち、j個(0≦j≦k)の連続した時間区分に表示パルスを印加することによって、k+1通りの階調が表現される。
【0016】
従来の画像表示装置においては、時間区分τ1〜τkの期間は均等に(同じ長さに)区切られており、階調レベルの値と比例した時間幅の表示パルスを得ていた。それに対し、本発明においては、図3のようにτ1〜τkを不均一な長さの区間に区切ることにより、階調レベルと表示パルス幅とに非線形な関係が得られるようにした。得られる輝度は表示パルス幅に比例するので、言い換えれば、階調レベルと輝度と関係が非線形になる。つまり、単位階調レベルあたりの表示パルス幅の変化量(即ち輝度の変化量)は階調に応じて変化する。
【0017】
図4は、本実施の形態における、階調レベルと、表示パルス幅との関係を示すグラフである。同図に示すように、階調レベルjと表示パルス幅Wとの関係を表す関数W=f(j)は、下に凸の関数となっている。従って、単位階調レベルあたりの表示パルス幅の変化量(輝度の変化量)は、階調レベルが低い領域(低階調域)においては比較的小さく、階調レベルが高い領域(高階調域)においては比較的大きくなる。上述したように、人間の視覚特性によれば、輝度が低い場合での階調の分解能が不足しがちであるが、本実施の形態によれば低階調域(即ち低輝度領域)で特に高い分解能が得られるため、その問題は解消される。
【0018】
また、本実施の形態においては、表示パルス幅の決定の際、図3に示したように連続した時間区分が選択され、それにより表示パルス幅が規定される。よって、1つの表示期間内には1つの表示パルスのみが発生されるので、表示パルス波形が鈍った場合の輝度の誤差を最小限に抑えることができる。この誤差については、実施の形態2にて詳細に説明する。
【0019】
ところで、一般のテレビ方式の映像信号には、CRT受像機における入力信号値レベルと表示輝度との特性を補正するために、ガンマ補正がかけられている。FED装置のような入力信号レベルと表示輝度とが比例関係となる表示装置を用いて、ガンマ補正がかけられた映像信号に基づいた画像を表示する場合には、ガンマ補正をさらに補正する逆ガンマ補正を行う必要がある。よって、そのような画像表示装置には逆ガンマ補正回路が必要であり、そのために装置の低コスト化の妨げとなっていた。
【0020】
そこで、本実施の形態において、表示期間を時間区分で分割する際に、階調レベルjと表示パルス幅Wとの関係を表す関数f(j)が、
W=f(j)=a×jγ (a,γは定数)・・・(式1)
の関係を満たすように各時間区分τ1〜τkを規定するとよい。このようにすると、階調レベルと表示輝度との関係が逆ガンマ特性を持つこととなり、逆ガンマ補正回路が不要となる。よって、画像表示の構成の簡略化および低コスト化に寄与できる。なお、NTSC方式等ではγの値を2.2程度とするのが標準であるが、画質を向上させる目的で、例えば1.5〜4程度の範囲で任意の値を選択してもよい(このとき関数f(j)は下に凸である)。また、式1の関係は、近似的に満たされるものであれば充分である。
【0021】
以上の説明においては、階調レベルjと表示パルス幅Wとの関係を表す関数f(j)は、下に凸の関数として説明したが、少なくとも低階調域において下に凸であれば、輝度が低い場合での階調の分解能が不足してしまうのを抑えることができる。また、関数f(j)を、低階調域で下に凸、高階調域で上に凸となる例えば図5に示すようなS字カーブのグラフを描く関数としても良い。図4のように全ての階調域で関数f(j)を下に凸にした場合、中階調領域での輝度を従来レベル程度に保とうとすると、高階調域で輝度が飽和状態になり、高階調域での色つぶれ(いわゆる”白つぶれ”)が生じてしまう。図5のように高階調域で関数f(j)を上に凸にすると、この高階調域での色つぶれを抑制できる効果が得られる。またこのような場合でも、関数f(j)が下に凸の関係である階調域については、上記式1の関係を満たすようにするとよい。
【0022】
<実施の形態2>
上述したように、FEDなどの表示パネルにおいては、各電極間における静電容量並びに電極抵抗、および駆動回路の出力抵抗によってRC積分回路が構成される。その影響により、カソード電極に印可される表示パルスの立ち上がりおよび立ち下がり波形が鈍ってしまう。この波形の鈍りによって駆動回路が出力した表示パルス幅と実際の画素の発光時間との間に差が生じ、そのため出力輝度に誤差が生じてしまうことがあった。実施の形態2では、その誤差を補正して所望の輝度表現を得ることができる画像表示装置の駆動方法を示す。
【0023】
まず、輝度に誤差が生じる問題について、図6を用いて説明する。この図において(a)は、理想的な矩形の表示パルス波形である。カソード駆動回路3は(a)に示す時間幅Wvだけ表示パルスを出力する。しかし、上述の理由により実際にカソード電極に印可される表示パルス波形は(b)に示すように鈍った波形になってしまう。従って、カソード駆動回路3が出力する表示パルス幅Wvに対して、実際にカソード電極の電圧が−Vcになる時間は短くなってしまう。
【0024】
さらに、FEDのV−I特性(表示電極電圧と表示電流の関係)は、図7に示す通り、表示電極電圧が0からオフセット電圧(−Vofs)までの範囲は表示電流電流はほとんど流れず、電圧が−Vofsを越えた範囲では、下に凸の特性を有している。従って、カソード電極の表示電流は、図6の(c)に示すように表示パルス電圧がほぼ−Vcにあるときのみに流れる。よって、実際の表示電流が流れる時間幅Wi(即ち、画素が発光する時間幅)は、カソード駆動回路3が出力した表示パルスの幅Wvよりもさらに狭くなる。また、画素において得られる表示輝度は、表示電流の積分値に比例するため、このように表示パルス波形に鈍りが生じた場合、所望の値よりも一定の値だけ低い輝度しか得られないこととなる。なお、この時間幅の差(Wv−Wi)の大きさは表示パルス幅に関係なく一定の大きさである。
【0025】
そこで、本実施の形態においては、表示パルス幅内に、表示パルス幅と画素の発光時間幅との差を補償する所定の補償期間を設ける。それにより、表示パルス幅を所定の時間だけ延長して輝度の誤差を補正する。
【0026】
図8は、本実施の形態に係る画像表示装置の駆動方法を説明するための図であり、階調の段階を示す階調レベルと、カソード電極に印加される表示パルス幅との関係を示している。例えば、階調レベルが0〜kの値をとると仮定すると、本実施の形態では、図8の表示期間は時間区分τ0〜τkのk+1個に分割される。ここで、時間区分τ0は表示パルス幅と画素の発光時間幅の差を補償する所定の補償期間である。
【0027】
各階調レベルの表示を行う場合は、実施の形態1に示した期間に補償期間幅τ0を加えた期間だけ表示パルスを印加する。即ち、階調レベルが1の場合は時間区分τ0,τ1が選択され、表示パルスはτ0〜τ1の期間印加される(即ち、表示パルス幅W(1)=τ0+τ1)。階調レベルが2の場合は、τ0,τ1,τ2が選択され、表示パルスはτ1〜τ2の期間の連続して印加される(W(2)=τ0+τ1+τ2)。つまり、階調レベルがjの場合は、連続した時間区分τ0〜τjが選択され、表示パルスはτ0〜τjの期間、連続して印加される(W(j)=τ0+τ1+τ2+・・・+τj)。このように、補償期間τ0を必ず含む連続した時間区分に表示パルスを印加する。なお、階調レベルが0の場合は、表示パルスは全く印加されない。
【0028】
このように、表示パルス幅を、従来のものよりも一定の補償期間τ0だけ延長することにより、表示パルス波形の鈍りに起因する輝度の減少を補償し、輝度の誤差を低減して画質の劣化を抑制することができる。
【0029】
以上の説明においては、時間区分τ1〜τkが実施の形態1と同様に表示期間を不均一に分割する場合について説明したが、本実施の形態は、例えば従来の画像表示装置のように均等な表示期間を時間区分幅に分割したものにも適用可能である。
【0030】
【発明の効果】
以上説明したように、本発明に係る画像表示装置の駆動方法によれば、単位階調レベルあたりの輝度の変化量を、階調に応じて変化させることができる。よって、例えば、低階調域(即ち低輝度領域)で特に高い分解能が得られるようにすれば、人間の視覚特性に起因する低階調域における階調の分解能不足の問題は解消される。また、1つの表示期間内には1つの駆動信号のみが発生されるので、駆動信号波形が鈍った場合の輝度の誤差を最小限に抑えることができる。
【0031】
さらに、表示パルス幅を、従来のものよりも一定の補償期間だけ長くすることにより、表示パルス波形の鈍りに起因する輝度の減少を補償し、輝度の誤差を低減すして画質の劣化を抑制することができる。
【図面の簡単な説明】
【図1】実施の形態1における画像表示装置の構成を示す図である。
【図2】実施の形態1における画像表示装置の動作を説明するための図である。
【図3】実施の形態1に係る画像表示装置の駆動方法を説明するための図である。
【図4】実施の形態1に係る画像表示装置の駆動方法における階調レベルと表示パルス幅との関係を示すグラフである。
【図5】実施の形態1の変形例を示す図である。
【図6】表示パルス波形の鈍りの問題を説明するための図である。
【図7】FEDの表示電極電圧と表示電流の関係を示す図である。
【図8】実施の形態2に係る画像表示装置の駆動方法を説明するための図である。
【符号の説明】
1 FEDパネル、1a アノード電極、1b 表示セル、3 カソード駆動回路、4 グリッド駆動回路、5a,5b 制御信号線、6 制御回路、7 電源装置、C(1)〜C(n) カソード電極、G(1)〜G(m) グリッド電極、τ0〜τk 時間区分。
Claims (8)
- 表示パネルの画素の階調を、前記画素の表示期間内に前記画素を発光させる時間幅を変化させることにより制御する画像表示装置の駆動方法であって、
(a)映像信号に基づき、前記画素の階調の段階を示す階調レベルを取得する工程と、
(b)前記階調レベルに応じて、前記表示期間内の所定の時間幅だけ、前記画素を発光させるための駆動信号を前記画素に印加する工程とを備え、
前記画素の単位階調レベルあたりの前記時間幅の変化量は、前記階調に応じて変化することを特徴とする画像表示装置の駆動方法。 - 請求項1に記載の画像表示装置の駆動方法であって、
前記工程(b)は、
(c)前記表示期間を複数個に分割することにより得られる時間区分を、前記階調レベルに応じて所定の個数選択することで前記時間幅を定める工程を含み、
前記工程(c)において、前記時間区分が複数個選択される場合には、連続した前記時間区分が選択されることを特徴とする画像表示装置の駆動方法。 - 請求項2に記載の画像表示装置の駆動方法であって、
前記複数の時間区分は、前記表示期間を不均一に分割することを特徴とする画像表示装置の駆動方法。 - 請求項2または請求項3のいずれかに記載の画像表示装置の駆動方法であって、
前記複数の時間区分の1つは、所定の補償期間であり、
前記連続した時間区分には、前記補償期間が必ず含まれることを特徴とする画像表示装置の駆動方法。 - 請求項1から請求項4のいずれかに記載の画像表示装置の駆動方法であって、
前記階調レベルをj、前記時間幅をWとしたときの、jとWとの関係を表す関数f(j)は、少なくとも低階調域においては下に凸であることを特徴とする画像表示装置の駆動方法。 - 請求項5に記載の画像表示装置の駆動方法であって、
前記関数f(j)は、高階調域においては上に凸であることを特徴とする画像表示装置の駆動方法。 - 請求項1から請求項4のいずれかに記載の画像表示装置の駆動方法であって、
前記階調レベルをj、前記時間幅をWとしたときの、jとWとの関係を表す関数f(j)は、
前記関数f(j)は、少なくとも一部のjの範囲において、
f(j)=a×jγ (a,γは定数)
の関係を満たすことを特徴とする画像表示装置の駆動方法。 - 表示パネルの画素の階調を、前記画素の表示期間内に前記画素を発光させる時間幅を変化させることにより制御する画像表示装置の駆動方法であって、
(a)映像信号に基づき、前記画素の階調の段階を示す階調レベルを取得する工程と、
(b)前記階調レベルに応じて、前記表示期間内の所定の時間幅だけ、前記画素を発光させるための駆動信号を前記画素に印加する工程とを備え、
前記工程(b)は、
(c)前記表示期間を複数個に分割することにより得られる時間区分を、前記階調レベルに応じて所定の個数選択することで前記時間幅を定める工程を含み、
前記複数の時間区分の1つは、所定の補償期間であり、
前記工程(c)において、前記時間区分が複数個選択される場合には、前記補償期間を含む連続した前記時間区分が選択されることを特徴とする画像表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003044099A JP2004252289A (ja) | 2003-02-21 | 2003-02-21 | 画像表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003044099A JP2004252289A (ja) | 2003-02-21 | 2003-02-21 | 画像表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004252289A true JP2004252289A (ja) | 2004-09-09 |
Family
ID=33026903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003044099A Pending JP2004252289A (ja) | 2003-02-21 | 2003-02-21 | 画像表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004252289A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008143130A1 (ja) * | 2007-05-18 | 2008-11-27 | Sony Corporation | 表示装置、表示装置の駆動方法およびコンピュータプログラム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55128079U (ja) * | 1979-03-01 | 1980-09-10 | ||
JPH02131283A (ja) * | 1988-11-11 | 1990-05-21 | Matsushita Electron Corp | 画像表示装置 |
JPH1115444A (ja) * | 1997-06-23 | 1999-01-22 | Hitachi Ltd | 液晶表示装置およびそれに用いられる液晶制御回路 |
JP2001222264A (ja) * | 2000-02-08 | 2001-08-17 | Nippon Soken Inc | カラー液晶表示装置用ガンマ補正装置、ガンマ補正方法及びガンマ補正データ作成方法 |
JP2001312246A (ja) * | 2000-05-01 | 2001-11-09 | Sony Corp | 変調回路およびこれを用いた画像表示装置 |
-
2003
- 2003-02-21 JP JP2003044099A patent/JP2004252289A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55128079U (ja) * | 1979-03-01 | 1980-09-10 | ||
JPH02131283A (ja) * | 1988-11-11 | 1990-05-21 | Matsushita Electron Corp | 画像表示装置 |
JPH1115444A (ja) * | 1997-06-23 | 1999-01-22 | Hitachi Ltd | 液晶表示装置およびそれに用いられる液晶制御回路 |
JP2001222264A (ja) * | 2000-02-08 | 2001-08-17 | Nippon Soken Inc | カラー液晶表示装置用ガンマ補正装置、ガンマ補正方法及びガンマ補正データ作成方法 |
JP2001312246A (ja) * | 2000-05-01 | 2001-11-09 | Sony Corp | 変調回路およびこれを用いた画像表示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008143130A1 (ja) * | 2007-05-18 | 2008-11-27 | Sony Corporation | 表示装置、表示装置の駆動方法およびコンピュータプログラム |
JPWO2008143130A1 (ja) * | 2007-05-18 | 2010-08-05 | ソニー株式会社 | 表示装置、表示装置の駆動方法およびコンピュータプログラム |
AU2008254175B2 (en) * | 2007-05-18 | 2013-05-02 | Sony Corporation | Display device, display device drive method, and computer program |
KR101487548B1 (ko) | 2007-05-18 | 2015-01-29 | 소니 주식회사 | 표시 장치, 표시 장치의 제어 방법 및 컴퓨터 프로그램이 기록된 기록 매체 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8456492B2 (en) | Display device, driving method and computer program for display device | |
KR100473875B1 (ko) | 표시장치용 구동제어디바이스, 영상표시장치 및 영상표시장치의 구동제어방법 | |
JP4799890B2 (ja) | プラズマディスプレイパネルの表示方法 | |
US7423661B2 (en) | Image display apparatus | |
US20080204483A1 (en) | Display apparatus, and image signal processing apparatus and drive control apparatus for the same | |
US7995080B2 (en) | Image display apparatus | |
US20080272998A1 (en) | Image Display Device and Image Display Method | |
JP2006047510A (ja) | 表示パネル駆動回路と駆動方法 | |
KR20080101679A (ko) | 표시 장치, 영상 신호 처리 방법, 및 프로그램 | |
KR20100119023A (ko) | 디밍 구동 방법 및 이를 수행하기 위한 표시 장치 | |
JP2012042611A (ja) | 画像表示装置及びその制御方法 | |
KR20170001885A (ko) | 영상처리장치 및 영상처리방법 | |
US8330748B2 (en) | Image display apparatus, correction circuit thereof and method for driving image display apparatus | |
US7277105B2 (en) | Drive control apparatus and method for matrix panel | |
JP2011033877A (ja) | 補正値の決定方法 | |
KR20150078850A (ko) | 표시장치와 그 감마 보상 방법 | |
KR102676226B1 (ko) | 표시 장치 및 그 구동 방법 | |
US7239308B2 (en) | Image display apparatus | |
KR20060127193A (ko) | 표시 장치와 표시 방법 | |
US11195485B1 (en) | Method of driving liquid crystal display and display device utilizing same | |
US20050088373A1 (en) | Gray scale expression method in plasma display panel and driving apparatus for plasma display panel | |
JP2006268046A (ja) | プラズマディスプレイパネル用駆動装置、その信号処理方法並びにその映像表示装置 | |
KR20200042564A (ko) | 표시 장치 및 이의 구동 방법 | |
JP4040454B2 (ja) | 画像表示装置 | |
JP2005062464A (ja) | マトリクス型表示装置およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |