JP2007095907A - 駆動回路及びその駆動回路を用いた電子機器 - Google Patents

Abstract

【課題】 消費電力の低減が可能な、負荷に電流を供給して駆動する駆動回路を提供する。
【解決手段】 所定の定電流を生成して出力する定電流回路部（定電流源）ＣＳＯと、該定電流回路部からの定電流を入力電流とし、該入力電流に比例した電流を生成して負荷に供給するカレントミラー回路（部）ＣＭＯと、定電圧を生成して負荷とカレントミラー回路部の出力側トランジスタとの直列回路に供給する定電圧供給回路部（ＤＣ−ＤＣコンバータ）２とを備える。定電圧供給回路部は、カレントミラー回路部の出力側電圧が、該カレントミラー回路部の入力側電圧に等しくなるように定電圧を生成する。
【選択図】図１

Description

本発明は、例えば発光ダイオード（ＬＥＤ）等の負荷に電流を供給して駆動する駆動回路及びその駆動回路を用いた電子機器に関する。

ＬＥＤ等の発光素子は、例えば、携帯電話に用いられる液晶表示装置のバックライト等に用いられている。図５は、ＬＥＤを駆動する従来の駆動回路の構成例を示した回路図である。図５に示されるように、駆動回路１０１は、１つ以上のＬＥＤが直列に接続されてなる、対応する各ＬＥＤ系列Ｌｅ１〜Ｌｅｎ（ｎは２以上の整数）にそれぞれ接続されたｎ個の定電流ドライバＤｒｉ１〜Ｄｒｉｎと、電圧比較回路１０２と、ＤＣ−ＤＣコンバータ１０３とを備えている。また、定電流ドライバＤｒｉｋ（ｋ＝１〜ｎ）は、定電流源ＣＳｏｋとカレントミラー回路ＣＭｏｋとを備えている。ＤＣ−ＤＣコンバータ１０３は、各ＬＥＤ系列Ｌｅ１〜Ｌｅｎのアノード側にそれぞれ接続され、各ＬＥＤ系列Ｌｅ１〜Ｌｅｎと対応する各カレントミラー回路ＣＭｏ１〜ＣＭｏｎの出力側トランジスタとの直列回路に電圧Ｖｈ０をそれぞれ供給する。電圧比較回路１０２は、各カレントミラー回路ＣＭｏ１〜ＣＭｏｎのそれぞれの出力側電圧Ｖ１〜Ｖｎの電圧比較を行い、最も小さい電圧Ｖｌｏｗを選択して出力する。ＤＣ−ＤＣコンバータ１０３は、電圧比較回路１０２から出力された電圧Ｖｌｏｗが基準電圧Ｖｒｅｆに等しくなるように出力電圧Ｖｈ０を制御することにより出力電圧Ｖｈ０を一定に保持する。ここで、各ＬＥＤ系列Ｌｅ１〜Ｌｅｎを構成する各ＬＥＤの特性、各定電流源ＣＳｏ１〜ＣＳｏｎの出力電流、及び各カレントミラー回路ＣＭｏ１〜ＣＭｏｎの特性にはバラツキが存在するため、電圧Ｖ１〜Ｖｎにはバラツキが生じる。よって、基準電圧Ｖｒｅｆは、各定電流ドライバＤｒｉ１〜Ｄｒｉｎが確実に定電流動作を行うことができるように、各ＬＥＤ、各定電流源ＣＳｏ１〜ＣＳｏｎ、及び各カレントミラー回路ＣＭｏ１〜ＣＭｏｎについて考えられる最大のバラツキを考慮して設定される。

図５に示された駆動回路１０１では、各カレントミラー回路ＣＭｏ１〜ＣＭｏｎの出力側電圧Ｖ１〜Ｖｎの最も小さい電圧Ｖｌｏｗが基準電圧Ｖｒｅｆに等しくなるように電圧Ｖｈ０を制御する。よって、各ＬＥＤの特性等にバラツキがあっても、全てのＬＥＤを十分に発光させることができる。

例えば、従来の発光素子駆動装置には、複数の発光素子系列がそれぞれ接続される複数の定電流ドライバに掛かっている電圧のうちの最も低い電圧を検出電圧として選択し、この検出電圧の値が、定電流ドライバが定電流動作を行える低い電圧になるように、電源回路の出力電圧を自動的に制御するものがあった（例えば、特許文献１参照。）。
特開２００３−３３２６２４号公報

しかしながら、従来の駆動回路では、ＤＣ−ＤＣコンバータ１０３の基準電圧Ｖｒｅｆを、上記各ＬＥＤの特性、各定電流源ＣＳｏ１〜ＣＳｏｎの出力電流、及び各カレントミラー回路ＣＭｏ１〜ＣＭｏｎの特性等について考えられる最大のバラツキを考慮して高めに設定するため、ＤＣ−ＤＣコンバータ１０３の出力電圧Ｖｈ０が必要以上に高くなる場合があった。よって、ＤＣ−ＤＣコンバータ１０３の電力効率が悪化し、結果として駆動回路全体の消費電力が高くなるという課題があった。

本発明は、上記課題を解決するためになされたものであり、消費電力の低減が可能な、負荷に電流を供給して駆動する駆動回路を提供すること、及びそのような駆動回路を備えた電子機器を提供することを目的とする。

本発明の第１の駆動回路は、負荷に電流を供給して駆動する駆動回路において、所定の定電流を生成して出力する定電流回路部と、該定電流回路部からの定電流を入力電流とし、該入力電流に比例した電流を生成して前記の負荷に供給するカレントミラー回路部と、定電圧を生成して前記の負荷とカレントミラー回路部の出力側トランジスタとの直列回路に供給する定電圧供給回路部とを備える。前記の定電圧供給回路部は、前記のカレントミラー回路部の出力側電圧が、該カレントミラー回路部の入力側電圧に等しくなるように前記の定電圧を生成することを特徴とする。

本発明の第２の駆動回路は、複数の負荷に電流を供給して駆動する駆動回路において、所定の定電流をそれぞれ生成して出力する複数の定電流回路部と、対応する該各定電流回路部からの定電流を入力電流とし、該入力電流に比例した電流を生成して対応する前記の各負荷にそれぞれ供給する複数のカレントミラー回路部と、定電圧を生成して前記の各負荷にそれぞれ供給する定電圧供給回路部とを備える。前記の定電圧供給回路部は、前記の各カレントミラー回路部の最も小さい出力側電圧が前記の各カレントミラー回路部の最も大きい入力側電圧に等しくなるように前記の定電圧を生成することを特徴とする。

好ましくは、第２の駆動回路において、前記の定電圧供給回路部は、前記の各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する第１の電圧比較回路部と、前記の各カレントミラー回路部のそれぞれの入力側電圧の電圧比較を行い、最も大きい該入力側電圧を選択して出力する第２の電圧比較回路部と、前記の第１の電圧比較回路部から出力された電圧が前記の第２の電圧比較回路部から出力された電圧に等しくなるように前記の定電圧を生成する定電圧回路部とを備える。以下、この駆動回路を「第３の駆動回路」という。

好ましくは、第２の駆動回路において、前記の各定電流回路部は、外部から入力された信号に応じて前記の定電流をそれぞれ生成し出力する。以下、この駆動回路を「第４の駆動回路」という。

好ましくは、第４の駆動回路において、前記の各定電流回路部は、外部から入力されたデジタル信号をアナログ信号に変換して出力するＤＡコンバータと、前記のＤＡコンバータの出力信号の電圧を電流に変換する電圧-電流変換回路部とをそれぞれ備える。以下、この駆動回路を「第５の駆動回路」という。

好ましくは、第５の駆動回路において、前記の定電圧供給回路部は、前記の各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する電圧比較回路部と、前記の各ＤＡコンバータにそれぞれ入力された各デジタル信号の値をそれぞれ比較して、最も大きい値を示すデジタル信号を選択し、そのデジタル信号の示す値の電圧を生成して出力する信号比較回路部と、前記の電圧比較回路部から出力された電圧が前記の信号比較回路部から出力された電圧に等しくなるように前記の定電圧を生成する定電圧回路部とを備える。以下、この駆動回路を「第６の駆動回路」という。

好ましくは、第５の駆動回路において、前記の定電圧供給回路部は、前記の各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する電圧比較回路部と、前記の各ＤＡコンバータにそれぞれ入力された各デジタル信号と前記の各カレントミラー回路部の入力側電圧を入力とし、該各デジタル信号の値をそれぞれ比較して、最も大きい値を示すデジタル信号に対応する前記の入力側電圧を出力する信号比較回路部と、前記の電圧比較回路部から出力された電圧が前記の信号比較回路部から出力された電圧に等しくなるように前記の定電圧を生成する定電圧回路部とを備える。以下、この駆動回路を「第７の駆動回路」という。

好ましくは、第１の駆動回路において、前記の定電流回路部、カレントミラー回路部、及び定電圧供給回路部は、１つのＩＣに集積される。

好ましくは、第２から第７のいずれかの駆動回路において、前記の各定電流回路部、各カレントミラー回路部、及び定電圧供給回路部は、１つのＩＣに集積される。

本発明の第１の電子機器は、負荷に電流を供給して駆動する駆動回路を備えた電子機器であって、前記の駆動回路は、所定の定電流を生成して出力する定電流回路部と、該定電流回路部からの定電流を入力電流とし、該入力電流に比例した電流を生成して前記の負荷に供給するカレントミラー回路部と、定電圧を生成して前記の負荷とカレントミラー回路部の出力側トランジスタとの直列回路に供給する定電圧供給回路部とを備える。前記の定電圧供給回路部は、前記のカレントミラー回路部の出力側電圧が、該カレントミラー回路部の入力側電圧に等しくなるように前記の定電圧を生成することを特徴とする。

本発明の第２の電子機器は、複数の負荷に電流を供給して駆動する駆動回路を備えた電子機器であって、前記の駆動回路は、所定の定電流をそれぞれ生成して出力する複数の定電流回路部と、対応する該各定電流回路部からの定電流を入力電流とし、該入力電流に比例した電流を生成して対応する前記の各負荷にそれぞれ供給する複数のカレントミラー回路部と、定電圧を生成して前記の各負荷にそれぞれ供給する定電圧供給回路部とを備える。前記の定電圧供給回路部は、前記の各カレントミラー回路部の最も小さい出力側電圧が前記の各カレントミラー回路部の最も大きい入力側電圧に等しくなるように前記の定電圧を生成することを特徴とする。

好ましくは、第２の電子機器において、前記の定電圧供給回路部は、前記の各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する第１の電圧比較回路部と、前記の各カレントミラー回路部のそれぞれの入力側電圧の電圧比較を行い、最も大きい該入力側電圧を選択して出力する第２の電圧比較回路部と、前記の第１の電圧比較回路部から出力された電圧が前記の第２の電圧比較回路部から出力された電圧に等しくなるように前記の定電圧を生成する定電圧回路部とを備える。以下、この電子機器を「第３の電子機器」という。

好ましくは、第２の電子機器において、前記の各定電流回路部は、外部から入力された信号に応じて前記の定電流をそれぞれ生成し出力する。以下、この電子機器を「第４の電子機器」という。

好ましくは、第４の電子機器において、前記の各定電流回路部は、外部から入力されたデジタル信号をアナログ信号に変換して出力するＤＡコンバータと、前記のＤＡコンバータの出力信号の電圧を電流に変換する電圧-電流変換回路部とをそれぞれ備える。以下、この電子機器を「第５の電子機器」という。

好ましくは、第５の電子機器において、前記の定電圧供給回路部は、前記の各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する電圧比較回路部と、前記の各ＤＡコンバータにそれぞれ入力された各デジタル信号の値をそれぞれ比較して、最も大きい値を示すデジタル信号を選択し、そのデジタル信号の示す値の電圧を生成して出力する信号比較回路部と、前記の電圧比較回路部から出力された電圧が前記の信号比較回路部から出力された電圧に等しくなるように前記の定電圧を生成する定電圧回路部とを備える。以下、この電子機器を「第６の電子機器」という。

好ましくは、第５の電子機器において、前記の定電圧供給回路部は、前記の各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する電圧比較回路部と、前記の各ＤＡコンバータにそれぞれ入力された各デジタル信号と前記の各カレントミラー回路部の入力側電圧を入力とし、該各デジタル信号の値をそれぞれ比較して、最も大きい値を示すデジタル信号に対応する前記の入力側電圧を出力する信号比較回路部と、前記の電圧比較回路部から出力された電圧が前記の信号比較回路部から出力された電圧に等しくなるように前記の定電圧を生成する定電圧回路部とを備える。以下、この電子機器を「第７の電子機器」という。

好ましくは、第１の電子機器において、前記の定電流回路部、カレントミラー回路部、及び定電圧供給回路部は、１つのＩＣに集積される。

好ましくは、第２から第７のいずれかの電子機器において、前記の各定電流回路部、各カレントミラー回路部、及び定電圧供給回路部は、１つのＩＣに集積される。

本発明による駆動回路によれば、所定の定電流を生成して出力する定電流回路部と、
該定電流回路部からの定電流を入力電流とし、該入力電流に比例した電流を生成して負荷に供給するカレントミラー回路部と、定電圧を生成して負荷とカレントミラー回路部の出力側トランジスタとの直列回路に供給する定電圧供給回路部とを備え、定電圧供給回路部は、カレントミラー回路部の出力側電圧が、該カレントミラー回路部の入力側電圧に等しくなるように定電圧を生成することから、駆動回路における消費電力の低減を図ることができる。

（実施の形態１）
以下に、添付の図面を参照して本発明の実施の形態について説明する。
図１は、本発明の実施の形態１による駆動回路の構成例を示した回路図である。図１に示されるように、駆動回路１は、定電流ドライバＤｒ０と、ＤＣ−ＤＣコンバータ２とを備えている。また、定電流ドライバＤｒ０は、定電流源ＣＳ０とカレントミラー回路ＣＭ０とを備えている。カレントミラー回路ＣＭ０は、２つのＮＭＯＳトランジスタＴｒ１，Ｔｒ２から成る。各ＮＭＯＳトランジスタＴｒ１、Ｔｒ２の両ゲートは接続され、該接続部はＮＭＯＳトランジスタＴｒ１のドレインに接続され、各ＮＭＯＳトランジスタＴｒ１，Ｔｒ２の両ソースはそれぞれ接地されている。ＮＭＯＳトランジスタＴｒ１のドレインは、定電流源ＣＳ０から所定の定電流が供給され、ＮＭＯＳトランジスタＴｒ２のドレインは、１つ以上のＬＥＤが直列に接続されてなる、負荷をなすＬＥＤ系列Ｌ０のカソード側に接続されている。ここで、定電流ドライバＤ０及びＤＣ−ＤＣコンバータ２は、１つのＩＣに集積されている。なお、定電流源ＣＳ０は、定電流回路部をなし、カレントミラー回路ＣＭ０は、カレントミラー回路部をなし、ＤＣ−ＤＣコンバータ２は、定電圧供給回路部をなす。

ＤＣ−ＤＣコンバータ２には、カレントミラー回路ＣＭ０の入力側電圧Ｖｄｓｉと出力側電圧Ｖｄｓｏとがそれぞれ入力される。ＤＣ−ＤＣコンバータ２は、出力電圧Ｖｏを一定に保持するように、入力された各電圧Ｖｄｓｉ，Ｖｄｓｏに応じて出力電圧Ｖｏを制御する。具体的に、ＤＣ−ＤＣコンバータ２は、カレントミラー回路ＣＭ０の出力側電圧Ｖｄｓｏが入力側電圧Ｖｄｓｉに等しくなるように電圧Ｖｏを制御して、ＬＥＤ系列Ｌ０のアノード側に出力する。

以下に、ＤＣ−ＤＣコンバータ２の構成について説明する。図２は、ＤＣ−ＤＣコンバータ２の構成例を示した回路図である。図２に示されるように、ＤＣ−ＤＣコンバータ２は、カレントミラー回路ＣＭ０の入力側電圧Ｖｄｓｉと出力側電圧Ｖｄｓｏとの電圧比較を行い、該比較結果に応じた電圧の出力信号Ｅｒｒを出力する誤差増幅回路１２と、該誤差増幅回路１２の出力信号Ｅｒｒに応じてスイッチング素子Ｍ１に対してＰＷＭ制御を行ってスイッチング素子Ｍ１のスイッチング制御を行うＰＷＭ制御回路１３と、所定の周波数の三角波信号ＴＷを生成してＰＷＭ制御回路１３に出力する発振回路ＯＳＣとを備えている。

一方、ＰＷＭ制御回路１３は、誤差増幅回路１２の出力信号Ｅｒｒと発振回路ＯＳＣからの三角波信号ＴＷからＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭ回路１４と、該ＰＷＭ回路１４からのパルス信号Ｓｐｗに応じて、スイッチング素子Ｍ１のスイッチング制御を行うための制御信号Ｓｉｇを生成して駆動するドライブ回路１５とを備えている。

入力端子ＩＮと出力端子ＯＵＴとの間には、インダクタＬ１とダイオードＤ１が直列に接続されている。また、インダクタＬ１とダイオードＤ１との接続部と接地電圧との間にスイッチング素子Ｍ１が接続されている。さらに、出力端子ＯＵＴと接地電圧との間にはコンデンサＣ１が接続されている。

カレントミラー回路ＣＭ０の入力側電圧Ｖｄｓｉ及び出力側電圧Ｖｄｓｏは、誤差増幅回路２１の非反転入力端及び反転入力端にそれぞれ入力される。誤差増幅回路１２の出力信号Ｅｒｒは、ＰＷＭ回路１４をなすコンパレータの反転入力端に出力され、発振回路ＯＳＣからの三角波信号ＴＷは、ＰＷＭ回路１４をなすコンパレータの非反転入力端に出力される。ＰＷＭ回路１４からのパルス信号Ｓｐｗはドライブ回路１５に出力される。ドライブ回路１５は、スイッチング素子Ｍ１のスイッチング制御を行うための制御信号Ｓｉｇをスイッチング素子Ｍ１のゲートに出力する。

このような構成において、スイッチング素子Ｍ１がオンしたときは、インダクタＬ１に電流が供給される。スイッチング素子Ｍ１がオフすると、インダクタＬ１に蓄えられていたエネルギーが、入力電圧Ｖｉｎに加算して出力され、ダイオードＤ１で整流された後、コンデンサＣ１で平滑されて出力端子ＯＵＴに出力される。

カレントミラー回路ＣＭ０の出力側電圧ＶｄｓｏがＬＥＤ系列Ｌ０の電圧降下等によって低減し、カレントミラー回路ＣＭ０の入力側電圧Ｖｄｓｉとの差が大きくなると、誤差増幅回路２１の出力信号Ｅｒｒの電圧は増大し、ＰＷＭ回路２５のパルス信号Ｓｐｗのデューティサイクルは小さくなる。その結果、スイッチング素子Ｍ１がオンする時間が短くなり、ＤＣ−ＤＣコンバータ２の出力電圧Ｖｏが増加するように制御される。カレントミラー回路ＣＭ０の出力側電圧Ｖｄｓｏと入力側電圧Ｖｄｓｉとの差が小さくなると、前記と逆の動作を行い、結果としてＤＣ−ＤＣコンバータ２の出力電圧Ｖｏが一定になるように制御される。

上述したように、本実施の形態１による駆動回路１では、ＤＣ−ＤＣコンバータ２の出力電圧Ｖｏが、カレントミラー回路ＣＭ０の入力側電圧Ｖｄｓｉと出力側電圧Ｖｄｓｏとが一致するように制御される。カレントミラー回路ＣＭ０の入力側電圧Ｖｄｓｉ及び出力側電圧Ｖｄｓｏは、カレントミラー回路ＣＭ０を構成する各ＮＭＯＳトランジスタＴｒ１，Ｔｒ２のソース-ドレイン電圧Ｖｄｓ１，Ｖｄｓ２にそれぞれ相当する。ここで、トランジスタの電流-電圧特性により、トランジスタのソース-ドレイン電圧Ｖｄｓが所定の閾値Ｖｔｈを超えると、ソース−ドレイン電流Ｉｄｓは飽和する。すなわち、トランジスタのソース-ドレイン電圧Ｖｄｓがある程度以上であれば、ソース-ドレイン電圧Ｖｄｓが多少変動してもソース−ドレイン電流Ｉｄｓの電流誤差はほとんどない。よって、ＮＭＯＳトランジスタＴｒ１のソース-ドレイン電圧Ｖｄｓ１は、ＮＭＯＳトランジスタＴｒ１が飽和領域で動作するように、閾値Ｖｔｈよりも高い電圧に保持される。

本実施の形態１による駆動回路１では、カレントミラー回路ＣＭ０の出力側電圧Ｖｄｓｏと入力側電圧Ｖｄｓｉとを比較することにより、定電流源ＣＳ０の出力電流の実際のバラツキ量に応じて、ＤＣ−ＤＣコンバータ２の出力電圧Ｖｏを制御することができる。このため、本実施の形態１による駆動回路１では、ＤＣ−ＤＣコンバータ２の出力電圧Ｖｏが必要以上に高くなることはなく、ＤＣ−ＤＣコンバータ２の電力効率の悪化を防ぐことができることから、従来の駆動回路よりも駆動回路全体の消費電力を低減することができる。

（実施の形態２）
次に、本発明の実施の形態２による駆動回路について説明する。実施の形態１による駆動回路は単一のＬＥＤ系列を駆動する駆動回路であったが、本実施の形態２による駆動回路は、複数のＬＥＤ系列を駆動する駆動回路である。図３は、本実施の形態２による駆動回路の構成例を示した回路図である。図３に示されるように、駆動回路２１は、対応する各ＬＥＤ系列Ｌ１〜Ｌｎにそれぞれ接続されたｎ個の定電流ドライバＤｒ１〜Ｄｒｎと、電圧比較回路２２と、選択回路２３と、ＤＣ−ＤＣコンバータ２４とを備えている。また、定電流ドライバＤｒｋ（ｋ＝１〜ｎ）は、定電流源ＣＳｋとカレントミラー回路ＣＭｋとを備えている。カレントミラー回路ＣＭｋは、２つのＮＭＯＳトランジスタＴｒａｋ，Ｔｒｂｋから成る。各ＮＭＯＳトランジスタＴｒａｋ、Ｔｒｂｋの両ゲートは接続され、該接続部は、ＮＭＯＳトランジスタＴｒａｋのドレインに接続され、各ＮＭＯＳトランジスタＴｒａｋ，Ｔｒｂｋの両ソースはそれぞれ接地されている。また、ＮＭＯＳトランジスタＴｒａｋのドレインは、定電流源ＣＳｋから所定の電流が供給され、ＮＭＯＳトランジスタＴｒｂｋのドレインは、負荷をなすＬＥＤ系列Ｌｋのカソード側に接続されている。ここで、各定電流ドライバＤｒ１〜Ｄｒｎ、電圧比較回路２２、選択回路２３、及びＤＣ−ＤＣコンバータ２４は、１つのＩＣに集積されている。なお、定電流源ＣＳｋは、定電流回路部をなし、カレントミラー回路ＣＭｋは、カレントミラー回路部をなし、ＤＣ−ＤＣコンバータ２４は、定電圧回路部をなす。また、電圧比較回路２２及び選択回路２３は、第１の電圧比較回路及び第２の電圧比較回路をそれぞれなす。さらに、電圧比較回路２２、選択回路２３、及びＤＣ−ＤＣコンバータ２４は、定電圧供給回路部をなす。

電圧比較回路２２は、各カレントミラー回路ＣＭ１〜ＣＭｎのそれぞれの出力側電圧Ｖｄｓｏ１〜Ｖｄｓｏｎの電圧比較を行い、最も小さい電圧ＶｄｓｏＬを選択して出力する。選択回路２３は、各カレントミラー回路ＣＭ１〜ＣＭｎのそれぞれの入力側電圧Ｖｄｓｉ１〜Ｖｄｓｉｎの電圧比較を行い、最も大きい電圧ＶｄｓｉＨを選択して出力する。ＤＣ−ＤＣコンバータ２４は、電圧比較回路２２から出力された電圧ＶｄｓｏＬが選択回路２３から出力された電圧ＶｄｓｉＨに等しくなるように電圧Ｖｏを制御して、各ＬＥＤ系列Ｌ１〜Ｌｎのアノード側にそれぞれ出力する。なお、ＤＣ−ＤＣコンバータ２４の構成は、図２に示された構成と同様であるので、説明を省略する。

本実施の形態２による駆動回路２１では、各カレントミラー回路ＣＭ１〜ＣＭｎの出力側電圧Ｖｄｓｏ１〜Ｖｄｓｏｎの最も小さい電圧ＶｄｓｏＬと各カレントミラー回路ＣＭ１〜ＣＭｎの入力側電圧Ｖｄｓｉ１〜Ｖｄｓｉｎの最も大きい電圧ＶｄｓｉＨとを比較することにより、各定電流源ＣＳ１〜ＣＭｎの出力電流の実際のバラツキ量に応じて、ＤＣ−ＤＣコンバータ２４の出力電圧Ｖｏを制御することができる。このため、本実施の形態２による駆動回路２１では、従来の駆動回路と比較して、電圧ＶｄｓｏＬが必要以上に高い電圧と比較されることはないことから、ＤＣ−ＤＣコンバータ２４の出力電圧Ｖｏが必要以上に高くなることはなく、ＤＣ−ＤＣコンバータ２４の電力効率の悪化を防ぐことができ、結果として従来の駆動回路よりも駆動回路全体の消費電力を低減することができる。

また、本実施の形態２による駆動回路２１では、各カレントミラー回路ＣＭｋの入力側電圧Ｖｄｓｉｋ及び出力側電圧Ｖｄｓｏｋは、対応する各ＮＭＯＳトランジスタＴｒａｋ及び各ＮＭＯＳトランジスタＴｒｂｋのソース-ドレイン電圧にそれぞれ対応する。駆動回路２１では、電圧ＶｄｓｏＬが電圧ＶｄｓｉＨに等しくなるように制御されているので、各ＮＭＯＳトランジスタＴｒａｋ，Ｔｒｂｋのソース-ドレイン電圧は、所定の閾値Ｖｔｈを超えた電圧以上に保持され、各ＮＭＯＳトランジスタＴｒａｋ，Ｔｒｂｋは飽和領域でそれぞれ動作する。これにより、駆動回路２１では、全ての定電流ドライバＤｒ１〜Ｄｒｎが安定に動作し、各ＬＥＤ系列Ｌ０〜Ｌｎにほぼ一定の電流が安定して流れる。

なお、各ＬＥＤ系列Ｌ１〜ＬｎにおけるＬＥＤの個数は全て同じであっても異なってもよい。また、その個数も必要な光量に応じて自由に選択することができる。

（実施の形態３）
次に、本発明の実施の形態３による駆動回路について説明する。実施の形態２による駆動回路では、定電流回路部を、所定の定電流を生成して出力する定電流源を用いて構成したが、本実施の形態３による駆動回路では、定電流回路部を、外部から入力された信号に応じて所定の電流を生成して出力する構成としている。具体的には、外部から入力されたデジタル信号をアナログ信号に変換し、そのアナログ信号の電圧を電流に変換して出力する構成である。図４は、本実施の形態３による駆動回路の構成例を示した回路図である。図４に示されるように、駆動回路３１は、対応する各ＬＥＤ系列Ｌ１〜Ｌｎにそれぞれ接続されたｎ個の定電流ドライバＤｒ１〜Ｄｒｎと、電圧比較回路３２と、選択回路３３と、ＤＣ−ＤＣコンバータ３４とを備える。本実施の形態３による駆動回路３１は、実施の形態２による駆動回路２１と比較して、定電流ドライバＤｒ１〜Ｄｒｋの構成が大きく異なる。定電流ドライバＤｒｋは、Ｄ／ＡコンバータＣＶｋと、電圧-電流変換回路ＶＩｋと、カレントミラー回路ＣＭｋとを備えている。カレントミラー回路ＣＭｋは、２つのＮＭＯＳトランジスタＴｒｃｋ，Ｔｒｄｋから成る。各ＮＭＯＳトランジスタＴｒｃｋ、Ｔｒｄｋの両ゲートは接続され、該接続部は、ＮＭＯＳトランジスタＴｒｃｋのドレインに接続され、各ＮＭＯＳトランジスタＴｒｃｋ，Ｔｒｄｋの両ソースはそれぞれ接地されている。また、ＮＭＯＳトランジスタＴｒｃｋのドレインは、Ｄ／ＡコンバータＣＶｋに接続された電圧-電流変換回路ＶＩｋに接続され、トランジスタＴｒｄｋのドレインは、負荷であるＬＥＤ系列Ｌｋのカソード側に接続されている。ここで、各定電流ドライバＤｒ１〜Ｄｒｎ、電圧比較回路３２、選択回路３３、及びＤＣ−ＤＣコンバータ３４は、１つのＩＣに集積されている。なお、Ｄ／ＡコンバータＣＶｋ及び電圧-電流変換回路ＶＩｋは、ＤＡコンバータ及び電圧-電流変換回路部をそれぞれなす。Ｄ／ＡコンバータＣＶｋ及び電圧-電流変換回路ＶＩｋは、定電流回路部をなし、カレントミラー回路ＣＭｋは、カレントミラー回路部をなし、ＤＣ−ＤＣコンバータ３４は、定電圧回路部をなす。また、電圧比較回路３２及び選択回路３３は、電圧比較回路部及び信号比較回路部をそれぞれなす。さらに、電圧比較回路３２、選択回路３３、及びＤＣ−ＤＣコンバータ３４は、定電圧供給回路部をなす。

Ｄ／ＡコンバータＣＶｋには、外部からデジタル信号Ｓｄｋが入力される。Ｄ／ＡコンバータＣＶｋは、入力されたデジタル信号Ｓｄｋをアナログ信号に変換し、対応する電圧-電流変換回路ＶＩｋに出力する。電圧-電流変換回路ＶＩｋは、入力されたアナログ信号の電圧を電流に変換して、対応するカレントミラー回路ＣＭｋの入力側に出力する。

選択回路３３には、各Ｄ／ＡコンバータＣＶ１〜ＣＶｎにそれぞれ入力されるデジタル信号Ｓｄ１〜Ｓｄｎが入力される。選択回路３３は、各デジタル信号Ｓｄ１〜Ｓｄｎの値の大きさをそれぞれ比較して、最も大きい値のデジタル信号を選択し、選択したデジタル信号が示す値の電圧を生成してＤＣ−ＤＣコンバータ３４に出力する。

電圧比較回路３２は、各カレントミラー回路ＣＭ１〜ＣＭｎのそれぞれの出力側電圧Ｖｄｓｏ１〜Ｖｄｓｏｎの電圧比較を行って、最も小さい電圧ＶｄｓｏＬを選択して出力する。ＤＣ−ＤＣコンバータ３４は、電圧比較回路３２から出力された電圧ＶｄｓｏＬが選択回路３３から出力された電圧ＶｄｓｉＨに等しくなるように電圧Ｖｏを制御して、各ＬＥＤ系列Ｌ１〜Ｌｎのアノード側にそれぞれ出力する。

本実施の形態３による駆動回路３１においては、実施の形態２による駆動回路２１と同様に、電圧ＶｄｓｏＬが必要以上に大きい電圧と比較されることはないため、ＤＣ−ＤＣコンバータ３４の出力電圧Ｖｏが必要以上に大きくなることはない。よって、ＤＣ−ＤＣコンバータ３４の電力効率の悪化を防ぐことができ、結果として従来の駆動回路よりも駆動回路全体の消費電力を低減することができる。

なお、本実施の形態３による駆動回路３１において、選択回路３３は、各Ｄ／ＡコンバータＣＶ１〜ＣＶｎに入力されるデジタル信号Ｓｄ１〜Ｓｄｎを入力とし、選択したデジタル信号が示す値の電圧を生成して出力するが、各デジタル信号Ｓｄ１〜Ｓｄｎとともに各カレントミラー回路ＣＭ１〜ＣＭｎの入力側電圧をも入力とし、該各デジタル信号Ｓｄ１〜Ｓｄｎの値をそれぞれ比較して、最も大きい値を示すデジタル信号に対応する該入力側電圧を出力する構成にしてもよい。

なお、本発明による駆動回路は、ＬＥＤ等の発光素子を駆動する駆動回路として用いることができる。よって、本発明の駆動回路は、例えば、液晶表示装置のバックライトとして、携帯電話等の電子機器に用いることができる。

本発明の実施の形態１による駆動回路の構成例を示した回路図である。 図１に示されたＤＣ−ＤＣコンバータの構成例を示した回路図である。 本発明の実施の形態２による駆動回路の構成例を示した回路図である。 本発明の実施の形態３による駆動回路の構成例を示した回路図である。 従来の駆動回路の構成例を示した回路図である。

符号の説明

２１ 駆動回路
２２ 電圧比較回路
２３ 選択回路
２４ ＤＣ−ＤＣコンバータ
Ｌ１〜Ｌｎ ＬＥＤ系列
Ｄｒ１〜Ｄｒｎ 定電流ドライバ
ＣＳ１〜ＣＳｎ 定電流源
ＣＭ１〜ＣＭｎ カレントミラー回路

Claims (18)

1. 負荷に電流を供給して駆動する駆動回路において、
   所定の定電流を生成して出力する定電流回路部と、
   該定電流回路部からの定電流を入力電流とし、該入力電流に比例した電流を生成して前記負荷に供給するカレントミラー回路部と、
   定電圧を生成して前記負荷とカレントミラー回路部の出力側トランジスタとの直列回路に供給する定電圧供給回路部と
   を備え、
   前記定電圧供給回路部は、前記カレントミラー回路部の出力側電圧が、該カレントミラー回路部の入力側電圧に等しくなるように前記定電圧を生成することを特徴とする駆動回路。
2. 複数の負荷に電流を供給して駆動する駆動回路において、
   所定の定電流をそれぞれ生成して出力する複数の定電流回路部と、
   対応する該各定電流回路部からの定電流を入力電流とし、該入力電流に比例した電流を生成して対応する前記各負荷にそれぞれ供給する複数のカレントミラー回路部と、
   定電圧を生成して前記各負荷にそれぞれ供給する定電圧供給回路部と
   を備え、
   前記定電圧供給回路部は、前記各カレントミラー回路部の最も小さい出力側電圧が前記各カレントミラー回路部の最も大きい入力側電圧に等しくなるように前記定電圧を生成することを特徴とする駆動回路。
3. 前記定電圧供給回路部は、
   前記各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する第１の電圧比較回路部と、
   前記各カレントミラー回路部のそれぞれの入力側電圧の電圧比較を行い、最も大きい該入力側電圧を選択して出力する第２の電圧比較回路部と、
   前記第１の電圧比較回路部から出力された電圧が前記第２の電圧比較回路部から出力された電圧に等しくなるように前記定電圧を生成する定電圧回路部と
   を備えることを特徴とする請求項２に記載の駆動回路。
4. 前記各定電流回路部は、外部から入力された信号に応じて前記定電流をそれぞれ生成し出力することを特徴とする請求項２に記載の駆動回路。
5. 前記各定電流回路部は、
   外部から入力されたデジタル信号をアナログ信号に変換して出力するＤＡコンバータと、
   前記ＤＡコンバータの出力信号の電圧を電流に変換する電圧-電流変換回路部と
   をそれぞれ備えることを特徴とする請求項４に記載の駆動回路。
6. 前記定電圧供給回路部は、
   前記各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する電圧比較回路部と、
   前記各ＤＡコンバータにそれぞれ入力された各デジタル信号の値をそれぞれ比較して、最も大きい値を示すデジタル信号を選択し、そのデジタル信号の示す値の電圧を生成して出力する信号比較回路部と、
   前記電圧比較回路部から出力された電圧が前記信号比較回路部から出力された電圧に等しくなるように前記定電圧を生成する定電圧回路部と
   を備えることを特徴とする請求項５に記載の駆動回路。
7. 前記定電圧供給回路部は、
   前記各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する電圧比較回路部と、
   前記各ＤＡコンバータにそれぞれ入力された各デジタル信号と前記各カレントミラー回路部の入力側電圧を入力とし、該各デジタル信号の値をそれぞれ比較して、最も大きい値を示すデジタル信号に対応する前記入力側電圧を出力する信号比較回路部と、
   前記電圧比較回路部から出力された電圧が前記信号比較回路部から出力された電圧に等しくなるように前記定電圧を生成する定電圧回路部と
   を備えることを特徴とする請求項５に記載の駆動回路。
8. 前記定電流回路部、カレントミラー回路部、及び定電圧供給回路部は、１つのＩＣに集積されることを特徴とする請求項１に記載の駆動回路。
9. 前記各定電流回路部、各カレントミラー回路部、及び定電圧供給回路部は、１つのＩＣに集積されることを特徴とする請求項２から７のいずれかに記載の駆動回路。
10. 負荷に電流を供給して駆動する駆動回路を備えた電子機器であって、
    前記駆動回路は、
    所定の定電流を生成して出力する定電流回路部と、
    該定電流回路部からの定電流を入力電流とし、該入力電流に比例した電流を生成して前記負荷に供給するカレントミラー回路部と、
    定電圧を生成して前記負荷とカレントミラー回路部の出力側トランジスタとの直列回路に供給する定電圧供給回路部と
    を備え、
    前記定電圧供給回路部は、前記カレントミラー回路部の出力側電圧が、該カレントミラー回路部の入力側電圧に等しくなるように前記定電圧を生成することを特徴とする電子機器。
11. 複数の負荷に電流を供給して駆動する駆動回路を備えた電子機器であって、
    前記駆動回路は、
    所定の定電流をそれぞれ生成して出力する複数の定電流回路部と、
    対応する該各定電流回路部からの定電流を入力電流とし、該入力電流に比例した電流を生成して対応する前記各負荷にそれぞれ供給する複数のカレントミラー回路部と、
    定電圧を生成して前記各負荷にそれぞれ供給する定電圧供給回路部と
    を備え、
    前記定電圧供給回路部は、前記各カレントミラー回路部の最も小さい出力側電圧が前記各カレントミラー回路部の最も大きい入力側電圧に等しくなるように前記定電圧を生成することを特徴とする電子機器。
12. 前記定電圧供給回路部は、
    前記各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する第１の電圧比較回路部と、
    前記各カレントミラー回路部のそれぞれの入力側電圧の電圧比較を行い、最も大きい該入力側電圧を選択して出力する第２の電圧比較回路部と、
    前記第１の電圧比較回路部から出力された電圧が前記第２の電圧比較回路部から出力された電圧に等しくなるように前記定電圧を生成する定電圧回路部と
    を備えることを特徴とする請求項１１に記載の電子機器。
13. 前記各定電流回路部は、外部から入力された信号に応じて前記定電流をそれぞれ生成し出力することを特徴とする請求項１１に記載の電子機器。
14. 前記各定電流回路部は、
    外部から入力されたデジタル信号をアナログ信号に変換して出力するＤＡコンバータと、
    前記ＤＡコンバータの出力信号の電圧を電流に変換する電圧-電流変換回路部と
    をそれぞれ備えることを特徴とする請求項１３に記載の電子機器。
15. 前記定電圧供給回路部は、
    前記各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する電圧比較回路部と、
    前記各ＤＡコンバータにそれぞれ入力された各デジタル信号の値をそれぞれ比較して、最も大きい値を示すデジタル信号を選択し、そのデジタル信号の示す値の電圧を生成して出力する信号比較回路部と、
    前記電圧比較回路部から出力された電圧が前記信号比較回路部から出力された電圧に等しくなるように前記定電圧を生成する定電圧回路部と
    を備えることを特徴とする請求項１４に記載の電子機器。
16. 前記定電圧供給回路部は、
    前記各カレントミラー回路部のそれぞれの出力側電圧の電圧比較を行い、最も小さい該出力側電圧を選択して出力する電圧比較回路部と、
    前記各ＤＡコンバータにそれぞれ入力された各デジタル信号と前記各カレントミラー回路部の入力側電圧を入力とし、該各デジタル信号の値をそれぞれ比較して、最も大きい値を示すデジタル信号に対応する前記入力側電圧を出力する信号比較回路部と、
    前記電圧比較回路部から出力された電圧が前記信号比較回路部から出力された電圧に等しくなるように前記定電圧を生成する定電圧回路部と
    を備えることを特徴とする請求項１４に記載の電子機器。
17. 前記定電流回路部、カレントミラー回路部、及び定電圧供給回路部は、１つのＩＣに集積されることを特徴とする請求項１０に記載の電子機器。
18. 前記各定電流回路部、各カレントミラー回路部、及び定電圧供給回路部は、１つのＩＣに集積されることを特徴とする請求項１１から１６のいずれかに記載の電子機器。
    

Images