[go: up one dir, main page]

JP2007088104A - カードエッジ基板 - Google Patents

カードエッジ基板 Download PDF

Info

Publication number
JP2007088104A
JP2007088104A JP2005272908A JP2005272908A JP2007088104A JP 2007088104 A JP2007088104 A JP 2007088104A JP 2005272908 A JP2005272908 A JP 2005272908A JP 2005272908 A JP2005272908 A JP 2005272908A JP 2007088104 A JP2007088104 A JP 2007088104A
Authority
JP
Japan
Prior art keywords
ground
card edge
layer
signal wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005272908A
Other languages
English (en)
Inventor
Tsukasa Tsushima
司 対馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2005272908A priority Critical patent/JP2007088104A/ja
Publication of JP2007088104A publication Critical patent/JP2007088104A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 カードエッジ基板の内部に発生したノイズが、外部へ放射されるのを防止することを課題とする。
【解決手段】 電源プレーン24に電流が流れることにより、電源プレーン24からノイズが発生する。そこで、電源プレーン24が形成された電源層14に、電源プレーン24を包囲するようにしてグランド部26を形成する。これにより、電源プレーン24から発生したノイズは、グランド部26によってシールドされる。そして、グランド部26でシールドしたノイズは、スルーホール30を介してグランドプレーン28に落とされるので、カードエッジ基板10の外にノイズが放射されるのを防止することができる。
【選択図】 図2

Description

本発明は、所定のコネクタの接続端子に対して電気的に接続されるカードエッジ部を備えたカードエッジ基板に関する。
マザーボードに実装されたコネクタに挿抜可能とされ、電源を供給されると共に、信号のやりとりを行うカードエッジ部を有するカードエッジ基板がある(特許文献1参照)。
このようなカードエッジ基板では、電源ラインに接続される電源領域などからノイズが発生すると、カードエッジ基板や、カードエッジ基板が接続されたマザーボード上に実装された電子部品等の誤作動を引き起こしてしまうことがある。
特開2002−343467号公報
本発明は、カードエッジ基板の内部に発生したノイズが、外部へ放射されるのを防止することを課題とする。
請求項1に記載の本発明は、所定のコネクタに対して挿抜可能なカードエッジ部を有するカードエッジ基板において、前記カードエッジ部を通じてグランドに接続されるグランド層と、前記カードエッジ部を通じて電源に接続される電源層と、前記電源層の端部外側に所定のクリアランスを置いて配置され、グランドに接続される第1グランド部と、を有することを特徴としている。
請求項1の発明によれば、電源層の端部外側には、グランドに接続された第1グランド部が、所定のクリアランスを置いて配置されている。
これにより、電源層から発生したノイズは、第1グランド部によってシールドされてグランドに落とされるので、カードエッジ基板の外にノイズが放射されるのを防止することができる。
請求項2に記載の本発明は、前記1グランド部は、前記カードエッジ部に延出していることを特徴とすることを特徴としている。
請求項2の発明によれば、カードエッジ部にも第1グランド部が形成されている。これにより、カードエッジ部近傍で発生するノイズもシールドされる。
また、電源層の端部外側にのみ第1グランド部を設けた場合と比較して、カードエッジ部に第1グランド部を延出させた方が、第1グランド部の面積が大きくなるので、ノイズのシールド効果が高くなる。
請求項3に記載の本発明は、前記第1グランド部は、前記カードエッジ部全域に渡って設けられていることを特徴としている。
請求項3の発明によれば、カードエッジ部全域に渡って第1グランド部が設けられている。これにより、第1グランド部の面積が更に大きくなるので、大きな面積でノイズをシールドすることになり、ノイズのシールド性が向上する。
請求項4に記載の本発明は、前記グランド層のカードエッジ部には、グランドに接続される第2グランド部が設けられていることを特徴としている。
請求項4の発明によれば、グランドに接続される第2グランド部が、グランド層のカードエッジ部にも設けられている。これにより、電源層から発生したノイズは、第1グランド部だけでなく第2グランド部によってシールドされる。したがって、ノイズをシールドするグランド部の面積がより大きくなり、ノイズのシールド効果がより高くなる。
請求項5に記載の本発明は、前記グランド層及び前記電源層に加え、信号線が配線された信号配線層が複数積層されているとき、外層以外の前記信号配線層のカードエッジ部に、グランドに接続された第3グランド部が設けられていることを特徴としている。
請求項5の発明によれば、グランド層と電源層に加えて、複数の信号配線層が積層されているとき、外層以外の信号配線層のカードエッジ部に、第3グランド部を設けることで、信号層からのノイズも効率良く抑えることができる。
請求項6に記載の本発明は、前記第3グランド部が設けられた前記信号配線層同士が隣接していないことを特徴としている。
請求項6の発明によれば、信号配線層を隣接させて(重ねて)カードエッジ基板を構成すると、各信号配線層には、信号線に流れる電流から発生し、グランド部で収束される磁界が干渉して、ノイズが発生する。
そこで、第3グランド部が設けられた信号配線層同士を隣接させない構成とする。つまり、複数の信号配線層が隣接して積層されているとき、3つの信号配線層の間に第3グランド部を設けた状態とする。これにより、信号線に流れる電流から発生し、グランド部で収束される磁界が干渉することがなく、ノイズの発生を抑えることができる。
請求項7に記載の本発明は、前記第1グランド部、前記第2グランド部及び前記第3グランド部は、スルーホールで前記グランド領域と導通していることを特徴としている。
請求項7の発明によれば、スルーホールによって、第1グランド部、第2グランド部、第3グランド部が、グランド層と導通している。これにより、各層(電源層や信号配線層)に発生したノイズは、各層に設けられたグランド部(第1グランド部、第2グランド部、第3グランド部)でシールドされて、スルーホールを介してグランド層からグランドに落とされる。したがって、第1グランド部、第2グランド部、第3グランド部のグランドが強化され、ノイズのシールド性が向上する。
本発明は上記構成としたので、カードエッジ基板の内部に発生したノイズが、外部へ放射されるのを防止することができる。
ここで、本発明の第1の実施形態に係るカードエッジ基板10について説明する。
図1には、カードエッジ基板10の各層を分離した状態が模式的に示されている。また、図2(A)には、カードエッジ基板10を構成する電源層14の正面図が示されている。
図1に示すように、カードエッジ基板10は、電子部品が実装される第1信号配線層12、電源層14、グランド層16、第2信号配線層18が、絶縁層19を介して積層された多層構造の4層基板となっている。
カードエッジ基板10は、カードエッジ部10Aを有しており、第1信号配線層12、電源層14、グランド層16、第2信号配線層18には、それぞれカードエッジ部12A、14A、16A、18Aが設けられている。
カードエッジ基板10の外層の第1信号配線層12及び第2信号配線層18のカードエッジ部12A、18Aには、複数の電極20、22が形成されている。これにより、カードエッジ基板10のカードエッジ部10Aを、図示しないマザーボードに実装されたカードエッジコネクターに嵌合すると、カードエッジ基板10は、マザーボードと電気的に接続するようになっている。
第1信号配線層12及び第2信号配線層18には、図示しない信号配線が形成されている。また、図2(A)に示すように、電源層14には、カードエッジ部14Aを除いた部分に、外部の電源ラインに接続される電源プレーン24が形成されている。この電源プレーン24の周囲には、グランド部26が設けられている。
これより、電源プレーン24はグランド部26によって包囲された状態とされ、電源プレーン24から発生したノイズが、グランド部26でシールドされるようになっている。さらに、図1に示すように、グランド層16には、カードエッジ部16Aを除いた部分に、外部のグランドラインに接続されるグランドプレーン28が形成されている。
一方、カードエッジ基板10には、電極20に隣接するようにして、スルーホール30が形成されている。スルーホール30の内壁には導通部材がめっきされており、電極20、22、グランド部26及びグランドプレーン28が導通部材に接続され、これら(電極20、22、グランド部26及びグランドプレーン28)は、導通された状態とされている。
このような構成により、カードエッジ基板10のカードエッジ部10Aを、カードエッジコネクター等に嵌合させると、電源プレーン24から発生したノイズは、スルーホール30を介してグランドプレーン28及びグランド部26から外部のグランドラインに落とされるようになっている。
次に、本発明の第1の実施形態の作用について説明する。
電源プレーン24に電流が流れることにより、電源プレーン24からノイズが発生する。そこで、電源プレーン24が形成された電源層14に、電源プレーン24を包囲するようにしてグランド部26を形成する。
これにより、電源プレーン24から発生したノイズは、グランド部26によってシールドされる。そして、グランド部26でシールドしたノイズは、スルーホール30を介してグランドプレーン28に落とされるので、カードエッジ基板10の外にノイズが放射されるのを防止することができる。
なお、本実施形態では、図2(A)に示すように、電源層14に形成された電源プレーン24の周囲にのみグランド部26を設ける構成としたが、図2(B)に示すように、カードエッジ部14Aの端部に沿ってグランド部32を設ける構成としてもよい。これにより、カードエッジ部14A近傍で発生するノイズは、グランド部32でシールドされる。また、電源プレーン24を包囲するように形成したグランド部26と比較して、電源層14の端部に沿って形成したグランド部32の方が、グランド面積が大きくなるので、ノイズのシールド効果が高くなる。
また、図2(C)に示すように、カードエッジ部14Aの全域にグランド部34を形成してもよい。これにより、カードエッジ部14Aの端部に沿ってグランド部32を設けた図2(B)の場合と比較して、グランド面積が大きくなるので、大きな面積でノイズをシールドすることになり、ノイズのシールド性が向上する。したがって、多量の電流が流れることによって、電源プレーン24から放射されるノイズが多い場合でも、カードエッジ基板10の外にノイズが放射されることがない。
さらに、図3に示すように、グランド層16の全域に渡ってグランドプレーン42を形成してもよい。つまり、カードエッジ部16Aにもグランドプレーン42が設けられている。これにより、カードエッジ基板40内に設けられたグランド部の総面積が大きくなるので、カードエッジ基板10内に発生したノイズをシールドする効果が高くなる。
次に、本発明の第2の実施形態に係るカードエッジ基板50について説明する。なお、第1の実施形態と同様の部分についての説明は割愛する。
図4(A)には、カードエッジ基板50の内層(第2信号配線層54、第3信号配線層56、第4信号配線層62、第5信号配線層64)の正面図が示されており、図4(B)には、カードエッジ基板50の側面断面図が示されている。
図4(B)に示すように、カードエッジ基板50は、電子部品が実装される第1信号配線層52、第2信号配線層54、第3信号配線層56、電源層58、グランド層60、第4信号配線層62、第5信号配線層64、第6信号配線層66が、絶縁層48を介して積層された多層構造の8層基板となっている。
カードエッジ基板50は、カードエッジ部50Aを有しており、第1信号配線層52、第2信号配線層54、第3信号配線層56、電源層58、グランド層60、第4信号配線層62、第5信号配線層64、第6信号配線層66には、それぞれカードエッジ部52A、54A、56A、58A、60A、62A、64A、66Aが設けられている。
第1信号配線層52、第2信号配線層54、第3信号配線層56、第4信号配線層62、第5信号配線層64、第6信号配線層66には、図示しない信号配線が形成されている。
カードエッジ基板50の外層の第1信号配線層52及び第6信号配線層66のカードエッジ部52A、66Aには、複数の電極44、46が形成されている。また、図4(A)に示すように、カードエッジ基板50の内層の第2信号配線層54、第3信号配線層56、第4信号配線層62、第5信号配線層64のカードエッジ部54A、56A、62A、64Aには、それぞれグランド部76、78、80、82が形成されている。
また、図4(B)に示すように、電源層58には、カードエッジ部58Aを除いた部分に、外部の電源ラインに接続される電源プレーン68が形成されている。電源プレーン68の周囲及びカードエッジ部58Aには、グランド部70が設けられている。これより、電源プレーン68はグランド部70によって包囲された状態とされ、電源プレーン68から発生したノイズが、グランド部70でシールドされるようになっている。
さらに、グランド層60には、全域に渡って(カードエッジ部60Aも含めた領域で)、外部のグランドラインに接続されるグランドプレーン72が形成されている。
一方、カードエッジ基板50にはスルーホール(図示省略)が形成されている。スルーホールの内壁には導通部材がめっきされており、スルーホールによって電極44、グランド部76、78、70、グランドプレーン72、グランド部80、82及び電極46が導通されている。
このように、カードエッジ基板50の外層の第1信号配線層52と第6信号配線層66の間に、第2信号配線層54、第3信号配線層56、第4信号配線層62、第5信号配線層64が絶縁層48を介在して積層されているとき、内層の第2信号配線層54、第3信号配線層56、第4信号配線層62、第5信号配線層64のカードエッジ部54A、56A、62A、64Aにも、グランド部76、78、80、82を設けることで、カードエッジ基板50内に設けられたグランド部の総面積を更に大きくすることができる。
ところで、信号配線層を隣接させて(重ねて)カードエッジ基板を構成すると、各信号配線層には、信号パターンに流れる電流から発生し、グランド部で収束される磁界が干渉して、ノイズを発生させることがある。
そこで、図5に示すように、第2信号配線層54と、第5信号配線層64のカードエッジ部54A、64Aにグランド部76、82を形成して、第3信号配線層56、第4信号配線層62のカードエッジ部56A、62Aにはグランド部を形成しない構成としてもよい。つまり、カードエッジ部にグランド部が形成された信号配線層を隣接させずに、グランド部が形成された信号配線層を、グランド部が形成されていない信号配線層の間に設ける。
これにより、第1信号配線層52と第3信号配線層56及び第4信号配線層62と第6信号配線層66の信号パターンに流れる電流から発生し、第2信号配線層54のグランド部76及び第5信号配線層64のグランド部82に収束される磁界が干渉することがなく、ノイズの発生を抑えることができる。
なお、本実施形態では、8層基板を例にとって説明したが、本発明は、8層基板以外にも、6層基板や10層基板等にも適用される。
本発明の第1の実施形態に係るカードエッジ基板を構成する層を分解した状態を示す斜視図である。 本発明の他の形態のカードエッジ基板の電源層の正面図である。 本発明の他の形態のカードエッジ基板を構成する層を分解した状態を示す斜視図である。 本発明の第2の実施形態に係るカードエッジ基板を示す図であり、(A)は信号配線層の正面図であり、(B)は側面断面図である。 本発明の他の形態のカードエッジ基板を示す図であり、(A)は信号配線層の正面図であり、(B)は側面断面図である。
符号の説明
10 カードエッジ基板
14 電源層
16 グランド層
19 絶縁層
24 電源プレーン
26 グランド部(第1グランド部)
28 グランドプレーン
30 スルーホール
32 グランド部(第1グランド部)
34 グランド部(第1グランド部)
40 カードエッジ基板
42 グランドプレーン(第2グランド部)
48 絶縁層
50 カードエッジ基板
52 信号配線層
54 信号配線層
56 信号配線層
58 電源層
60 グランド層
62 信号配線層
64 信号配線層
66 信号配線層
68 電源プレーン
70 グランド部(第3グランド部)
72 グランドプレーン
76 グランド部(第3グランド部)
80 グランド部(第3グランド部)
82 グランド部(第3グランド部)

Claims (7)

  1. 所定のコネクタに対して挿抜可能なカードエッジ部を有するカードエッジ基板において、
    前記カードエッジ部を通じてグランドに接続されるグランド層と、
    前記カードエッジ部を通じて電源に接続される電源層と、
    前記電源層の端部外側に所定のクリアランスを置いて配置され、グランドに接続される第1グランド部と、
    を有することを特徴とするカードエッジ基板。
  2. 前記1グランド部は、前記カードエッジ部に延出していることを特徴とする請求項1に記載のカードエッジ基板。
  3. 前記第1グランド部は、前記カードエッジ部全域に渡って設けられていることを特徴とする請求項1に記載のカードエッジ基板。
  4. 前記グランド層のカードエッジ部には、グランドに接続される第2グランド部が設けられていることを特徴とする請求項1〜請求項3のいずれか1項に記載のカードエッジ基板。
  5. 前記グランド層及び前記電源層に加え、信号線が配線された信号配線層が複数積層されているとき、外層以外の前記信号配線層のカードエッジ部に、グランドに接続された第3グランド部が設けられていることを特徴とする請求項1〜請求項4のいずれか1項に記載のカードエッジ基板。
  6. 前記第3グランド部が設けられた前記信号配線層同士が隣接していないことを特徴とする請求項5に記載のカードエッジ基板。
  7. 前記第1グランド部、前記第2グランド部及び前記第3グランド部は、スルーホールで前記グランド層と導通していることを特徴とする請求項1〜請求項6のいずれか1項に記載のカードエッジ基板。
JP2005272908A 2005-09-20 2005-09-20 カードエッジ基板 Pending JP2007088104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005272908A JP2007088104A (ja) 2005-09-20 2005-09-20 カードエッジ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005272908A JP2007088104A (ja) 2005-09-20 2005-09-20 カードエッジ基板

Publications (1)

Publication Number Publication Date
JP2007088104A true JP2007088104A (ja) 2007-04-05

Family

ID=37974815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005272908A Pending JP2007088104A (ja) 2005-09-20 2005-09-20 カードエッジ基板

Country Status (1)

Country Link
JP (1) JP2007088104A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251554A (ja) * 2009-04-16 2010-11-04 Fujikura Ltd プリント基板およびハーネス
DE102010063245A1 (de) * 2010-12-16 2012-06-21 Semikron Elektronik Gmbh & Co. Kg Leiterplatte mit Schirmung
JP2015181080A (ja) * 2014-03-06 2015-10-15 エイチジーエスティーネザーランドビーブイ 気密封止された電子機器用のフィードスルーコネクタ
US9691434B2 (en) 2014-10-20 2017-06-27 Western Digital Technologies, Inc. Feedthrough connector for hermetically sealed electronic devices
KR102106341B1 (ko) * 2018-12-21 2020-05-13 주식회사 엑시콘 전원전압 무결성을 확보하기 위한 반도체 소자 테스트 보드

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251554A (ja) * 2009-04-16 2010-11-04 Fujikura Ltd プリント基板およびハーネス
DE102010063245A1 (de) * 2010-12-16 2012-06-21 Semikron Elektronik Gmbh & Co. Kg Leiterplatte mit Schirmung
JP2015181080A (ja) * 2014-03-06 2015-10-15 エイチジーエスティーネザーランドビーブイ 気密封止された電子機器用のフィードスルーコネクタ
KR20170015412A (ko) * 2014-03-06 2017-02-08 에이취지에스티 네덜란드 비.브이. 밀폐된 전자 디바이스들을 위한 피드스루 연결기
KR102251266B1 (ko) * 2014-03-06 2021-05-11 웨스턴 디지털 테크놀로지스, 인코포레이티드 밀폐된 전자 디바이스들을 위한 피드스루 연결기
US9691434B2 (en) 2014-10-20 2017-06-27 Western Digital Technologies, Inc. Feedthrough connector for hermetically sealed electronic devices
KR102106341B1 (ko) * 2018-12-21 2020-05-13 주식회사 엑시콘 전원전압 무결성을 확보하기 위한 반도체 소자 테스트 보드

Similar Documents

Publication Publication Date Title
JP5201206B2 (ja) 多層プリント配線基板
US6329604B1 (en) Multilayer printed circuit board
JP4736988B2 (ja) 多層プリント基板
US7851709B2 (en) Multi-layer circuit board having ground shielding walls
JP2012129443A (ja) プリント回路板
JP2020021808A (ja) 回路基板とその回路基板を有する電子装置
US10667380B2 (en) PCB and signal transmission system
JP2007088104A (ja) カードエッジ基板
JP2007220849A (ja) 多層プリント基板
JP2004303812A (ja) 多層回路基板および同基板の電磁シールド方法
JP4967164B2 (ja) 多層プリント配線板及びそれを用いた電子機器
JP2002344092A (ja) プリント基板
JP5740107B2 (ja) 信号伝送回路及び多層基板
JP2009043853A (ja) 多層基板
JP2006005235A (ja) 回路基板の補強構造
JP4735670B2 (ja) プリント基板および画像処理装置
JP2007088102A (ja) プリント基板
JP4433882B2 (ja) ノイズ放射抑制メモリモジュール
JP2010062180A (ja) 多層プリント配線板
JP2007281004A (ja) 多層配線構造体および多層プリント基板
JP2007267429A (ja) パターンアンテナ内蔵回路基板
JP4626339B2 (ja) プリント基板、デジタルアナログ混成回路およびシールドパターン
JP2005302799A (ja) 多層プリント配線板
JP6343871B2 (ja) 部品実装多層配線基板
JP2007150212A (ja) 回路基板