JP2006512632A - 電圧ダウンコンバータのためのパワーオン管理 - Google Patents

Abstract

オンチップ電圧ダウンコンバータ（７９）用のパワーオン管理システム（８０）であって、外部（Ｖｃｃ＿ＥＸＴ）および内部（Ｖｃｃ＿ＩＮＴ）両方の電圧源を監視して、オンチップ回路が正常に動作するための最低レベルに両方の電源がいつ達したかを独立に判断する。パワーオン管理システム（８０）の供給する出力信号としては、パワーオンの開始時に内部電源ノードの放電（ＤＩＳＣＨ＿Ｖｃｃ）を制御する信号と、電圧ダウンコンバータの活性モード（ＰＯＷ＿ＯＮ＝ハイ）を強制する信号と、パワーオンの完了（ＰＯＷ＿ＯＮ＝ロー）時に高速ローカル電圧基準を不活性化する信号とがある。

Description

技術分野
この発明は、集積回路のための電源の分野に関し、特にオンチップ電圧ダウンコンバータのためのパワーオン管理に関する。

背景技術
記憶装置などの集積回路においてオンチップ電圧ダウンコンバータが広く使用されている。

図１は先行技術の或る電圧ダウンコンバータを示す。ここでは、差動増幅器１４はｐチャネルＭＯＳトランジスタ１６のゲート１５を駆動する。ｐチャネルＭＯＳトランジスタ１６のソース１７は外部電源（Ｖｃｃ＿ＥＸＴ）ノード１１に接続され、ドレイン１８は内部電源（Ｖｃｃ＿ＩＮＴ）ノード９に接続される。第１の増幅器入力１３は、基準発生回路１２への接続により内部基準電圧Ｖｒｅｆにあり、第２の増幅器入力８をＶｃｃ＿ＩＮＴノード９に接続することにより制御ループが閉じられる。負荷回路１９の電流消費が増加するのに伴ってＶｃｃ＿ＩＮＴは低下し、最終的にＶｃｃ＿ＩＮＴはＶｒｅｆ未満まで下がる。これに対して増幅器はＰ＿ＧＡＴＥを下げることで応答し、これはトランジスタ１６のｐチャネルの導電率を上昇させ、その結果Ｖｃｃ＿ＩＮＴノード９への電流の流れが増大する。電流消費が、速い過渡および高いピーク電流を有する、フラッシュメモリのような用途については、図１の回路の応答頻度は不適切に高く、速い電流過渡の始まりでＶｃｃ＿ＩＮＴの大きな降下が生じるほどである。このように応答頻度が不適切に高いことは、Ｖｃｃ＿ＩＮＴノード９のＲ−Ｃ定数に大部分起因する。この欠点を克服するための改良された回路を図２に示す。

図２における先行技術の電圧ダウンコンバータは、Ｖｃｃ＿ＩＮＴノード３２に電流を供給する電力素子であるトランジスタ３１と、スケーリングされたＷ／Ｌのレプリカ素子であるトランジスタ２６と、上記レプリカ素子で閉じたフィードバックループを有し、Ｇ＿ＲＥＦを調整してＶｃｃ＿ＲＥＦを所望の電圧範囲内に保持するための差動増幅器２３とから基本的に構成される。当該回路の電力素子は、閾値電圧が極めて低いソースフォロアｎチャネルＭＯＳトランジスタ３１である。このトランジスタ３１は極めて大きなＷ／Ｌを有し、弱い反転領域内でのその動作を確実なものにする。これによって、負荷回路により必要とされる広い電流範囲（数μＡから数百ｍＡ）の場合でもＶｇｓの変動を小さくすることができる。上記電力素子には、より小さなＷ／Ｌのレプリカトランジスタ２６が結合される。このトランジスタのゲートは、増幅器出力２４への接続によりＧ−ＲＥＦによって駆動される。第１の増幅器入力２２はＶｒｅｆにある。分圧器２８に第２の増幅器入力２５が接続されることにより制御ループが上記レプリカ素子で閉じられる。こうして、フィードバックループを有する増幅器２３はＶｃｃ＿ＲＥＦノード２７を許された電圧範囲内に保つように動作する。電力素子３１およびＶｃｃ＿ＩＮＴノード３２をフィードバックループの外部に置くことによって、特にＶｃｃ＿ＩＮＴノード３２のＲ−Ｃ定数は良好に制御されないことを考慮すると、増幅器２３の安定性、帯域幅および利得制御が向上する。Ｖｃｃ＿ＲＥＦおよびＶｃｃ＿ＩＮＴをそれぞれの許された動作範囲内に保つためには、基準回路の中にＩｂｉａｓ＿ｒｅｆ２９および電力調整回路の中にＩｂｉａｓ＿ｒｅｇ３５の十分なバイアス電流を流さなければならない。ゲート３４でＶｂｉａｓにより制御されるトランジスタ３３は、必要に応じＩｂｉａｓ＿ｒｅｇ３５を上昇させるために使用され得る。この回路設計においては、上記電力素子とレプリカ素子との満足できるマッチングが課題である。この欠点を克服するための改良された回路を図３に示す。

この電圧ダウンコンバータは記憶装置についての２つの動作モードを有する。すなわち、待機モードにおいては、外部電源からの電力消費は極めて少ない一方で、最大１０μＡの当該装置からの電流消費をＶｃｃ＿ＩＮＴに与えなければならない。そして、活性モードにおいては、電圧ダウンコンバータは、最大２００ｍＡの当該装置からの電流消費をＶｃｃ＿ＩＮＴに与える一方で、Ｖｃｃ＿ＩＮＴを許された電圧範囲である１．６Ｖから２Ｖ内に保たなければならない。

図３における先行技術の電圧ダウンコンバータは３つのセクションからなる。すなわち、常にオンであり制御信号ＯＵＴ＿ＡＭＰを生成するレプリカ回路４１、待機モードセクション４２、および活性モードセクション４３である。各々のセクションは、図２に示す設計ではトランジスタが単一個であるのと比較して２個のｎチャネルトランジスタ（４７および４８、５８および５９、ならびに６１および６２）を有する。この構成には以下の利点がある。すなわち、オペアンプ４４の総出力容量は減少し、待機モードから活性モードへの遷移の制御が向上し、Ｖｃｃ＿ＩＮＴノード３６，３８および制御ループ間の切り離しが良好となる。待機モード中の電流消費を最小限に抑えるために、基準電流（Ｉｂｉａｓ＿ｒｅｆ）２９は極めて低くなければならない。活性モードに入ると、基準電流枝路は二重にされ（Ｉｂｉａｓ＿ｒｅｆ２９について示す）、こうして電圧ダウンコンバータに急速にバイアスをかけることが可能となる。これはトランジスタ５３を信号Ｖｂｉａｓで制御することによって達成される。Ｖｂｉａｓはまたトランジスタ５５，５７の電流の制御にも用いられ、これによって活性モードセクションおよび待機モードセクションに、より速やかにバイアスをかける（バイアス電流Ｉｂｉａｓ＿ａｃｔ６６およびＩｂｉａｓ＿ｓｂｙ６５）ことが可能である。所与の装置負荷電流Ｉｌｏａｄの場合の内部電源ノード３６，３８での電圧降下はｌｏｇ（Ｉｌｏａｄ／Ｉｂｉａｓ）に依存するので、Ｖｃｃ＿ＩＮＴが許容可能な範囲内に留まるためにはＩｂｉａｓを確実に最小限に抑えなければならない。

ここで、電圧ダウンコンバータにおけるパワーオン段階についての特定的な考察を行なう。外部パワーオンの発生時にのみ内部パワーオンが開始することを確実なものにすることができるためには、外部および内部両方の電源を監視することが望ましい。また、パワーオン時に電圧ダウンコンバータの活性モードを強制することが望ましい。さらに、パワーオンの開始時に電圧ダウンコンバータの内部電源ノードを放電することにより、パワーオンが常に同じ初期条件から開始することを確実なものにすることが望ましい。さらに、電圧ダウンコンバータの動作のための基準電圧をパワーオン中における最も早い機会にもたらすことが望ましい。

この発明の目的は、電圧ダウンコンバータについての上記のさまざまなパワーオン機能を制御するためのオンチップパワーオン管理システムを提供することである。

発明の概要
上記の目的は、オンチップ電圧ダウンコンバータ用のパワーオン管理システムであって、外部および内部両方の電圧源を監視することによって、オンチップ回路の正常な動作のための最低レベルに両方の電源がいつ達したかを独立に判断する、パワーオン管理システムによって達成される。上記パワーオン管理システムが供給する出力信号としては、パワーオンの開始時に内部電源ノードの放電を制御する信号と、電圧ダウンコンバータの活性モードを強制する信号と、パワーオンの完了時に高速ローカル電圧基準を不活性化する信号とがある。上記システムは、信号レベル検出器と、入力信号の立下がり端を遅延させる
ための装置を含む。

発明を実施するための最良の形態
図４は、この発明の内部電圧ダウンコンバータシステム７０およびパワーオン管理システム８０のブロック図を示し、入力信号および出力信号も含めて示してある。電圧ダウンコンバータ７９は、外部電源Ｖｃｃ＿ＥＸＴから、調整された内部電源Ｖｃｃ＿ＩＮＴを生成するものであり、電圧ダウンコンバータ７９の出力はＶｃｃ＿ＩＮＴノード７５に接続される。電圧ダウンコンバータ７９は基準電圧Ｖｒｅｆを必要とする。基準電圧ＶｒｅｆはＶｒｅｆ発生器７３により供給される。電圧ダウンコンバータ７９はさらにバイアス電流基準電圧Ｖｂｉａｓを必要とする。バイアス電流基準電圧Ｖｂｉａｓは電流発生器７７により供給される。この発明に従う電圧ダウンコンバータの例として図３に示したものがある。電流発生器７７は基準電圧Ｖｒｅｆの入力を必要とする。Ｖｒｅｆ発生器７３は、それ自身のローカル電圧基準を生成することもあるが、または入力として供給される温度に依存しないバンドギャップ電圧基準ＢＧＡＰを使用することもある。Ｖｒｅｆ発生器７３に入力として供給される論理信号ＢＧＡＰ＿ＯＫは、信号ＢＧＡＰがその正しい値である約１．２３Ｖにあるときを示す。

パワーオン管理システム８０と、Ｖｒｅｆ発生器７３と、電流発生器７７の構成要素のいくつか（補助電流枝路）とはすべて、電圧ダウンコンバータ７９の動作のパワーオン段階についての専用となっており、これらはともに電圧ダウンコンバータ用のパワーオンシステムとして考えられ得る。

図５は、図４におけるローカルＶｒｅｆ発生器７３としての使用に好適な高速基準電圧発生器の一例を示す。スタートアップ回路１０２および温度補償回路１０３は自動バイアス電流発生器１０４に接続される。自動バイアス電流発生器１０４はｐチャネルトランジスタ１０５，１０６およびｎチャネルトランジスタ１０７，１０８を含む。自動バイアス電流発生器１０４はトランジスタ１０９内の電流を制御し、これはｐチャネルトランジスタ１１１，１１２を含むミラー回路によってダイオード１１４，１１５を含むダイオードチェーン１１３に電流ミラーされる。ノード１１６にて「ダミーＶｒｅｆ」またはローカル電圧基準が生成される。ノード１１７には温度に依存しないバンドギャップ電圧基準ＢＧＡＰが接続される。スイッチ１１８，１１９は論理信号ＢＧＡＰ＿ＯＫにより制御される。信号ＢＧＡＰ＿ＯＫは、ＢＧＡＰがその正しい値にあるときにはハイであり、他ではローである。スイッチ１１８，１１９の動作については、ＢＧＡＰがその正しい電圧に達するまでノード１２１のＶｒｅｆはダミーＶｒｅｆによって供給され、それから信号ＢＧＡＰ＿ＯＫがハイになってスイッチ１１８，１１９の位置を変えると、ノード１２１のＶｒｅｆはＢＧＡＰにより供給される。図５の基準電圧発生器には、ディセーブル回路およびその他任意の回路といったさらなる回路（図示せず）が組み込まれ得る。このような回路の例として、パワーオンの完了時にローカルＶｒｅｆ発生器７３についての電源Ｖｃｃ＿ＥＸＴを接地に切換えてこのローカルＶｒｅｆ発生器をディセーブルするスイッチがある。このスイッチは、パワーオン管理システム８０により生成される信号ＰＯＷ＿ＯＮにより活性化される。

図６は、図４における電流発生器７７としての使用に好適な電流発生器の一例を示す。制御電流１４２（Ｉｃｏｎｔｒｏｌ）は、ｎチャネルトランジスタ１３３，１３４により生成される。ｎチャネルトランジスタ１３３，１３４は、それぞれのゲート１３２に印加される定電圧信号Ｖｒｅｆによって制御される。上記電流は、ｐチャネルトランジスタ１３５，１３６を含むミラー回路によって電流ミラーされて基準ダイオード１３７で基準電流１４３（Ｉｒｅｆ）をもたらすとともに、ノード１３８で基準電圧Ｖｂｉａｓをもたらす。Ｖｂｉａｓノード１３８の容量が大きく、かつ名目の基準電流１４３が少ないとき、
Ｖｂｉａｓノード１３８の充電時間が過剰に長くなる（たとえば数十μｓ）ことがある。これを克服する（充電時間を数μｓに短縮させる）ためには、Ｖｂｉａｓノード１３８の初期充電中に電流ミラーについての制御電流１４２を増加させればよい。制御電流１４２の増加はトランジスタ１４１によってもたらされる。トランジスタ１３３のＷ／Ｌは、トランジスタ１３４のＷ／Ｌよりも遥かに大きいため、トランジスタ１４１の活性化の際に制御電流１４２を遥かに大きくすることができる。トランジスタ１４１の制御には、「補助枝路イネーブル」信号をそのゲート１３９に印加する。この「補助枝路イネーブル」信号は、パワーオン管理システム８０により生成される出力信号Ｖｃｃ＿ＲＩＳＩＮＧであり得る。トランジスタ１３３，１４１は、パワーオン中にＶｂｉａｓノード１３８の充電をより速やかなものにするために用いられる補助電流枝路を構成する。図６の電流発生器には、ディセーブル回路、エラー修正回路およびその他任意の回路といったさらなる回路（図示せず）が組み込まれ得る。

図７は、調整内部電源Ｖｃｃ＿ＩＮＴノード放電器を示す。Ｖｃｃ＿ＩＮＴノード１５１は高電圧ｎチャネルトランジスタ１５４によって放電される。高電圧ｎチャネルトランジスタ１５４は、そのゲート１５３に印加されるＤＩＳＣＨ＿Ｖｃｃ信号によって制御される。トランジスタドレイン１５５とＶｃｃ＿ＩＮＴノード１５１との間には、典型的に数Ωである保護抵抗器１５２が接続される。Ｖｃｃ＿ＩＮＴノード放電器は、パワーオンの開始時に電圧ダウンコンバータの内部電源ノードを放電するよう機能し、こうしてパワーオンが常に同じ初期条件から開始することを確実にしている。

図８は、図４におけるパワーオン管理システム８０において特定された信号すべてについてのそれぞれの形を示す。電圧が時間に対してプロットしてあり、図を明瞭にするために各信号は縦座標にわたって間隔をおいて示される。なお、すべての信号はＴ０でＶ＝０から開始する。Ｖｃｃ＿ＥＸＴは外部電源電圧であり、これはこの例ではハイのときに３．３Ｖである。パワーオン管理システムの動作の説明上、Ｖｃｃ＿ＥＸＴは、ローである０Ｖからハイである３．３Ｖへ上昇していき、短時間の間ローである０Ｖに下がった後再びハイへ上昇するものとして示してある。Ｖｃｃ＿ＩＮＴは調整内部電圧であり、この例ではハイは１．８Ｖである。

図４を参照して、第１のレベル検出器８１がノード７５に接続されてＶｃｃ＿ＩＮＴ信号電圧レベルを検知する。レベル検出器８１は中間信号Ｖｃｃ＿ＬＯＷ＿ＮＣ（図８を参照）を生成する。この中間信号は、Ｖｃｃ＿ＩＮＴにより供給がなされる回路が正常に動作する最低電圧（この例では１Ｖ）に達するまでＶｃｃ＿ＩＮＴに結び付けられる。Ｖｃｃ＿ＩＮＴがこの最低値よりも高い電圧にあるときにはＶｃｃ＿ＬＯＷ＿ＮＣはローである。

図４に見て取れるように、第２のレベル検出器８２は信号Ｖｃｃ＿ＥＸＴ、Ｖｃｃ＿ＬＯＷ＿ＮＣおよびＩＮＴ＿ＲＡＭＰ＿Ｎのそれぞれの電圧レベルを検知する。電圧検出器８２は中間信号Ｖｃｃ＿ＥＸＴ＿ＬＯＷ（図８を参照）を生成する。この中間信号は、Ｖｃｃ＿ＥＸＴ電源を必要とするオンチップ回路が正常に動作する最低電圧（この例では２Ｖ）に達するまでＶｃｃ＿ＥＸＴに結び付けられる。Ｖｃｃ＿ＥＸＴがこの最低値よりも高い電圧にあるときにはＶｃｃ＿ＥＸＴ＿ＬＯＷはローである。レベル検出器８２の出力信号としてはＶｃｃ＿ＲＩＳＩＮＧ（図８を参照）があり、これはＩＮＴ＿ＲＡＭＰ＿Ｎに結び付けられるが、ただしＶｃｃ＿ＲＩＳＩＮＧがハイであるとき、Ｖｃｃ＿ＬＯＷ＿ＮＣがローになるまでＶｃｃ＿ＲＩＳＩＮＧはハイに留まり、その時点でこれもまたローになる。Ｖｃｃ＿ＲＩＳＩＮＧがローになったとき、それは、パワーオンが依然として進行中である場合でもＶｃｃ＿ＥＸＴおよびＶｃｃ＿ＩＮＴに依存するオンチップ回路が正常に動作する電圧に上記Ｖｃｃ＿ＥＸＴおよびＶｃｃ＿ＩＮＴの両方が達したことを示している。Ｖｃｃ＿ＲＩＳＩＮＧがローのとき、電流発生器（図６を参照）における補助電
流枝路がディセーブルされる。レベル検出器８２からのもう１つの出力信号はＶｃｃ＿ＬＯＷ（図８を参照）であり、これはすなわちＶｃｃ＿ＲＩＳＩＮＧによって追随されるＶｃｃ＿ＬＯＷ＿ＮＣである。Ｖｃｃ＿ＬＯＷは、図８のＴ１に見られるようにＶｃｃ＿ＩＮＴに不具合が生じたときでもローに留まる。Ｖｃｃ＿ＬＯＷはＶｃｃ＿ＥＸＴがローになったときにのみハイになる。出力信号Ｖｃｃ＿ＬＯＷは、当該電圧ダウンコンバータが中に統合された装置のための入力として使用され、ハイのときにはパワーオンが進行中であることを示す。

図４を参照して、「立下がり端遅延」装置８３（以下遅延装置と呼ぶ）は、入力として中間信号Ｖｃｃ＿ＥＸＴ＿ＬＯＷを有し、出力信号ＤＩＳＣＨ＿Ｖｃｃ（図８を参照）を生成する。出力信号ＤＩＳＣＨ＿ＶｃｃはＶｃｃ＿ＥＸＴ＿ＬＯＷに結び付けられるが、ただし立下がり端においてこの例では１μｓだけ遅延される。ハイのときには、ＤＩＳＣＨ＿ＶｃｃはＶｃｃ＿ＩＮＴノードの放電を可能にし、これは電圧ダウンコンバータの中の増幅器ならびにドライバおよびプリドライバのゲートを接地する。図４に見て取れるように、ＤＩＳＣＨ＿Ｖｃｃノード８４に第２の「立下がり端遅延」装置８５（以下遅延装置と呼ぶ）が接続される。装置８５は中間信号ＩＮＴ＿ＲＡＭＰ＿Ｎ（図８を参照）を生成し、これはＤＩＳＣＨ＿Ｖｃｃに結び付けられるが、ただし立下がり端においてこの例では数分の１μｓだけさらなる遅延を伴う。ＩＮＴ＿ＲＡＭＰ＿Ｎがローになるとき、それはＶｃｃ＿ＩＮＴが上昇していることを示す。図４を参照して、パワーオン発生器８６は入力として論理信号ＡＷＡＫＥ（図８を参照）を有する。この入力信号は、当該電圧ダウンコンバータが中に挿入されている装置によって生成され、この信号がハイのとき、それは内部パワーオンが完了したことを示す。パワーオン発生器８６はもう１つの入力として中間信号ＩＮＴ＿ＲＡＭＰ＿Ｎを有し、出力信号ＰＯＷ＿ＯＮ（図８を参照）を生成する。出力信号ＰＯＷ＿ＯＮはＩＮＴ＿ＲＡＭＰ＿Ｎに結び付けられるが、ただしＰＯＷ＿ＯＮがハイのとき、ＡＷＡＫＥがハイになるまでＰＯＷ＿ＯＮはハイに留まり、その時点でこれはローになる。信号ＰＯＷ＿ＯＮは以下のように使用される。すなわちハイのとき、それはパワーオンが進行中であることを示す。上記信号がハイのとき、それは電圧ダウンコンバータの活性モードを強制する。そしてローのとき、それはローカルＶｒｅｆ発生器（図５を参照）をオフにする。この発明は、０．１８μｍ技術フラッシュメモリ装置における３Ｖから１．８Ｖの電圧ダウンコンバータに適用可能である。当業者であれば、この発明は広範囲にわたる種類の記憶装置およびその他オンチップ電圧ダウンコンバータを必要とする集積回路に適用可能であることが明らかであろう。

先行技術の電圧ダウンコンバータを高いレベルから示す回路図である。 先行技術の電圧ダウンコンバータの基本回路図である。 先行技術の電圧ダウンコンバータの詳細な回路図である。 この発明の電圧ダウンコンバータおよびパワーオン管理システムを示すブロック図である。 この発明に従う基準電圧発生器の基本回路図である。 この発明に従う電流発生器の基本回路図である。 この発明の内部Ｖｃｃノード放電器の基本回路図である。 この発明のパワーオン管理システムの動作を表わす信号形状図である。

Claims (15)

1. オンチップ電圧ダウンコンバータ用のパワーオンシステムであって、前記電圧ダウンコンバータは、調整された内部電源Ｖｃｃ＿ＩＮＴを内部電源ノードに与えかつ外部電源Ｖｃｃ＿ＥＸＴ、基準電圧入力Ｖｒｅｆおよびバイアス電流制御電圧Ｖｂｉａｓを必要とし、前記パワーオンシステムは、
   ローカル電圧基準発生器と、
   バンドギャップ電圧基準発生器と、
   論理信号ＢＧＡＰ＿ＯＫにより活性化されるスイッチとを備え、前記スイッチは、前記ローカル電圧基準発生器および前記バンドギャップ電圧基準発生器に接続された入力と、前記電圧ダウンコンバータに接続された出力とを含み、前記論理信号ＢＧＡＰ＿ＯＫにより示されるように、前記バンドギャップ電圧基準が正しいレベルに達するまで前記ローカル電圧基準発生器のみが前記電圧ダウンコンバータに接続され、その後前記バンドギャップ電圧基準発生器のみが前記電圧ダウンコンバータに接続される、パワーオンシステム。
2. 信号ＰＯＷ＿ＯＮを生成するためのパワーオン管理システムをさらに備え、前記信号ＰＯＷ＿ＯＮは、パワーオンが完了したときに前記ローカル基準電圧発生器を不活性化する、請求項１に記載のパワーオンシステム。
3. 補助電流枝路を含み前記バイアス電流制御電圧Ｖｂｉａｓを生成するための電流発生器と、
   オンチップ回路の正常な動作のための最低レベルに外部および内部両方の電源電圧が達したときに前記補助電流枝路をディセーブルするための信号Ｖｃｃ＿ＲＩＳＩＮＧを生成するためのパワーオン管理システムとをさらに備える、請求項１に記載のパワーオンシステム。
4. 前記補助電流枝路は、前記信号Ｖｃｃ＿ＲＩＳＩＮＧによりゲート制御されるトランジスタを含む、請求項３に記載のパワーオンシステム。
5. 前記内部電源ノードに接続された放電回路と、
   パワーオン中に前記内部電源ノードの放電を制御するための信号ＤＩＳＣＨ＿Ｖｃｃを生成するためのパワーオン管理システムとをさらに備える、請求項１に記載のパワーオンシステム。
6. 前記放電回路は、ドレインが前記内部電源ノードに接続され、前記信号ＤＩＳＣＨ＿Ｖｃｃによりゲート制御される、高電圧ｎチャネルＭＯＳトランジスタを含む、請求項５に記載のパワーオンシステム。
7. 前記トランジスタと前記内部電源ノードとの間に接続された抵抗器をさらに備える、請求項６に記載のパワーオンシステム。
8. 前記内部電源ノードに接続された放電回路をさらに備え、前記放電回路は、ドレインが抵抗器を間に接続して前記内部電源ノードに結合された、高電圧ｎチャネルＭＯＳトランジスタを有し、前記パワーオンシステムはさらに、
   パワーオン中に前記内部電源ノードの放電を制御するための信号ＤＩＳＣＨ＿Ｖｃｃを生成するためのパワーオン管理システムを備え、前記放電回路中の前記トランジスタは前記信号ＤＩＳＣＨ＿Ｖｃｃによりゲート制御される、請求項１に記載のパワーオンシステム。
9. 前記外部電源に接続され、Ｖｃｃ＿ＥＸＴの電圧レベルを検知しかつ中間信号Ｖｃｃ＿
   ＥＸＴ＿ＬＯＷを生成するためのレベル検出器と、
   前記レベル検出器に接続され、前記中間信号Ｖｃｃ＿ＥＸＴ＿ＬＯＷの立下がり端を遅延させることにより出力信号ＤＩＳＣＨ＿Ｖｃｃを生成するための第１の遅延装置とをさらに備え、前記信号ＤＩＳＣＨ＿Ｖｃｃはパワーオン中に前記内部電源ノードの放電を制御する、請求項１に記載のパワーオンシステム。
10. 前記第１の遅延装置に接続され、前記信号ＤＩＳＣＨ＿Ｖｃｃの立下がり端を遅延させることにより中間信号ＩＮＴ＿ＲＡＭＰ＿Ｎを生成するための第２の遅延装置と、
    前記第２の遅延装置に接続され、論理信号ＡＷＡＫＥを受取るための論理信号入力を含む、パワーオン発生器とをさらに備え、前記パワーオン発生器は出力信号ＰＯＷ＿ＯＮを生成し、前記信号ＰＯＷ＿ＯＮは前記パワーオンが活性であるときを示す、請求項９に記載のパワーオンシステム。
11. 前記信号ＰＯＷ＿ＯＮは、パワーオンが完了したときにローカル基準電圧発生器を不活性化するために用いられる、請求項１０に記載のパワーオン管理システム。
12. 前記内部電源ノードに接続され、入力信号Ｖｃｃ＿ＩＮＴの電圧レベルを検知して中間信号Ｖｃｃ＿ＬＯＷ＿ＮＣを生成するための第１のレベル検出器と、
    前記外部電源に接続され、Ｖｃｃ＿ＥＸＴの電圧レベルを検知して中間信号Ｖｃｃ＿ＥＸＴ＿ＬＯＷを生成するための第２のレベル検出器と、
    前記第２のレベル検出器に接続され、中間信号Ｖｃｃ＿ＥＸＴ＿ＬＯＷの立下がり端を遅延することにより、パワーオン中に前記内部電源ノードの放電を制御する出力信号ＤＩＳＣＨ＿Ｖｃｃを生成するための、第１の遅延装置と、
    前記第１の遅延装置に接続され、前記信号ＤＩＳＣＨ＿Ｖｃｃの立下がり端を遅延させることにより中間信号ＩＮＴ＿ＲＡＭＰ＿Ｎを生成するための、第２の遅延装置とをさらに備え、
    前記第２のレベル検出器はさらに、前記第１のレベル検出器および前記第２の遅延装置に接続されて前記中間信号ＩＮＴ＿ＲＡＭＰ＿ＮおよびＶｃｃ＿ＬＯＷ＿ＮＣを検知するためのものであり、前記第２のレベル検出器は追加の出力信号Ｖｃｃ＿ＲＩＳＩＮＧを生成し、前記信号Ｖｃｃ＿ＲＩＳＩＮＧは、オンチップ回路の正常な動作のための最低レベルにＶｃｃ＿ＩＮＴおよびＶｃｃ＿ＥＸＴが達したときに前記バイアス電流制御電圧Ｖｂｉａｓの発生器の補助電流枝路をディセーブルする、請求項１に記載のパワーオン管理システム。
13. 前記第２のレベル検出器は第３の出力信号Ｖｃｃ＿ＬＯＷを生成し、前記信号Ｖｃｃ＿ＬＯＷは、Ｖｃｃ＿ＩＮＴにより供給がなされる回路の正常な動作のための最低レベルにＶｃｃ＿ＩＮＴが達したときを示す、請求項１２に記載のパワーオンシステム。
14. 前記出力信号Ｖｃｃ＿ＬＯＷは、前記内部電源Ｖｃｃ＿ＩＮＴにおける不具合により変化されない、請求項１３に記載のパワーオンシステム。
15. 前記第２の遅延装置に接続され、論理信号ＡＷＡＫＥを受取るための論理信号入力を含む、パワーオン発生器をさらに備え、前記パワーオン発生器は出力信号ＰＯＷ＿ＯＮを生成し、前記信号ＰＯＷ＿ＯＮは前記パワーオンが活性であるときを示し、前記信号ＰＯＷ＿ＯＮは、パワーオンが完了したときにローカル基準電圧発生器を不活性化するために用いられ、
    前記第２のレベル検出器の前記入力信号ＩＮＴ＿ＲＡＭＰ＿Ｎは、前記第２の遅延装置により生成される前記中間信号ＩＮＴ＿ＲＡＭＰ＿Ｎである、請求項１２に記載のパワーオンシステム。

Images