[go: up one dir, main page]

JP2006511974A - 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス - Google Patents

注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス Download PDF

Info

Publication number
JP2006511974A
JP2006511974A JP2005508590A JP2005508590A JP2006511974A JP 2006511974 A JP2006511974 A JP 2006511974A JP 2005508590 A JP2005508590 A JP 2005508590A JP 2005508590 A JP2005508590 A JP 2005508590A JP 2006511974 A JP2006511974 A JP 2006511974A
Authority
JP
Japan
Prior art keywords
trench
epitaxial layer
layer
dopant
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005508590A
Other languages
English (en)
Other versions
JP4388017B2 (ja
Inventor
ダーウィッシュ，モハメド・エヌ
テリル，カイル・ダブリュ
チ，ジャインハイ
Original Assignee
シリコニックス インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/326,311 external-priority patent/US7033876B2/en
Application filed by シリコニックス インコーポレーテッド filed Critical シリコニックス インコーポレーテッド
Publication of JP2006511974A publication Critical patent/JP2006511974A/ja
Application granted granted Critical
Publication of JP4388017B2 publication Critical patent/JP4388017B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

トレンチＭＩＳ装置はＮ−エピタキシャル層およびＮ＋基板の上にあるＰ−エピタキシャル層に形成される。一実施例では、装置はトレンチの底部にある厚い酸化物層およびトレンチの底部からＮ−エピタキシャル層に延在するＮ型ドレインドリフト領域を含む。厚い絶縁層はゲートとドレインとの間の静電容量を低減し、したがって、高周波数で動作するための装置の能力を向上する。好ましくは、ドレインドリフト領域はトレンチの側壁上にスペーサを製造し、側壁スペーサ間および前記トレンチの底部を通じてＮ型ドーパントを注入することによって形成される。厚い酸化物層はトレンチの底部に形成され、側壁スペーサは定位置にある。ドレインドリフト領域は、Ｎ−エピタキシャル層に形成される従来の「ドリフト領域」より強くドープされ得る。したがって、装置は低いオン抵抗を有する。Ｎ−エピタキシャル層はＭＩＳ装置の降伏電圧を増加させる。

Description

この出願は出願番号第１０／３２６，３１１号の部分継続出願であり、これは２００１年７月３日に出願された出願番号第０９／８９８，６５２号の部分継続出願である２００２年１２月１２日に出願された出願番号１０／３１７，５６８号、２００２年６月２１日に出願された出願番号第１０／１７６，５７０号、および２００１年８月１０日に出願された出願番号第０９／９２７，１４３号の部分継続出願である２００２年３月２６日に出願された出願番号第１０／１０６，８２２号の部分継続出願である。上述の出願の各々はその全体においてここに引用により援用される。
発明の分野
この発明は、優れたオン抵抗および絶縁破壊特性を備えたトレンチゲートパワーＭＯＳＦＥＴに関し、特に、高周波数動作に好適なトレンチＭＯＳＦＥＴに関する。この発明は、そのようなＭＯＳＦＥＴを製造するためのプロセスにも関する。
発明の背景
金属絶縁体半導体（ＭＩＳ）装置には、半導体基板（たとえば、シリコン）から下方に延在するトレンチ内にあるゲートを含むものがある。そのような装置内の電流の流れは主に垂直であり、結果としてセルはより密に充填することができる。他のすべてが等しい場合、このことは装置の通電能力を増加し、オン抵抗を低減する。ＭＩＳ装置の一般的な分類に含まれる装置は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、およびＭＯＳ−ゲートサイリスタを含む。
トレンチＭＯＳＦＥＴは、たとえば、高い相互コンダクタンス（ｇm,max）および低い特定のオン抵抗（Ｒon）で製造することができ、これらは最適な線形の信号の増幅およびスイッチングに重要である。しかしながら、高周波数動作に最も重要な問題の１つは、ＭＯＳＦＥＴの内部静電容量の低減である。内部静電容量は、フィードバック静電容量（Ｃfss）とも呼ばれるゲート−ドレイン静電容量（Ｃgd）、入力静電容量（Ｃiss）、および出力静電容量（Ｃoss）を含む。
図１は、従来のｎ型トレンチＭＯＳＦＥＴ１０の断面図である。ＭＯＳＦＥＴ１０では、ｎ型エピタキシャル（「Ｎ−エピ」）層１４がＮ+基板１２上に成長される。Ｎ−エピ層１４は軽くドープされた層、つまりＮ-層であり得る。ｐ型ボディ領域１６はＮ−エピ層１４をＮ+ソース領域１８から分離する。電流はチャネル（破線で示される）を通ってトレンチ２０の側壁に沿って垂直に流れる。トレンチ２０の側壁および底部は薄いゲート絶縁体２２（たとえば、二酸化シリコン）と整列される。トレンチ２０は、ドープされたポリシリコンなどの導電性材料で満たされ、これはゲート２４を形成する。ゲート２４をそこに含むトレンチ２０は、絶縁層２６で覆われ、これはＢＰＳＧ（ホウ素リンケイ酸ガラス）であり得る。ソース領域１８およびボディ領域１６への電気的な接触は、導体２８で行なわれ、これは典型的には金属または金属合金である。ボディ接触領域３０は金属２８とＰボディ１６との間のオーム接触を容易にする。ゲート２４は、図１の平面の外部で三次元で接触される。
ＭＯＳＦＥＴ１０の重大な欠点は、ゲート２４とＮ−エピ層１４との間に形成される大きな重なり領域であり、これは薄いゲート絶縁体２２の一部分をドレイン動作電圧にさらす。大きな重なりは、ＭＯＳＦＥＴ１０のドレイン電圧定格を制限し、薄いゲート絶縁体
２２に対して長期的な信頼性の問題を提示し、ＭＯＳＦＥＴ１０のゲート−ドレイン静電容量、Ｃgdを大きく増加させる。トレンチ構造では、Ｃgdは従来の横方向の装置よりも大きく、ＭＯＳＦＥＴ１０のスイッチングスピードを制限し、高周波数の用途でのその使用を制限する。
この欠点に対処するための１つの可能な方法が出願番号第０９／５９１，１７９号に説明され、図２に示される。図２は、トレンチ２０の底部の近くにドープされないポリシリコンプラグ４２を備えたトレンチＭＯＳＦＥＴ４０の断面図である。ＭＯＳＦＥＴ４０は図１のＭＯＳＦＥＴ１０と類似であるが、ポリシリコンプラグ４２が異なり、これは酸化物層２２によってトレンチ２０の底部から分離され、酸化物層４４によってゲート２４から分離される。酸化物層２２、ポリシリコンプラグ４２、および酸化物層４４のサンドイッチは、ゲート２４とＮ−エピ層１４との間の距離を増加させる働きをし、それによってＣgdを減少させる。
しかしながら、状況によっては、高周波数の用途でのＣgdを最小限にするためにトレンチ１９の底部のドープされないポリシリコンよりも良好な絶縁体である材料を有することが好ましい場合がある。
この問題に対処するための１つの可能な方法が出願番号第０９／９２７，３２０号に説明され、図３に示される。図３は、トレンチ２０の底部の近くに厚い酸化物層５２を備えたトレンチＭＯＳＦＥＴ５０の断面図である。厚い酸化物層５２はゲート２４をＮ−エピ層１４から分離する。これは、図１のように薄いゲート絶縁体１５のみがゲート２４をＮ−エピ層１４（ドレイン）から分離する場合に起こる問題を回避する。厚い酸化物層５２は図２に示されるようなポリシリコンプラグ４２よりも有効な絶縁体であり、これは図２のＭＯＳＦＥＴ４０と比較して、ＭＯＳＦＥＴ５０のゲート−ドレイン静電容量、Ｃgdを減少させる。
しかしながら、図３の解決策は、ボディ領域１６と厚い酸化物層５２との間に依然として薄いゲート酸化物領域５４を有する。これはボディ領域１６の下方の接合および厚い酸化物層５２の上縁が自己整列しないからである。ボディ領域１６が厚い酸化物層５２の上縁を通って下方に延在する場合、ＭＯＳＦＥＴ５０は、高いオン抵抗、Ｒon、および高いしきい値電圧を有し得る。この整列は製造で制御することが難しいため、ボディ領域１６と厚い酸化物層５２との間の重なりを防止するために大きなエラーのマージンが可能でなくてはならず、このことは薄いゲート酸化物領域５４の大きなゲート−ドレインの重なりに繋がり得る。薄いゲート領域５４は、ボディ領域１６とポリシリコンプラグ４２との間で図２のＭＯＳＦＥＴ４０にも存在する。Ｃgdは依然として高周波数の用途にとって問題となり得る。したがって、ゲート−ドレイン静電容量Ｃgdが低減され、かつ良好な高周波数性能を備えたトレンチＭＯＳＦＥＴが必要とされている。
トレンチＭＩＳ装置のもう１つの問題は、たとえば、図１に示される角５６によって表わされるトレンチの角の電界の強度に関する。この電界の強度はトレンチの角で最大であり、したがって、これは通常、アバランシェ降伏が起こる場所である。アバランシェ降伏は一般にホットキャリアの生成に繋がり、降伏がゲート酸化物層の近くで起こると、ホットキャリアがゲート酸化物層に注入され得る。これはゲート酸化物層を損傷または破裂させることがあり、装置に対して長期的な信頼性の問題を提示する。降伏は、ゲート酸化物層から離れたバルクシリコンで起こることが好ましい。
トレンチの角の電界の強度を低減し、かつトレンチから離れてバルクシリコンで降伏を
促進するための１つの方法が米国特許第５，０７２，２６６号に教示されている。この方法は図４に示され、これはＭＯＳＦＥＴ６０を示す。ＭＯＳＦＥＴ６０は図１のＭＯＳＦＥＴ１０に類似であるが、深いＰ＋拡散６２がＰボディ１６からトレンチ２０の底部の下方のレベルまで下方に延在するところが異なる。深いＰ＋拡散６２は、トレンチの角５６の電界の強度を低減するように電界を形作る効果を有する。
米国特許第５，０７２，２６６号の技術はＭＯＳＦＥＴの絶縁破壊性能を向上するが、図４に「ｄ」として示されるセルのピッチにより低い制限を設定する。なぜなら、セルのピッチがあまりにも低減されると、深いＰ＋拡散からのドーパントがＭＯＳＦＥＴのチャネル領域に入り、そのしきい値電圧を増加させるからである。セルのピッチを低減することは、ＭＯＳＦＥＴのセルの合計の外周を増加させ、電流に対して大きなゲート幅を提供し、それによってＭＯＳＦＥＴのオン抵抗を低減する。ＭＯＳＦＥＴの絶縁破壊特性を向上するためのBulucea特許の技術を使用する正味の効果は、ＭＯＳＦＥＴのオン抵抗を低減することがより難しくなるということである。
つまり、低いオン抵抗およびしきい値電圧を提供し、かつ高周波数動作が可能なＭＩＳ構造が明らかに必要とされている。
発明の概要
この発明によるＭＩＳ装置では、第１導電型の基板に第２導電型のエピタキシャル（「エピ」）層が上に重なる。トレンチはエピ層に形成され、ゲートはトレンチ内にあり、酸化物または他の絶縁層によってエピ層から分離される。
ゲート−ドレイン静電容量Ｃgdを最小限にするため、厚い絶縁層、好ましくは酸化物がトレンチの底部に形成される。トレンチは、たとえば、窒化物の比較的厚い層と整列され、窒化物層は方向性エッチングされてトレンチの底部から窒化物層を取除く。この点で、第１導電型のドーパントがトレンチの底部を通じて注入され、トレンチの底部から基板に延在するドレインドリフト領域が形成される。
厚い絶縁層はいくつかの態様で形成することができる。酸化物または他の絶縁層は、たとえば、化学気相成長法によって堆積することができ、厚い絶縁層は「プラグ」のみがトレンチの底部に残るまでエッチバックされ得る。酸化物層はトレンチの底部で熱成長されてもよい。堆積のプロセスは、堆積される材料（たとえば、酸化物）が、トレンチの側壁を覆う材料（たとえば、窒化物）に対してトレンチの底部のシリコン上に優先的に堆積するように行なわれ得る。
トレンチの底部に厚い絶縁層が形成された後、トレンチの側壁を整列させる材料が取除かれる。比較的薄いゲート酸化物層がトレンチの側壁に形成され、トレンチはドープされたポリシリコンなどの導電性のゲート材料で満たされる。しきい値調節またはボディ注入が行なわれてもよく、第１導電型のソース領域がエピ層の表面に形成される。
ドレインドリフト領域はいくつかの態様で形成することができる。第２導電型のドーパントを、それが拡散なしにトレンチの底部から基板に延在するように或るドーズおよびエネルギでトレンチの底部を通じて注入してもよい。またはこれに代えて、第２導電型のドーパントを、それが当初トレンチの底部のすぐ下方に第２導電型の領域を形成し、その構造を所定の時間だけ高温にさらすことによってドーパントが基板へと下方に拡散するように低いエネルギでトレンチの底部を通じて注入してもよい。またはこれに代えて、第２導電型の層を、エピ層と基板との間の界面にある場所かまたはその近くの場所に注入してもよく、ドーパントはトレンチの底部へと上方に拡散し得る。上述のプロセスは組合せても
よく、第２導電型の領域はトレンチの底部のすぐ下方に形成されてもよく、第２導電型の層をエピ層と基板との間の界面にある場所かまたはその近くの場所に注入してもよく、領域および層を合流させるために構造を加熱してもよい。一連の注入は、トレンチの底部と基板との間に第２導電型の領域の「スタック」を含むドレインドリフト領域を作るために行なわれ得る。
このプロセスから得られるＭＩＳ装置は、トレンチの底部の厚い酸化物または他の絶縁層、およびトレンチの底部から基板に延在するドレインドリフト領域を有する。ドレインドリフト領域の接合は、厚い絶縁層の縁と自己整列することが好ましい。このことは、装置のしきい値電圧またはオン抵抗を損ねる危険なしに、ゲート−ドレイン静電容量を最小限にする。ＭＯＳＦＥＴセルの中心では、Ｐ−エピ層がトレンチの底部のレベルの下方に延在し、降伏がゲート酸化物層から離れたところで起こるようにする。米国特許第５，０７２，２６６号に教示される種類の深い注入はないが、第２導電型のドーパントがチャネル領域に入って装置のしきい値電圧に悪影響を及ぼすという心配なしに、セルのピッチを設定することができる。
装置の降伏電圧を増加するため、第１導電型の軽くドープされたエピ層を基板の上部に形成してもよい。
発明の説明
図５Ａは、この発明による典型的なＭＩＳ装置７０を示す。ＭＩＳ装置７０はＭＯＳＦＥＴであるが、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、またはＭＯＳゲートサイリスタなどの別の種類のＭＩＳ装置であってもよい。
ＭＩＳ装置７０はエピタキシャル（「エピ」）層１０２内に形成され、これは一般にＰ型の不純物でドープされ、Ｎ＋基板１００の上部にある。装置のドレインを形成するＮ＋基板１００は、たとえば、５ｘ１０-4Ω−ｃｍから５ｘ１０-3Ω−ｃｍの抵抗を有してもよく、Ｐ−エピ層１０２は１ｘ１０15ｃｍ-3から５ｘ１０17ｃｍ-3の濃度にホウ素でドープされてもよい。Ｎ＋基板１００は典型的には２００ミクロンの厚みであり、エピ層１０２は２ミクロンから５ミクロン厚みであり得る。
トレンチ１１０はＰ−エピ層１０２内に形成され、トレンチ１１０はゲート酸化物層１７０と整列され、ゲート１７４の役割をするポリシリコンで満たされる。Ｎ＋ソース領域１７８およびＰ＋ボディ接触領域１８０はＰ−エピ層１０２の表面に形成される。Ｐ−エピ層１０２の残りの部分は、Ｐ型ベースまたはボディ１０３を形成する。ボディ１０３は、Ｐ−エピ層１０２とＮ＋基板１１０との間の界面と実質的に一致するＮ＋基板１００との接合を形成する。
金属層１８４によって、Ｎ＋ソース領域１７８およびＰ＋ボディ接触領域８０への電気的な接触が行なわれる。ＢＰＳＧ（ホウ素リンケイ酸ガラス）層１８２はゲート１７４を金属層１８４から絶縁する。ゲート１７４は、図面の平面の外部で三次元で電気的に接触される。
この発明によると、装置７０のドレインは、（ａ）トレンチ１１０の底部とＮ＋基板１００との間に延在するＮ型ドレインドリフト領域１１６、および（ｂ）ドレインドリフト領域１１６に隣接してトレンチ１１０内に形成される厚い底部酸化物領域１５０を含む。Ｎドレインドリフト領域１１６とＰボディ１０３との間の接合１０５は、Ｎ＋基板１００とトレンチ１１０との間に延在する。Ｎドレインドリフト領域１１６は、たとえば、５ｘ１０15ｃｍ-3から５ｘ１０17ｃｍ-3の濃度にリンでドープされ得る。
図７Ａは、ＭＯＳＦＥＴ７０内のドーピング濃度のグラフである。このグラフは、コンピュータシミュレーションプログラムＳＵＰＲＥＭＥによって準備され、図５ＡにＩ−Ｉで示されるチャネル領域を通る垂直の断面のものである。示される曲線は、ヒ素およびホウ素のドーピング濃度を示し、第３の曲線は正味のドーピング濃度を示す。図７Ｂは、図５ＡにＩＩ−ＩＩで示されるドレインの底部を横断する垂直断面の類似のグラフである。図７Ａの水平の軸はＰ−エピ層の表面の下方のミクロンでの距離であり、図７Ｂの水平の軸はトレンチの底部の下方のミクロンでの距離である。図７Ａおよび図７Ｂの垂直の軸は、原子／ｃｍ3でのドーピング濃度の対数10である。図７Ａでは、Ｐ−エピ層１０２のバックグラウンドドーパントであるホウ素の濃度は比較的平坦であり、チャネル領域で支配的であることに注意されたい。ヒ素のドーピング濃度はチャネル領域からソースまたはドレインに動くにつれ増加する。
図８Ａおよび図８Ｂは、それぞれ図７Ａおよび図７Ｂと同じ断面のドーピング濃度のグラフである。しかしながら、図８Ａおよび図８Ｂは、コンピュータシミュレーションプログラムＭＥＤＩＣＩを使用して準備され、Ｎ型であれＰ型であれ、正味のドーピング濃度のみを示す。
ＳＵＰＲＥＭＥおよびＭＥＤＩＣＩのシミュレーションは、ＳＵＰＲＥＭＥが単一の垂直の断面でのドーピング濃度のみを考慮し、他の横方向に移動した位置でのドーパントの効果を考慮しないのに対し、ＭＥＤＩＣＩは図面の二次元の平面のすべてのドーパントを考慮する点が異なる。
以下はＭＯＳＦＥＴ７０の利点である。
１．アバランシェ降伏は、一般的にトレンチから離れてＮ＋基板１００とＰ−エピ層１０２との間の界面で起こる（たとえば、図５Ａで７２と示される場所）。このことは、降伏の区域で生成されるホットキャリアからのゲート酸化物層１７０への損傷を回避する。
２．電界が最大に達するトレンチの角のゲート酸化物１７０は破裂から保護される。
３．所与のしきい値電圧に対してより高いパンチスルー降伏が実現され得る。Ｎドレインドリフト領域１１６とＰボディ１０３との間の接合１０５は、Ｎ＋基板１００へと下方に延在する。図５Ｂに示されるように、ＭＯＳＦＥＴ７０がオフ状態であり遮断電流であるときのように、ＰＮ接合１０５が逆バイアスされると、破線１０５Ａ、１０５Ｂによって示される空乏領域が接合１０５の全長に沿って延在し、結果として、チャネルの区域の空乏領域はソース領域に向かって素早く拡大しない。空乏領域のソース領域に向かう拡大は、パンチスルー降伏を起こす条件である。
４．さらに、より高いパンチスルー降伏電圧が所与のしきい値電圧に対して実現され得る。図９Ａに示されるように、拡散されたボディを有する従来のＭＯＳＦＥＴでは、ボディのドーパント濃度は、Ｎ−エピ（ドリフト領域）に近づくにつれ急速に低下する。しきい値電圧は、ピークドーピング濃度ＮA peakによって決定される。パンチスルー降伏電圧は、チャネル領域（図９ＡのＰボディ曲線の下の区域によって示される）内の電荷Ｑchannelの合計量によって決定される。この発明のＭＯＳＦＥＴでは、Ｐボディ領域のドーピングのプロファイルは、図９Ｂに示されるように比較的平坦である。したがって、ＮA peakは、チャネル内の合計の電荷がより大きいときに同じであってもよく、より高いパンチスルー降伏電圧を提供する。
５．各セル内には（米国特許第５，０７２，２６６号に教示される種類の）深いボディ
拡散はないため、セルのピッチは、付加的なＰ型ドーパントがチャネル領域に入り、ＭＯＳＦＥＴのしきい値電圧を増加させるという心配なく低減することができる。したがって、セルのパッキング密度は増加させることができる。このことは装置のオン抵抗を低減する。
６．従来のトレンチＭＯＳＦＥＴでは、軽くドープされた「ドリフト領域」がチャネルと強くドープされた基板との間にしばしば形成される。ドリフト領域のドーピング濃度は、或るレベルより下に保たれなければならない。さもなければ、有効な空乏は実現されず、トレンチの角の電界の強度は大きくなり過ぎる。ドリフト領域のドーピング濃度を低く保つことは、しかしながら、装置のオン抵抗を増加させる。これに対して、この発明のＮドレインドリフト領域１１６はより強くドープされてもよい。なぜなら、Ｎドレインドリフト領域１１６の形状、およびＮドレインドリフト領域１１６とＰボディ領域１０３との間の接合１０５の長さがより有効な空乏を提供するからである。より強くドープされたＮドレインドリフト領域１１６は装置のオン抵抗を低減する。
７．図１９Ａに示されるように、ＭＯＳＦＥＴの終端領域には別のＰ型拡散は必要ない。なぜなら、Ｐ−エピ層１０２は、Ｎドレインドリフト領域１１６があるところを除いてＮ＋基板１００に延在するからである。図１９Ｂは、Ｐ型拡散７５を含む従来のＭＯＳＦＥＴの終端領域を示す。Ｐ型終端拡散またはフィールドリングの排除により、マスキングのステップの数が低減される。たとえば、ここに説明されるプロセスでは、５つのマスキングステップのみが必要である。
ドレインドリフト領域の形成
図１２Ａ〜図１２Ｎは、この発明による図５ＡのＭＯＳＦＥＴ７０などのトレンチＭＯＳＦＥＴを製造するためのプロセスの一実施例を示す断面図である。図１２Ａに示されるように、このプロセスは、軽くドープされたＰ−エピ層１０２（典型的には、６から８μｍの厚み）が強くドープされたＮ+基板１００上に成長されることで開始する。パット酸化物１０４（たとえば、１００〜２００Åの厚み）が９５０℃で１０分間のドライ酸化によってＰ−エピ層１０２上に熱成長される。図１２Ｂに示されるように、窒化物層１０６（たとえば、２００〜３００Åの厚み）がパッド酸化物１０４上に化学気相成長法によって堆積される。通常のフォトリソグラフィプロセスおよび第１の（トレンチ）マスクを使用して、窒化物層１０６およびパッド酸化物１０４はパターニングされ、そこにトレンチがあるべき開口部１０８を形成する。図１２Ｃに示されるように、トレンチ１１０は、典型的にはドライプラズマエッチング、たとえば、反応性イオンエッチング（ＲＩＥ）を使用して、開口部１０８を通じてエッチングされる。トレンチ１１０は、約０．５〜１．２μｍの幅および約１〜２μｍの深さであり得る。
図１２Ｄに示されるように、第２のパッド酸化物１１２（たとえば、１００〜２００Å）がトレンチ１１０の側壁および底部に熱成長される。図１２Ｅに示されるように、厚い窒化物層１１４（たとえば、１０００〜２０００Å）がトレンチ１１０の側壁および底部ならびに窒化物層１０６の上部にＣＶＤによってコンフォーマルに堆積される。窒化物層１１４は、ＲＩＥなどの方向性のドライプラズマエッチングを使用し、酸化物上で窒化物層１１４に対して高い選択性を有するエッチャントを使用してエッチングされる。窒化物のエッチングは、図１２Ｆに示されるように、トレンチ１１０の側壁に沿って窒化物層１１４のスペーサ１１５を残し、一方でトレンチ１１０の中央の底部部分でパッド酸化物１１２を露出する。窒化物層１０６がパッド酸化物１０４の上部から取除かれる程度まで窒化物層１１４はオーバーエッチングされ得る。
側壁スペーサ１１５を定位置に残して、Ｎ型のドーパントがトレンチ１１０の底部のパッド酸化物１１２を通じて注入されて、Ｎドレインドリフト領域１１６を生成する（図１
２Ｇ）。たとえば、１ｘ１０13ｃｍ-2から１ｘ１０14ｃｍ-2のドーズおよび３００ｋｅＶから３．０ＭｅＶのエネルギでリンを注入することができる。リンの大きな拡散および結果的なＮドレインドリフト領域１１６の拡大を避けるため、構造が後に露出される熱収支は約９５０℃で６０分間に相当するものに制限されるか、または構造は１０５０℃で９０秒間の急速な熱アニール（ＲＴＡ）にさらされ得る。どちらの場合も、Ｎドレインドリフト領域１１６は、図１２Ｇに示される本質的に小型の形状を保持する。有利には、図１２Ｇの断面図では、Ｎドレインドリフト領域１１６の少なくとも７５％、および好ましくは９０％がトレンチ１１０の直接下方にある。
またはこれに代えて、Ｎドレインドリフト領域１１６は、３０ｋｅＶから３００ｋｅＶ（典型的には１５０ｋｅＶ）のより低いエネルギでリンを注入してトレンチのすぐ下方にＮ型領域１１８を形成し（図１２Ｈ）、次に１０５０℃から１１５０℃で１０分から１２０分間（典型的には１１００℃で９０分）加熱することによりリンを拡散することによって形成することができ、Ｎ型領域１１８は下方および横方向に拡大して、図１２Ｉに示される種類の形状を有するドレインドリフト領域１２０を形成する。
このプロセスの別の変形例では、図１２Ｊに示されるように、深い層１２２（たとえば、リン）がトレンチの下方の場所に比較的高いエネルギで注入され、リンがトレンチの底部に達するまでリンを上に拡散するために熱プロセスが使用され、図１２Ｋに示されるようにドレインドリフト領域１２４が得られる。これは、注入後にＮ型ドーパントがトレンチ１１０の底部からＮ＋基板とＰ−エピ層との間の界面に延在する図１２Ｇに関して上述のプロセス、または注入後にドーパントがトレンチの底部のすぐ下方にある図１２Ｈに関して説明されたプロセスと異なる。Ｎ型ドーパントが比較的高いエネルギで注入されて深い層１２２を形成する場合、トレンチの深さ、Ｐ−エピ層１０２の厚み、および注入エネルギのばらつきによって、層１２２は、Ｎ＋基板１００とＰ−エピ層１０２との間の界面の上方（たとえば、Ｐ−エピ層１０２が厚いか、および／またはトレンチの深さが小さい場合）、またはＮ＋基板１００内にある（たとえば、Ｐ−エピ層１０２が薄いか、および／またはトレンチの深さが大きい場合）。
図１１は、ドレインドリフト領域が深く注入された層を上に拡散させることによって形成されるときにトレンチの底部で始まる垂直断面のドーピングのプロファイルの一般的な形状を示す。図示のように、ドレインドリフト領域のＮ型ドーパントの濃度は、トレンチの底部の下方の距離が増加するにつれ単調に増加する。これはドーピングの濃度が当初は減少し、次にＮ＋基板の近傍で増加する、図８Ｂに示されるような低エネルギのプロセスを使用して形成されたＭＯＳＦＥＴ内のトレンチの下方のドーピングのプロファイルとは異なる。
図１２Ｊおよび図１２Ｋに示されるプロセスの使用は、主にトレンチの直接下方の区域に限定されたＮドレインドリフト領域を提供し、より小さいセルのピッチを可能にする。さらに、このプロセスは制御が容易であり、より大きいスループットとを提供する。
またはこれに代えて、上への拡散、下への拡散の組合せのプロセスを使用してドレインドリフト領域を形成することができる。図１２Ｌに示されるように、深いＮ層１２２（たとえば、リン）は、高エネルギの注入プロセスによって、Ｎ＋基板１０２とＰエピ層１００との界面に形成される。図１２Ｈに関して説明したように、Ｎ型ドーパントはトレンチの底部を通じて注入されてトレンチの下方にＮ＋領域１１８を形成する。次に、この構造は、たとえば、９００℃から１０００℃に加熱される。併合するまで深いＮ層１２２は上方に拡散し、Ｎ領域１１８は下方に拡散して、図１２Ｍに示されるように、Ｎ型ドレインドリフト領域１２６を形成する。
さらに別の代替例は、一連の３つ以上のＮ注入を連続的に高いエネルギで用いてドレインドリフト領域を形成し、図１２Ｎに示されるような重なる注入された領域のスタック１２８を形成するものである。スタック１２８は４つの注入された領域１２８Ａ〜１２８Ｄを含むが、４つより多いまたは少ない注入を使用してスタックを形成してもよい。スタックは、実質的に拡散なしに（すなわち、加熱なしに）形成することもできるし、またはそれは、ドーパントを拡散しかつ領域１２８Ａ〜１２８Ｄ間の重なりの量を増加するために加熱されてもよい。
任意で、ドレインドリフト領域での電流の広がりを増加し、かつ装置のオン抵抗をさらに低減するために、図１２Ｏに示されるように、強くドープされたＮ＋領域１３０をドレインドリフト領域１１６に注入してもよい。
プロセスの終わりでは、高エネルギであれ低エネルギであれ、Ｎドレインドリフト領域はＮ＋基板からトレンチの底部に延在する。多くの場合、Ｎドレインドリフト領域とＰ−エピ層との間の接合は、基板からトレンチの側壁に延在する。低エネルギの注入プロセスが使用され、かつドーパントが後に熱拡散される場合、ドレインドリフト領域とＰ−エピ層との間の接合は、ドレインドリフト領域の内側に向かって凹形の弓形の形状を取る（図１２Ｉ）。
ドレインドリフト領域を形成するために上述の方法のどれを使用してもよい。どのように厚い底部絶縁層が形成されるかの以下の説明では、図１２Ｇによって表わされる注入プロセスが使用されると仮定する。しかしながら、代替の方法のどれを使用してもよいことを理解されたい。
厚い底部酸化物の形成
プロセスは、図１３Ａに示されるように、たとえば、２〜４μｍの厚みであり得る厚い絶縁層１５０の堆積で開始する。堆積プロセスはコンフォーマルでないように選ばれ、トレンチ１１０を満たし、Ｐ−エピ層１０２の上部の表面にオーバーフローするように選ばれる。厚い絶縁層１５０は、たとえば、低温酸化物（ＬＴＯ）、化学気相成長法（ＣＶＤ）酸化物、リンケイ酸ガラス（ＰＳＧ）、ホウ素リンケイ酸ガラス（ＢＰＳＧ）、または他の絶縁材料であり得る。以下の説明では、絶縁層１５０はＣＶＤ酸化物層であると仮定される。
酸化物層１５０は、典型的には窒化物上の酸化物に対して高い選択性を有するエッチャントを用いてウエットエッチングを行なうことによって、トレンチ１１０へとエッチバックされる。酸化物層１５０は、図１３Ｂに示されるように０．１〜０．２μｍのみがトレンチ１１０に残るまでエッチングされ、厚い底部酸化物層１５１を形成する。
窒化物層１０６およびスペーサ１１５は、典型的には酸化物上の窒化物に対して高い選択性を有するエッチャントを用いてウエットエッチングを行なうことによって取除かれる。パッド酸化物１０４、および露出されたパッド酸化物１１２の部分は典型的にはウエットエッチングによる。このウエットエッチングは、厚い酸化物層１５１の小さいが重要でない部分を取除く。結果的な構造は図１３Ｃに示され、厚い酸化物層１５１がトレンチ１１０の底部に残っている。
この発明による別の変形例では、ゲート酸化物層の厚いセクションおよび薄いセクションの間に段階的な移行が形成される。
このプロセスは、窒化物エッチングがトレンチ１１０の側壁に沿って側壁スペーサ１１５を残し、一方でトレンチ１１０の中央底部部分でパッド酸化物１１２を露出する、図１
２Ｆに示されるステップを通じて上述のものと同一であってもよい。次のステップでは、しかしながら、厚い絶縁層を堆積する代わりに、厚い酸化物層が熱プロセスによって成長される。これが行なわれるとき、熱酸化はシリコンの一部を消費し、それによって側壁スペーサ１１５の縁をアンダーカットし、窒化物はトレンチの表面から「持上げ」られる。これは、フィールド酸化物領域を半導体装置の上部表面に形成するためにしばしば使用されるＬＯＣＯＳ（LOCal Oxidation of Silicon：シリコンの局所的酸化）で「バーズビーク」に類似の構造を形成する。
図１４は、熱酸化物層１５８がトレンチ１１０の底部で成長された後の構造を示す。構造は図１５Ａに詳細に示される。熱酸化物層１５８の縁は側壁スペーサ１１５の下で押され、結果として傾斜またはテーパされる。
側壁スペーサの厚みを変えることによって、酸化物層の縁を異なる場所に位置付けることができる。図１５Ａは、比較的厚い側壁スペーサ１１５を示し、結果として、酸化物層１５８の縁はトレンチ１１０の底部にある。図１５Ｂは、より薄い側壁スペーサ１１５Ａを示し、酸化物層１５８Ａの縁は実質的にトレンチ１１０の角にある。図１５Ｃは、さらに薄い側壁スペーサ１１５Ｂを示し、酸化物層１５８Ｂの縁はトレンチ１１０の側壁上にある。
同様に、酸化物層の縁は、側壁スペーサの厚みを変えることによって、さまざまな中間点に位置付けることができる。側壁スペーサの厚みはトレンチの幅または深さに非依存である。たとえば、側壁スペーサが１５００から２０００Åの厚みの範囲である場合、酸化物層の縁はトレンチの底部にある可能性が最も高い（図１５Ａ）。側壁スペーサが５００Å以下の厚みの場合、酸化物層の縁は典型的にはトレンチの側壁上にある（図１５Ｃ）。
酸化物層は、たとえば、シリコン構造を１０００℃から１２００℃の温度で２０分から１時間加熱することによって成長され得る。
厚い底部酸化物を形成する別の態様が図１６Ａおよび図１６Ｂに示される。ドレインドリフト領域１１６および側壁スペーサ１１５が形成された後、既に説明しかつ図１２Ａ〜図１２Ｇに示されるように、酸化物層１６０は、側壁スペーサ１１５上ではなくトレンチ１１０の底部で露出されるシリコン上に選択的にそれを堆積させるプロセスによって堆積される。使用され得る１つのプロセスは、サブアトミックの化学気相成長法（ＳＡＣＶＤ）プロセスであり、オゾンを使用して化学反応を進める。反応中、オゾンは容易に解離して原子酸素を放出し、これはＴＥＯＳなどの前駆物質と組合さって二酸化シリコンを形成する。構造は次にアニールされ得る。
表１は、厚い絶縁層２１のオゾン活性化ＴＥＯＳ ＳＡＣＶＤ形成に対する例示的なプロセスのパラメータを示す。
Figure 2006511974
スペーサ１１５は窒化物以外の材料を含んでもよい。スペーサに使用される材料は、二酸化シリコンがスペーサ上のシリコン上に優先的に堆積するように選ばれる。スペーサのための材料の選択は、使用される酸化物堆積プロセスによって異なる。表２は、オゾン活性化ＴＥＯＳ ＳＡＣＶＤ中のいくつかの材料の堆積の選択性を示す。
Figure 2006511974
表２に示されるように、オゾン活性化ＴＥＯＳ ＳＡＣＶＤ中、二酸化シリコンは、窒化物上に堆積するよりも５倍速くシリコン上に堆積する。したがって、窒化物の側壁スペーサ１１５を使用する装置の製造中、トレンチ１１０の底部に堆積される二酸化シリコンは、窒化物の側壁スペーサ１１５上に堆積される二酸化シリコンよりも約５倍厚くなる。実際、シリコン表面上の３０００Åの酸化物フィルムの成長では、窒化物表面上では酸化物の成長は見られなかった。堆積の選択性は、おそらくシリコンと比較して窒化シリコンの低い表面エネルギによるものである。表２に示されるように、熱成長された二酸化シリコンまたはＴＥＯＳ ＰＥＣＶＤで堆積された二酸化シリコンは、層１６０の堆積がオゾン活性化ＴＥＯＳ ＳＡＣＶＤである場合にスペーサに好適な材料を作り得る。なぜなら、二酸化シリコンはこれら材料上のシリコン上に優先的に堆積するからである。ＳｉＨ4ＰＥＣＶＤで堆積された二酸化シリコンまたはＰＥＣＶＤで堆積されたＢＰＳＧは、オゾン活性化ＴＥＯＳ ＳＡＣＶＤに好適なスペーサの材料を作らない。なぜなら、二酸化シリコンはこれらの材料よりもシリコンを好まないためである。オゾン活性化ＴＥＯＳ ＳＡＣＶＤに加え堆積プロセスが使用される場合、表２に示される以外の材料を側壁スペーサに使用してもよい。
酸化物層１６０が堆積された後、窒化物の側壁スペーサ１１５の表面上に堆積された酸化物を取除くために緩衝酸化物エッチングが使用され、窒化物の側壁スペーサ１１５および窒化物層１０６を取除くために窒化物ウエットエッチングが使用される。窒化物のすべてが確実に取除かれるようにするため、たとえば、１０００℃で５〜１０分間の別のアニールを行なって、残っている窒化物を酸化してもよく、アニールに続いて酸化物エッチングを行なってもよい。酸化物エッチングは、酸化された窒化物を取除くが、酸化物層１６０の重要な部分は取除かない。
パッド酸化物１０４、１１２も典型的にウエットエッチングによって取除かれる。このウエットエッチングは、酸化物層１６０の小さいが重要でない部分を取除く。結果的な構造は図１６Ｂに示され、酸化物層１６０の一部分はトレンチ１１０の底部に残っている。
装置の完成
上述のプロセスの１つによって厚い底部酸化物が形成された後、犠牲酸化物層（図示せず）をトレンチの側壁に成長し、取除いてもよい。これは、トレンチのエッチング中に生じる結晶の損傷を取除くのを支援する。犠牲酸化物層は約５００Åの厚みであってもよく、たとえば、１０５０℃で２０分間のドライ酸化によって熱成長され、ウエットエッチン
グによって取除かれてもよい。犠牲ゲート酸化物のウエットエッチングは、トレンチの底部の酸化物層のエッチングを最低限にするために短く保たれなければならない。
次に、図１７Ａに示されるように、ゲート酸化物層１７０または他の絶縁層（たとえば、約３００〜１０００Åの厚み）がトレンチ１１０の側壁およびＰ−エピ層１０２の上部表面に形成される。たとえば、ゲート酸化物層１７０は、１０５０℃で２０分間のドライ酸化を使用して熱成長され得る。
図１７Ｂに示されるように、（たとえば、低圧ＣＶＤ（ＬＰＣＶＤ）プロセスによって）ポリシリコンまたは他の導電性材料の層１７２が堆積されてトレンチ１１０を満たし、酸化物層１７０の水平表面をオーバーフローする。ポリシリコン層１７２は、たとえば、その場で（in-situ）ドープされたポリシリコン、または後に注入およびアニールされるドープされないポリシリコン層、もしくは他の導電性材料であってもよい。ポリシリコン層１７２は、典型的には反応性イオンエッチングを使用して、ポリシリコン層１７２の上部表面がＰ−エピ層１０２とほぼ同じ高さになるまでエッチングされ、それによって図１７Ｃに示されるようにゲート１７４が形成される。Ｎ型ＭＯＳＦＥＴでは、ゲート１７４は、たとえば、１ｘ１０19ｃｍ-3の濃度にリンでドープされたポリシリコン層であり得る。実施例によっては、ポリシリコン層１７２はトレンチ１１０の上部を超えてエッチングされ、それによって、ゲート−ソースの重なりの静電容量を最低限にするためにゲート１７４に凹部を作り、酸化物または他の絶縁層がゲート１７４上に形成され得る。多くの場合、ポリシリコン層１７２は第２の（ゲートポリ）マスクの開口部を通じてエッチングされ、ポリシリコン層１７２の一部分は定位置に残り、ここでゲート１７４は金属層１８４のゲート金属部分によって接触される（図１７Ｉを参照）。
任意で、しきい値電圧が調節される場合、たとえば、Ｐ−エピ層１０２の表面を通じてホウ素を注入することによって、しきい値調節注入を行なってもよい。ホウ素は５ｘ１０12ｃｍ-2のドーズおよび１５０ｋｅＶのエネルギで注入してもよく、ＭＯＳＦＥＴのチャネルを形成するＰ−エピ層１０２の部分で１ｘ１０17ｃｍ-3のＰ型原子濃度が得られる。上述のように、図１０Ａは、チャネルを通る垂直断面でのドーパントのプロファイルを示し、しきい値調節注入を示す。図示のように、しきい値調節注入は、典型的にはソース領域のすぐ下方のチャネルの区域にある。ＭＯＳＦＥＴのしきい値電圧は、しきい値調節注入のピークドーピング濃度ＮA peakによって決定される。装置のしきい値電圧を調節する必要がない場合、このステップは省略してもよい。
所望であれば、ホウ素などのＰ型ドーパントを注入して、図１７Ｄに示されるようにボディ領域１７６を形成してもよい。典型的なボディ注入のドーピングのプロファイルは図１０Ｂのグラフに示される。ボディ注入はしきい値調節注入といくらか類似であるが、使用されるエネルギはより高く、結果としてボディ注入は、Ｐ−エピ層とＮドレインドリフト領域との間の接合により近いレベルに延在する。ＭＯＳＦＥＴのしきい値電圧は、ボディ注入のピークドーピング濃度ＮA peakによって決定される。またはこれに代えて、Ｐボディ注入は、図１７Ｅのボディ領域１８６によって示されるように、トレンチ１１０の底部の下方であるが、Ｐ−エピ層１０２とＮ＋基板１００との間の界面より上方のレベルにドライブされてもよい。
次に、Ｐ−エピ層１０２の上部表面を第３の（ソース）マスク１９０でマスクし、リンなどのＮ型ドーパントを注入して、図１７Ｆに示されるＮ＋ソース領域１７８を形成してもよい。ソースマスク１９０は取除かれる。ＢＰＳＧ層１８２は装置の上部表面に堆積され、図１７Ｇに示されるように、ＢＰＳＧ層１８２の表面上で第４の（接触）マスク１８３が堆積され、エッチングされる。ＢＰＳＧ層１８２はコンタクトマスク１８３の開口部を通じてエッチングされ、Ｐ型ドーパントがＢＰＳＧ層１８２の結果的な開口部を通じて
注入されて、図１７Ｈに示されるようにＰ＋ボディ接触領域１８０が形成される。たとえば、Ｎ＋ソース領域１７８は、５ｘ１０15ｃｍ-2のドーズおよび８０ｋｅＶのエネルギでヒ素を注入されてもよく、１ｘ１０20ｃｍ-3の濃度が得られ、Ｐ＋ボディ接触領域１８２は、１ｘ１０15ｃｍ-2のドーズおよび６０ｋｅＶのエネルギでホウ素を注入されてもよく、５ｘ１０19ｃｍ-3の濃度が得られる。
図１７Ｉに示されるように、金属層１８４、好ましくはアルミニウムが堆積され、ソース領域１７８とボディ接触領域１８０との間に短絡が確立される。第５の（金属）マスク（図示せず）を使用して、金属層１８４を図１７Ｉに示されるソース金属部分、およびゲートへの電気的な接触を確立するために使用されるゲート金属部分へとパターニングおよびエッチングする。これでＭＯＳＦＥＴ７０の製造が完了する。
別の実施例では、エピ層は、まずＮ型またはＰ型の不純物で軽くドープされ、ホウ素などのＰ型不純物がボディドーパントとして注入され、ドーパントがエピ層と基板との間の界面に達するまでドライブされる。そのような実施例は図１８Ａおよび図１８Ｂに示される。図１８Ｂに示されるように、ホウ素が注入され拡散される場合、Ｐボディ領域がＮ＋基板１０２上に形成される。
図１７Ｄに示されるようなＰボディ１７６、図１７Ｅに示されるＰボディ１８６、および図１８Ｂに示されるようなＰボディ１０４を含む構造は、ここに説明されるドレインドリフト領域を形成するためのプロセスのどれとでも使用可能である。それは、深く注入された層の上への拡散を伴う図１２Ｊおよび図１２Ｋに示されるプロセス、深く注入された層の上への拡散およびトレンチの底部の下方の注入された領域の下方への拡散を伴う図１２Ｌおよび図１２Ｍに示されるプロセス、および複数のＮ型領域を異なるエネルギで注入して重なる領域のスタックを形成するステップを伴う図１２Ｎに示されるプロセスを含む。
図６は代替の実施例を示す。ＭＯＳＦＥＴ９５では、Ｐ−エピ層は層（sublayers）Ｐエピ１およびＰエピ２に分割される。周知のプロセスを使用して、ドーパントガスの流量を変えつつエピ層を成長させることによって、層を有するエピ層を形成することができる。またはこれに代えて、層Ｐエピ１は、ドーパントをエピ層の上方部分に注入することによって形成することができる。
層Ｐエピ１のドーパント濃度は層Ｐエピ２のドーパント濃度より大きくても小さくてもよい。ＭＯＳＦＥＴのしきい値電圧およびパンチスルー降伏は層Ｐエピ１のドーピング濃度の関数であり、ＭＯＳＦＥＴの降伏電圧およびオン抵抗は層Ｐエピ２のドーピング濃度の関数である。この実施例のＭＯＳＦＥＴでは、しきい値電圧およびパンチスルー降伏電圧は、アバランシェ降伏電圧およびオン抵抗から独立して設計することができる。Ｐ−エピ層は異なるドーピング濃度を有する３つ以上の層を含んでもよい。
ＭＯＳＦＥＴ９５は、トレンチ２０４内に位置付けられるゲート電極２０２を含み、これは酸化物層を覆う。ゲート２０２の上方表面はトレンチ２０４へと凹んでいる。酸化物層は、この発明によって形成された、一般的にトレンチ２０４の底部にある厚いセクション２０６、およびトレンチ２０４の側壁に隣接する比較的薄いセクション２１０を含む。厚いセクション２０６と薄いセクション２１０との間には過渡領域２０８があり、ここで酸化物層の厚みは厚いセクション２０６から薄いセクション２１０へと徐々に減少する。ＭＯＳＦＥＴ１００はＰＮ接合も含み、これは過渡領域２０８でトレンチ２０４に交差する。上述のように、過渡領域２０８の場所は、ＭＯＳＦＥＴ９５の製造中に窒化物層の厚みを変えることによって変化させることができる。
ＭＯＳＦＥＴ９５は、Ｎ＋ソース領域２１４、Ｐ＋ボディ接触領域２１６、ゲート電極２０２の上にある厚い酸化物層２１８、およびＮ＋ソース領域２１４およびＰ＋ボディ接触領域２１６との電気的な接触を行なう金属層２２０も含む。破線によって示されるように、ＭＯＳＦＥＴ９５はトレンチ２０４の底部に強くドープされた領域２２２を含む。強くドープされた領域２２２は、図１２Ｏに示されるように窒化物層がエッチングされた後に、ヒ素またはリンなどのＮ型ドーパントを注入することにより作ることができる。
図２０は別の代替の実施例を示す。ＭＯＳＦＥＴ９８では、ドレインドリフト領域は省略され、トレンチ２３０はＰ−エピ層１０２にわたってＮ＋基板１００へと全体に延在する。この実施例は低電圧（たとえば、５Ｖ以下）のＭＯＳＦＥＴに特に好適である。
装置の降伏電圧を増加させるために、軽くドープされたＮ型エピ層を、Ｐ−エピ層１０２の下方のＮ＋基板１００の上部に成長してもよい。この構造のいくつかの実施例が図２１〜図２５に示される。
図２１は、図５Ａに示されるＭＯＳＦＥＴ７０と類似のＭＯＳＦＥＴ２５０を示すが、Ｎ−エピ層２５２がＮ＋基板１００の上部に成長されているところが異なる。Ｎ−エピ層２５２は１μｍから５０μｍの厚みであり、１ｘ１０15／ｃｍ-3から１ｘ１０17／ｃｍ-3の濃度にリンでドープされてもよい。Ｎ−エピ層２５２のドーピング濃度は、Ｐ−エピ層１０２のドーピング濃度よりも高くても低くてもよい。
Ｎ−エピ層２５２の成長を除いて、ＭＯＳＦＥＴ２５０の製造のプロセスは、図１２Ａ〜図１２Ｇに関して説明したＭＯＳＦＥＴ７０の製造のプロセスと類似である。特に、図１２Ｇに示されるように、リンをトレンチの底部を通じて注入してドレインドリフト領域１１６を形成してもよい。リンの注入のエネルギおよびドーズは、しかしながら、ドレインドリフト領域１１６がＮ＋基板１００の上方境界へではなく、Ｎ−エピ層２５０の上方境界へと下方に延在するように設定される。
図２２は、図１２Ｉに示されるドレインドリフト領域１２０と類似のドレインドリフト領域１２０を有するＭＯＳＦＥＴ２６０を示す。ＭＯＳＦＥＴ２６０は、リンを注入してトレンチのすぐ下方にＮ型領域を形成し（図１２Ｈを参照）、次に加熱によってリンを拡散して、Ｎ型領域が下方および横方向に拡大して図２２に示されるドレインドリフト領域１２０を形成するようにすることによって形成される。
図２３は、図１２Ｋに示されるドレインドリフト領域１２４と類似のドレインドリフト領域１２４を有するＭＯＳＦＥＴ２７０を示す。ＭＯＳＦＥＴ２７０は、リンを注入してＮ−エピ層２５２とＰ−エピ層１０２との間の界面の近くにＮ型領域を形成し（図１２Ｊを参照）、次に加熱によってリンを拡散して、Ｎ型領域が上方および横方向に拡大して図２３に示されるドレインドリフト領域１２４を形成するようにすることによって形成される。
図２４は、図１２Ｍに示されるドレインドリフト領域１２６と類似のドレインドリフト領域１２６を有するＭＯＳＦＥＴ２８０を示す。ＭＯＳＦＥＴ２８０を製造するため、高エネルギの注入プロセスによってＮ−エピ層２５２とＰエピ層１００との界面に深いＮ層（たとえば、リン）が形成される。Ｎ型ドーパントはトレンチの底部を通じて注入されて、トレンチのすぐ下方に第２のＮ領域を形成する。次に構造は、たとえば、９００℃から１１００℃に加熱される。併合するまで深いＮ層は上方に拡散し、第２のＮ領域は下方に拡散して、図２４に示されるようにＮ型ドレインドリフト領域１２６が形成される。
図２５は、図１２に示される構造に類似の重なる注入された領域のスタック１２８を作
るために連続して高いエネルギで行なわれる一連のＮ注入で形成されたドレインドリフト領域を含むＭＯＳＦＥＴ２９０を示す。スタック１２８は４つの注入された領域を含むが、４つよりも多いかまたは少ない注入を使用してスタックを形成してもよい。スタックは大きな拡散なしに（すなわち加熱なしに）形成してもよく、またはそれは、ドーパントを拡散しかつ注入された領域間の重なりの量を増加するために加熱してもよい。
実施例の別のグループは、図２１〜図２５に示されるものと類似であるが、厚い底部の酸化物領域１５０が省略され、トレンチの底部が、トレンチ１１０の壁を整列させる酸化物層１７０と実質的に同じ厚みを有する酸化物層と整列する点が異なる。この種の装置を製造するため、リンなどのＮ型のドーパントが図１２Ｃに示されるプロセスの段階でトレンチ１１０の底部を通じて注入され、図１２Ｅおよび図１２Ｆに示される窒化物層１１４の堆積および側壁スペーサ１１５の形成は省略される。図１２Ｇに示されるように、トレンチの底部から下方に延在するようにＮ型ドーパントが注入される場合、図２６に示されるＭＯＳＦＥＴ３０が得られる。またはこれに代えて、図１２Ｈ〜図１２Ｉ、図１２Ｊ〜図１２Ｋ、図１２Ｌ〜図１２Ｍおよび図１２Ｎに示される種類のドレインドリフト領域は、それらの図面に関して説明されたプロセスに従うことによって製造することができる。すべての場合、ドレインドリフト領域はトレンチ１１０の底部からＮ−エピ層２５２の接合に延在する。
この発明のいくつかの具体的な実施例を説明してきたが、これら実施例は例示的なものにすぎない。この発明の広範な原則に従って多くの付加的な実施例を作り得ることが当業者には理解されるであろう。たとえば、上述の実施例はＮ−チャネルＭＯＳＦＥＴであるが、ＭＯＳＦＥＴのさまざまな領域の導電型を反転させることによって、この発明によってＰ−チャネルＭＯＳＦＥＴを製造可能である。
Ｎ＋基板の上にあるＮエピ層に形成された従来のトレンチＭＯＳＦＥＴの図である。 トレンチの底部の近くにドープされないポリシリコンプラグを備えたトレンチＭＯＳＦＥＴの図である。 トレンチの底部の近くに厚い酸化物層を備えたトレンチＭＯＳＦＥＴの図である。 深いＰ＋拡散がセルの中心の近くのトレンチの底部の下方のレベルに延在しているＭＯＳＦＥＴの図である。 この発明によるＭＩＳ装置の図である。 装置が逆バイアスされたときの図５ＡのＭＩＳ装置に形成される空乏領域の図である。 エピ層が異なるドーピング濃度を有する２つの層に分割されるこの発明によるＭＩＳ装置の図である。 それぞれチャネル領域およびトレンチの底部を通る垂直断面図での図５ＡのＭＯＳＦＥＴのドーパント濃度を示す、コンピュータシミュレーションプログラムＳＵＰＲＥＭＥを使用して準備されたグラフである。 それぞれチャネル領域およびトレンチの底部を通る垂直断面図での図５ＡのＭＯＳＦＥＴのドーパント濃度を示す、コンピュータシミュレーションプログラムＳＵＰＲＥＭＥを使用して準備されたグラフである。 それぞれチャネル領域およびトレンチの底部を通る垂直断面図での図５ＡのＭＯＳＦＥＴのドーパント濃度を示す、コンピュータシミュレーションプログラムＭＥＤＩＣＩを使用して準備されたグラフである。 それぞれチャネル領域およびトレンチの底部を通る垂直断面図での図５ＡのＭＯＳＦＥＴのドーパント濃度を示す、コンピュータシミュレーションプログラムＭＥＤＩＣＩを使用して準備されたグラフである。 図１に示されるもののような従来のＭＯＳＦＥＴのチャネルを通る垂直断面でのドーピングのプロファイルのグラフであり、チャネル領域のドーピング濃度がドレインに向かう方向で急速に下降することを示す。 ＭＯＳＦＥＴのチャネルを通る垂直断面でのドーピングのプロファイルのグラフであり、チャネル領域のドーピング濃度が比較的一定であることを示す。 図９Ｂのグラフと類似のドーピングのプロファイルのグラフであり、それぞれしきい値調節注入およびボディ注入の付加を示す。 図９Ｂのグラフと類似のドーピングのプロファイルのグラフであり、それぞれしきい値調節注入およびボディ注入の付加を示す。 ドレインドリフト領域が深い層を注入し、かつ深い層を上に拡散することによって形成される場合のトレンチの下方の垂直断面のドーピングのプロファイルの一般的な形状の図である。 トレンチの側壁スペーサの間、およびトレンチの底部を通じてドーパントを注入することによってドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサの間、およびトレンチの底部を通じてドーパントを注入することによってドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサの間、およびトレンチの底部を通じてドーパントを注入することによってドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサの間、およびトレンチの底部を通じてドーパントを注入することによってドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサの間、およびトレンチの底部を通じてドーパントを注入することによってドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサの間、およびトレンチの底部を通じてドーパントを注入することによってドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサの間、およびトレンチの底部を通じてドーパントを注入することによってドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサの間でトレンチの底部のすぐ下方の領域へとドーパントを注入し、それを基板へと下方に拡散することによってドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサの間でトレンチの底部のすぐ下方の領域へとドーパントを注入し、それを基板へと下方に拡散することによってドレインドリフト領域を形成するプロセスの図である。 ドーパントの深い層をトレンチの下方に注入し、ドーパントをトレンチへと上方に拡散することによってドレインドリフト領域を形成するプロセスの図である。 ドーパントの深い層をトレンチの下方に注入し、ドーパントをトレンチへと上方に拡散することによってドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサの間でドーパントを注入してトレンチの底部のすぐ下方の比較的浅い領域、およびトレンチの下方の深い層の両方を形成し、次に浅い領域と深い層とが併合するまでドーパントを拡散することによって、ドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサの間でドーパントを注入してトレンチの底部のすぐ下方の比較的浅い領域、およびトレンチの下方の深い層の両方を形成し、次に浅い領域と深い層とが併合するまでドーパントを拡散することによって、ドレインドリフト領域を形成するプロセスの図である。 トレンチの側壁スペーサ間およびトレンチの底部を通じて異なるエネルギで一連の注入を行なって領域のスタックを形成することによってドレインドリフト領域を形成するプロセスの図である。 強くドープされた領域がドレインドリフト領域に注入されている実施例の図である。 トレンチの側壁スペーサ間で酸化物を堆積することによって厚い底部酸化物層を形成するプロセスの図である。 トレンチの側壁スペーサ間で酸化物を堆積することによって厚い底部酸化物層を形成するプロセスの図である。 トレンチの側壁スペーサ間で酸化物を堆積することによって厚い底部酸化物層を形成するプロセスの図である。 トレンチの側壁スペーサ間で酸化物を熱成長することにより厚い底部酸化物層を形成するプロセスの図である。 さまざまな厚みの側壁スペーサを用いた図１４のプロセスの図である。 さまざまな厚みの側壁スペーサを用いた図１４のプロセスの図である。 さまざまな厚みの側壁スペーサを用いた図１４のプロセスの図である。 さまざまな材料上で酸化物の異なる堆積率を利用して厚い底部酸化物層を形成するプロセスの図である。 さまざまな材料上で酸化物の異なる堆積率を利用して厚い底部酸化物層を形成するプロセスの図である。 厚い底部酸化物層が形成された後のＭＩＳ装置の製造を続けるためのプロセスの図である。 厚い底部酸化物層が形成された後のＭＩＳ装置の製造を続けるためのプロセスの図である。 厚い底部酸化物層が形成された後のＭＩＳ装置の製造を続けるためのプロセスの図である。 厚い底部酸化物層が形成された後のＭＩＳ装置の製造を続けるためのプロセスの図である。 厚い底部酸化物層が形成された後のＭＩＳ装置の製造を続けるためのプロセスの図である。 厚い底部酸化物層が形成された後のＭＩＳ装置の製造を続けるためのプロセスの図である。 厚い底部酸化物層が形成された後のＭＩＳ装置の製造を続けるためのプロセスの図である。 厚い底部酸化物層が形成された後のＭＩＳ装置の製造を続けるためのプロセスの図である。 厚い底部酸化物層が形成された後のＭＩＳ装置の製造を続けるためのプロセスの図である。 エピ層が初めにＮ型またはＰ型の不純物で軽くドープされ、Ｐ型がボディドーパントとして注入される実施例の図である。 エピ層が初めにＮ型またはＰ型の不純物で軽くドープされ、Ｐ型がボディドーパントとして注入される実施例の図である。 この発明がＭＩＳ装置の縁終端領域の作成をどのように簡略化するかを示す図である。 この発明がＭＩＳ装置の縁終端領域の作成をどのように簡略化するかを示す図である。 ドレインドリフト領域が省略され、トレンチがエピ層を通って基板に延在する実施例の図である。 装置の降伏電圧を増加するために基板と同じ導電型の軽くドープされたエピ層が基板上に形成される実施例の図である。 装置の降伏電圧を増加するために基板と同じ導電型の軽くドープされたエピ層が基板上に形成される実施例の図である。 装置の降伏電圧を増加するために基板と同じ導電型の軽くドープされたエピ層が基板上に形成される実施例の図である。 装置の降伏電圧を増加するために基板と同じ導電型の軽くドープされたエピ層が基板上に形成される実施例の図である。 装置の降伏電圧を増加するために基板と同じ導電型の軽くドープされたエピ層が基板上に形成される実施例の図である。 厚い底部酸化物が省略されている点を除いて、図２１に示されるＭＯＳＦＥＴと類似のＭＯＳＦＥＴの図である。

Claims (54)

  1. トレンチＭＩＳ装置を製造するプロセスであって、
    第１導電型の基板を提供するステップと、
    前記基板上に第１のエピタキシャル層を形成するステップとを含み、前記第１のエピタキシャル層は前記基板のドーピング濃度より低いドープ濃度に前記第１導電型のドーパントを用いてドープされ、前記プロセスはさらに、
    前記第１のエピタキシャル層上に第２のエピタキシャル層を形成するステップを含み、前記第２のエピタキシャル層は一般に第２導電型であり、前記プロセスはさらに、
    前記第２のエピタキシャル層にトレンチを形成するステップと、
    前記トレンチに側壁スペーサを形成するステップと、
    前記側壁スペーサ間および前記トレンチの底部を通じて前記第１導電型のドーパントを注入するステップと、
    前記トレンチの前記底部上の前記側壁スペーサ間に底部絶縁層を形成するステップと、
    前記側壁スペーサを取除くステップと、
    前記トレンチの側壁上にゲート絶縁層を形成するステップとを含み、前記ゲート絶縁層は前記底部絶縁層より薄く、前記プロセスはさらに、
    導電性材料を前記トレンチに導入するステップを含む、プロセス。
  2. 側壁スペーサを形成するステップは、前記トレンチにコンフォーマルに絶縁層を堆積し、かつ前記絶縁層を方向性エッチングして前記トレンチの底部で前記絶縁層の一部分を取除き、それによって前記トレンチの壁に隣接して前記側壁スペーサを残すステップを含む、請求項１に記載のプロセス。
  3. 前記絶縁層は窒化物を含む、請求項２に記載のプロセス。
  4. 前記第１導電型のドーパントを注入するステップは、注入に続いてかつ実質的に熱拡散なしに、ドーパントが前記トレンチの底部から前記第１のエピタキシャル層に延在するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含む、請求項１に記載のプロセス。
  5. 前記第１導電型のドーパントを注入するステップは、注入に続いてドーパントが前記トレンチの底部の下方にありかつ前記第１のエピタキシャル層に延在しない前記第１導電型の領域を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記第１のエピタキシャル層を加熱して前記ドーパントを下方に拡散し、それによって前記トレンチの底部と前記第１のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項１に記載のプロセス。
  6. 前記第１導電型のドーパントを注入するステップは、注入に続いてドーパントが実質的に前記トレンチから分離された深い層を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記第１のエピタキシャル層を加熱して前記ドーパントを上方に拡散し、それによって前記トレンチの底部と前記第１のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項１に記載のプロセス。
  7. 前記第１導電型のドーパントを注入するステップは、
    注入に続いてドーパントの第１の部分が前記トレンチの底部の下方にありかつ前記第１のエピタキシャル層に延在しない第１導電型の領域を形成するように或るドーズおよびエネルギでドーパントの前記第１の部分を注入するステップと、
    注入に続いてドーパントの第２の部分が実質的に前記トレンチから分離された深い層を形成するように或るドーズおよびエネルギでドーパントの前記第２の部分を注入するステップとを含み、
    前記プロセスはさらに、
    前記第１のエピタキシャル層を加熱してドーパントの前記第１の部分を下方に拡散しかつドーパントの前記第２の部分を上方に拡散して、前記第１および第２の部分が併合するようにし、それによって前記トレンチの底部と前記第１のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項１に記載のプロセス。
  8. 前記第１導電型のドーパントを注入するステップは、それぞれ異なるエネルギで前記ドーパントの少なくとも３つの部分を注入して前記第１導電型の連続した領域のスタックを形成するステップを含み、前記スタックは前記トレンチの底部と前記第１のエピタキシャル層との間に延在するドレインドリフト領域を形成する、請求項１に記載のプロセス。
  9. 底部絶縁層を形成するステップは、或る層を堆積し、前記層をエッチングして前記底部絶縁層を形成するステップを含む、請求項１から８のいずれかに記載のプロセス。
  10. 或る層を堆積するステップは酸化物層を堆積するステップを含む、請求項９に記載のプロセス。
  11. 或る層を堆積するステップは化学気相成長法により或る層を堆積するステップを含む、請求項１０に記載のプロセス。
  12. 前記底部絶縁層は低温酸化物層である、請求項９に記載のプロセス。
  13. 或る層を堆積するステップはガラス層を堆積するステップを含む、請求項９に記載のプロセス。
  14. 底部絶縁層を形成するステップは、前記トレンチの底部で酸化物層を熱成長するステップを含む、請求項１から８のいずれかに記載のプロセス。
  15. 底部絶縁層を形成するステップは、前記側壁スペーサと比較して前記トレンチの底部に優先的に堆積する材料を堆積するステップを含む、請求項１から８のいずれかに記載のプロセス。
  16. トレンチＭＩＳ装置であって、
    第１導電型の基板と、
    前記基板上の前記第１導電型の第１エピタキシャル層とを含み、前記第１のエピタキシャル層は前記基板より軽くドープされ、前記トレンチＭＩＳ装置はさらに、
    前記第１のエピタキシャル層上の第２導電型の第２のエピタキシャル層を含み、トレンチは前記第２のエピタキシャル層に形成され、前記トレンチＭＩＳ装置はさらに、
    前記トレンチ内のゲートと、
    前記トレンチの側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記第２のエピタキシャル層から電気的に絶縁され、前記トレンチＭＩＳ装置はさらに、
    前記トレンチの底部上の底部絶縁層を含み、前記底部絶縁層は前記ゲート絶縁層より厚く、前記トレンチＭＩＳ装置はさらに、
    前記トレンチの底部と前記第１のエピタキシャル層との間に延在する前記第１導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記第２のエピタキシャル層
    とのＰＮ接合を形成し、前記ＰＮ接合は前記トレンチと前記第１のエピタキシャル層との間に延在する、トレンチＭＩＳ装置。
  17. 前記ＰＮ接合は前記ドレインドリフト領域の内部に関して凹形である、請求項１６に記載のトレンチＭＩＳ装置。
  18. 前記ＰＮ接合は前記第１のエピタキシャル層と前記トレンチの側壁との間に延在する、請求項１６に記載のトレンチＭＩＳ装置。
  19. 前記ＰＮ接合は前記底部絶縁層の縁と整列する、請求項１６に記載のトレンチＭＩＳ装置。
  20. トレンチＭＯＳＦＥＴであって、
    第１導電型の基板と、
    前記基板上の前記第１導電型の第１のエピタキシャル層とを含み、前記第１のエピタキシャル層は前記基板より軽くドープされ、前記トレンチＭＯＳＦＥＴはさらに、
    前記第１のエピタキシャル層上の第２導電型の第２のエピタキシャル層を含み、トレンチは前記第２のエピタキシャル層に形成され、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチ内のゲートと、
    前記トレンチの側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記エピタキシャル層から電気的に絶縁され、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチの底部上の底部絶縁層を含み、前記底部絶縁層は前記ゲート絶縁層より厚く、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチの底部と前記基板との間に延在する前記第１導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記第２のエピタキシャル層とのＰＮ接合を形成し、前記ＰＮ接合は前記トレンチと前記第１のエピタキシャル層との間に延在し、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチの側壁および前記エピタキシャル層の上部表面に隣接するソース領域を含む、トレンチＭＯＳＦＥＴ。
  21. 前記第２導電型のしきい値調節注入領域を含む、請求項２０に記載のトレンチＭＯＳＦＥＴ。
  22. 前記第２導電型のボディ領域を含み、前記ボディ領域は前記エピタキシャル層より強くドープされる、請求項２１に記載のトレンチＭＯＳＦＥＴ。
  23. トレンチＭＩＳ装置を製造するプロセスであって、
    第１導電型の基板を提供するステップと、
    前記基板上に第１のエピタキシャル層を形成するステップとを含み、前記第１のエピタキシャル層は前記第１導電型のドーパントを用いて前記基板のドーピング濃度より低いドーピング濃度にドープされ、前記プロセスはさらに、
    前記第１のエピタキシャル層上に第２のエピタキシャル層を形成するステップを含み、前記第２のエピタキシャル層は一般に第２導電型であり、前記プロセスはさらに、
    前記第２のエピタキシャル層にトレンチを形成するステップと、
    前記トレンチの底部を通じて前記第１導電型のドーパントを注入するステップと、
    前記トレンチの底部および側壁上にゲート絶縁層を形成するステップと、
    導電性材料を前記トレンチに導入するステップとを含む、プロセス。
  24. 前記第１導電型のドーパントを注入するステップは、注入に続いてかつ実質的に熱拡散
    なしに、ドーパントが前記トレンチの底部から前記第１のエピタキシャル層に延在するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含む、請求項２３に記載のプロセス。
  25. 前記第１導電型のドーパントを注入するステップは、注入に続いてドーパントが前記トレンチの底部の下方にありかつ前記第１のエピタキシャル層に延在しない前記第１導電型の領域を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記第１のエピタキシャル層を加熱して前記ドーパントを下方に拡散し、それによって前記トレンチの底部と前記第１のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項２３に記載のプロセス。
  26. 前記第１導電型のドーパントを注入するステップは、注入に続いてドーパントが前記トレンチから実質的に分離された深い層を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記第１のエピタキシャル層を加熱して前記ドーパントを上方に拡散し、それによって前記トレンチの底部と前記第１のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項２３に記載のプロセス。
  27. 前記第１導電型のドーパントを注入するステップは、
    注入に続いてドーパントの第１の部分が前記トレンチの底部の下方にありかつ前記第１のエピタキシャル層に延在しない前記第１導電型の領域を形成するように或るドーズおよびエネルギでドーパントの前記第１の部分を注入するステップと、
    注入に続いてドーパントの第２の部分が前記トレンチから実質的に分離された深い層を形成するように或るドーズおよびエネルギでドーパントの前記第２の部分を注入するステップとを含み、
    前記プロセスは、
    前記第１のエピタキシャル層を加熱してドーパントの前記第１の部分を下方に拡散しかつドーパントの前記第２の部分を上方に拡散して、前記第１および第２の部分が併合するようにし、それによって前記トレンチの底部と前記第１のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項２３に記載のプロセス。
  28. 前記第１導電型のドーパントを注入するステップは、それぞれ異なるエネルギで前記ドーパントの少なくとも３つの部分を注入して前記第１導電型の連続する領域のスタックを形成するステップを含み、前記スタックは前記トレンチの底部と前記第１のエピタキシャル層との間に延在するドレインドリフト領域を形成する、請求項２３に記載のプロセス。
  29. トレンチＭＩＳ装置であって、
    第１導電型の基板と、
    前記基板上の前記第１導電型の第１のエピタキシャル層とを含み、前記第１のエピタキシャル層は前記基板より軽くドープされ、前記トレンチＭＩＳ装置はさらに、
    前記第１のエピタキシャル層上の第２導電型の第２のエピタキシャル層を含み、トレンチは前記第２のエピタキシャル層に形成され、前記トレンチＭＩＳ装置はさらに、
    前記トレンチ内のゲートと、
    前記トレンチの底部および側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記第２のエピタキシャル層から電気的に絶縁され、前記トレンチＭＩＳ装置はさらに、
    前記トレンチの底部と前記第１のエピタキシャル層との間に延在する前記第１導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記第２のエピタキシャル層
    とのＰＮ接合を形成し、前記ＰＮ接合は前記トレンチと前記第１のエピタキシャル層との間に延在する、トレンチＭＩＳ装置。
  30. 前記ＰＮ接合は前記ドレインドリフト領域の内側に関して凹形である、請求項２９に記載のトレンチＭＩＳ装置。
  31. 前記ＰＮ接合は前記第１のエピタキシャル層と前記トレンチの側壁との間に延在する、請求項２９に記載のトレンチＭＩＳ装置。
  32. トレンチＭＯＳＦＥＴであって、
    第１導電型の基板と、
    前記基板上の前記第１導電型の第１のエピタキシャル層とを含み、前記第１のエピタキシャル層は前記基板より軽くドープされ、前記トレンチＭＯＳＦＥＴはさらに、
    前記第１のエピタキシャル層上の第２導電型の第２のエピタキシャル層を含み、トレンチは前記第２のエピタキシャル層に形成され、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチ内のゲートと、
    前記トレンチの底部および側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記第２のエピタキシャル層から電気的に絶縁され、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチの底部と前記第１のエピタキシャル層との間に延在する前記第１導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記第２のエピタキシャル層とのＰＮ接合を形成し、前記ＰＮ接合は前記トレンチと前記第１のエピタキシャル層との間に延在し、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチの側壁および前記エピタキシャル層の上部表面に隣接するソース領域を含む、トレンチＭＯＳＦＥＴ。
  33. トレンチＭＩＳ装置を製造するプロセスであって、
    第１導電型の基板を提供するステップと、
    前記基板上にエピタキシャル層を形成するステップとを含み、前記エピタキシャル層は一般に第２導電型であり、前記プロセスはさらに、
    前記エピタキシャル層にトレンチを形成するステップと、
    前記トレンチに側壁スペーサを形成するステップと、
    前記側壁スペーサ間および前記トレンチの底部を通じて前記第１導電型のドーパントを注入するステップと、
    前記トレンチの底部の前記側壁スペーサ間に底部絶縁層を形成するステップと、
    前記側壁スペーサを取除くステップと、
    前記トレンチの前記側壁上にゲート絶縁層を形成するステップとを含み、前記ゲート絶縁層は前記底部絶縁層より薄く、前記プロセスはさらに、
    導電性材料を前記トレンチに導入するステップを含む、プロセス。
  34. 側壁スペーサを形成するステップは、前記トレンチに絶縁層をコンフォーマルに堆積し、かつ前記絶縁層を方向性エッチングして前記トレンチの底部で前記絶縁層の一部分を取除き、それによって前記トレンチの壁に隣接して前記側壁スペーサを残すステップを含む、請求項３３に記載のプロセス。
  35. 前記絶縁層は窒化物を含む、請求項３４に記載のプロセス。
  36. 前記第１導電型のドーパントを注入するステップは、注入に続いてかつ実質的に熱拡散なしに、ドーパントが前記トレンチの底部から前記基板に延在するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含む、請求項３３に記載のプロセス。
  37. 前記第１導電型のドーパントを注入するステップは、注入に続いてドーパントが前記トレンチの底部の下方にありかつ前記基板に延在しない前記第１導電型の領域を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記エピタキシャル層を加熱して前記ドーパントを下方に拡散し、それによって前記トレンチの底部と前記基板との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項３３に記載のプロセス。
  38. 前記第１導電型のドーパントを注入するステップは、注入に続いてドーパントが前記トレンチから実質的に分離された深い層を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記エピタキシャル層を加熱して前記ドーパントを上方に拡散し、それによって前記トレンチの底部と前記基板との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項３３に記載のプロセス。
  39. 前記第１導電型のドーパントを注入するステップは、
    注入に続いてドーパントの第１の部分が前記トレンチの底部の下方にありかつ前記基板に延在しない前記第１導電型の領域を形成するように或るドーズおよびエネルギで前記ドーパントの前記第１の部分を注入するステップと、
    注入に続いてドーパントの第２の部分が前記トレンチから実質的に分離された深い層を形成するように或るドーズおよびエネルギで前記ドーパントの前記第２の部分を注入するステップとを含み、
    前記プロセスは、
    前記エピタキシャル層を加熱してドーパントの前記第１の部分を下方に拡散し、ドーパントの前記第２の部分を上方に拡散して、前記第１および第２の部分が併合するようにし、それによって前記トレンチの底部と前記基板との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項３３に記載のプロセス。
  40. 前記第１導電型のドーパントを注入するステップは、それぞれ異なるエネルギで前記ドーパントの少なくとも３つの部分を注入して前記第１導電型の連続する領域のスタックを形成するステップを含み、前記スタックは前記トレンチの底部と前記基板との間に延在するドレインドリフト領域を形成する、請求項３３に記載のプロセス。
  41. 底部絶縁層を形成するステップは、或る層を堆積し、前記層をエッチングして前記底部絶縁層を形成するステップを含む、請求項３３から４０のいずれかに記載のプロセス。
  42. 或る層を堆積するステップは酸化物層を堆積するステップを含む、請求項４１に記載のプロセス。
  43. 或る層を堆積するステップは化学気相成長法によって或る層を堆積するステップを含む、請求項４２に記載のプロセス。
  44. 前記底部絶縁層は低温酸化物層である、請求項４１に記載のプロセス。
  45. ある層を堆積するステップはガラス層を堆積するステップを含む、請求項４１に記載のプロセス。
  46. 底部絶縁層を形成するステップは前記トレンチの底部上に酸化物層を熱成長するステップを含む、請求項３３から４０のいずれかに記載のプロセス。
  47. 底部絶縁層を形成するステップは前記側壁スペーサと比較して前記トレンチの底部に優先的に堆積する材料を堆積するステップを含む、請求項３３から４０のいずれかに記載のプロセス。
  48. トレンチＭＩＳ装置であって、
    第１導電型の基板と、
    前記基板上の第２導電型のエピタキシャル層とを含み、トレンチは前記エピタキシャル層に形成され、前記トレンチＭＩＳ装置はさらに、
    前記トレンチ内のゲートと、
    前記トレンチの側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記エピタキシャル層から電気的に絶縁され、前記トレンチＭＩＳ装置はさらに、
    前記トレンチの底部上の底部絶縁層を含み、前記底部絶縁層は前記ゲート絶縁層より厚く、前記トレンチＭＩＳ装置はさらに、
    前記トレンチの底部と前記基板との間に延在する前記第１導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記エピタキシャル層とのＰＮ接合を形成し、ＰＮ接合は前記トレンチと前記基板との間に延在する、トレンチＭＩＳ装置。
  49. 前記ＰＮ接合は前記ドレインドリフト領域の内側に関して凹形である、請求項４８に記載のトレンチＭＩＳ装置。
  50. 前記ＰＮ接合は前記基板と前記トレンチの側壁との間に延在する、請求項４８に記載のトレンチＭＩＳ装置。
  51. 前記ＰＮ接合は前記底部絶縁層の縁と整列する、請求項４８に記載のトレンチＭＩＳ装置。
  52. トレンチＭＯＳＦＥＴであって、
    第１導電型の基板と、
    前記基板上の第２導電型のエピタキシャル層とを含み、トレンチは前記エピタキシャル層に形成され、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチ内のゲートと、
    前記トレンチの側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記エピタキシャル層から電気的に絶縁され、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチの底部上の底部絶縁層を含み、前記底部絶縁層は前記ゲート絶縁層より厚く、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチの底部と前記基板との間に延在する前記第１導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記エピタキシャル層とのＰＮ接合を形成し、前記ＰＮ接合は前記トレンチと前記基板との間に延在し、前記トレンチＭＯＳＦＥＴはさらに、
    前記トレンチの側壁および前記エピタキシャル層の上部表面に隣接するソース領域を含む、トレンチＭＯＳＦＥＴ。
  53. 前記第２導電型のしきい値調節注入領域を含む、請求項５２に記載のトレンチＭＯＳＦＥＴ。
  54. 前記第２導電型のボディ領域を含み、前記ボディ領域は前記エピタキシャル層より強くドープされる、請求項５３に記載のトレンチＭＯＳＦＥＴ。
JP2005508590A 2002-12-19 2003-12-15 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス Expired - Lifetime JP4388017B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/326,311 US7033876B2 (en) 2001-07-03 2002-12-19 Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US10/454,031 US7291884B2 (en) 2001-07-03 2003-06-04 Trench MIS device having implanted drain-drift region and thick bottom oxide
PCT/US2003/039807 WO2004061975A1 (en) 2002-12-19 2003-12-15 Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2006511974A true JP2006511974A (ja) 2006-04-06
JP4388017B2 JP4388017B2 (ja) 2009-12-24

Family

ID=32716855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005508590A Expired - Lifetime JP4388017B2 (ja) 2002-12-19 2003-12-15 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス

Country Status (5)

Country Link
US (2) US7291884B2 (ja)
JP (1) JP4388017B2 (ja)
AU (1) AU2003300924A1 (ja)
DE (1) DE10393853B4 (ja)
WO (1) WO2004061975A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517288A (ja) * 2007-01-24 2010-05-20 シリコニクス テクノロジー シー．ブイ． スーパージャンクションパワー半導体デバイス
JP2011216783A (ja) * 2010-04-01 2011-10-27 Toyota Motor Corp 半導体装置及び半導体装置の製造方法
JP2012248623A (ja) * 2011-05-26 2012-12-13 Rohm Co Ltd 半導体装置およびその製造方法
US8633561B2 (en) 2006-01-26 2014-01-21 Siliconix Technology C. V. Termination for a superjunction device
US9478441B1 (en) 2003-10-21 2016-10-25 Siliconix Technology C. V. Method for forming a superjunction device with improved ruggedness
JP2020025050A (ja) * 2018-08-08 2020-02-13 株式会社東芝 半導体装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7372088B2 (en) * 2004-01-27 2008-05-13 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
JP4091921B2 (ja) * 2004-02-16 2008-05-28 松下電器産業株式会社 半導体装置及びその製造方法
WO2005084221A2 (en) * 2004-03-01 2005-09-15 International Rectifier Corporation Self aligned contact structure for trench device
US7671441B2 (en) * 2005-04-05 2010-03-02 International Rectifier Corporation Trench MOSFET with sidewall spacer gates
JP2007027193A (ja) * 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
US7348256B2 (en) * 2005-07-25 2008-03-25 Atmel Corporation Methods of forming reduced electric field DMOS using self-aligned trench isolation
KR100852456B1 (ko) * 2007-01-25 2008-08-14 삼성전자주식회사 반도체 장치 및 그 형성 방법
DE102007029121B3 (de) * 2007-06-25 2008-11-20 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
US7943955B2 (en) * 2009-01-27 2011-05-17 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US8193559B2 (en) 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
US9214457B2 (en) 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
JP2013069964A (ja) * 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
KR101898027B1 (ko) 2011-11-23 2018-09-12 아콘 테크놀로지스 인코포레이티드 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선
JP6022777B2 (ja) * 2012-02-28 2016-11-09 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
JP6231377B2 (ja) 2013-12-25 2017-11-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6472776B2 (ja) * 2016-02-01 2019-02-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US9941265B2 (en) * 2016-07-01 2018-04-10 Nexperia B.V. Circuitry with voltage limiting and capactive enhancement
JP6362152B1 (ja) * 2016-11-11 2018-07-25 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
CN110447108B (zh) * 2017-05-26 2022-12-30 新电元工业株式会社 Mosfet以及电力转换电路
WO2020162620A1 (ja) * 2019-02-07 2020-08-13 ローム株式会社 半導体装置
DE102022209801A1 (de) * 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleiterelement mit Abschirmung

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US26989A (en) * 1860-01-31 Pastry-board
US4456367A (en) * 1982-02-16 1984-06-26 Coulter Systems Corporation Toning system for electrostatic imaging apparatus
US4546367A (en) 1982-06-21 1985-10-08 Eaton Corporation Lateral bidirectional notch FET with extended gate insulator
US4672410A (en) * 1984-07-12 1987-06-09 Nippon Telegraph & Telephone Semiconductor memory device with trench surrounding each memory cell
JPS6126261A (ja) * 1984-07-16 1986-02-05 Nippon Telegr & Teleph Corp <Ntt> 縦形ｍｏｓ電界効果トランジスタの製造方法
CA1216962A (en) * 1985-06-28 1987-01-20 Hussein M. Naguib Mos device processing
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JP2647884B2 (ja) 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
US4967245A (en) * 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US4943537A (en) * 1988-06-23 1990-07-24 Dallas Semiconductor Corporation CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
US4906588A (en) * 1988-06-23 1990-03-06 Dallas Semiconductor Corporation Enclosed buried channel transistor
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5182219A (en) * 1989-07-21 1993-01-26 Linear Technology Corporation Push-back junction isolation semiconductor structure and method
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JPH03211885A (ja) 1990-01-17 1991-09-17 Matsushita Electron Corp 半導体装置及びその製造方法
JPH04194917A (ja) 1990-11-27 1992-07-14 Brother Ind Ltd プロジェクタ
US5282018A (en) * 1991-01-09 1994-01-25 Kabushiki Kaisha Toshiba Power semiconductor device having gate structure in trench
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5250450A (en) * 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5323053A (en) * 1992-05-28 1994-06-21 At&T Bell Laboratories Semiconductor devices using epitaxial silicides on (111) surfaces etched in (100) silicon substrates
JPH0621468A (ja) 1992-06-29 1994-01-28 Toshiba Corp 絶縁ゲート型半導体装置
US5910669A (en) * 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
JPH07122749A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
EP0676814B1 (en) * 1994-04-06 2006-03-22 Denso Corporation Process of producing trench semiconductor device
US5429970A (en) * 1994-07-18 1995-07-04 United Microelectronics Corporation Method of making flash EEPROM memory cell
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
KR100199997B1 (ko) * 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
KR0159075B1 (ko) * 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US6084268A (en) * 1996-03-05 2000-07-04 Semiconductor Components Industries, Llc Power MOSFET device having low on-resistance and method
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US5770878A (en) 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
JP2917922B2 (ja) 1996-07-15 1999-07-12 日本電気株式会社 半導体装置及びその製造方法
JP2000515684A (ja) * 1996-07-19 2000-11-21 シリコニックス・インコーポレイテッド トレンチ底部注入領域を有する高密度トレンチｄｍｏｓトランジスタ
TW315513B (en) * 1996-12-09 1997-09-11 United Microelectronics Corp The multi-level ROM structure and its manufacturing method
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP3063686B2 (ja) * 1997-06-13 2000-07-12 日本電気株式会社 半導体装置の製造方法
JP3915180B2 (ja) 1997-07-03 2007-05-16 富士電機デバイステクノロジー株式会社 トレンチ型ｍｏｓ半導体装置およびその製造方法
JPH1168102A (ja) 1997-08-21 1999-03-09 Toshiba Corp 半導体装置の製造方法
JP3052918B2 (ja) 1997-11-27 2000-06-19 日本電気株式会社 半導体装置
KR100281110B1 (ko) * 1997-12-15 2001-03-02 김영환 반도체소자및그제조방법
DE19808182C1 (de) * 1998-02-26 1999-08-12 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung
US6096616A (en) * 1998-05-18 2000-08-01 Advanced Micro Devices, Inc. Fabrication of a non-ldd graded p-channel mosfet
US6074909A (en) * 1998-07-31 2000-06-13 Siemens Aktiengesellschaft Apparatus and method for forming controlled deep trench top isolation layers
US6074915A (en) * 1998-08-17 2000-06-13 Taiwan Semiconductor Manufacturing Company Method of making embedded flash memory with salicide and sac structure
KR100275756B1 (ko) * 1998-08-27 2000-12-15 김덕중 트렌치 절연 게이트 바이폴라 트랜지스터
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
US6211026B1 (en) * 1998-12-01 2001-04-03 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors
US6144054A (en) * 1998-12-04 2000-11-07 International Business Machines Corporation DRAM cell having an annular signal transfer region
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
DE19908809B4 (de) * 1999-03-01 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
JP2000269487A (ja) 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
DE19913375B4 (de) * 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
TWI222047B (en) * 2000-04-21 2004-10-11 Seiko Epson Corp Electro-optical device
US6620718B1 (en) * 2000-04-25 2003-09-16 Advanced Micro Devices, Inc. Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device
JP2002100772A (ja) * 2000-07-17 2002-04-05 Toshiba Corp 電力用半導体装置及びその製造方法
US6426541B2 (en) * 2000-07-20 2002-07-30 Apd Semiconductor, Inc. Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
US6444528B1 (en) * 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench
US6437386B1 (en) * 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6707127B1 (en) * 2000-08-31 2004-03-16 General Semiconductor, Inc. Trench schottky rectifier
US6660600B2 (en) * 2001-01-26 2003-12-09 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors
EP1386352B1 (en) * 2001-04-28 2007-04-04 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
US6580141B2 (en) * 2001-06-01 2003-06-17 General Semiconductor, Inc. Trench schottky rectifier
US6569738B2 (en) * 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
US6849898B2 (en) * 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US6709930B2 (en) * 2002-06-21 2004-03-23 Siliconix Incorporated Thicker oxide formation at the trench bottom by selective oxide deposition
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
US6475908B1 (en) * 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
US6657254B2 (en) * 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478441B1 (en) 2003-10-21 2016-10-25 Siliconix Technology C. V. Method for forming a superjunction device with improved ruggedness
US8633561B2 (en) 2006-01-26 2014-01-21 Siliconix Technology C. V. Termination for a superjunction device
JP2010517288A (ja) * 2007-01-24 2010-05-20 シリコニクス テクノロジー シー．ブイ． スーパージャンクションパワー半導体デバイス
JP2011216783A (ja) * 2010-04-01 2011-10-27 Toyota Motor Corp 半導体装置及び半導体装置の製造方法
JP2012248623A (ja) * 2011-05-26 2012-12-13 Rohm Co Ltd 半導体装置およびその製造方法
JP2020025050A (ja) * 2018-08-08 2020-02-13 株式会社東芝 半導体装置
JP7005453B2 (ja) 2018-08-08 2022-01-21 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20040038467A1 (en) 2004-02-26
AU2003300924A1 (en) 2004-07-29
US20040227182A1 (en) 2004-11-18
DE10393853B4 (de) 2013-10-02
WO2004061975A1 (en) 2004-07-22
DE10393853T5 (de) 2006-12-28
US7435650B2 (en) 2008-10-14
JP4388017B2 (ja) 2009-12-24
US7291884B2 (en) 2007-11-06

Similar Documents

Publication Publication Date Title
JP4388017B2 (ja) 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス
US7033876B2 (en) Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US7045857B2 (en) Termination for trench MIS device having implanted drain-drift region
US7416947B2 (en) Method of fabricating trench MIS device with thick oxide layer in bottom of trench
JP5649597B2 (ja) トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法
US6903412B2 (en) Trench MIS device with graduated gate oxide layer
US6498071B2 (en) Manufacture of trench-gate semiconductor devices
EP1393362A2 (en) Method of manufacturing a trench-gate semiconductor device
US7118953B2 (en) Process of fabricating termination region for trench MIS device
JP2005524976A (ja) 低閾値電圧を有する短チャンネルトレンチパワーｍｏｓｆｅｔ
CN100508210C (zh) 具有注入漏极漂移区和厚底部氧化物的沟槽金属-绝缘体-半导体器件及其制造方法
CN1303699C (zh) 具有有源沟槽角落和厚底部氧化物的沟槽型mis器件及其制造方法
KR20040002411A (ko) 트랜치-게이트 반도체 장치의 제조 방법
HK1107445A1 (en) Power semiconductor device having improved performance and method
HK1107445B (en) Power semiconductor device having improved performance and method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091001

R150 Certificate of patent or registration of utility model

Ref document number: 4388017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term