[go: up one dir, main page]

JP2006351859A - 光結合装置の製造方法 - Google Patents

光結合装置の製造方法 Download PDF

Info

Publication number
JP2006351859A
JP2006351859A JP2005176567A JP2005176567A JP2006351859A JP 2006351859 A JP2006351859 A JP 2006351859A JP 2005176567 A JP2005176567 A JP 2005176567A JP 2005176567 A JP2005176567 A JP 2005176567A JP 2006351859 A JP2006351859 A JP 2006351859A
Authority
JP
Japan
Prior art keywords
light receiving
cut groove
light
light emitting
photocouplers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005176567A
Other languages
English (en)
Inventor
Motonari Aki
元成 秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005176567A priority Critical patent/JP2006351859A/ja
Priority to US11/400,220 priority patent/US7235804B2/en
Priority to CNB2006100771334A priority patent/CN100452336C/zh
Publication of JP2006351859A publication Critical patent/JP2006351859A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/10Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices
    • H10F55/15Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
    • H10F55/155Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices wherein the radiation-sensitive devices and the electric light source are all semiconductor devices formed in, or on, a common substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/107Integrated devices having multiple elements covered by H10F30/00 in a repetitive configuration, e.g. radiation detectors comprising photodiode arrays

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】発光素子3A(3B)および受光素子4A(4B)の対からなるフォトカプラを多数有する光結合装置の製造方法において、隣り合うチャンネル間のクロストークを十分に抑制した構造を簡易かつ低コストで得られるようにする。
【解決手段】単一のシリコン基板2上に多数のフォトカプラを設けた多チャンネル・モノリシックタイプのチップ1を絶縁基板20上に搭載し、フォトカプラを構成する発光素子3A(3B)と受光素子4A(4B)との間にダイシングにより第1切り込み溝25を形成し、この第1切り込み溝25に透光性絶縁樹脂30を充填した後、隣り合うフォトカプラの間にダイシングにより第2切り込み溝26を形成し、各発光素子3A(3B)および各受光素子4A(4B)と外部端子22とをボンディングワイヤ31にて電気的に接続して、絶縁基板20上の全体を遮光性樹脂32でモールドする。
【選択図】図9

Description

本発明は、発光素子および受光素子の対からなるフォトカプラを複数有する多チャンネルタイプの光結合装置の製造方法に関する。
一般的に、フォトカプラの主な使用用途として、例えば「スイッチング電源」、「Factory Automation(以下、FAと略称)機器の通信インターフェイス」が挙げられる。
まず、スイッチング電源回路では、1−2次間の電気的絶縁に用いられるフォトカプラが、トランス、コンデンサの次に大きな部品となるため、実装面積および高さが大きくなりやすい。
近年では、高スイッチング周波数のInsulated Gate Bipolar Transistor(以下、IGBTと略称)素子等の登場により、コンデンサやトランスの部品サイズの縮小化が進展しており、スイッチング電源回路の小型化が要求される事が予想される。
一方、FA機器の通信インターフェイスに用いられる高速通信フォトカプラについても、実装基板あたりのノード数が多い事から、限られた実装面積の中に多くのチャンネルを収納する事が要求される。
また、高速通信の安定化を図るためには、応答遅延時間やPWD(パルス幅歪み)の精度向上が要求され、それを実現するためには、フォトカプラにおいて絶縁分離された発光素子と受光素子との相対位置を高精度かつ安定して実装されることが必要となる。
そして、その実現の為には、高密度パッケージの実装にあたっては極力単純で手がかからないのが望ましい。
フォトカプラとしては、GaAsとSiを1チップに集積した技術(例えば特許文献1参照)、GaAlAs基板を用いてフォトリソグラフィー法、エッチング法により絶縁部を形成した技術(例えば特許文献2参照)が挙げられる。
このフォトカプラを多チャンネル化した装置も考えられている(例えば特許文献3参照。)。この特許文献3では、TiO2による絶縁性の光導波路を用いており、プロセス上非常に複雑な構造となっている。
特開昭48−462778号公報 特開平6−5906号公報 特開平7−312443号公報
上記特許文献3に係る従来例は、隣り合うフォトカプラ(チャンネル)間のクロストークを防止する構造について、複雑で手間のかかる半導体プロセスで形成しているために、それが製造コストの高騰をもたらす要因となっている。
ところで、フォトカプラを構成する発光素子と受光素子との相対位置関係を高精度にすればする程、安定した電気的特性が得られるが、隣り合うチャンネル間のクロストークを十分に抑えることさえできれば、上記のように一対の発光素子と受光素子との相対位置関係をそれほど高精度にする必要はない。このことから、本願発明者は、上記従来例のように半導体プロセスを用いる必要がないと考え、本発明を想到するに至った。
本発明は、多チャンネルタイプの光結合装置の製造方法において、隣り合うチャンネル間のクロストークを十分に抑制した構造を簡易かつ低コストで得られるようにすることを目的としている。
本発明は、発光素子および受光素子の対からなるフォトカプラを複数有する光結合装置の製造方法であって、複数のフォトカプラが単一の半導体基板上に形成された多チャンネル・モノリシックタイプのチップを、絶縁基板上に搭載する工程と、前記絶縁基板上のチップにおけるフォトカプラを構成する発光素子と受光素子とを、それらの間にダイシングにより第1切り込み溝を形成することにより絶縁分離する工程と、前記第1切り込み溝に透過性絶縁樹脂を充填する工程と、前記隣り合う各フォトカプラを、それらの間にダイシングにより第2切り込み溝を形成することにより分断する工程と、前記各発光素子および各受光素子と外部端子とをボンディングワイヤにて電気的に接続して、前記絶縁基板上の全体を遮光性樹脂でモールドする工程とを含むことを特徴としている。
この場合、ダイシング等の機械的加工でもって形成するようにしているから、従来例のようなフォトリソグラフィー法、エッチング法等を用いる場合に比べて、工程数が少なくなるとともに微細加工が不要となる。これにより、作業が簡単になるとともに作業効率が向上し、製造コストの大幅な低減が可能になる。
ところで、上記第2切り込み溝の深さを、チップの底面側途中までとして絶縁基板に届かないように浅くすることができる。
この場合、多チャンネルの受光素子間にてエミッタもしくはグランドの共通電位化が可能となる。
また、上記受光素子の受光面に、接地させられた透明導電性材料からなる配線を設けることができる。
この場合、発光素子と受光素子との間における急激な電位変動によって発生する電荷を受光素子へ通すことなく外部に逃がすことができるので、ノイズ耐性に優れた特性、つまりフォトカプラのCMR特性を向上することができる。これにより、発光素子と受光素子間の電位変化による誤動作を防止することが可能になる。しかも、配線が透明であるから、発光素子から受光素子への光信号伝達性を向上するうえで有利となる。
さらに、上記遮光性樹脂を充填する際、その充填方向を第2切り込み溝の長手方向に沿う方向とすることができる。
この場合、第2切り込み溝内に遮光性樹脂を密に充填することが可能になって、遮光性樹脂の硬化後においてボイドの発生を抑えることが可能になるので、チャンネル間のクロストークを確実に防止するうえで有利となる。
このようにして製造される光結合装置は、例えば電源機器、通信機器などの電子機器に用いることが可能となり、全体のコンパクト化に貢献できる。
本発明によれば、隣り合うチャンネル間のクロストークを十分に抑制した構造を、従来例に比べて簡易かつ低コストで得ることが可能となる。
以下、本発明に係る光結合装置の製造方法の一実施形態を、図1から図12に示して説明する。なお、各工程を、(a)〜(f)に項目分けして説明する。
(a)まず、図1および図5に示すように、半導体プロセスで製造した多チャンネル・モノリシックタイプのフォトカプラチップ1を用意し、このチップ1をガラスエポキシ基板等の絶縁基板20上に搭載する。
なお、チップ1は、要するに、平面視で略正方形の単一のシリコン基板2に、二組のフォトカプラつまり二対の発光素子3A,3Bおよび受光素子4A,4Bを設けた多チャンネル・モノリシック構造になっている。発光面には符号1a,1bを、受光面には符号1c,1dを付している。
二つの発光素子3A,3Bおよび二つの受光素子4A,4Bは、チップ1を平面的に四等分に区分けされた四つの領域に、一つずつ配置されており、二つの発光素子3A,3Bがチップ1の一辺に沿って横並びに、また、二つの受光素子4A,4Bがチップ1の前記一辺と対向する辺に沿って横並びに配置されている。
両発光素子3A,3Bは、それぞれP層5、活性層6、N層7を有するダブルヘテロ構造の発光ダイオード(LED)とされている。両受光素子4A,4Bは、それぞれシリコン基板2そのものからなる共通エミッタ層、ベース層8、コレクタ層9を有するフォトトランジスタとされている。
このシリコン基板2の表面側には、絶縁膜10が被覆されていて、発光素子3A,3BのP層5、N層7および受光素子4A,4Bのベース層8、コレクタ層9には、それぞれ上面電極11・・・が個別に接続され、シリコン基板2の裏面側全面つまりエミッタ層には、接地電極12が接続されている。
つまり、このようなチップ1の接地電極12は、絶縁基板20上に形成してある銅箔等からなる導電性パッド21上に導電性接合剤13を用いてオーミックコンタクトするように接合されている。
(b)この後、絶縁基板20上のチップ1における二組のフォトカプラを構成する発光素子3A,3Bと受光素子4A,4Bとを絶縁分離する。
つまり、図2および図6に示すように、各発光素子3A,3Bと各受光素子4A,4Bとの間に、ダイシングにより第1切り込み溝25を形成することにより、各発光素子3A,3Bと各受光素子4A,4Bとを物理的に分断する。
この第1切り込み溝25の深さは、絶縁基板20の内部に到達する深さに設定されている。
(c)この第1切り込み溝25内に、図3または図4に示すように、光導波路となる透過性絶縁樹脂30を充填する。この透過性絶縁樹脂30は、各発光素子3A,3Bの発光面1a,1bおよび各受光素子4A,4Bの受光面1c,1dを覆うように第1切り込み溝25の開口より外側へ盛り上げて設けられている。
なお、図3には、透過性絶縁樹脂30をトランスファーモールド成形とした場合を示しており、透過性絶縁樹脂30において第1切り込み溝25から盛り上がる部分が角張った形状になっている。
また、図4には、透過性絶縁樹脂30を液状の透過性シリコン樹脂等として第1切り込み溝25上に塗布してから熱硬化させるようにした場合を示しており、透過性絶縁樹脂30において第1切り込み溝25から盛り上がる部分が丸い形状になっている。
(d)次いで、絶縁基板20上のチップ1における隣り合う二組のフォトカプラ(チャンネル)を分断する。
つまり、図7および図8に示すように、隣り合う二組のフォトカプラの間、つまり一方対の発光素子3Aおよび受光素子4Aと他方対の発光素子3Bおよび受光素子4Bとの間に、ダイシングにより第2切り込み溝26を形成することにより、隣り合う二組のフォトカプラを物理的に分断する。
この第2切り込み溝26は、第1切り込み溝25に対して十文字形状に交差するように設けられており、その深さは、チップ1のシリコン基板2の底面側途中までとして絶縁基板20に届かないように浅く設定されている。この場合、隣り合うチャンネルのエミッタ層および接地電極12の共通電位化が可能になる。
(e)こうしてから、図9に示すように、各発光素子3A,3Bおよび各受光素子4A,4Bの各上面電極11・・・を、絶縁基板20上に設けてある銅箔等からなる各外部端子パッド22・・・にそれぞれボンディングワイヤ31・・・で電気的に接続する。
(f)このようにした組立体に対して、図10に示すように、それ全体を覆い囲むように遮光性樹脂32をモールドする。このとき、遮光性樹脂32が第2切り込み溝26内に充填されることになるので、チャンネル間のクロストーク防止が図れる。
具体的に、遮光性樹脂32の充填は、例えばトランスファーモールド成形で行うことができる。
例えば図11に示すようなトランスファーモールド金型40内に、図10に示した組立体を収納する。このとき、トランスファーモールド金型40内での溶融樹脂の流れは、ゲート部41からエアベント部42へ向かうようになるので、この流れの向きに対し、組立体の第2切り込み溝26の長手方向を沿わせるようにしている。
これにより、第2切り込み溝26内に遮光性樹脂32を密に充填することが可能になって、遮光性樹脂32の硬化後においてボイドの発生を抑えることが可能になるので、チャンネル間のクロストークを確実に防止するうえで有利となる。
以上のようにして光結合装置が得られるが、その場合の等価回路は、図12に示すようになる。
以上説明したように、二対の発光素子3A,3Bと受光素子4A,4Bとをそれぞれ絶縁分離する第1切り込み溝25、および隣り合うチャンネル間のクロストークを防止する第2切り込み溝26について、ダイシング等の機械的加工でもって形成するようにしている。
これにより、従来例のようなフォトリソグラフィー法、エッチング法等を用いる場合に比べて、工程数が少なくなるとともに微細加工が不要となるので、作業が簡単になるとともに作業効率が向上し、製造コストの大幅な低減が可能になる。したがって、安価で信頼性の高い構造の光結合装置を提供できるようになる。
以下、本発明の他の実施形態を説明する。
(1)図13に示す等価回路のように、受光素子4A,4Bとしてのフォトトランジスタに増幅アンプ15A,15Bを接続してもよい。
また、図14に示す等価回路のように、チップ1における発光素子3A,3Bの近傍にその駆動回路16A,16Bを形成してもよい。その場合、発光素子3A,3Bのグランド共通電位化も可能である。なお、前記駆動回路はチップ1と別体のICチップとし、絶縁基板20上に搭載するようにしてもよい。
このようすれば、光結合装置10の外形サイズを小型化するうえで有利となる。
(2)第2切り込み溝26の深さは、例えば図15に示すように、絶縁基板20の内部にまで到達するよう深くすることも可能である。
(3)図16に示すように、チップ1における受光素子4A,4Bのベース層8上に、共通グランドもしくは共通エミッタ層に接続された配線35を設けてもよい。その場合、発光素子3A,3Bと受光素子4A,4Bとの間における急激な電位変動によって発生する電荷を受光素子4A,4Bのベース層8を通すことなく外部に逃がすことができるので、ノイズ耐性に優れた特性、つまりフォトカプラのCMR特性を向上することができる。
ここで、例えば図3および図4に示すように、透過性絶縁樹脂30を第1切り込み溝25の外側へ盛り上げる場合においては、配線35の素材として、透明導電性材料、好ましくはITO,ZnO,In23−ZnO等を用いれば、発光素子3A,3Bから受光素子4A,4Bへの光信号伝達性を向上するうえで有利となる。この構成の等価回路は、図17に示すようになり、配線35を破線で記載している。
(4)図18に示すように、絶縁基板20をガラス基板とし、この絶縁基板20上にチップ1を搭載して上記実施形態のように形成した後、この絶縁基板20をリードフレーム51,52にまたがるようにマウントし、各発光素子3A,3Bおよび受光素子4A,4Bの上面電極11をリードフレーム53,54,55,56にボンディングワイヤ31・・・で接続した構造とすることができる。この場合、チップ1の裏面に接地電極12を設けておらず、複数の上面電極11・・・のうちのいずれかを接地電極とし、この接地電極をリードフレーム51にボンディングワイヤ31で接続している。
本発明に係る光結合装置の製造方法の一実施形態で、第1段階を示す断面図である。 図1の続きを示す断面図である。 図2の続きを示す断面図である。 図3の他例を示す断面図である。 図1に対応する斜視図である。 図2に対応する斜視図である。 図6の続きを示す斜視図である。 図7の矢印X方向から見た側面図である。 図7の続きを示す斜視図である。 図9の続きで、図8と同様の向きから見た側面図である。 図10の遮光性樹脂の形成方法の一例を示す説明図である。 図9に示す構造の等価回路図である。 図12の他例の等価回路図である。 図12の他例の等価回路図である。 図10の他例を示す側面図である。 図2の他例を示す断面図である。 図16に示す構造の等価回路図である。 本発明に係る光結合装置の他の実施形態で、図9に対応する図である。
符号の説明
1 フォトカプラチップ
2 シリコン基板
3A,3B 発光素子
4A,4B 受光素子
20 絶縁基板
25 第1切り込み溝
26 第2切り込み溝
30 透過性絶縁樹脂
31 ボンディングワイヤ
32 遮光性樹脂

Claims (4)

  1. 発光素子および受光素子の対からなるフォトカプラを複数有する光結合装置の製造方法であって、
    複数のフォトカプラが単一の半導体基板上に形成された多チャンネル・モノリシックタイプのチップを、絶縁基板上に搭載する工程と、
    前記絶縁基板上のチップにおけるフォトカプラを構成する発光素子と受光素子とを、それらの間にダイシングにより第1切り込み溝を形成することにより絶縁分離する工程と、
    前記第1切り込み溝に透過性絶縁樹脂を充填する工程と、
    前記隣り合う各フォトカプラを、それらの間にダイシングにより第2切り込み溝を形成することにより分断する工程と、
    前記各発光素子および各受光素子と外部端子とをボンディングワイヤにて電気的に接続して、前記絶縁基板上の全体を遮光性樹脂でモールドする工程とを含むことを特徴とする光結合装置の製造方法。
  2. 前記第2切り込み溝の深さは、チップの底面側途中までとして絶縁基板に届かないように浅くされることを特徴とする請求項1に記載の光結合装置の製造方法。
  3. 前記受光素子の受光面には、接地させられた透明導電性材料からなる配線が設けられることを特徴とする請求項1または2に記載の光結合装置の製造方法。
  4. 前記遮光性樹脂を充填する際、その充填方向を第2切り込み溝の長手方向に沿う方向とすることを特徴とする請求項1から3のいずれかに記載の光結合装置の製造方法。
JP2005176567A 2005-06-16 2005-06-16 光結合装置の製造方法 Pending JP2006351859A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005176567A JP2006351859A (ja) 2005-06-16 2005-06-16 光結合装置の製造方法
US11/400,220 US7235804B2 (en) 2005-06-16 2006-04-10 Method for manufacturing optocoupler
CNB2006100771334A CN100452336C (zh) 2005-06-16 2006-04-27 制造光耦合器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005176567A JP2006351859A (ja) 2005-06-16 2005-06-16 光結合装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006351859A true JP2006351859A (ja) 2006-12-28

Family

ID=37519677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005176567A Pending JP2006351859A (ja) 2005-06-16 2005-06-16 光結合装置の製造方法

Country Status (3)

Country Link
US (1) US7235804B2 (ja)
JP (1) JP2006351859A (ja)
CN (1) CN100452336C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231804A (ja) * 2008-02-29 2009-10-08 Kyocera Corp 受発光一体型素子アレイおよびセンサ装置
JP2011233565A (ja) * 2010-04-23 2011-11-17 Sanken Electric Co Ltd 光結合装置及びその製造方法
JP2014165224A (ja) * 2013-02-21 2014-09-08 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置および光半導体装置の製造方法
JP2015026761A (ja) * 2013-07-29 2015-02-05 京セラ株式会社 受発光素子
WO2016117030A1 (ja) * 2015-01-20 2016-07-28 三菱電機株式会社 半導体装置
JP2017034127A (ja) * 2015-08-03 2017-02-09 株式会社東芝 光結合装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2140489A1 (en) * 2007-04-17 2010-01-06 Nxp B.V. Method for manufacturing an element having electrically conductive members for application in a microelectronic package
CN102197596B (zh) * 2008-09-08 2014-10-29 3M创新有限公司 电像素化发光装置
US7973393B2 (en) * 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
JP5578797B2 (ja) 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
US7893445B2 (en) * 2009-11-09 2011-02-22 Cree, Inc. Solid state emitter package including red and blue emitters
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
WO2011129383A1 (ja) 2010-04-15 2011-10-20 シチズン電子株式会社 発光装置
US9130109B2 (en) 2011-01-20 2015-09-08 Rohm Co., Ltd. Optical apparatus
JP5806994B2 (ja) * 2012-09-21 2015-11-10 株式会社東芝 光結合装置
CN103236444B (zh) * 2013-04-25 2015-10-07 沈震强 光耦封装结构
JP5985452B2 (ja) 2013-09-12 2016-09-06 株式会社東芝 半導体装置
CN103579282B (zh) * 2013-09-29 2016-04-06 清华大学 一种多通道集成光耦器件及其制备方法
CN105790732B (zh) * 2014-12-24 2018-05-29 清华大学 一种多路信号叠加装置
JP6371725B2 (ja) * 2015-03-13 2018-08-08 株式会社東芝 半導体モジュール
JP6402091B2 (ja) * 2015-12-17 2018-10-10 株式会社東芝 光結合装置
CN108231818A (zh) * 2016-12-09 2018-06-29 清华大学 光子增强的场效应晶体管和集成电路
CN107845612A (zh) * 2017-11-28 2018-03-27 无锡豪帮高科股份有限公司 一种二次封装集成光耦电路的结构及其方法
CN108364909B (zh) * 2018-01-19 2021-01-26 西安中为光电科技有限公司 一种具有发射和接收光信号功能的芯片及其制作方法
CN109052923A (zh) * 2018-08-02 2018-12-21 京东方科技集团股份有限公司 待切割母板及其切割回填及切割单元形成方法、切割装置
CN112271163B (zh) * 2020-10-23 2023-09-15 中国电子科技集团公司第四十四研究所 高精度线性光电耦合器结构
CN114743962A (zh) * 2022-03-31 2022-07-12 普瑞(无锡)研发有限公司 用于光耦合器件的发光二极管封装器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144182A (ja) * 1990-10-04 1992-05-18 Nec Corp 光半導体装置アレイ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914137A (en) * 1971-10-06 1975-10-21 Motorola Inc Method of manufacturing a light coupled monolithic circuit by selective epitaxial deposition
JPS4846278A (ja) 1971-10-06 1973-07-02
JPH065906A (ja) 1992-06-22 1994-01-14 Sharp Corp モノリシック型光結合装置の製造方法
JP2985691B2 (ja) 1994-03-23 1999-12-06 株式会社デンソー 半導体装置
US5903016A (en) * 1995-06-30 1999-05-11 Siemens Components, Inc. Monolithic linear optocoupler
JPH0936413A (ja) * 1995-07-14 1997-02-07 Denso Corp 光結合半導体装置
JP3741935B2 (ja) * 2000-05-11 2006-02-01 シャープ株式会社 光結合素子
CA2318667C (en) * 2000-09-11 2004-02-24 Fci Canada Inc. Monolithic semiconductor photo-coupler incorporating an optical fiber alignment groove
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144182A (ja) * 1990-10-04 1992-05-18 Nec Corp 光半導体装置アレイ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231804A (ja) * 2008-02-29 2009-10-08 Kyocera Corp 受発光一体型素子アレイおよびセンサ装置
JP2011233565A (ja) * 2010-04-23 2011-11-17 Sanken Electric Co Ltd 光結合装置及びその製造方法
JP2014165224A (ja) * 2013-02-21 2014-09-08 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置および光半導体装置の製造方法
JP2015026761A (ja) * 2013-07-29 2015-02-05 京セラ株式会社 受発光素子
WO2016117030A1 (ja) * 2015-01-20 2016-07-28 三菱電機株式会社 半導体装置
JPWO2016117030A1 (ja) * 2015-01-20 2017-06-22 三菱電機株式会社 半導体装置
US10505518B2 (en) 2015-01-20 2019-12-10 Mitsubishi Electric Corporation Semiconductor device with substrate temperature monitor circuit
JP2017034127A (ja) * 2015-08-03 2017-02-09 株式会社東芝 光結合装置

Also Published As

Publication number Publication date
CN100452336C (zh) 2009-01-14
CN1881552A (zh) 2006-12-20
US7235804B2 (en) 2007-06-26
US20060284124A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
US7235804B2 (en) Method for manufacturing optocoupler
JP3847676B2 (ja) パワー半導体装置
US10262948B2 (en) Semiconductor module having outflow prevention external terminals
KR101149645B1 (ko) 광커플러 장치들
KR100442847B1 (ko) 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
JP7240148B2 (ja) 光結合装置
CN100562999C (zh) 电路模块
US20100230792A1 (en) Premolded Substrates with Apertures for Semiconductor Die Packages with Stacked Dice, Said Packages, and Methods of Making the Same
JP6149932B2 (ja) 半導体装置
JP2002506289A (ja) 多数の半導体チップを有する半導体素子
CN114695289A (zh) 双面冷却半导体封装件
JP2023530301A (ja) リードフレームコンデンサ
US20240113093A1 (en) Insulation module
US20230187291A1 (en) Housing, Semiconductor Module Comprising a Housing and Method for Producing a Housing
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP5502881B2 (ja) 表面実装可能な装置
US12354998B2 (en) Packaged electronic system formed by electrically connected and galvanically isolated dice
JP2002359392A (ja) 半導体リレー
KR20230136459A (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP4522167B2 (ja) 半導体装置およびその製造方法
JP2006066614A (ja) 光結合素子、およびそれを用いた電子機器
CN118782626A (zh) 封装结构和封装方法
JPS5935001Y2 (ja) 光双方向性サイリスタ
JP2671591B2 (ja) 過電流制限型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426