JP2006345508A - デジタル信号のサンプリング周波数を変換するための方法および装置 - Google Patents

Abstract

【課題】入力周波数（Ｆｓｉｎ）と出力周波数（Ｆｓｏｕｔ）の所定の比でサンプリング周波数を変換する方法を提供すること。
【解決手段】本発明は、変換比に従って、アンダサンプリングフィルタおよび帯域通過フィルタの選択的構成を行う、初期化フェーズ（４０〜４４）と、選択的オーバサンプリング（４５）、２倍オーバサンプリングおよび選択的帯域通過フィルタリング（４６）、６４倍オーバサンプリング（４７）、ならびに２次「Ｂ−スプライン」タイプの多項式による補間（４８）の各段階を含む、リアルタイムフェーズとを含んでいる。
本発明はまた、この方法を実施するための装置（４）に関する。
【選択図】図１６

Description

本発明は、デジタル信号のサンプリング周波数を変換するための方法に関する。
本発明はまた、その方法を実施するための装置に関する。
本発明は、より詳細には、それだけには限らないが、デジタルオーディオ信号処理の分野で適用することができる。

本発明の基本的な概念について、本発明のこの好ましい実施形態に基づいて、以下で検討する。

一般に、現代の多くの信号処理プロセスは、デジタル分野で実施される。使用されるサンプリング周波数は、必要とされる信号品質およびデータ伝送チャネルの利用可能な帯域幅に従って変わる。たとえば、オーディオ処理システムは一般に、プロ用オーディオ品質では、４８、９６、または１９２ｋＨｚのサンプリング周波数を使用し、いわゆる「一般用」品質では、ＣＤオーディオ品質に関する限り４４．１ｋＨｚのサンプリング周波数を、圧縮／伸張オーディオ標準処理のオーディオ信号では８ｋＨｚ〜１９２ｋＨｚのサンプリング周波数を使用する。

本明細書をわかりやすくするために、このプロセスを実施するサンプリング速度変換器を、以下、（現在使用される英語の用語による）「ＳＲＣ」と呼ぶ。

サンプリング周波数変換を実施する「ＳＲＣ」の使用は、異なるサンプリング周波数で動作する２つのシステムの間に配置されているインターフェース装置では、避けることができない。

本明細書に添付の図１は、１で表される、かかる「ＳＲＣ」を、非常に図式的に示している。入力信号Ｖｉは周波数Ｆｓｉｎでサンプリングされ、出力信号Ｖｏは周波数Ｆｓｏｕｔでサンプリングされる。

以下、本明細書では、Ｆｓという名称は、一般的なサンプリング周波数を指し、一方、ＦｓｉｎおよびＦｓｏｕｔは、それぞれ入力周波数および出力周波数を明示的に指す。

非同期サンプリング速度変換器、すなわち「ＳＲＣ」の仕事は、基本的に、入力サンプリング周波数でサンプリングされた入力データおよびＦｓｉｎ／Ｆｓｏｕｔ変換比の関数として、出力サンプリング周波数Ｆｓｏｕｔでサンプリングされた出力データを計算することであり、これらすべてのパラメータはあらかじめ定められる。言い換えると、出力サンプリング周波数で出力データを生成するために、入力データを補間することによって、サンプリング周波数変換が実施される。Ｆｓｉｎ／Ｆｓｏｕｔ比を２つの正の整数の比として記述できない場合、「ＳＲＣ」は非同期タイプである。以降、本明細書では、「ＳＲＣ」という語を使用して、変換器が非同期タイプのサンプリング速度変換器であるかどうかを指定する。

「ＳＲＣ」は、しばしば、（「全高調波歪み＋雑音」に現在使用される英語の略語による）いわゆる「ＴＨＤ＋Ｎ」および（「信号対雑音比」に現在使用される英語の略語による）「ＳＮ比」で表されるその性能によって、また可能な最大および最小Ｆｓｏｕｔ／Ｆｓｉｎ比によって、特徴付けられる。こうしたパラメータに関する制限は、サンプリング周波数変換を実現するために使用されるアルゴリズムとリンクされている。

多くの解決策が従来技術で提案されてきた。非網羅的な例として、市販されている以下の典型的な「ＳＲＣ」を挙げることができる。

米国特許第６７４７８５８号Ｂ１（Ｔｅｒｒｙ Ｌ．Ｓｃｕｌｌｅｙら）に記載される技術に基づく、ＴＥＸＡＳ ＩＮＳＴＲＵＭＥＮＴＳ社（登録商標）が販売する、「ＳＲＣ」を使用する集積回路である、モデルＳＲＣ４１９０、ＳＲＣ４１９２、およびＳＲＣ４１９３。

米国特許第６１４１６７１号Ｂ１（Ｒｏｂｅｒｔ Ｗ．Ａｄａｍｓら）に記載される技術に基づく、ＡＮＡＬＯＧ ＤＥＶＩＣＥＳ社（登録商標）が販売する、「ＳＲＣ」を使用する集積回路である、モデルＡＤ１８９６およびＡＤ１８９５。

米国特許第６２０８６７１号Ｂ１（Ｊｏｈｎ Ｐａｕｌｏｓら）に記載される技術に基づく、ＣＩＲＲＵＳ ＬＯＧＩＣ社（登録商標）が販売する、「ＳＲＣ」を使用する集積回路である、モデルＣＳ８４２０およびＣＳ８４２１。

Ｔｅｒｒｙ Ｌ．Ｓｃｕｌｌｙら（ＴＥＸＡＳ ＩＮＳＴＲＵＭＥＮＴＳ）の特許では、正のフィードバックループに基づいて、サンプリング周波数変換プロセスにおける固有のエラーを補償する。この特性は、いわゆる「デルタシグマ」タイプの変調器で使用されるものと類似している。補間段階の出力で、デシメーションフィルタ段階を使用する。この手法では、出力サンプリング周波数よりも高速で動作する。その上、比較的大容量の「ＲＯＭ」（読取り専用メモリ）タイプまたは類似物の記憶メモリを用意する必要があり、使用されるフィルタ係数の数は、一般に５００〜１０００である。

Ｒｏｂｅｒｔ Ｗ．Ａｄａｍｓら（ＡＮＡＬＯＧ ＤＥＶＩＣＥＳ）の特許によれば、サンプリング周波数変換プロセスは、フィルタ係数を線形的に補間することによって適応的に実施して、所望のサンプリング周波数変換を実現する。信号に適用される前に補間されるのは、（たとえば、多くの接続、一般に６４以上を有する）フィルタ全体である。この場合も、この手法では、大量の「ＲＯＭ」メモリを必要とする。上記の集積回路で使用される場合を含めて、好ましい一実施形態においては、その結果、フィルタ係数の数が２０４８となるからである。

Ｊｏｈｎ Ｐａｕｌｏｓらの特許（ＣＩＲＲＵＳ ＬＯＧＩＣ）では、可変比であると推測されるＦｓｉｎ／Ｆｓｏｕｔ比に応じたオーバサンプリングに基づく、サンプリング周波数変換プロセスを開示している。その特許は、たとえばＦｓｉｎ／Ｆｓｏｕｔ比に関係するオーバサンプリングに関連した周波数で現れるファントムイメージの、スペクトル特性に基づいている。この場合も、この手法では、大量の「ＲＯＭ」メモリを必要とする。フィルタ係数の数が、一般に８０００となるからである。

可能性のあるＦｓｉｎ／Ｆｓｏｕｔ変換比に関しては、ＦｓｉｎがＦｓｏｕｔよりも大きいか小さいかに従って、ＴＥＸＡＳ ＩＮＳＴＲＵＭＥＮＴの手法では、通常、その比を１６：１または１：１６に制限し、ＡＮＡＬＯＧ ＤＥＶＩＣＥＳおよびＣＩＲＲＵＳ ＬＯＧＩＣの両手法では、その比をそれぞれ７．７５：１および１：８に制限することに注意すべきである。

米国特許第６７４７８５８号Ｂ１（Ｔｅｒｒｙ Ｌ．Ｓｃｕｌｌｅｙら） 米国特許第６１４１６７１号Ｂ１（Ｒｏｂｅｒｔ Ｗ．Ａｄａｍｓら） 米国特許第６２０８６７１号Ｂ１（Ｊｏｈｎ Ｐａｕｌｏｓら）

したがって、特に、たとえば、「ＧＳＭ」標準携帯電話によって生成された８ｋＨｚの周波数におけるストリームデータを、１９２ｋＨｚの周波数でサンプリングされるオーディオ信号に変換するには、従来技術の解決策はどれも適していないことが明確である。

したがって、いくつかを簡潔に概説したばかりである、従来技術の欠点のないサンプリング周波数変換方法を、提供する必要があると思われる。

これが、したがって本発明の主な目的である。

さらに、本発明の他の目的は、従来技術によってカバーされない追加の要件を満たす方法を提供することである。

本発明による方法により、ほとんど無制限の振幅のサンプリング周波数変換比Ｆｓｉｎ／Ｆｓｏｕｔが可能となる。実際、本発明によれば、この比の制限は、この方法を実施する装置の計算能力の制限にのみ依存し、従来技術のケースのように、使用される基本アルゴリズムに固有の制限には依存しない。

本発明による方法の他の重要な態様は、可変フィルタ係数を計算するために、基となるサンプリング周波数変換アルゴリズムを使用する能力である。実際、Ｆｓｏｕｔ＜Ｆｓｉｎの場合、帯域折返し、すなわち現在使用される英語の用語による「エイリアシング」を避けるために、帯域通過制限フィルタを適用する必要がある。帯域通過制限フィルタリングがＦｓｉｎ／Ｆｓｏｕｔ比に依存するのは明らかであり、このため、フィルタ係数はこの比に応じて変化する。従来技術においては、特別な係数適合アルゴリズムを使用することによって（連続的かつリアルタイムに）、いくつかのフィルタ係数が改変される。先に示し、また以下に実証する本発明による方法では、帯域通過制限フィルタを適合させるために、またサンプリング周波数変換を実施するために、同じアルゴリズムを使用する。

本発明による方法の他の重要な態様は、ＦｓｏｕｔがＦｓｉｎより小さいとき、「データ補間」機能を「帯域通過制限」機能から分離することができることである。従来技術の典型的な「ＳＲＣ」アーキテクチャにおいては、サンプリング周波数変換アルゴリズムでは、アルゴリズムの「リアルタイム」経路に３つの機能を混合させている。本発明の方法によれば、入力フィルタ係数は、帯域通過制限を実現するように適合されるが、この適合は、リアルタイムで、またはアルゴリズムのリアルタイム経路では実施されず、これにより、必要とされるデータ処理資源、特に計算能力が大きく低減される。本発明の方法によれば、リアルタイムにおける適応的部分だけが、したがって本来の補間である。さらに、３つの点だけをもつフィルタなど、好ましい一実施形態においては、本発明の方法の根底となるアルゴリズムには、「Ｂ−スプライン」という名前で知られるタイプの数学的曲線、より具体的には、好ましい一実施形態においては２次「Ｂ−スプライン」曲線に基づく技術を適用する。

本発明によるサンプリング周波数変換方法のさらに他の重要な特性は、非常に少ないフィルタ係数しか必要とせず、したがって、「ＲＯＭ」または類似物のタイプのメモリにおける必要とされる記憶容量が低減される。通常、好ましい一実施形態においては、必要とされるフィルタ係数の数は、最大６００であるが、実際の例示的な一実施形態においては、本発明の方法を使用する「ＳＲＣ」は、はるかに少ないフィルタ係数の数、通常、３００のフィルタ係数を用いて実施することができることが実証されている。これは、従来技術の方法で、具体的には上記の米国特許に記載の方法で必要とされるフィルタ係数の数よりも著しく少ない。

最後に、本発明による方法の主な所期の用途、すなわち本来のサンプリング周波数変換に加えて、他の多くの用途で役立てるために、具体的には、データのサンプリング周波数をシステムの汎用クロックによって生成される信号の周波数と同期させる必要があると思われるときはいつでも役立てるために、この方法を使用することもできる。

非網羅的な例として、「データツーシステム同期」を表す英語の略語「ＤＳＳ」に基づく、従来技術の期間を使用するシステムを挙げることができる。「ＤＳＳ」では、デジタルデータ同期システムが標準として使用される。

要約すると、本発明によるサンプリング周波数変換方法は、以下の利点を提示する。

それほど複雑ではなく、性能が高い。

短い３点適応フィルタで、２次以上のデータ補間多項式を使用する。

入力サンプリング周波数対出力サンプリング周波数の変換比を、無制限とすることが可能となる。

帯域通過制限段階と補間段階を分離することが可能となる。

サンプリング周波数変換を実施するために、また帯域通過制限フィルタ係数を導出するために、同じアルゴリズムを使用する。

フィルタ係数の数が少ないので、小さな記憶容量しか必要としない。

したがって、本発明の主な目的は、入力信号と呼ばれ第１のデジタル信号に関連した、Ｆｓｉｎと呼ばれる第１のサンプリング周波数を取得するものであり、出力信号と呼ばれ第２のデジタル信号に関連した、Ｆｓｏｕｔと呼ばれる第２のサンプリング周波数を選択するものである第１の初期化段階を含み、前記第１および第２のサンプリング周波数の間の比が所定の比を構成する、前記所定の比に従うサンプリング周波数変換方法であって、
（Ｆｓｉｎ／Ｆｓｏｕｔ）／２^ｋ＞１≧（Ｆｓｉｎ／Ｆｓｏｕｔ）／（２^{（ｋ＋１）}）の関係が満たされるように１つの整数ｋを決定するものであり、前記数を記憶手段に記録するものである、第１の初期化段階と、
ｋ＞０の場合、前記入力信号を２^ｋ倍でアンダサンプリングするためのデジタルフィルタを構成するものであり、この構成に関連するパラメータを記憶手段に記録するものである、第２の初期化段階と、
カットオフ周波数Ｆｓｏｕｔ／２をもつデジタル帯域通過制限フィルタを構成するものであり、Ｆｓｉｎ＞Ｆｓｏｕｔ≧Ｆｓｉｎ／２またはＦｓｉｎ／２＜Ｆｓｏｕｔ（すなわちｋ≧０の場合）の関係のうちの１つが満たされる場合にのみその係数を決定するものであり、前記係数を記憶手段に記録するものである、第３の初期化段階と
を含む初期化フェーズ、ならびに
第１の中間信号を生成するために、ｋ＞０の場合にのみ、２^ｋ倍で前記デジタルアンダサンプリングフィルタを前記入力信号に適用する、第１のプロセス段階と、
第２の中間信号を生成するために、ｋ≧０の場合にのみ、前記デジタル帯域通過制限フィルタを前記第１の中間信号に適用するものであり、ｋ＜０の場合はこのフィルタを短絡するものである、第２のプロセス段階と、
所定のＬ倍で、前記第２の中間信号をオーバサンプリングするものである、第３のプロセス段階と、
サンプリング周波数Ｆｓｏｕｔで前記出力信号を生成するために、デジタルデータ補間段階を前記第３の中間信号に適用するものである、第４のプロセス段階と
を含む、リアルタイムで実施されるプロセスフェーズを含む方法である。

本発明のさらなる目的は、この方法を実施するための装置である。

次に、本発明について、添付の図面を参照してより詳細に説明する。

いかなる場合にも本発明の範囲を限定せずに、別段の記載がない限り、本発明の好ましい適用分野について以下に説明する。すなわち、オーディオ信号の処理を意図したサンプリング速度変換器、すなわち「ＳＲＣ」のケースについて説明する。

本発明の方法およびこの方法を実施するための装置について説明する前に、この方法を実施するためのこの装置を構成するコンポーネントおよび回路の基本的な特性のいくつかについて要約するのが適切である。

使用される技術は、それ自体、周知で、従来技術に共通しており、このことは、付随的に、本発明の方法の追加の利点となる。それにより、市販のコンポーネントを使用することが可能となるからである。本発明の新規の特性は、設定された目的を達成するのを可能にする、その具体的な構成に関する。

以下の図面においては、共通な要素は、同じ参照符号で示され、必要のない限りもう記述されない。

ローパスフィルタは、本発明の装置で使用される第１のコンポーネントを構成する。
その名前が示唆するように、ローパスフィルタは、所定の値未満の周波数だけを通過させ、それより高い周波数を遮断し、カットオフ点を越える周波数を少なくとも大幅に減衰させる。

図２のグラフで図示されるように、いくつかのパラメータがローパスフィルタを規定する。縦軸が出力信号の振幅Ａを表し、横軸がその周波数スペクトルＦを表す。

Ｆｃは、いわゆるカットオフ周波数であり、これは、通常、入力信号に対して出力信号が３ｄＢだけ減衰する周波数として定義される。ただし、「ＳＲＣ」で使用されるフィルタは、いわゆる「ＦＩＲ」タイプ（ＦＩＲは「有限インパルス応答」を表す）であり、この定義は、むしろいわゆる「ＩＩＲ」タイプ（ＩＩＲは「無限インパルス応答」を表す）のフィルタを特徴付けるために使用される。

理想的には、「帯域通過」区間（０〜Ｆｃのスペクトルの下位区間）の周波数応答は平坦である。ただし、多くのタイプのフィルタでは、このスペクトル中に残留リップルが存在する。この残留リップルは、（図２中の２本の点線で表される）上限と下限の間に含まれ、様々な点において、理想的な最大振幅ＦＳｃ（中央の点線）をもつ。「帯域通過」リップルは、通常、最大リップル振幅であるとして指定され、ｄＢで表現される。

また、他の重要な特性パラメータ、すなわち、帯域通過の最大周波数Ｆ１（理想的なフィルタでの曲線の変曲点）、下位帯域カットオフ周波数（完全フィルタでのゼロ信号の振幅）、後方折返し（英語の用語）Ｆｂ（Ｆｃ〜Ｆ１の周波数範囲）、および帯域カットオフ減衰量も、図２に示されている。

本発明による装置においては、ローパスフィルタは、有利には、上記の「ＦＩＲ」タイプのフィルタ、より具体的には、線形位相フィルタ、または少なくとも準線形位相フィルタに基づいて構成される。

図３は、ＦＩＲで表される、このタイプのフィルタを図式的に示している。

Ｎ＋１個の中間信号接続点および単位遅延Ｚ^−１の演算器からなるＮ個のセルＺ１〜ＺＮにおけるＦＩＲフィルタの瞬時出力信号ｙ（ｎ）は、以下の関係を満たす。

ｙ（ｎ）＝ａ_０ｘ（ｎ）＋ａ_１ｘ（ｎ−１）＋ａ_２ｘ（ｎ−２）＋．．．ａ_Ｎｘ（ｎ−Ｎ） （１）
上式で、ｘ（ｎ）は時間ｎでの入力サンプルであり、決定されたサンプリング周波数がＦｓである。

このＦＩＲフィルタの基礎ブロックは、カスケードで構成された（上側の線）上記の単位遅延演算器Ｚ１〜ＺＮと、Ｎ＋１個の乗算器Ｍ０〜ＭＮとからなる。後者は、第１の入力においては、Ｍ０では信号ｘ（ｎ）を、Ｍ１〜ＭＮではセルＺ１〜ＺＮの出力における信号を受け取り、第２の入力においては、ＦＩＲフィルタの係数を構成する、関係（１）におけるパラメータａ_０〜ａ_Ｎを受け取る。乗算器Ｍ０〜ＭＮの出力信号は、加算器Ａ０〜ＡＮの第２の入力に送出され、後者は、（第１の加算器Ａ０を除き）第１の入力で前の加算器の出力信号を受け取る。最後の加算器の出力信号がフィルタの出力信号であり、ｙ（ｎ）（関係（１））となる。

線形位相フィルタは、すべての周波数に同じ遅延を有し、それにより、時間領域における特性の歪みが最小となることが保証される。「ＦＩＲ」フィルタに関する限り、係数ａ_０〜ａ_Ｎに対して実数および対称数を選択することにより、この特性は容易に得ることができる。

オーバサンプリングは、所与の信号のサンプリング周波数を、整数倍、たとえばＬ倍に高くする動作である。これは以下によって実現することができる。

Ｌ−１個のゼロを連続する入力サンプルの間に挿入する、すなわち現在使用される英語の用語による「ゼロ埋め」を行う。

こうして得られたオーバサンプリングされた信号にローパスフィルタを適用する。
「ゼロ埋め」は、以下のようにして実現することができる。

ｘ（ｎ）およびｙ（ｎ）は、「時間領域」における、それぞれ元の信号およびオーバサンプリングされた信号であると仮定すると、以下のようになる。

（数１）


ｎ＝０，±Ｌ，±２Ｌ，±３Ｌ，±４Ｌの場合
・
これを「周波数範囲」に変換すると、以下のようになる。

（数２）

・


・ = X(Lf) (2)
ゼロ埋めにより、より高いサンプリング周波数が生成され、そのスペクトルは、元の帯域幅内の元の信号のスペクトルと同じであるが、元のサンプリング周波数の倍数を中心とした、元のスペクトルのファントムイメージ、すなわち「エイリアス」を提示する。

この文脈において、「ＦＩＲ」ローパスフィルタの目的は、ゼロ埋めによって生じる折返しスペクトル信号をなくすことである。

不要な計算を避けるために、入力サンプルがゼロに固定されているときは、ゼロ埋めの代わりに、Ｌ多相フィルタを使用して、「ＦＩＲ」フィルタリングを実現する。この多相フィルタは、元の「ＦＩＲ」線形位相フィルタに由来する２次フィルタである。

「ＦＩＲ」フィルタの多相分解は、長さＮｔｏｔａｌのＨ（ｚ）（ゼロ埋めが実施され、その長さはＬの倍数である）と呼ぶことにするが、以下の関係で示される。

（数３）
(3)
上式で、Ｈ_０（ｚ），．．．，Ｈ_Ｌ−１（ｚ）のインパルス応答は、以下のとおりである。

ｈ_０（ｎ）＝｛ｈ（０），ｈ（Ｌ），ｈ（２Ｌ）．．．｝
ｈ_１（ｎ）＝｛ｈ（１），ｈ（Ｌ＋１），ｈ（２Ｌ＋１）．．．｝
．．．
ｈ_Ｌ−１（ｎ）＝｛ｈ（Ｌ−１），ｈ（２Ｌ−１），ｈ（３Ｌ−１）．．．｝

したがって、各入力ごとに、それぞれ異なる係数の集合を使用して、基本的な「ＦＩＲ」計算をＬ回行うことによって、Ｌ個の出力が計算される。

各多相フィルタの接続数は、Ｎｐｏｌｙｐｈａｓｅ＝Ｎｔｏｔａｌ／Ｌとなる。

各多相フィルタの係数は、対応する出力０〜Ｌ−１を計算するために、係数０〜Ｌ−２で始まる、すべてのＬ番目の係数だけを保持することによって、決定することができる。

図４は、このプロセスを実施する、参照符号ＳＥｃｈである補間器を図式的に示している。ｘ１（ｍ）で表される入力信号は、サンプリング周波数がＦｓｉｎであり、ｈ_０〜ｈ_Ｌ−１で表されるＬ個のセルの入力に送出される。切換えスイッチＫ１は、これらのセルの出力をスキャンする。出力信号ｙ１（ｍ）は、上記の関係（３）の結果を表し、サンプリング周波数はＬ×Ｆｓｉｎである。

アンダサンプリングは、上述した双対演算である。これは、所与の信号のサンプリング周波数を、整数分の１に低くするものである。その結果得られるサンプリング周波数は入力周波数より低いので、ローパスフィルタリングを当然適用して、不要な周波数成分をなくす必要がある。

実際には、Ｍ（整数）分の１にサンプリング周波数を低くするには、以下のようにする。

信号にローパスフィルタを適用する。

Ｍ番目のサンプルだけを保持する。

ローパスフィルタリング、これをＨｍ（ｆ）と呼ぶことにするが、その目的は、サンプリング定理の要件を満たすために、帯域通過中の信号を、サンプリング周波数Ｆｓｉｎ／（２Ｍ）に制限することである。その結果、半分のサンプリング周波数Ｆｓｏｕｔ＝Ｆｓｉｎ／ＭＮを超える全信号内容が、失われる。したがって、周波数範囲内では、以下の関係が得られる。

（数４）
(4)

間引かれた信号を得る（すなわちアンダサンプリングする）ために、各出力のＭ番目のサンプルを保持する必要があり（第１のフェーズでは、恣意的にφ_０が選択される）、他のすべてのサンプルはスキップされる。

図５は、上述の動作を実行する、ＤＥＣで表されるデシメータを図式的に示す。入力信号および出力信号は、恣意的にそれぞれｘ２（ｍ）およびｙ２（ｍ）と呼ぶ。ＤＥＣ回路の構成は、図３の回路の構成、すなわち、Ｎ個の基本的な遅延演算器Ｚ^−１、上記のように２つの入力のうちの一方でフィルタの係数ａ_０〜ａ_Ｎを受け取るＮ＋１個の乗算器Ｍ０〜ＭＮ、およびＮ＋１個の加算器Ａ０〜ＡＮからなる構成と類似している。主な違いは、関係（４）に従ってデシメーションを実現するために、上述の基本的な回路の出力と本来のＤＥＣデシメータの出力の間に、Ｋ２で表される切換えスイッチを挿入しているところにある。この切換えスイッチＫ２は、図５に表されているものと同じＭ個の段階を順次スキャンする。

出力信号ｙ２（ｍ）は、関係（４）の結果を表し、そのサンプリング周波数ＦｓｏｕｔはＦｓｉｎ／Ｍであり、Ｆｓｉｎは入力信号ｘ２（ｍ）のサンプリング周波数である。
ただし、計算量をＭ分の１に低減することが可能である。図６は、簡略化されたデシメーション動作の実行を可能にする、ＤＥＣ^１で表されるデシメータを図式的に示している。

そのアーキテクチャは、図５のデシメータのアーキテクチャと非常に類似している。入力信号および出力信号は、サンプリング周波数がＦｓｉｎおよびＦｓｏｕｔ＝Ｆｓｉｎ／Ｍであり、恣意的にそれぞれｘ３（ｍ）およびｙ３（ｍ）と呼ぶ。

主な違いは、図５の出力切換えスイッチＫ２が、１つは信号入力ｘ３（ｍ）と乗算器Ｍ０の間に配置され、それ以外は演算器Ｚ１〜ＺＮの出力とそれぞれの乗算器Ｍ１〜ＭＮの間に配置された、一連のＮ＋１個の切換えスイッチＫ３０〜Ｋ３Ｎによって置き換えられていることにある。

データ補間は、有効にそれらを表す関数がわからずに、既知のデータ間の関数の値を推定するために使用する。補間方法は、次の２つの主なカテゴリに基づいて分散することができる。

グローバル補間：
これらの方法は、すべてのデータ点を適合させる簡単な方程式の構築に基づいている。この方程式は、通常、高次の多項方程式である。

セグメント単位の補間：
これらの方法は、２つ以上の既知の点の間のより低次の多項式の構築に基づいている。１次多項式が使用される場合、線形補間と呼ばれ、その補間は、連続する２つのデータ点の間の直線に対応する。より高次（２次以上）の多項式の場合、異なる多項式を使用することができる。

本発明の好ましい一実施形態においては、「Ｂ−スプライン」タイプの多項式が使用される。２次および３次の「Ｂ−スプライン」の場合、この補間方法は、それぞれ２次および３次と呼ばれる。「Ｂ−スプライン」の次数が高くなるほど、得られる曲線はより滑らかになる。ｍ次の「Ｂ−スプライン」は、各データ点においてｍ−１次までの連続導関数を有する。

「Ｂ−スプライン」に基づく補間は、その安定した特性および少ないばらつきを考慮すると、既知のデータ点の間の補間を実現するのに有用な方法である。

本発明の好ましい一実施形態においては、既に想起されたように、２次「Ｂ−スプライン」を使用して補間アルゴリズムが適用される。

Ｎ_ａは、任意の時間ｎと時間ｎ＋１の間の時間であると仮定し、また、ｙ（Ｎ_ａ）が時間Ｎ_ａでの補間された出力サンプルを表す場合、ｘ（ｎ）、ｘ（ｎ＋１）、およびｘ（ｎ＋２）は、それぞれｎ、ｎ＋１、およびｎ＋２での入力サンプルを表すと仮定する。

ｙ（Ｎ_ａ）は以下の関係に従うことを実証することができる。

ｙ（Ｎ_ａ）＝ｈ_０＝ｘ（ｎ）＋ｈ_１＊ｘ（ｎ＋１）＋ｈ_２＊ｘ（ｎ＋２） （５）
ここで、
ｈ_０＝（１／２）＊（１−α）^２
ｈ１＝（１／２）＊（１＋α）^２＋（３／２）＊α^２
ｈ２＝（１／２）＊α^２
また、同時に以下が成り立つ。

ｙ（Ｎ_ａ）は、時間Ｎ_ａでの出力サンプルである。

ｘ（ｎ）、ｘ（ｎ＋１）、ｘ（ｎ＋２）は、それぞれ時間ｎ、ｎ＋１、およびｎ＋２での入力サンプルである。

αは、Ｎ_ａとｎの間の時間の、標準化された（すなわち、範囲［０；１］内の数に換算された）差である。

図７は、述べたばかりのデータ補間プロセスを図式的に示している。縦軸は、信号の振幅を表し、横軸は上記の瞬間ｎ、ｎ＋１、ｎ＋２、およびＮ_ａでの時間、ならびに値αを表す。

一般に、周波数Ｌｆｓでサンプリングされた信号に適用される、ｎ次の「Ｂ−スプライン」の周波数における応答は、次の関係で示される。

（数５）
(6)
その結果、遮断周波数φ＝（Ｌ−１２）ｆｓでの２次「Ｂ−スプライン」補間を使用するシステムの周波数応答は、次の関係で示されることになる。

（数６）
(7)
・
・ したがって

(7a)
上式で、Ｌは全オーバサンプリング係数である。

バイナリワード長Ｗおよび定量化段階Ｑが与えられた場合、必要とされるオーバサンプリング係数Ｌは次のようにして計算される。

（数７）
(8)
・

(8a)
・

(8b)
したがって、１６ビットのワードが使用される場合、最小のオーバサンプリング係数は
（数８）
Ｌ＝

= 2⁵ = 32
である。データ補間の前に実施されるオーバサンプリング段階は、通常、少なくとも３２×Ｆｓｉｎのサンプリング周波数となる。

２４ビットのワードが使用される場合、最小のオーバサンプリング係数は
（数９）
Ｌ＝

= 2⁷ = 128
である。データ補間の前に実施されるオーバサンプリング段階は、通常、少なくとも１２８×Ｆｓｉｎのサンプリング周波数となる。

この時点において興味深いことは、１６ビットの精度では、２次「Ｂ−スプライン」補間の代わりに線形補間が実施された場合、１２８の係数のオーバサンプリングが必要とされることになることである。２４ビットの精度では、このオーバサンプリング係数が２０４８に増大し、たとえば、「ＲＯＭ」メモリに記憶されるフィルタ係数の数が非常に多くなる。

上記によれば、２次「Ｂ−スプライン」補間により、中程度のサンプリング周波数を用いても精度の高い補間を実施することが可能となることが明確に確立され、このことが、本発明の方法の利点のうちの１つである。比１２８のオーバサンプリングは、ベースバンド［０；Ｆｓ／２］において２４ビットの精度を確保するのに、まったく十分である。

次に、本発明による方法について、より具体的に説明する。

上述の第１の形態は、オーバサンプリングのケースに関するものである。このケースは、特に興味深い。それは、以下に実証するが、同じ基本的なアルゴリズムを使用するので、オーバサンプリングの実施形態からアンダサンプリングのケースが直接導出されるからである。

入力信号は周波数Ｆｓｉｎでサンプリングされ、出力信号は周波数Ｆｓｏｕｔでサンプリングされる。

オーバサンプリングモードでは、出力サンプリング周波数Ｆｓｏｕｔは、入力サンプリング周波数Ｆｓｉｎよりも高い。さらに、「周波数範囲」内の入力信号の完全な内容が出力信号で利用可能であり、エイリアシングを避けるための帯域通過制限フィルタは必要とされない。

好ましい一実施形態においては、この方法の各段階は以下のとおりである。

段階１。「２倍オーバサンプリング」（ブロック２０）と呼ばれる：入力信号は、２倍にオーバサンプリングされる。これにより、２×Ｆｓｉｎでサンプリングされ、上位部分が「空の」スペクトルである、（ブロック２０の出力における）内部信号が作成される。入力信号は、帯域幅０〜Ｆｓｉｎ／２だけ占有する。

段階２。「６４倍オーバサンプリング」（ブロック２１）と呼ばれる：ブロック２０の出力信号は、ブロック２１で受け取られ、この場合も、６４倍にオーバサンプリングされ、その結果、１２８×Ｆｓｉｎでオーバサンプリングされ、Ｆｓｉｎ／２〜６４×Ｆｓｉｎ＝１２８×Ｆｓｉｎ／２の範囲の周波数帯域内で空のスペクトルとなる、（ブロック２１の出力における）内部信号が得られる。

段階３。「２次「Ｂ−スプライン」補間」（ブロック２２）と呼ばれる：この最終段階中に２次「Ｂ−スプライン」補間が実施され、オーバサンプリングされた、周波数Ｆｓｏｕｔの出力信号が生成される。ＦｓｏｕｔはＦｓｉｎよりも高いので、出力周波数範囲（すなわち、０〜Ｆｓｏｕｔ／２）内でエイリアシング周波数成分が形成される恐れはない。補間は、サンプリング周波数比Ｆｓｒａｔｉｏ−Ｆｓｉｎ／Ｆｓｏｕｔを表す信号の制御下で実施されるが、それについては以下で説明する。この制御パラメータは、ブロック２２の入力に送出され、それにより、その出力でサンプリング周波数Ｆｓｏｕｔで出力信号が生成される。

この図９のグラフは、このプロセスを図示している。縦軸は信号の振幅Ａを表し、横軸は周波数で目盛りがつけられている。周波数Ｆｓｉｎ／２、Ｆｓｏｕｔ／２、Ｆｓｉｎ、および６４×Ｆｓｉｎがこの図に表されている。スペクトルの下位の区間０〜Ｆｓｉｎ／２では、空ではない周波数スペクトル内容だけが、グレーで表されている。

２倍オーバサンプリングを実施する第１の段階（ブロック２０）は、上述したタイプの「ＦＩＲ」線形位相フィルタ（たとえば、図２を参照のこと）に基づいている。これは線形位相フィルタであるので、その係数が対称であることを想起することは有用である。このため、その半分しか、メモリ中に記憶する必要がない。

このフィルタの特性は、本明細書の最後にある「表Ｉ」に要約されている。

６４倍オーバサンプリングを実施する第２の段階（ブロック２１）は、やはり、上述したタイプの「ＦＩＲ」線形位相フィルタ（たとえば、図２を参照のこと）に基づいている。これも、上述したのと同じ利点を有する。第１の段階と組み合わされることで、この段階により、オーバサンプリング比が１２８倍に高められる。

このフィルタの特性は、本明細書の最後にある「表ＩＩ」に要約されている。

本明細書のこの段階において、２つ点に注目することができる。

カスケードでの段階１および段階２（２倍および６４倍オーバサンプリング）の結果として得られる信号は、周波数範囲Ｆｓｉｎ／２〜６４×Ｆｓｉｎ中の空のスペクトルで特徴づけられなければならない。これは、ゼロ埋めプロセスのため、６４倍オーバサンプリングフィルタによって、すべてのスペクトルの折返しが減衰されることから実現される。実際は、このフィルタの入力信号が２×Ｆｓｉｎでサンプリングされた信号である場合、ゼロ埋めプロセスによって周波数２×Ｆｓｉｎの倍数の周辺に、スペクトル折返しが生じる。さらに、６４倍フィルタの入力信号が、Ｆｓｉｎ／２〜Ｆｓｉｎでは空のスペクトルとなる。さらに、２×Ｆｓｉｎ〜Ｆｓｉｎで（２×Ｆｓｉｎを中心とした）第１のスペクトル折返しが生じるが、帯域Ｆｓｉｎ〜３×Ｆｓｉｎ／２内には意味のあるスペクトル内容は何もない。このため、６４倍オーバサンプリングフィルタでは、Ｆｓｉｎを超えるすべての成分を大幅に減衰させれば十分である。この有利な結果として、６４倍オーバサンプリングフィルタの遷移帯域に課される成分が大幅に減衰され、フィルタからの信号の中間接続数が減少する。一般に、６４倍オーバサンプリングフィルタが、Ｆｓｉｎ〜高い周波数のすべての周波数成分を減衰させる必要がある場合、接続数は、実際には２倍となり、その結果、メモリ、たとえば「ＲＯＭ」メモリの中に記憶しなければならないテーブルが大きくなる。

以下に詳細に説明するように、６４倍オーバサンプリング段階での計算負荷は、必要とされるサンプルだけを計算することによって、大幅に削減することができる。実際、第２の段階の後の補間段階では、２次「Ｂ−スプライン」を使用し、そこでは、補間のために３つの基準点を必要とする。したがって、６４倍オーバサンプリング段階のすべての出力サンプルが必要とされるわけではなく、省略できるものもあり、その結果、必要とされる計算量が減少する。

本発明による方法の段階３、すなわち最終段階は、既に指摘したように、これらのデータ点が補間点に十分近い場合に、既知の３つのデータ点のみからの正確な補間を可能にする２次「Ｂ−スプライン」補間を行うものである。前に説明したように、入力データにとっての１２８のオーバサンプリング比は、実際、音響で現在使用される最高分解能である２４ビットの精度を得るのに十分である。

次に、「Ｂ−スプライン」補間段階をどのように実施するかについて、より詳細に説明する。

「Ｂ−スプライン」補間段階は、Ｆｓｒａｔｉｏと呼ぶことにするパラメータを使用して実施される。このパラメータはサンプリング周波数比であり、Ｆｓｒａｔｉｏ＝Ｆｓｉｎ／Ｆｓｏｕｔである。この段階におけるプロセスを理解するために、恣意的に０で表される時間起点を用いて抽象的な時間線を考慮することができ、２倍オーバサンプリングされた入力サンプルの連続した２つのサンプルの発生間の（仮想）期間などの仮想時間基準が、１単位となる。

図１０は、このプロセスを示している。横軸は、仮想時間起点０で恣意的に始まる、上記の仮想時間軸である。３つの入力信号サンプルおよび５つの２倍オーバサンプリングされた入力信号サンプルが示されている。２つの連続した期間、すなわち仮想時間２ジャンプ（すなわち、２つの連続した入力サンプルの間のジャンプ）および仮想時間１ジャンプ（すなわち、２つの連続した２倍入力サンプルの間のジャンプ）も示されている。

それを表現する関数が推測的にわからない、これらのサンプルを通る曲線が、示されている。

出力サンプルが生成されることになる瞬間は、この仮想時間基準上で表すことができる。実際、Ｆｓｉｎ／Ｆｓｏｕｔ比がわかり、仮想時間起点（起点０）を位置決めしたならば、出力サンプルが必要とされる瞬間の仮想時間を計算することができる。

これは、次のようにして実現される。入力および出力におけるデータフローが時間起点で同期している（たとえば、入力サンプルが仮想時間０で受け取られ、出力サンプルが仮想時間０で生成される）、と仮定される。純粋な抽象的遅延が使用されるので、データフローの出発の仮想点を同期させることが、常に可能である。上述の仮想時間基準では、次の出力サンプルが、時間ｔ１＝２×Ｆｓｉｎ／Ｆｓｏｕｔで生成される。その次の出力サンプルは、時間ｔ２＝ｔ１＋２×Ｆｓｉｎ／Ｆｓｏｕｔ、その次は、ｔ３＝ｔ２＋２×Ｆｓｉｎ／Ｆｓｏｕｔ、以下同様である。

図１０に由来する図１１の線図は、このプロセスを示している。より具体的には、時間ｔ１およびｔ２が例として示されている。

出力サンプルの仮想の瞬間がわかると、知る必要のある６４倍オーバサンプリング段階の出力を決定することができる。実際、出力の瞬間がわかることにより、この瞬間の直前の６４倍オーバサンプリング段階のフェーズを決定することが可能になる。このフェーズは、仮想単位時間の６４分の１だけ、間隔があくことになる。このフェーズが確定されると、この所与のフェーズおよび次の２つを計算して、３つのデータ点を得る必要があり、その３点から、２次「Ｂ−スプライン」を使用してデータ補間が実行される。

次の図１２は、６４倍オーバサンプリング段階でのフェーズの選択を示している。

上述の仮想同期変換規則に従って、ｒは、ｔ＝ｎ＋ｒと定義される。したがって、ｒは、０≦ｒ＜１の数であり、またｒは、仮想時間中の、出力サンプルと出力サンプルの直前の２倍オーバサンプリングされた入力信号サンプルの間のシフトを表す。正しい２倍オーバサンプリングされた入力信号サンプルを得るには、非常に簡単である。出力サンプルの仮想時間ｔがわかれば、２倍オーバサンプリングされた入力サンプルを、ｒ＝ｔ−ｎ、１になるまでジャンプすればよい。このプロセスは、通常、新しい２倍オーバサンプリングされた入力信号サンプルについて、ｔを１単位だけ減らすことによって実施される。

６４倍オーバサンプリング段階により、仮想単位期間の１／６４だけ間隔のあいたサンプルが生成され、したがって、仮想出力時間ｔの直前のフェーズは、次のような、フィルタのｋ番目のフェーズによって得られる。

ｋ×（１／６４）≦ｒ＜（ｋ＋１）×（１／６４） （９）
ｋは、たとえば以下のようにして、ｒ×６４の（下位の値に丸めた）まるまるの値をとることによって、容易に計算される。

ｋ＝［ｒ×６４］ （９ａ）
上式で、［］は、下位の丸められた部分全体を表す。

したがって、２次「Ｂ−スプライン」を適用するために使用されるデータ点は、６４倍オーバサンプリングフィルタリングのフェーズｋ、ｋ＋１、およびｋ＋２によって得られる。ただし、ｋが０〜６３の間であるので、ｋ＋１およびｋ＋２が６３を実際に超えることがあり、したがってこの場合、各ステップで２倍オーバサンプリングされた入力を行い、また、必要ならｋ＋１およびｋ＋２を６４だけ減らす必要があることに留意する必要がある。

この時点で、「Ｂ−スプライン」を計算するための３つのデータ点が存在する。まだ不足している値は、αと呼ぶものであるパラメータである。このパラメータは、「Ｂ−スプライン」係数を計算する際に使用される。このパラメータαは、図１２に示されている。

２次「Ｂ−スプライン」補間を適用するには、αを間隔［０；１］内で正規化する必要がある。仮想時間基準では、αは［０；１／６４］の間隔内で変化することになる。したがって、正規化されたαパラメータを得るには、次の関係が使用される。

α＝ｒ×６４−ｋ＝ｒ×６４−［ｒ×６４］ （１０）
上式で、［］は上記（関係（９ａ））と同様に定義される。

パラメータαが［０；１］で正規化された後、（上記で定義された）２次「Ｂ−スプライン」補間式を適用して、出力サンプルを計算することができる。

可能な最大周波数Ｆｓｏｕｔという点で、推測される制限がないことに留意することは非常に重要である。最終段階は連続時間内にある（仮想時間内の任意の瞬間における信号値を表すことのできる「Ｂ−スプライン」多項式が得られる）ので、最大周波数制限Ｆｓｏｕｔは、この方法を実施する装置の計算能力にのみ関連する。すなわち、現在利用可能な技術によって提供される可能性にのみ依存する。

次に、アンダサンプリングのケースについて説明する。

このケースでは、出力サンプリング周波数Ｆｓｏｕｔは、入力サンプリング周波数Ｆｓｉｎよりも低い。つまり、サンプリング定理のため、一部の入力信号の周波数範囲で出力信号が再生できない。したがって、入力信号の帯域幅をＦｓｏｕｔ／２に制限するフィルタを導入する必要がある。

まず、Ｆｓｉｎ／２≦Ｆｓｏｕｔ＜Ｆｓｉｎの具体的なケースを検討し、次に、Ｆｓｏｕｔ＜Ｆｓｉｎに一般化するものとする。

また、ローパスフィルタは、本明細書の最後にある表ＩＩＩに示す特性を有するものと仮定する。

ここでこのフィルタが２倍オーバサンプラとして使用される場合、２×Ｆｓｉｎでサンプリングされた信号が得られ、Ｆｓｏｕｔ／２より高い、したがってＦｓｉｎ／２より高い周波数内容全体が除去され、あるいは少なくとも非常に大きく減衰される。次に、オーバサンプリングのケースと同様に、６４倍オーバサンプリング段階および「Ｂ−スプライン」補間段階を適用し、Ｆｓｏｕｔのサンプリング周波数について所望の結果を得ることができる。Ｆｓｏｕｔ＜Ｆｓｉｎであり、導入されたフィルタが入力信号帯域幅を［０；Ｆｓｏｕｔ／２］に低減させるので、オーバサンプリング段階の場合と同じアルゴリズムを適用することができる。

実際、実現されたことは、オーバサンプリングでの純粋なフィルタリング（図８に関して記載したオーバサンプリングのケース）から、周波数帯域制限を伴うオーバサンプリングに変えることによって、第１の段階を改変することである。このフィルタは、入力信号の周波数内容全体を送出する代わりに、入力信号の帯域幅をＦｓｏｕｔ／２に制限する。

ちなみに、このケースに対応するブロック図は、図８のブロック図とほぼ同様であるが、唯一の例外として、第１の段階（ブロック２０）が、２倍オーバサンプラに加えて、上記の帯域制限フィルタを備える。したがって、それについて再度記述する必要はない。

好ましい一実施形態においては、第１のアンダサンプリングのケースでは、この方法の各段階は次のとおりである。

段階１。「２倍オーバサンプリング 帯域制限」（改変された図８におけるブロック２０）と呼ばれる：まず、入力信号が２倍オーバサンプリングされ、Ｆｓｏｕｔ／２に帯域通過制限される。これにより、２×Ｆｓｉｎでサンプリングされた、Ｆｓｏｕｔ／２〜高い周波数で空のスペクトルとなる内部信号が生成される（制限された帯域入力信号は、帯域幅０〜Ｆｓｉｎ／２ではなく０〜Ｆｓｏｕｔ／２だけ占有する）。

段階２。「６４倍オーバサンプリング」と呼ばれる（図８のブロック２１に同じである）：信号が６４倍オーバサンプリングされ、その結果、１２８×Ｆｓでサンプリングされ、Ｆｓｏｕｔ／２〜６４×Ｆｓｉｎ＝１２８×Ｆｓｉｎ／２が空のスペクトルである内部信号が得られる。

段階３。「２次Ｂ−スプライン補間」と呼ばれる（図８のブロック２２に同一である）：この最終段階中、２次「Ｂ−スプライン」補間が行われ、オーバサンプリングされた周波数Ｆｓｏｕｔの出力信号が生成される。帯域制限フィルタによってスペクトル内容がＦｓｏｕｔ／２に低減されるので、出力周波数範囲（すなわち、０〜Ｆｓｏｕｔ／２）内にエイリアシング周波数成分が現れる危険はない。補間は、サンプリング周波数比Ｆｓｒａｔｉｏ＝Ｆｓｉｎ／Ｆｓｏｕｔを表す信号の制御の下で行われる。前に述べたように、この制御パラメータは、（ブロック２２に同じ）ブロックの入力に送出され、そのブロックは、出力においてサンプリング周波数Ｆｓｏｕｔで出力信号を送出する。

図１３のグラフは、このプロセスを示している。縦軸は信号の振幅Ａを表し、横軸は周波数で目盛りがつけられている。周波数Ｆｓｏｕｔ／２、Ｆｓｉｎ／２、Ｆｓｉｎ、および６４×Ｆｓｉｎが示されている。スペクトルの下位部分、一方は０〜Ｆｓｏｕｔ／２、他方はＦｓｏｕｔ／２〜Ｆｓｉｎ／２においては、それぞれ出力信号および入力信号について、空ではない周波数スペクトル内容が灰色で示されている。Ｆｓｉｎ／２より上は、スペクトルが空である。

第１のアンダサンプリングのケースにおける、本発明の方法によるサンプリング周波数変換器装置は、適切な帯域制限フィルタを導入することを除き、オーバサンプリングのケースの装置と厳密に同一なアーキテクチャを有し、このことが、本発明の非常に重要な特性を構成しており、ある種の利点を提供することは、上記の説明から明らかである。

次に、本発明による帯域制限フィルタの生成について、より詳細に説明する。

重要な特性によれば、帯域通過制限が分離され、その結果、出力周波数帯域内のファントム周波数を構成し得る周波数を補間から分離することが可能になり、それにより、１つの時間基準が、もう１つの時間基準に効率的に転送されることが可能になる。これには、いくつかの大きな利点がある。

この手法で適応的時間部分（補間）を実行するのは、非常に簡単である。好ましい一実施形態においては、３つのフィルタ係数だけが適応的（たとえば、２次「Ｂ−スプライン」係数）であり、リアルタイムで計算する必要がある。この結果、計算量が少なくなり、この手法で実現するのが非常に簡単になる。

帯域通過制限段階と補間段階を分離することにより、遅延時間フィルタの帯域制限係数を計算することが可能になり（したがって、リアルタイム処理経路では計算しない）、したがって、やはり即時の計算量が低減される。

以下に詳述するように、本発明による方法は、フィルタの帯域制限係数を計算するための特別なアルゴリズムを必要としない。実際、オーバサンプリングのケースに使用されるアルゴリズムが、フィルタ係数を計算するのにも使用され、したがって、特別なフィルタ係数計算アルゴリズムが回避される。このことは、主要な特性の１つを構成している。

帯域制限フィルタ係数を生成する方法は、フーリエ変換の周知の固有の特性に基づいている。

ｘは「時間範囲」内の信号を表し、Ｘは「周波数範囲」内のその表現であり、さらにＦＴはフーリエ変換演算子を表すものと仮定する。ｋはゼロを除く負ではない任意の実数であり、ｔおよびｆは、それぞれ時間および周波数を表すものと仮定する。

フーリエ変換の特性の故に、次のように記述することができる。

ＦＴ（ｘ（ｋｔ））（ｆ）＝Ｘ（ｆ／ｋ） （１１）

次に、オーバサンプリングのケースに使用された、標準の２倍オーバサンプリングについて検討する。好ましい一実施形態においては、フィルタは、本明細書の最後にある表ＩＶに示す典型的な特性を有する。

次に、Ｆｓｉｎ／２≦Ｆｓｏｕｔ＜Ｆｓｉｎである場合について検討する。これは、１／２≦Ｆｓｏｕｔ／Ｆｓｉｎ＜１の関係が検証されることを暗示している。ｒ＝Ｆｓｏｕｔ／Ｆｓｉｎ＜１であると仮定する。次に、信号ｈについて検討し、Ｆｓｒａｔｉｏ＝ｒの比でのサンプリング周波数変換を適用する。ｒ＜１であるので、この場合もオーバサンプリングモードであり、やはり前述の段階を適用することが可能となる。対応する出力信号をｈ_ｏｕｔと呼ぶものとする。したがって、ｈ_ｏｕｔは、瞬間ｒｎで再サンプリングされた信号ｈ（ｎ）、たとえばｈ_ｏｕｔ（ｎ）＝ｈ（ｒｎ）を表す。したがって、周波数範囲内で次式が得られる。

ＦＴ（ｈ_ｏｕｔ（ｎ））（ｆ）＝Ｈ_ｏｕｔ（ｆ）＝Ｈ（ｆ／ｒ） （１２）

上式は、フィルタｈ_ｏｕｔ（ｎ）が、本明細書の最後にある表Ｖに示す特性を有することを意味する。

したがって、この手法は、基本的アルゴリズム「ＳＲＣ」を有効に利用して、帯域制限フィルタの係数を計算し、したがって、既に示したように、この作業のための特別な資源または専用の資源を何も必要とせず、大きな利点を構成するものである。

次に、アンダサンプリングのより一般的なケース、すなわち、Ｆｓｏｕｔ＜Ｆｓｉｎ／２が検証される場合について説明する。

追加のアンダサンプリング段階が挿入される場合、このケースは、Ｆｓｉｎ／２＜Ｆｓｏｕｔ＜Ｆｓｉｎに関して前述したケースから容易に導き出すことができることを、以下に示す。

Ｆｓｏｕｔ＜Ｆｓｉｎ／２の場合、次のような、ゼロ以外の１つの正の整数Ｍが存在する。

２^−ＭＦｓｉｎ／２≦Ｆｓｏｕｔ＜２^−ＭＦｓｉｎ （１３）

実際、この整数Ｍは、次の反復アルゴリズムを使用して、容易に計算することができる。

段階１：Ｍ＝０の初期化。
段階２：Ｍ＝Ｍ＋１。
段階３：２^−ＭＦｓｉｎ／２≦Ｆｓｏｕｔの場合、反復を止めて、段階２に進む。

次に、入力信号に、２倍アンダサンプリング回路のＭ個の段階を通過させると仮定する。このケースでは、その結果得られる信号のサンプリング周波数は、Ｆｓｉｎ＝２^−ＭＦｓｉｎとなる。したがって、次の関係が検証される。

Ｆｓｉｎ’／２≦Ｆｓｏｕｔ＜２^−ＭＦｓｉｎ’ （１４）

この関係は、Ｆｓｉｎ／２≦Ｆｓｏｕｔ＜Ｆｓｉｎに関して既に検討したケースにほとんど同様であり、Ｆｓｉｎがサンプリング周波数信号Ｆｓｉｎ’と単に交換されているだけである。

したがって、Ｆｓｏｕｔ＜Ｆｓｉｎ／２のケースを実施するためには、次の各段階を実行するだけで十分である。

段階１：初期化してＭを得る。
段階２：２倍アンダサンプリングをＭ段階適用して、Ｆｓｉｎ’＝２^−ＭＦｓｉｎを得る。
段階３：Ｆｓｉｎ’／２＜Ｆｓｏｕｔ＜Ｆｓｉｎ’として、前のケースの段階を適用する。
段階４：サンプリング周波数に変換すべきデータがまだある場合、段階２に戻る。

したがって、Ｆｓｏｕｔ＜Ｆｓｉｎ／２のケースで本発明の方法を実施するための装置は、前のケース（すなわち、Ｆｓｉｎ／２≦Ｆｓｏｕｔ＜Ｆｓｉｎの場合）から直接導き出される。第１のブロックの前に、２倍アンダサンプリングのＭ段階からなるカスケードを置くだけで十分である。また、後者の装置それ自体が、Ｆｓｏｕｔ＞Ｆｓｉｎの場合の「オーバサンプリング」のケースを実施するための装置（図８）から直接導き出されたことも示されている。単に第１の段階（ブロック２）だけが、Ｆｓｏｕｔ／２での帯域制限フィルタをその中に含めることにより、わずかに改変する必要があった。

図１４は、この方法を実施する装置のアーキテクチャを、ブロック図の形で図式的に示している。

ブロック２１および２２は、その機能において、図８で同じ参照符号をもつブロックと厳密に同一である。ブロック２０’はブロック２０に類似しているが、前述したように、Ｆｓｏｕｔ／２での帯域制限フィルタが組み込まれている。最後に、入力ブロック、参照符号２３は、２倍アンダサンプリングの、カスケードのＭ個の同一な段階、２３１〜２３Ｍを含んでいる。この入力ブロックは、入力信号Ｆｓｉｎを受け取り、ブロック２０’の入力に出力信号Ｆｓｉｎ’を送出する。ブロック２３、２３１〜２３Ｍの各段階は、その入力Ｆｓｉｎ／２、．．．、Ｆｓｉｎ／２^Ｍ−１、Ｆｓｉｎ’＝Ｆｓｉｎ／２^Ｍで受け取られる信号に関する２倍アンダサンプリング信号を送出する。これに続いて、ブロック２０’は、その出力で信号２Ｆｓｉｎ’を送出し、ブロック２１は信号１２８Ｆｓｉｎ’を送出する。２次「Ｂ−スプライン」補間用のブロック２２は、比パラメータＦｓｒａｔｉｏ＝（Ｆｓｉｎ／Ｆｓｏｕｔ）の制御の下で、出力信号Ｆｓｏｕｔを送出する。

このアーキテクチャは、サンプリング周波数変換のすべての可能なケースをカバーする。

アンダサンプリング段階の数は、ＦｓｉｎおよびＦｓｏｕｔがわかった後、動的に決定される。実際、比Ｆｓｒａｔｉｏ＝（Ｆｓｉｎ／Ｆｓｏｕｔ）、あるいは同じことだが比Ｆｓｏｕｔ／Ｆｓｉｎがわかれば十分である。

説明したように、本発明の方法重要な特性のうちの１つにしたがって、アンダサンプリング、帯域制限、および補間プロセスがアーキテクチャ的に分離されているので、Ｆｓｏｕｔ＜Ｆｓｉｎの場合でも、可能なサンプリング周波数変換の振幅に関する理論的制限がない。アンダサンプリング段階、またこのことからこの方法を実施する装置用のアンダサンプリング段階を、適切な数Ｍ個だけ用意すれば十分である。

ソフトウェア要素を用いて実施される方法を実施する際は、たとえば、いわゆる「ＲＡＭ」タイプの、記録プログラムをもつ自動データ処理システムの中央記憶装置のスロットをアンダサンプリング段階に割り当てることによって、これを実現することができる。実施の際の唯一の制限は、中央処理装置の利用可能な能力および／または装置の利用可能なデータ処理メモリ量によるものである。したがって、可能なＦｓｉｎ／Ｆｓｏｕｔ変換比に関する理論的な制限はない。この極めて重要な特性は、従来技術の方法に勝る、決定的な技術的利点をもたらす。

上記に照らせば、本発明によるサンプリング周波数（速度）変換方法は、以下に述べる４つの特性に分解することができるといえる。

１．入力に配置され、Ｆｓｉｎ＞Ｆｓｏｕｔの場合のみ働く、Ｆｓｏｕｔ／２での帯域通過制限フィルタ。

２．（ＦｓｉｎおよびＦｓｏｕｔの間の比に従って）入力信号のサンプリング周波数をＬ倍に増加させて、Ｌ×ＦｓｉｎまたはＬ×Ｆｓｉｎ’に等しいサンプリング周波数を得、したがって、その後の補間動作で著しい歪みが生じない、オーバサンプリングフィルタ。

３．上記のオーバサンプリングフィルタの出力信号を入力で受け取り、周波数Ｆｓｏｕｔでサンプリングされた出力信号を直接生成する補間段階。

４．入力に配置された帯域通過制限フィルタを、次のように構成する段階。

４．１．Ｆｓｉｎ＞Ｆｓｏｕｔ≧Ｆｓｉｎ／２の場合は次のとおりである。

（ａ）そのインパルス応答によって特徴づけられる、所与の「ＦＩＲ」フィルタ原型を使用する。

（ｂ）Ｆｓｏｕｔ／Ｆｓｉｎに相似の比に従って、その周波数特性がこの原型の周波数特性と等しくなる新しい「ＦＩＲ」フィルタの係数を得るために、本来のサンプリング周波数変換アルゴリズムを使用して、１単位よりも大きいＦｓｒａｔｉｏ＝Ｆｓｉｎ／Ｆｓｏｕｔのサンプリング周波数比に従って、このインパルス応答を再サンプリングする。

（ｃ）この新しい「ＦＩＲ」フィルタを、Ｆｓｏｕｔ／２での帯域通過制限フィルタとして使用する。

４．２．Ｆｓｉｎ／２＞Ｆｓｏｕｔの場合、次のとおりである。

（ａ）Ｆｓｉｎ／２^ｋ＞Ｆｓｏｕｔ≧Ｆｓｉｎ／（２^{（ｋ＋１）}）となるような、１つの整数ｋを決定する。

（ｂ）アンダサンプリングフィルタを、「ＳＲＣ」装置の入力において、係数２^ｋで構成し有効化する。

（ｃ）周波数Ｆｓｉｎ’＝Ｆｓｉｎ／２^ｋでサンプリングされた入力信号に（すなわち、アンダサンプリングフィルタの出力で）その制限が適用されることを除き、上記の項４．１．と同じ形で帯域通過制限フィルタが構成される。

（ｄ）帯域通過制限フィルタは、このケースでは、アンダサンプリングフィルタと帯域通過制限フィルタを組み合わせたものである。このフィルタの出力周波数は、Ｆｓｉｎ’、すなわち、Ｆｓｉｎ／２^ｋで表される。

４．３．Ｆｓｉｎ≦Ｆｓｏｕｔの場合、帯域通過制限フィルタを、項４．２．で使用される「ＦＩＲ」フィルタ原型に制限する。

帯域通過制限フィルタの適応的な部分は、変化の範囲を狭めることが少なくとも可能でなければならないことに、特に留意することができる。実際、本発明の重要な特性によれば、Ｆｓｉｎ＞Ｆｓｏｕｔ＞Ｆｓｉｎ／２のケースを利用することが常に可能である。したがって、このフィルタは、少なくとも、範囲［Ｆｓｉｎ／４；Ｆｓｉｎ／２］内のカットオフ周波数でのみ適用可能である必要がある。２で除算することは、シャノンの定理の結果である。値Ｆｓｉｎ／２^ｋは、Ｆｓｉｎ／２＞ＦｓｏｕｔではＦｓｉｎ’で表され、それ以外のすべてのケースではＦｓｉｎ’＝Ｆｓｉｎで表される。

説明したばかりの本発明による方法の基本的特性は、図１５のブロック図で、全体的参照符号３で、図式的に表すことができる。

ブロック３０は、帯域通過フィルタの構成段階を示す。このフィルタは、その入力で、入力サンプリング周波数および出力サンプリング周波数、それぞれＦｓｉｎおよびＦｓｏｕｔの値を受け取る。Ｆｓｉｎ≦Ｆｓｏｕｔ（項４．３．参照）、Ｆｓｉｎ＞Ｆｓｏｕｔ≧Ｆｓｉｎ／２（項４．１．参照）、またはＦｓｉｎ／２＞Ｆｓｏｕｔ（項４．２．参照）かどうかが決定される。それに従って、アンダサンプリングフィルタが構成され、帯域通過制限フィルタの係数が計算される。出力で、アンダサンプリングフィルタを構成し、帯域通過制限フィルタの係数を計算することを可能にするパラメータ、すなわち図１５の参照符号Ｄａｔａｃｏｎｆｉｇが得られる。

このＤａｔａｃｏｎｆｉｇパラメータは、帯域通過制限フィルタからなるブロック３１に送出される。また、ブロック３１は、２つの追加の入力において、サンプリング周波数Ｆｓｉｎの値、およびこの周波数でサンプリングされる入力データＤａｔａｉｎも受け取る。ブロック３１は、アンダサンプリングフィルタ３１０および本来の帯域通過制限フィルタ３１１（検討されるケースによる任意選択の段階）を含む。

ブロック３１、より具体的にはブロック３１１で生成される出力信号ＤａｔａＢＬは、サンプリング２で帯域通過に制限された入力データからなる。

帯域通過制限フィルタ３１０は、動的に構成される。これは、Ｆｓｏｕｔ＞Ｆｓｉｎ／２の場合にのみ、作動する（項４．１．参照）。

ブロック３１、より具体的にはブロック３１１で生成される出力信号ＤａｔａＢＬは、（上記で定義された）サンプリング周波数Ｆｓｉｎ’での帯域通過に制限された入力データからなる。

信号ｄａｔａＢＬは、Ｌ倍のオーバサンプリングフィルタ３２に送出される。

このフィルタ３２によって出力で生成される信号ＤａｔａＢＬ’は、サンプリング周波数Ｌ×Ｆｓｉｎ’の帯域通過中に制限された信号である。この信号ＤａｔａＢＬ’は、補間段階３３の入力に送出される。

補間段階３３は、歪みを生じさせないように構成され、周波数Ｆｓｏｕｔでサンプリングされた信号を生成する。

説明したばかりの本発明による方法は、計算回路およびデータ記憶回路、（たとえば、上記の「ＲＯＭ」タイプの）固定メモリ、および／または具体的にはフィルタ係数を記憶するための（上記の「ＲＡＭ」タイプの）ランダムアクセス揮発性メモリと対話するソフトウェア部分の手段を用いて、実施することができる。また、この方法は、メモリ回路を伴う特定の論理回路、記録済みプログラムを有する自動データ処理システムである標準マイクロコンピュータ、または記憶手段を伴う、たとえば英語名「ＤＳＰ」（「デジタル信号プロセッサ」を表す）で知られるタイプの、デジタル信号処理専用のプロセッサを使用して、実施することもできる。

図１６は、本発明の好ましい一実施形態による、サンプリング周波数（速度）変換方法を実施する装置のアーキテクチャの一例を、全体的参照符号４で、図式的に示している。

図１６の上位部分に示されている回路のモジュールは、この方法の初期化段階に関係している。

第１のモジュール４０は、入力信号と出力信号のサンプリング周波数間の所望の比Ｆｓｒａｔｉｏを計算することを可能にする、パラメータｒＦｓを受け取る。

この比Ｆｓｒａｔｉｏは、モジュール４２に送出され、その結果、前に定義された係数Ｍが生成され、また不均等Ｍ＞０が検証された場合、モジュール４４に送出されて、比Ｆｓｒａｔｉｏが訂正される。

係数Ｍは、帯域通過制限フィルタの係数を計算するためのモジュール４１、および上記の比Ｆｓｒａｔｉｏを訂正するためのモジュール４４の２つのモジュールの入力に送出される。帯域通過制限は、Ｍ≧０の場合にのみ、有効である。

モジュール４１の出力における信号は、２倍オーバサンプリング係数を適合させるためのモジュール４３に送出され、すべてのケースで計算が行われる。

図１６の下位部分に示された回路の各モジュールは、本発明による方法の、リアルタイムで実施される段階に対応している。さらに、補間器モジュール４８までの左側部分では、このプロセスは、Ｄａｔａｉｎで参照される入力データと同期している。またこのプロセスは、このモジュール４８からの、Ｄａｔａｏｕｔで参照される出力データと同期している。

サンプリング周波数Ｆｓｉｎでの入力データＤａｔａｉｎは、第１のバッファメモリ４９ｅの入力に送出され、このメモリに記憶される。これは、たとえば、いわゆる「ＦＩＦＯ」タイプ（「先入れ先出し」を表す）のメモリでよい。このバッファ４９ｅの出力は、入力データフローＤａｔａｉｎと同期して、Ｍ個のアンダサンプリング段階を含むモジュールの入力に送出される。ここでＭはモジュール４２によって計算されるパラメータである。説明したように、この動作は、Ｍ≦０の場合にのみ行われる。そうでない場合、分岐、すなわち現在使用される英語の用語による「バイパス」が用意される。したがって、データは、モジュール４５とカスケードされたモジュールに直接送出される。これを行うために、モジュール４５は、入力データを、アンダサンプリング段階または「バイパス」にスイッチするためのＭの値に反応する、制御手段（図示せず）を含む。

モジュール４６は、２倍オーバサンプリングおよび帯域通過制限動作を行う。この場合も、説明したように、後者の動作は、「アンダサンプリング」モードでのみ行われる。

その出力における信号は、６４倍オーバサンプリングモジュール４７に送出され、そのモジュールは、モジュール４４でＭ＞０の場合、制御入力で、訂正された比Ｆｓｒａｔｉｏを受け取る。モジュール４７の出力は、データ補間モジュール４８に送出される。説明したように、好ましい一実施形態においては、この補間は、２次「Ｂ−スプライン」に基づく。

最後に、モジュール４８の出力におけるデータは、入力バッファメモリ４９ｅと同じタイプでよい、出力バッファメモリ４９ｓに記憶される。後者は、出力データＤａｔａｏｕｔを、所望のＦｓｒａｔｉｏの関数として、サンプリング周波数Ｆｓｏｕｔで送出する。

本発明の方法の好ましい適用例は、まず、本来のサンプリング速度変換、すなわち「ＳＲＣ」に関し、より具体的には、オーディオ分野で使用される「ＳＲＣ」に関する。

この分野における「ＳＲＣ」の典型的な適用例は、所与のサンプリング周波数のオーディオデジタルデータを同じ種類だが異なるサンプリング周波数でサンプリングされたオーディオデータに変換することである。オーディオデジタル分野では、多数のサンプリング周波数が使用され、特に、８、１１．０２５、１２、１６、２２．０５、２４、３２、４４．１、４８、（６４）、８８．２、９６、（１２８）、１７６．４、１９２、（３５２．８および３８４）ｋＨｚが使用される。括弧内の周波数はめったに使用されないが、それ以外は、ほとんど標準として、頻繁に使用される。

データを１つのオーディオデジタルシステムから別のシステムに転送するために、しばしばデータのサンプリング周波数を適合させる必要がある。オーディオデジタルシステムのどれかが、接続されている他のシステムのサンプリング周波数と互換性がないためである。その結果、互換性のない２つのシステムの間に接続を確立するには、しばしば、インターフェースで「ＳＲＣ」を使用する必要がある。

「ＳＲＣ」の典型的な適用例は、自動車業界において、マルチメディア車載システムに関して見出せる。現代の自動車アーキテクチャには、しばしば、オーディオデジタルデータを自動車のリアスピーカに送出するために、固定サンプリング速度、たとえば、４８ｋＨｚで動作する、マルチメディア転送バス（たとえば、いわゆる「ＭＯＳＴ」タイプのバス）が組み込まれている。しかし、自動車内には、他のオーディオソース、すなわち、４４．１ｋＨｚのサンプリング周波数を用いるＣＤ読取り器や、８ｋＨｚで動作する「ＧＳＭ」標準への携帯電話接続用のいわゆる「ハンズフリー」装置など、４８ｋＨｚとは異なるサンプリング周波数の信号を使用するサービスも存在する。したがって、組み込まれたマルチメディアバスにオーディオデジタルデータを送出するためには、サンプリング周波数変換を行う必要がある。より一般的には、周波数Ｆ_１、．．．、Ｆ_ｘ、．．．、Ｆ_ｎｋＨｚでサンプリングされたｎ個の信号源があり、ここで、Ｆ_ｘは、上記の値のどれかに対応する。したがって、変換比Ｒｘ＝（Ｆ_ｘ／４８）をもつｘ個の「ＳＲＣ」を有する必要がある（Ｆ_ｘはｋＨｚで表される）。説明したように、Ｒ_ｘは、オーバサンプリングモードまたはアンダサンプリングモードにおける任意の値であると仮定することできる。唯一の制限は、実際に使用される技術によるものである。

本発明による方法は、本来のサンプリング周波数変換には限定されない。この方法を適用して、他の多くの分野で利益を得ることができる。

非網羅的な例として、この方法を使用して、特に、デジタルアナログ変換器におけるジッタをなくすことができる。

ジッタは、オーディオデジタルサウンドの再生システムまたは記録システムにおける品質劣化の主な要因のうちの１つであることが知られている。ジッタは、そのサイクルの中央値付近のクロックサイクルにおける、望ましくない変動によって特徴付けられる。これは、オーディオクロック上に存在する雑音信号であると考えることができる。

こうしたシステムには、デジタルアナログ変換器が組み込まれている。良好な品質のデジタルアナログ変換を実現するには、この寄生ジッタの影響をできるだけなくす必要がある。

そのようなシステムの一般的アーキテクチャには、入力データフローからのデジタル信号およびクロック信号を抽出し、それらを２つの別々の経路に分離するオーディオデジタル受信入力が含まれる。この段階は、「ＰＬＬ」タイプ（「フェーズロックループ」を表す）の発振器に基づいている。「ＰＬＬ」が入力データフローに対して位相合せを行っても、送出の品質は低いことが、経験からわかっている。オーディオデジタル信号の品質を損なう、一般に望ましくない残留ジッタが存在する。

出力段階では、本来のデジタルアナログ変換を行う。

この問題を回避するために、低ジッタの信号を利用するのではなく、非常に正確なローカルクロックが使用される。ローカルクロック上で低ジッタを実現する方がはるかに容易であることが理解されよう。「ＳＣＲ」は、２つの段階の間に挿入される。後者は、入力信号の周波数と正確なローカルクロックによって課される周波数との間のサンプリング周波数変換を行う。図１６のケースでは、「ＳＲＣ」までの入力回路は、入力データのサンプリング周波数と同期する。「ＳＲＣ」からの出力回路は、（内部クロックによって決定される）出力データのサンプリング周波数と同期する。

ちなみに、「ＳＲＣ」の使用によって実現される追加の利点は、デジタルアナログ変換器のアナログ出力段階は、実現が容易な１つの信号サンプリング周波数に対してのみ最適化すればよい、ということにある。それとは正反対に、「ＳＲＣ」のない装置では、アナログ出力段階は、複数のサンプリング周波数に合わせる必要があるので、妥協に基づいている。

上記を参照した後は、本発明によってその定められた目的が余裕をもって実現されることが、容易に理解されよう。

実際、本発明による方法は、先に要約された多くの利点をもたらす。それらをすべて再び列挙する必要はないが、主な利点を以下に挙げることができる。

複雑さの度合いが低く、性能が高い。

入力サンプリング周波数と出力サンプリング周波数の間の制限のない変換比が可能となり得る。

同じアルゴリズムを使用して、サンプリング周波数変換を行い、帯域通過制限フィルタ係数を導き出す。

フィルタ係数の数が少ないので、記憶容量が少なくて済む。

ただし、本発明は、特に図８〜１６に関して、明示的に記載された例示的な実施形態にのみ限定されるものではないことが、明らかである必要がある。

この方法によって必要とされる機能（フィルタリング、オーバサンプリング、アンダサンプリング、補間など）を実施するために使用することのできる回路の数値的値および例は、本発明の主な特性をより明確に表すためにのみ示されており、単に当業者の知識の範囲内での技術的選択の結果によるものである。これらの機能のほとんどが従来技術のものであり、本発明の新規の特性および得られる技術的利点は、その特定の構成にあることを既に示した。また、このことは、大きな改変をせずに従来技術の技法を適用することが可能であるので、追加の利点も表している。

本発明は、明示的に記載されたどの適用例にも限定されない。また、既に述べたように、本来のサンプリング速度変換に関する主な用途に加えて、本発明を利用して、多くの他の分野でも利益を得ることができる。

表Ｉ

表ＩＩ

表ＩＩＩ

表ＩＶ

表Ｖ

従来技術のサンプリング周波数変換器装置の一実施形態を概略的に示す図である。 ローパスフィルタの周波数応答曲線を示す図である。 いわゆる「ＦＩＲ」タイプのデジタルフィルタを概略的に示す図である。 デジタルデータオーバサンプラを概略的に示す図である。 デジタルデータデシメータ回路を概略的に示す図である。 簡略化したデジタルデータデシメータ回路を概略的に示す図である。 補間プロセス、すなわち曲線上の任意の点で信号の値を計算できることを、図式的に示すグラフである。 オーバサンプリングモードに適用される、本発明によるサンプリング周波数変換方法の主な段階を、ブロック図の形で示す図である。 このオーバサンプリングモードで実現される周波数範囲を図式的に示すグラフである。 このオーバサンプリングモードで２次「Ｂ−スプライン」関数を使用する補間段階を図式的に示すグラフである。 第１のアンダサンプリングモードで実現される周波数範囲を図式的に示すグラフである。 アンダサンプリングモードに適用される、本発明によるサンプリング周波数変換方法の主な段階を、ブロック図の形で示す図である。 アンダサンプリングモードおよびオーバサンプリングモードを包含する、本発明によるサンプリング周波数変換方法の諸段階を、ブロック図の形で示す図である。 本発明の好ましい一実施形態によるサンプリング周波数変換方法を実施する装置のアーキテクチャの一例を概略的に示す図である。

符号の説明

２０ ブロック、２倍オーバサンプリング、第１の段階
２０’ ブロック
２１ ブロック、６４倍オーバサンプリング、第２の段階
２２ ブロック、２次「Ｂ−スプライン」補間
２３ ブロック
３０ ブロック
３１ ブロック
３２ フィルタ
３３ 補間段階
４０ 第１のモジュール、第１の初期化モジュール
４１ モジュール、第３の初期化モジュール
４２ モジュール、第２の初期化モジュール
４３ モジュール、第５の初期化モジュール
４４ モジュール、第４の初期化モジュール
４５ モジュール、第１のプロセスモジュール
４６ モジュール、第２のプロセスモジュール
４７ ６４倍オーバサンプリングモジュール、第３のプロセスモジュール
４８ 補間器モジュール、データ補間モジュール、第４のプロセスモジュール
４９ｅ 入力バッファメモリ、第１のバッファメモリ、バッファ
４９ｓ 出力バッファメモリ、バッファ
２３１〜２３Ｍ カスケードのＭ個の同一な段階
３１０ アンダサンプリングフィルタ
３１１ 本来の帯域通過制限フィルタ

Claims (11)

1. 入力信号と呼ばれる第１のデジタル信号に関連した、Ｆｓｉｎと呼ばれる第１のサンプリング周波数を取得するものであり、出力信号と呼ばれＦｓｏｕｔと呼ばれる第２のサンプリング周波数を選択するものである第１の初期化段階を含み、前記第１および第２のサンプリング周波数の間の比が所定の比を構成する、前記所定の比に従ってサンプリング周波数を変換する方法であって、
   （Ｆｓｉｎ／Ｆｓｏｕｔ）／２^ｋ＞１≧（Ｆｓｉｎ／Ｆｓｏｕｔ）／（２^{（ｋ＋１）}）の関係が満たされるように１つの整数ｋを決定するものであり、前記数を記憶手段に記録するものである、第１の初期化段階と、
   ｋ＞０の場合、前記入力信号を２^ｋ倍でアンダサンプリングするためのデジタルフィルタを構成するものであり、この構成に関連するパラメータを記憶手段に記録するものである、第２の初期化段階と、
   カットオフ周波数Ｆｓｏｕｔ／２をもつデジタル帯域通過制限フィルタを構成するものであり、Ｆｓｉｎ≦Ｆｓｏｕｔ、Ｆｓｉｎ＞Ｆｓｏｕｔ≧Ｆｓｉｎ／２、またはＦｓｉｎ／２＜Ｆｓｏｕｔの関係のうちの１つが満たされる場合にのみその係数を決定するものであり、前記係数を記憶手段に記録するものである、第３の初期化段階と
   を含む初期化フェーズ、ならびに
   第１の中間信号を生成するために、ｋ＞０の場合にのみ、２^ｋ倍で前記デジタルアンダサンプリングフィルタを前記入力信号に適用する、第１のプロセス段階と、
   第２の中間信号を生成するために、ｋ≧０の場合にのみ、前記デジタル帯域通過制限フィルタを前記第１の中間信号に適用するものであり、ｋ＜０の場合はこのフィルタを短絡するものである、第２のプロセス段階と、
   所定のＬ倍で、前記第２の中間信号をオーバサンプリングするものである、第３のプロセス段階と、
   前記サンプリング周波数Ｆｓｏｕｔで前記出力信号を生成するために、デジタルデータを補間するための段階を前記第３の信号に適用するものである、第４のプロセス段階と
   を含む、リアルタイムで実施されるプロセスフェーズ
   を含むことを特徴とする方法。
2. 前記デジタル帯域通過制限フィルタが、いわゆる有限インパルス応答タイプのフィルタであることを特徴とする、請求項１に記載の方法。
3. 前記デジタル帯域通過制限フィルタを構成するものである前記第３の初期化段階が、
   所定のインパルス応答によって特徴づけられる有限インパルス応答フィルタ原型を選択する副段階と、
   前記所定の比Ｆｓｉｎ／Ｆｓｏｕｔに相似の比において、前記原型の周波数特性と同じ周波数特性である改変された有限インパルス応答フィルタの係数を得るために、前記所定の比Ｆｓｉｎ／Ｆｓｏｕｔに従って前記インパルス応答を再サンプリングするための前記サンプリング速度変換方法の前記段階を実現する副段階と、
   前記係数を記憶手段に記録する副段階と、
   前記改変された有限インパルス応答フィルタを前記周波数Ｆｓｏｕｔ／２での帯域通過制限フィルタとして使用する副段階と
   を含むことを特徴とする、請求項２に記載の方法。
4. 前記第４のプロセス段階が、所定の次数のいわゆる「Ｂ−スプライン」タイプのセグメント単位の多項式デジタルデータ補間を使用することを特徴とする、請求項１に記載の方法。
5. 前記「Ｂ−スプライン」が２次であることを特徴とする、請求項４に記載の方法。
6. 前記第３のプロセス段階が、
   前記第２の中間信号を２倍でオーバサンプリングするものである、第１の副段階と、
   前記第２の中間信号のサンプリング周波数の２８倍でサンプリングされた前記中間信号を得るために、そうして得られた前記信号を６４倍でオーバサンプリングするものである、第２の副段階と
   を含むことを特徴とする、請求項１に記載の方法。
7. 記録されたプログラムをもつ自動データ処理システムの計算および記憶手段と対話するソフトウェア要素の形で実現されることを特徴とする、請求項１から６のいずれか一項に記載の方法。
8. 記録されたプログラムをもつ前記自動データ処理システムがマイクロコンピュータであることを特徴とする、請求項７に記載の方法。
9. 記録されたプログラムをもつ前記自動データ処理システムが、記憶手段を含むデジタル信号の処理を専用とするプロセッサであることを特徴とする、請求項７に記載の方法。
10. 前記決定された変換比を出力で生成するためのデータを入力で受け取る第１の初期化モジュール（４０）と、
    このオーバサンプリング係数を受け取り、その値に従って、前記帯域通過制限フィルタの前記係数を計算し、それらをその出力で生成する、第２の初期化モジュール（４２）と、
    このオーバサンプリング係数を受け取り、その値に従って、前記帯域通過制限フィルタの前記係数を計算し、それらをその出力で生成する、第３の初期化モジュール（４１）と、
    前記所定のオーバサンプリング係数を受け取り、その値に従って、前記所定の変換比を選択的に訂正し、それをその出力で生成する、第４の初期化モジュール（４４）と、
    前記第３のモジュールによって計算された前記帯域通過フィルタの前記係数を受け取り、前記適合させたオーバサンプリング係数を選択的に計算し、それらをその出力で生成する、第５の初期化モジュール（４３）と
    を含む、前記初期化段階を実施する第１の一連のいわゆる初期化モジュール、ならびに
    前記２^ｋ倍アンダサンプリングフィルタ、それを短絡する方法、および前記第２の初期化モジュール（４２）の出力ステータスに応じて、前記２^ｋ倍アンダサンプリングフィルタまたは前記バイパスを通して前記入力データを選択的に転送するための制御手段を含む、第１の入力でいわゆる入力デジタルデータを前記第１のサンプリング周波数Ｆｓｉｎで受け取り、第２の入力で前記第２の初期化モジュール（４２）の出力を受け取る、第１のプロセスモジュール（４５）と、
    第１の入力で前記第１のプロセスモジュール（４５）の出力を受け取り、第２の入力で前記第５の初期化モジュール（４３）の出力を受け取り、その第１の入力で受け取ったデータに対して第１の２倍オーバサンプリングを実施し、前記第５の初期化モジュール（４３）の出力ステータスに従って、選択的帯域通過フィルタリングを行う、第２のプロセスモジュール（４６）と、
    第１の入力で前記第２のプロセスモジュール（４６）の出力を受け取り、第２の入力で前記第４の初期化モジュール（４４）の出力を受け取り、この第４のモジュール（４５）の出力ステータスに従って、その第１の入力で受け取ったデータに対して第１の６４倍オーバサンプリングを選択的に行う、第３のプロセスモジュール（４７）と、
    その入力で前記第３のプロセスモジュール（４７）の出力を受け取り、その入力で受け取ったデータに対してデジタルデータの前記補間を行い、出力でデータを前記第２のサンプリング周波数Ｆｓｏｕｔで送出する、第４のプロセスモジュール（４８）と
    を含む、リアルタイムで前記段階を実施するための、第２の一連のいわゆるプロセスモジュール
    を含むことを特徴とする、請求項１から９のいずれか一項に記載の方法を実施するための装置。
11. バッファ（４９ｅ）を形成し、いわゆる入力データ（Ｄａｔａｉｎ）を前記第１のサンプリング周波数Ｆｓｉｎで受け取り、それらを前記入力データ（Ｄａｔａｉｎ）と同期して前記プロセスモジュール（４５）に送出する、第１の記憶手段と、
    バッファ（４９ｓ）を形成し、前記第４のプロセスモジュールの出力データを受け取り、それらをいわゆる出力データ（Ｄａｔａｏｕｔ）の形で、入力で受け取ったデータと同期して前記第２のサンプリング周波数Ｆｓｏｕｔで送出する、第２の記憶手段と
    をさらに含むことを特徴とする、請求項１０に記載の装置。