[go: up one dir, main page]

JP2006339595A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006339595A
JP2006339595A JP2005165800A JP2005165800A JP2006339595A JP 2006339595 A JP2006339595 A JP 2006339595A JP 2005165800 A JP2005165800 A JP 2005165800A JP 2005165800 A JP2005165800 A JP 2005165800A JP 2006339595 A JP2006339595 A JP 2006339595A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
solder
semiconductor device
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005165800A
Other languages
English (en)
Other versions
JP4777692B2 (ja
Inventor
Yasumasa Kasuya
泰正 糟谷
Motoharu Haga
基治 芳我
Hiroaki Matsubara
弘招 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005165800A priority Critical patent/JP4777692B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to KR20077023933A priority patent/KR20080013865A/ko
Priority to CN201010162179A priority patent/CN101834167A/zh
Priority to CN200680013260.6A priority patent/CN101164162B/zh
Priority to US11/887,103 priority patent/US20090051049A1/en
Priority to PCT/JP2006/311014 priority patent/WO2006132130A1/ja
Priority to TW095120053A priority patent/TW200735293A/zh
Publication of JP2006339595A publication Critical patent/JP2006339595A/ja
Priority to US13/036,869 priority patent/US8810016B2/en
Application granted granted Critical
Publication of JP4777692B2 publication Critical patent/JP4777692B2/ja
Priority to US14/322,461 priority patent/US9520374B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体チップの裏面をアイランドやダイパッドなどのチップ接合部の接合面に接合させるためにはんだ接合剤を用いても、半導体チップの損傷の発生を防止することができる半導体装置を提供する。
【解決手段】樹脂基板４の一方面５には、平面視矩形状のアイランド６と、このアイランド６の４つの各角部から延出する延出部８とが一体的に形成されている。アイランド６の表面７は、半導体チップ１の裏面１０がはんだ接合剤１１を介して接合される接合面であり、半導体チップ１の裏面１０の面積よりも小さな面積を有している。
【選択図】 図２

Description

この発明は、半導体装置に関する。
表面実装型パッケージの代表的なものとして、たとえば、ＢＧＡ（Ball Grid Array）が知られている。
図４は、ＢＧＡが採用された半導体装置の構成を示す図解的な断面図である。この半導体装置は、半導体チップ１０１と、半導体チップ１０１が搭載されるインタポーザ１０２と、半導体チップ１０１およびインタポーザ１０２の半導体チップ１０１に対向する面を封止する封止樹脂１０３とを備えている。
インタポーザ１０２は、絶縁性樹脂からなる樹脂基板１０４を基体とし、その樹脂基板１０４の一方面に、アイランド１０５および複数の内部端子１０６を備えている。アイランド１０５は、平面視において、半導体チップ１０１よりも大きなサイズを有する略矩形状に形成されている。このアイランド１０５には、半導体チップ１０１の裏面が接合剤１０７を介して接合される。複数の内部端子１０６は、アイランド１０５の周囲に配置されており、アイランド１０５に接合された半導体チップ１０１の表面上の電極パッド（図示せず）とボンディングワイヤ１０８によって電気的に接続される。また、樹脂基板１０４の他方面には、実装基板（プリント配線板）上のランドとの電気接続のための複数のボール状の外部端子１０９が整列して配置されている。そして、樹脂基板１０４の一方面上の内部端子１０６と他方面上の外部端子１０９とは、樹脂基板１０４の一方面と他方面との間を貫通するスルーホール（図示せず）内に設けられた金属を介して電気的に接続されている。
特開２００１−１８１５６３号公報
このような半導体装置では、半導体チップ１０１をアイランド１０５に接合させるための接合剤１０７として、エポキシ樹脂系接着剤や銀ペースト、絶縁ペーストを用いるのが一般的であり、現在のところ、はんだ接合剤を用いたものは提供されていない。
たとえば、パワーＩＣが作り込まれた半導体チップは、その裏面（半導体基板の裏面）をグランドとして動作する。そのため、図４に示す半導体チップ１０１としてパワーＩＣが作り込まれた半導体チップが備えられる場合、アイランド１０５と外部端子１０９とを電気的に接続するとともに、導電性を有する接合剤１０７を用いて、半導体チップ１０１の裏面をアイランド１０５に接合させなければならない。ところが、接合剤１０７としてはんだ接合剤を用いた場合、半導体装置の温度が急激に変化したときや、高温下での接合後の温度低下時に、接合剤１０７から半導体チップ１０１の裏面側の周縁部に応力が加わり、その周縁部にクラックなどの損傷を生じるおそれがある。たとえば、はんだ接合剤を接合剤１０７に用いた場合、リフローが必須となり、そのリフロー後の冷却時に、インタポーザ１０２（樹脂基板１０４）と半導体チップ１０１とに熱収縮量の差が生じ、この熱収縮量の差による応力が接合剤１０７から半導体チップ１０１の裏面側の周縁部に伝達される。
このような問題は、はんだ接合剤を用いて、半導体チップを比較的肉厚の小さなリードフレームのダイパッドに接合する場合にも生じる。
この発明の目的は、半導体チップの裏面をアイランドやダイパッドなどのチップ接合部の接合面に接合させるためにはんだ接合剤を用いても、半導体チップの損傷の発生を防止することができる半導体装置を提供することである。
上記の目的を達成するための請求項１記載の発明は、半導体装置において、半導体チップと、前記半導体チップの裏面が接合剤を介して接合される接合面を有するチップ接合部とを含み、前記接合面の面積が前記半導体チップの裏面の面積よりも小さいことを特徴としている。
この構成によれば、チップ接合部の接合面の面積が半導体チップの裏面の面積よりも小さいので、たとえば、チップ接合部の接合面にはんだ接合剤（クリーム状のはんだ）を塗布し、そのはんだ接合剤上に半導体チップを配置しても、はんだ接合剤は、半導体チップの側面に回り込まない。そのため、半導体装置の温度が急激に変化したときや、高温下での接合後の温度低下時に、半導体チップとチップ接合部との間に熱収縮差が生じても、半導体チップの裏面側の周縁部に応力が加わることを防止することができ、半導体チップの損傷の発生を防止することができる。
なお、はんだ接合剤は、粒径かつ融点（組成）の異なる複数種類のはんだ粉末がフラックス中に混合されたものであることが好ましい。このようなはんだ接合剤は、フラックス中におけるはんだ粉末の密度が高いので、リフローで溶融したときに、はんだ接合剤中にボイドが発生することを防止できる。また、たとえボイドが発生しても、各粒径のはんだ粉末の融点が異なることにより、そのボイドをはんだ接合剤外へ押し出すことができる。そのため、半導体チップの裏面とチップ接合部の接合面との良好な接合を達成することができる。
また、請求項２記載の発明は、請求項１記載の発明において、前記接合面の周縁から前記接合面と平行な方向にそれぞれ延出する複数の延出部をさらに含むことを特徴としている。
この構成によれば、チップ接合部の接合面にはんだ接合剤を塗布し、そのはんだ接合剤上に半導体チップを配置して、リフローを行うと、はんだ接合剤が溶融し、その融液が流動することによって、半導体チップがチップ接合部上で動く。複数の延出部が設けられているので、たとえば、半導体チップが或る延出部側に少し偏った位置に配置されても、その場合には、はんだ接合剤の融液が他の延出部に多く流れ込み、その融液の流れによって、半導体チップを接合面の中心上に導くことができる。そのため、半導体チップを接合面上に配置するときの公差を大きくとることができ、半導体装置の生産性の向上を図ることができる。
なお、請求項３に記載のように、前記延出部は、前記半導体チップが前記接合面に接合された状態において、前記半導体チップの表面を垂直に見下ろす平面視で、その先端部が前記半導体チップの周縁の外側に達していてもよい。
また、請求項４に記載のように、前記接合面は、矩形状に形成されており、前記延出部は、前記接合面の角部から延びていることが好ましい。
さらには、請求項５に記載のように、前記延出部は、前記接合面の４つの各角部から延びていることがより好ましい。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。この半導体装置は、ＢＧＡ（Ball Grid Array）が採用された半導体装置であり、半導体チップ１と、半導体チップ１が搭載されるインタポーザ２と、半導体チップ１およびインタポーザ２の半導体チップ１に対向する面を封止する封止樹脂３とを備えている。
半導体チップ１の基体をなす半導体基板（たとえば、シリコン基板）には、たとえば、パワーＩＣが作り込まれている。半導体チップ１の最表面は、表面保護膜で覆われており、その周縁部には、複数の電極パッド（図示せず）が表面保護膜から露出した状態に設けられている。
インタポーザ２は、絶縁性樹脂（たとえば、ガラスエポキシ樹脂）からなる樹脂基板４を備えている。
樹脂基板４の一方面（上面）５には、図２に示すように、平面視矩形状のアイランド６と、このアイランド６の４つの各角部（四隅）からアイランド６の表面７と平行な方向（樹脂基板４の一方面５に沿う方向）に延出する延出部８とが一体的に形成されている。さらに、アイランド６および延出部８の周囲には、複数の内部端子９が互いに適当な間隔を空けて形成されている。これらのアイランド６、延出部８および内部端子９は、たとえば、銅などの金属材料を用いためっきによって形成することができる。
アイランド６は、半導体チップ１と比べて、平面視におけるサイズ（外形）が小さく形成されており、その表面７に、半導体チップ１の裏面１０が接合剤１１を介して接合される。言い換えれば、アイランド６の表面７は、半導体チップ１の裏面１０が接合剤１１を介して接合される接合面であり、半導体チップ１の裏面１０の面積よりも小さな面積を有している。半導体チップ１の裏面１０が接合剤１１を介してアイランド６の接合面７に接合されることにより、半導体チップ１のインタポーザ２への搭載（ダイボンディング）が達成される。
４つの延出部８は、アイランド６の各角部から樹脂基板４の周縁に向けて延びる放射状をなしている。各延出部８は、半導体チップ１がアイランド６に接合された状態において、平面視で、その先端部が半導体チップ１の周縁の外側に達している。
各内部端子９は、図１に示すように、たとえば、金細線からなるボンディングワイヤ１２を介して、半導体チップ１の表面の各電極パッドに接続（ワイヤボンディング）される。これにより、半導体チップ１が、ボンディングワイヤ１２を介して内部端子９と電気的に接続される。
一方、樹脂基板４の他方面（下面）１３には、実装基板（プリント配線板）上のランド（電極）との電気接続のための複数の外部端子１４が設けられている。外部端子１４は、たとえば、はんだなどの金属材料を用いてボール状に形成されており、格子状に整列して配置されている。各外部端子１４は、樹脂基板４の一方面５と他方面１３との間を貫通するスルーホール（図示せず）内に設けられた金属を介して、アイランド６または内部端子９と電気的に接続されている。
そして、この半導体装置は、樹脂基板４の他方面１３側を実装基板に対向させて、各外部端子１４を実装基板上のランドに接続することにより、実装基板に対する表面実装が達成される。すなわち、樹脂基板４の一方面５上の内部端子９と、他方面１３上の外部端子１４とが電気的に接続されているので、外部端子１４を実装基板上のランドに接続することにより、そのランドと内部端子９との電気的な接続を達成することができ、ひいてはランドと半導体チップ１との電気的な接続を達成することができる。
また、この半導体装置では、半導体チップ１の裏面１０をアイランド６の接合面７に接合するための接合剤として、はんだ接合剤１１が採用されている。そのため、半導体装置が実装基板に実装された状態で、所定の外部端子１４が実装基板上のグランド電極に接続されることにより、半導体チップ１の裏面１０がグランド電極と電気的に接続される。これにより、半導体チップ１の裏面をグランド電位とすることができ、半導体チップ１の良好な動作（パワーＩＣの動作）を確保することができる。
半導体チップ１のインタポーザ２への搭載（ダイボンディング）は、複数のインタポーザ２に対して一括して行うことができる。すなわち、複数のインタポーザ２の樹脂基板４がその一方面５と平行な方向に連結された元基板を用意し、各樹脂基板４上のアイランド６の接合面７の中央部（図２にハッチングを付して示す領域）に、はんだ接合剤１１の材料であるクリーム状のはんだ（はんだペースト）を塗布する。次いで、半導体チップ１の裏面１０を接合面７に対向させて、その接合面７に塗布されたはんだ上に半導体チップ１を載置する。その後、はんだを溶融させるために、元基板をはんだの溶融温度以上に加熱するリフローを行うことにより、複数のインタポーザ２に対する半導体チップ１の一括搭載が達成される。そして、そのリフロー後に、元基板を各樹脂基板４に切り分けることにより、インタポーザ２上に半導体チップ１が搭載された組立体が得られる。
アイランド６の接合面７の面積が半導体チップ１の裏面１０の面積よりも小さいので、接合面７にはんだ接合剤１１（の材料であるクリーム状のはんだ）を塗布し、そのはんだ接合剤１１上に半導体チップ１を配置しても、はんだ接合剤１１は、半導体チップ１の側面に回り込まない。そのため、半導体装置の温度が急激に変化し、半導体チップ１とインタポーザ２（樹脂基板４）との間に熱収縮差が生じても、はんだ接合剤１１から半導体チップ１の裏面１０側の周縁部に応力が加わることを防止することができ、半導体チップ１の損傷の発生を防止することができる。
また、アイランド６の各角部から延出部８が延出しているので、たとえば、半導体チップ１をはんだ接合剤１１上に配置するときに、半導体チップ１が或る延出部８側に少し偏った位置に配置されても、その場合には、はんだ接合剤１１の融液が他の延出部８に多く流れ込み、その融液の流れによって、半導体チップ１が接合面７の中心上に導かれる。そのため、半導体チップ１を接合面７上に配置するときの公差を大きくとることができるので、上述のように、複数のインタポーザ２に対して半導体チップ１を一括して搭載することができる。その結果、半導体装置の生産性の向上を図ることができる。
なお、はんだ接合剤１１としては、たとえば、フラックス１５中に、組成がＰｂ−５Ｓｎ−２．５Ａｇであるはんだ粉末と、組成後３７Ｐｂ−Ｓｎであるはんだ粉末とを混合したものが採用されている。また、それらのはんだ粉末は、たとえば、粒径が３０〜８０μｍに形成されており、図３に図解的に示すように、フラックス１５中には、その粒径の範囲内で相対的に大きな粒径を有するはんだ粉末１６と、相対的に小さな粒径を有するはんだ粉末１７とが混合されている。このように、粒径の異なるはんだ粉末１６，１７が混合されていることにより、フラックス１５中におけるはんだ粉末１６，１７の密度が高いので、リフローで溶融したときに、はんだ接合剤１１中にボイドが発生することを防止できる。また、はんだ粉末１６の融点が約３００℃であるのに対し、はんだ粉末１７の融点は１８３℃であるので、リフローの途中でボイドが発生しても、そのボイドをはんだ接合剤１１外へ押し出すことができる。そのため、半導体チップ１の裏面１０とアイランド６の接合面７との良好な接合を達成することができる。
以上、この発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。たとえば、上述の実施形態では、ＢＧＡが採用された半導体装置を取り上げたが、この発明は、ボール状の外部端子１４に代えて、薄板状の外部端子が整列した、いわゆるＬＧＡ（Land Grid Array）が採用された半導体装置に適用されてもよい。また、ＢＧＡやＬＧＢなどのように、インタポーザを備えるパッケージに限らず、ＱＦＮ（Quad Flat Non-leaded Package）やＳＯＮ（Small Outlined Non-leaded Package）など、リードフレームを備えるパッケージが採用された半導体装置に適用されてもよい。さらには、それらの表面実装型パッケージに限らず、実装基板に形成されたスルーホールに半導体装置のリードを挿入して、半導体装置の実装基板への実装が達成されるタイプのパッケージ（リード挿入実装型パッケージ）が採用された半導体装置に適用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。 図１に示す半導体装置に備えられるインタポーザの平面図である。 図１に示す半導体装置に用いられるはんだペーストの構成を図解的に示す図である。 ＢＧＡが採用された半導体装置の構成を示す図解的な断面図である。
符号の説明
１ 半導体チップ
２ インタポーザ（チップ接合部）
７ 接合面
８ 延出部
１０ 裏面
１１ はんだ接合剤

Claims (5)

  1. 半導体チップと、
    前記半導体チップの裏面がはんだ接合剤を介して接合される接合面を有するチップ接合部とを含み、
    前記接合面の面積が前記半導体チップの裏面の面積よりも小さいことを特徴とする、半導体装置。
  2. 前記接合面の周縁から前記接合面と平行な方向にそれぞれ延出する複数の延出部をさらに含むことを特徴とする、請求項１記載の半導体装置。
  3. 前記延出部は、前記半導体チップが前記接合面に接合された状態において、前記半導体チップの表面を垂直に見下ろす平面視で、その先端部が前記半導体チップの周縁の外側に達していることを特徴とする、請求項２記載の半導体装置。
  4. 前記接合面は、矩形状に形成されており、
    前記延出部は、前記接合面の角部から延びていることを特徴とする、請求項２記載の半導体装置。
  5. 前記延出部は、前記接合面の４つの各角部から延びていることを特徴とする、請求項４記載の半導体装置。
JP2005165800A 2005-06-06 2005-06-06 半導体装置 Expired - Fee Related JP4777692B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2005165800A JP4777692B2 (ja) 2005-06-06 2005-06-06 半導体装置
CN201010162179A CN101834167A (zh) 2005-06-06 2006-06-01 半导体装置、基板及半导体装置的制造方法
CN200680013260.6A CN101164162B (zh) 2005-06-06 2006-06-01 半导体装置及其制造方法
US11/887,103 US20090051049A1 (en) 2005-06-06 2006-06-01 Semiconductor device, substrate and semiconductor device manufacturing method
KR20077023933A KR20080013865A (ko) 2005-06-06 2006-06-01 반도체 장치, 기판 및 반도체 장치의 제조 방법
PCT/JP2006/311014 WO2006132130A1 (ja) 2005-06-06 2006-06-01 半導体装置、基板および半導体装置の製造方法
TW095120053A TW200735293A (en) 2005-06-06 2006-06-06 Semiconductor device, substrate and manufacturing method thereof
US13/036,869 US8810016B2 (en) 2005-06-06 2011-02-28 Semiconductor device, substrate and semiconductor device manufacturing method
US14/322,461 US9520374B2 (en) 2005-06-06 2014-07-02 Semiconductor device, substrate and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005165800A JP4777692B2 (ja) 2005-06-06 2005-06-06 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011126632A Division JP2011199309A (ja) 2011-06-06 2011-06-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2006339595A true JP2006339595A (ja) 2006-12-14
JP4777692B2 JP4777692B2 (ja) 2011-09-21

Family

ID=37559853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005165800A Expired - Fee Related JP4777692B2 (ja) 2005-06-06 2005-06-06 半導体装置

Country Status (2)

Country Link
JP (1) JP4777692B2 (ja)
CN (1) CN101164162B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300817A (ja) * 2007-05-29 2008-12-11 Headway Technologies Inc 電子部品パッケージの製造方法、電子部品パッケージ用ウェハの製造方法ならびに電子部品パッケージ用基礎構造物の製造方法
JP2009291803A (ja) * 2008-06-04 2009-12-17 Mitsubishi Materials Corp ボイド発生の少ないＡｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法
JP2009302229A (ja) * 2008-06-12 2009-12-24 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JP2010056399A (ja) * 2008-08-29 2010-03-11 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JP2011238943A (ja) * 2009-05-22 2011-11-24 Sharp Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2012049182A (ja) * 2010-08-24 2012-03-08 Fuji Electric Co Ltd 半導体装置の製造方法
KR101565184B1 (ko) 2008-06-12 2015-11-02 미쓰비시 마테리알 가부시키가이샤 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2641822Y (zh) * 2003-06-20 2004-09-15 胜开科技股份有限公司 积体电路封装组件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300817A (ja) * 2007-05-29 2008-12-11 Headway Technologies Inc 電子部品パッケージの製造方法、電子部品パッケージ用ウェハの製造方法ならびに電子部品パッケージ用基礎構造物の製造方法
JP2009291803A (ja) * 2008-06-04 2009-12-17 Mitsubishi Materials Corp ボイド発生の少ないＡｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法
JP2009302229A (ja) * 2008-06-12 2009-12-24 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
KR101565184B1 (ko) 2008-06-12 2015-11-02 미쓰비시 마테리알 가부시키가이샤 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법
JP2010056399A (ja) * 2008-08-29 2010-03-11 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JP2011238943A (ja) * 2009-05-22 2011-11-24 Sharp Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2012049182A (ja) * 2010-08-24 2012-03-08 Fuji Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101164162A (zh) 2008-04-16
JP4777692B2 (ja) 2011-09-21
CN101164162B (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
US10879203B2 (en) Stud bump structure for semiconductor package assemblies
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US20090045523A1 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
JP4828164B2 (ja) インタポーザおよび半導体装置
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
CN101164162B (zh) 半导体装置及其制造方法
JP4581301B2 (ja) 半導体パッケージ
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
CN101241891B (zh) 半导体器件及其制造方法
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JP2008098285A (ja) 半導体装置
JPWO2004030075A1 (ja) 半導体装置の製造方法
JP2004140079A (ja) エリアアレイ型半導体装置とそれを用いた電子回路基板
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
JPH10261735A (ja) 半導体装置およびその製造方法
JP2011199309A (ja) 半導体装置
JP2001044326A (ja) 半導体装置およびその製造方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100876876B1 (ko) 칩 스택 패키지
JP2002217232A (ja) 半導体装置の製造方法
JPH10189819A (ja) 半導体装置及びその製造方法
JPH09326421A (ja) 半導体装置の製造方法
JPH09298253A (ja) 半導体装置およびその実装構造体
KR20020065729A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110630

R150 Certificate of patent or registration of utility model

Ref document number: 4777692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees