[go: up one dir, main page]

JP2006339552A - 電気的接続構造、その製造方法および半導体集積回路装置 - Google Patents

電気的接続構造、その製造方法および半導体集積回路装置 Download PDF

Info

Publication number
JP2006339552A
JP2006339552A JP2005165004A JP2005165004A JP2006339552A JP 2006339552 A JP2006339552 A JP 2006339552A JP 2005165004 A JP2005165004 A JP 2005165004A JP 2005165004 A JP2005165004 A JP 2005165004A JP 2006339552 A JP2006339552 A JP 2006339552A
Authority
JP
Japan
Prior art keywords
layer
electrical connection
connection structure
carbon
catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005165004A
Other languages
English (en)
Other versions
JP5009511B2 (ja
Inventor
Shintaro Sato
信太郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005165004A priority Critical patent/JP5009511B2/ja
Priority to KR1020050105990A priority patent/KR100858453B1/ko
Priority to US11/280,269 priority patent/US8338822B2/en
Publication of JP2006339552A publication Critical patent/JP2006339552A/ja
Application granted granted Critical
Publication of JP5009511B2 publication Critical patent/JP5009511B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 低抵抗の電気的接続構造を提供する。
【解決手段】 導電体に炭素細長構造体が電気的に接続された電気的接続構造において、導電体上に、導電性触媒担持体層と炭素細長構造体を生成するための触媒微粒子層と炭素細長構造体とを順次積層して、電気的接続構造を得る。
【選択図】 図５−Ａ

Description

本発明は、電気的接続構造、その製造方法および半導体集積回路装置に関し、特にカーボンナノチューブ等の炭素細長構造体を利用した電気的接続構造、その製造方法および半導体集積回路装置に関する。
半導体装置やプリント配線基板等を含む半導体集積回路装置には、異なる層や面に存在する配線等の導電体間を電気的に接続するため、層間絶縁膜や基板等にビアホールを形成し、そこに導電性材料を形成したビア構造が広く採用されている。
配線材料には銅（Ｃｕ）が用いられていることが多く、そのようなＣｕ配線に通じるよう所定位置に形成したビアホール内にＣｕ等の導電性金属材料を充填等することにより、ビアを形成するのが一般的である。
近年では、このようなビアに、Ｃｕのような金属材料の他、いわゆるカーボンナノチューブ（ＣＮＴ）やカーボンファイバ中に見出される筒状になった炭素材料を用いる検討がされている。特にＣＮＴは、化学的安定性に優れ、また、特異な物理的・電気的性質を有する等、様々な特性を有しており、半導体デバイスの形成材料として注目され、たとえば、その太さや長さの制御のほか、形成位置制御やカイラリティ制御等、現在も様々な検討が続けられている。
図１に、そのようなＣＮＴを利用した配線ビア構造（たとえば特許文献１および非特許文献１参照。）の一例を示す。このようなビア構造は、図１に示すように、たとえば、基板１上に、下地層２およびＣｕ配線層３を設け、このＣｕ配線層３上にＣｕの拡散を防ぐバリア膜（Ｔａ膜など）４を堆積し、絶縁層５をその上に設け、ビアホールを設けた後、触媒金属担持膜（例えばＴｉ膜）６とＣｏ等の触媒金属膜７とをスパッタ等により堆積し、ついで、炭化水素系ガス（ＣＨ4、Ｃ2Ｈ2等）を用いた熱ＣＶＤ法（化学的気相成長法）等でＣＮＴ８を成長させ、その後、上部配線を形成することで作製することができる。
特開２００２−３２９７２３号公報（特許請求の範囲） 特開２００５−０２２８８５号公報（特許請求の範囲） 二瓶ら，「ジャパン・ジャーナル・オブ・アプライド・フジックス（Ｊａｐａｎ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）」，２００５年，第４４巻，ｐ． １６２６ 佐藤ら，「ケミカル・フィジックス・レターズ（Ｃｈｅｍｉｃａｌ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）」，２００３年，第３８１巻，ｐ．３６１
上記のように触媒スパッタ膜からＣＮＴを成長する場合、ＣＮＴの直径や密度の制御が難しく、結果としてＣＮＴ配線の特性を制御することが困難となることが判明した。
このような問題を解決するため、あらかじめ粒径を制御した触媒微粒子を生成した後堆積し、そこから直径、本数の制御されたＣＮＴを成長することが試みられている（たとえば特許文献２、非特許文献２参照。）
この場合、触媒微粒子は通常、Ｔａ等のバリア膜や、近年ＣＮＴの成長を促進することが明らかとなったＴｉの膜上に堆積され、そこからＣＮＴが成長されることになる。図２は、ビアホール底に堆積されたＴｉ膜上コバルト微粒子から成長したＣＮＴがビアホール上にまで伸びている状態を示す写真である。図２から、ＣＮＴが、ビアの軸方向に配向して、高密度でビアホール内に成長していることがわかる。
しかしながら、この場合にも解決しなければならない課題があることが判明した。すなわち、これらのＣＮＴビアの上下に電極を取り、ビア配線の抵抗を測定すると数メガオーム（ビア径：２μｍ）であり、数オーム程度という予想に反し非常に高いことがわかった。
本発明は、この問題を解決し、ＣＮＴ等の炭素細長構造体を高密度に配した低抵抗の電気的接続構造を提供することを目的としている。本発明のさらに他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、導電体に炭素細長構造体が電気的に接続された電気的接続構造において、当該導電体上に、導電性触媒担持体層と当該炭素細長構造体を生成するための触媒微粒子層と当該炭素細長構造体とが順次積層されてなる電気的接続構造が提供される。本発明態様により、低抵抗の電気的接続構造が得られる。前記触媒微粒子層が、前記導電性触媒担持体層上に、予め微粒子化した触媒微粒子を堆積してなるものであることが好ましい。
本発明の他の一態様によれば、導電体上に導電性触媒担持体層を設け、予め微粒子化した触媒微粒子を当該導電性触媒担持体層上に堆積して触媒微粒子層となし、当該触媒微粒子層上に炭素細長構造体を設ける、電気的接続構造の製造方法が提供される。本発明態様により、低抵抗の電気的接続構造を製造することができる。なお前記触媒微粒子層は、低圧下において粒径を揃えた触媒微粒子ビームを前記導電性触媒担持体層面上に照射して形成することが好ましい。
さらに、上記二つの態様に共通して、前記炭素細長構造体がビアホール中に設けられたものであること、前記導電性触媒担持体層が耐酸化性物質よりなること、前記導電性触媒担持体層が炭素細長構造体の成長を促進する機能を有すること、前記導電性触媒担持体層が前記導電体を構成する金属の拡散防止機能を有すること、前記触媒微粒子が、Ｃｏ、Ｎｉ、Ｆｅ、Ｐｄ、Ｐｔおよびそれらを含む合金からなる群から選ばれた金属の微粒子であること、前記導電性触媒担持体層が、ＨｆＮ膜層、ＺｒＮ膜層、ＴｉＮ膜層、またはそれらの多層膜であること、前記導電性触媒担持体層が、前記導電体側に設けられた、前記導電体を構成する金属の拡散防止機能を有する第一層と、前記触媒微粒子層側に設けられた、炭素細長構造体の成長を促進する機能を有する第二層とを含んでなること、前記第一層がＴａ層であり、前記第二層が、ＨｆＮ膜層、ＺｒＮ膜層またはＴｉＮ膜層であることが好ましい。
本発明の更に他の態様によれば、上記二つの態様に係る電気的接続構造を有してなる半導体集積回路装置が提供される。本発明態様により、低抵抗の電気的接続構造を有する、信頼性が高く、高度に集積した半導体集積回路装置が得られる。
本発明により、低抵抗の電気的接続構造を提供することができる。
以下に、本発明の実施の形態を図、実施例等を使用して説明する。なお、これらの図、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。図中、同一の符号は同一の要素を表す。
本発明に係る電気的接続構造は、導電体に炭素細長構造体が電気的に接続された電気的接続構造において、当該導電体上に、導電性触媒担持体層と当該炭素細長構造体を生成するための触媒微粒子層と当該炭素細長構造体とが順次積層されてなる。
本発明において、「導電体」は、典型的には、半導体集積回路装置等の配線部を意味するが、炭素細長構造体と電気的に接続できる導電性物質よりなるものであれば、その形状に特別な制限はない。このような導電性物質としてはアルミニウム、銅、金、銀、タングステン、ポリシリコン等を挙げることができる。導電体の厚さには特に制限はないが、半導体集積回路装置の配線の場合には１００〜１０００ｎｍの範囲が一般的である。本発明における導電体の作製方法については特に制限はなく、公知の方法から選択することができる、めっき法、スパッタ法を例示できる。
なお、以下において、上下の関係は「導電体」を最下層として判断するものであるが、マクロ的に見ると、導電性触媒担持体層の上に設けた触媒微粒子層上に炭素細長構造体を形成した場合でも、ミクロ的に見ると、後述するように、導電性触媒担持体層が、間に触媒微粒子層を挟まずに、直接炭素細長構造体と接触している構造部分もあり得るものと考えられている。従って、本発明における上下関係は、あくまでマクロ的に各層を形成する順序を示すと解するべきである。
上記図１に係る構造が高抵抗である原因の一つとして触媒微粒子層の下にある金属膜（チタン膜）の酸化が考えられることが判明した。通常、触媒微粒子を金属膜上に堆積する際には、金属膜は大気に一度曝されることになるが、その際酸化されやすい金属であると、程度の差はあれ酸化されることになる。上記の例で、ＣＮＴ成長後ＣＮＴ成長表面のＸ線回折を行った結果を図３に示す。チタン膜を利用した場合、膜が酸化していなければ、炭素とチタンが結合したＴｉＣのピークが見られ、低抵抗接合を与えることが知られているが、この場合にはＴｉＣが観察されなかった。図３には、触媒スパッタ膜をＴｉ膜上に連続成膜し、Ｔｉの酸化を防いだ場合の結果も示してある。この場合には、ＣＮＴの直径等の制御性は十分ではないもののＣＮＴを形成でき、ＴｉＣの存在が確認された。このことより、上記の高抵抗はＴｉ膜の酸化に起因するのではないかと推測された。
本発明に係る電気的接続構造では、このような推測に鑑み、炭素細長構造体を形成するに当たり、触媒微粒子層の下に導電性触媒担持体層を設ける。
本発明に係る触媒微粒子層は、導電性触媒担持体層上に予め微粒子化した触媒微粒子を堆積してなるものであることが好ましい。すなわち、導電体上に導電性触媒担持体層を設け、予め微粒子化した触媒微粒子を導電性触媒担持体層上に堆積して触媒微粒子層となし、ついで、触媒微粒子層上に炭素細長構造体を設ける。こうすることにより、触媒微粒子の粒径を揃えることができ、ＣＮＴの直径制御や密度制御が容易になる。
このような触媒としては、使用する炭素細長構造体に応じて、適宜公知のものから選択することができる。Ｃｏ、Ｎｉ、Ｆｅ、Ｐｄ、Ｐｔおよびそれらを含む合金からなる群から選ばれた金属を挙げることができる。炭素細長構造体がカーボンナノチューブの場合には、特に、Ｃｏ、ＮｉまたはＦｅやそれらを含む合金が好ましい。
触媒微粒子の大きさには特に制限はないが、カーボンナノチューブを形成するためには、平均粒径が０．５〜５０ｎｍの範囲のものが好ましい。この粒径は電子顕微鏡による観察から測定することができる。カーボンナノチューブが触媒微粒子を核に成長することを考慮すると、たとえばビアホールにおけるカーボンナノチューブの直径と密度（所定面積に何本のカーボンナノチューブが立つか）が、触媒微粒子の粒径と分布密度に左右されることになる。所望のカーボンナノチューブの密度は、カーボンナノチューブの直径にもよるが、一般的には高ければ高い方がよい。より具体的には５×１０10本／ｃｍ2以上が好ましい。触媒微粒子の粒径と分布密度とは、このようなカーボンナノチューブの直径や密度が得られるように決めることが好ましい。
触媒微粒子の堆積の仕方については特に制限はないが、何らかの方法で触媒微粒子を形成し、必要であれば分級して粒径を揃え、この触媒微粒子を導電性触媒担持体層上に堆積させる方法が挙げられる。本発明に係る炭素細長構造体は、触媒微粒子を核にして成長するので、粒径の均一化は、炭素細長構造の直径や形成位置の制御に重要である。一般的には導電性触媒担持体層上に均一に分布して堆積することが好ましい。
触媒微粒子は、レーザーアブレーション法、蒸発凝縮法等、公知の方法を適宜選択して形成することができる。予め微粒子化した触媒微粒子を堆積させる方法としては、触媒微粒子を堆積させる場所が充分広い場合には、帯電粒子または非帯電粒子の噴霧等で充分であるが、ビアホールの底部の場合のように、アスペクト比が１／１以上と高い場合には、方向の揃えられた微粒子ビームを低圧下で導電性触媒担持体層に衝突させる方法が好ましい（特許文献２参照。）。分級には微分式移動度測定器（ＤＭＡ）やインパクター等を利用することができる。
本発明に係る導電性触媒担持体層とは、導電性を有し、炭素細長構造体を生成するための触媒微粒子層を堆積しているあるいは堆積していた層を意味する。
触媒微粒子層は、炭素細長構造体を形成する前に導電性触媒担持体層上に堆積される。しかしながら炭素細長構造体の形成と共に触媒微粒子が（たとえば炭素細長体構造の先端に）移動する場合があることが知られている。さらに、触媒微粒子がカーボンナノチューブの根本にある場合でも、上記のようにＴｉＣ等の金属炭化物が生じる場合には、導電性触媒担持体層とカーボンナノチューブとの直接の接触が生じていると考えられる。上記の「触媒微粒子層を堆積しているあるいは堆積していた層」はこのような意味を有している。
「導電性を有する」とは、導電性を有する物質を使用してなることを意味するのではなく、例えば、本発明に係る炭素細長構造体を用いてビアを形成した場合に、所望の抵抗値以下の抵抗値が得られることを意味する。
導電体との間の導電性については特に問題はないが、炭素細長構造体との間の導電性については、導電性触媒担持体層を構成する物質によっては、酸化等により導電性が低下する場合があるので、導電性触媒担持体層を構成する物質を選択する際に留意することが重要である。この意味で、本発明に係る導電性触媒担持体層には、本発明に係る電気的接続構造を製造する際に、耐酸化性物質、すなわち、酸化により導電性を消失または減少しない物質を使用することができ、好ましい。
上記所望の抵抗値は用途に応じ任意に定めることができる。具体的には、直径２μｍ、厚さ３５０ｎｍのビアホールに５×１０10本／ｃｍ2のカーボンナノチューブを形成した場合には、５Ω以下の抵抗値になることが好ましく、１Ω以下の抵抗値になることがより好ましい。
本発明に係る導電性触媒担持体層は、炭素細長構造体の成長を促進する機能を有することが好ましい。炭素細長構造体は触媒微粒子の触媒作用により生成するものであるが、導電性触媒担持体層によっても影響を受け、炭素細長構造体が全く生成しないケースや、炭素細長構造体が生成してもその直径や密度の制御が困難になる場合があるので、適切な材料の選択が重要になる。炭素細長構造体が所定の長さ成長した後は、機能炭素細長構造体の成長を促進する機能を失ってもよいことはいうまでもない。
本導電性触媒担持体層は、上記機能と共に、下にある導電体を構成する金属の拡散防止機能を有するものであることが好ましい。導電性触媒担持体層がこのような機能を有することにより、導電性触媒担持体層としての本来の機能を保持しつつ、導電体の拡散による電気的接続構造の機能劣化を防止できる。
本導電性触媒担持体層は、一層からなっていても複数の層からなっていてもよい。従って、上記機能は、一層ですべて兼ね備えてもよいが、複数の層に機能を分担させてもよい。後者の場合、具体的には、本導電性触媒担持体層が、導電体側に設けられた第一層であって、導電体を構成する金属の拡散防止機能を有する層と、触媒微粒子層側に設けられた第二層であって、炭素細長構造体の成長を促進する機能を有する層とを含んでなる構造を挙げることができる。第一層と第二層の間には他の層が存在していてもよい。
本導電性触媒担持体層は、ＨｆＮ膜層、ＺｒＮ膜層、ＴｉＮ膜層、またはそれらの多層膜であることが好ましい。「それらの多層膜」は、それらのみの多層膜であっても、それらのいずれか一以上と他の材料よりなる層との組み合わせであってもよい。
これらの膜は大気に曝しても酸化しにくいことが知られている。一例として、図４に、（ａ）ＨｆＮ膜上、（ｂ）ＴｉＮ膜上、（ｃ）Ｓｉ基板上および（ｄ）Ｍｏ膜上に堆積した平均直径５ｎｍのＣｏ微粒子から成長したＣＮＴの走査電子顕微鏡像を示す。ＣＮＴ成長温度は６００℃程度、原料ガスはアセチレン・アルゴン混合ガスである。図４からわかるように、この条件では、Ｓｉ基板上やＭｏ膜上ではほとんどＣＮＴは成長していないが、ＨｆＮ、ＴｉＮ膜上ではＣＮＴが良好に成長していることがわかる。このように、ＨｆＮ、ＺｒＮ、ＴｉＮ膜は、ＣＮＴの成長を促進する膜である。上でも述べたように、これら膜は非常に酸化しにくいことが知られており、ＣＮＴ配線における電極の材料として好適であることがわかる。
ＨｆＮ膜層、ＺｒＮ膜層およびＴｉＮ膜層は単一層で、導電体を構成する金属の拡散防止機能とその他の機能と兼ね備えたものとして扱うこともできるが、導電体側に、導電体を構成する金属の拡散防止機能を有する層を設けた積層構造の一部として使用することが好ましい場合も多い。この場合には、導電体側に設ける第一層として公知のどのような金属拡散防止用の材料を使用してもよいが、Ｔａ層を使用することが好ましい。
なお、本発明に係る導電性触媒担持体層の厚さについては特に制限はないが、拡散防止機能も兼ね備える場合には、１〜５０ｎｍの範囲が一般的である。本発明に係る導電性触媒担持体層の作製方法には特に制限はなく、真空蒸着法、スパッタリング、ＣＶＤ等を利用することができる。
本発明において、「炭素細長構造体」には、典型的にはカーボンナノチューブが含まれるが、その他のサイズや形状のものであっても、主として炭素からなっており、細長い形状を有している導電体であればどのようなものでもよい。
カーボンナノチューブには、金属的な性質を示すための条件を満たすバンド構造を取るものと、半導体的（半金属的）な性質を示すための条件を満たすバンド構造を取るものがある。本発明に係るカーボンナノチューブとしては金属的な性質を示すものが好ましい。
本発明に係る炭素細長構造体を使用することにより、低抵抗の電気的接続構造を提供することができる。断線の原因となるマイグレーション耐性を高くできる。また、本発明に係る炭素細長構造体は、ビアホールのように、高アスペクト比の場合に有用である。
たとえば、ビアホール充填材としてアルミニウムや銅を使用した場合には、マイグレーション現象として知られる配線材料の金属原子の移動現象問題が知られている。これは、導電材料に加わるストレスや配線中を流れる電子に起因する断線現象で、複雑な構造を採らざるを得ない配線やビア部分などで、特にこの現象が生じることが多い。ストレスに起因して発生するマイグレーションはストレスマイグレーション、配線中を流れる電子に起因するものはエレクトロマイグレーションと呼ばれる。マイグレーション耐性は導電材料の放熱能力とも密接な関係にあり、放熱が悪く導電材料の温度が上昇するとマイグレーション耐性が低下することが知られている。
これに対し、たとえば、カーボンナノチューブをビアホール充填材として使用した場合には、機械的強度に優れることから、ストレスマイグレーション耐性が高く、炭素原子同士の結合が強固であることから原子の移動が起こりにくく、従ってエレクトロマイグレーション耐性も高い。また、炭素の熱伝導性が良好であることから放熱能力の点でも良好である。
本炭素細長構造体が、ビアホールのように高アスペクト比の場合に有用であるのは、触媒微粒子層上に自己組織化により形成できるため、アスペクト比による影響を受け難いこと、カーボンナノチューブの筒直径が、０．５〜５０ｎｍ程度であり、例えば、２μｍ直径のビアホールに数百本以上のカーボンナノチューブを林立させることが可能であること等による。
なお、ビアホールの壁を形成する材料については特に制限はない。たとえば酸化ケイ素等のケイ素系絶縁材料を使用することができる。多孔質であってもよい。低誘電率性の材料であってもよいことは言うまでもない。
カーボンナノチューブの形成には、従来はアーク放電やレーザーアブレーションが用いられてきたが、現在ではプラズマＣＶＤや熱ＣＶＤがよく用いられている。ＣＶＤによる形成方法は、ナノチューブを直接基板上に形成できることから、集積回路の製造への応用が期待されている。
なお、本発明に係るカーボンナノチューブは、金属を内包したフラーレンなどの、全体として金属的性質を示す、ナノチューブとは別のナノ構造体がカーボンナノチューブ内に詰まっている、いわゆるピーポッド構造のナノチューブとして形成してもよい。
このような別のナノ構造体を含むピーポッド構造のナノチューブを用いることにより、ビアの電気伝導特性あるいは機械的強度を増強することが可能になる。例えば、金属内包フラーレンを含むカーボンナノチューブの場合、内包された金属の電荷がフラーレン外側に現れ、更にナノチューブ外側に現れることが、第一原理計算から知られており、それによってビアの電気伝導特性を向上させることができる。
金属内包フラーレンのように全体として金属的性質を示す、ナノチューブとは別の構造体もしくは分子あるいは原子は、ナノチューブ内ではなく、一つのビアを構成している隣接ナノチューブ間に存在してもいてもよい。また、内部に金属フラーレンを含む隣接ナノチューブ間に、上記のナノチューブとは別の構造体もしくは分子あるいは原子を配置することも可能である。
このようにして、本発明に係る電気的接続構造は、半導体集積回路装置に利用することができる。その場合、信頼性が高く、高度に集積した半導体集積回路装置を実現することができる。
図６は、本発明に係る電気的接続構造を利用した半導体集積回路装置を模式的に示す断面図である。シリコン基板６１にトランジスタ６２等の素子が複数作りこまれ、それらを覆って複数の絶縁層（層間絶縁膜）６３ａ〜６３ｆが形成されている。絶縁層を挟んで配線層が位置し、所定の配線層の配線６５は絶縁層を貫通して形成されたビア６６により別の層の配線６５につながれている。６７は、素子同士をつなぐ配線６５に接続するコンタクトを表している。一番上の配線層は保護層６８で被覆されている。この図に示した集積回路装置では、ビア６６に本発明に係る電気的接続構造を適用することができる。
次に本発明の実施例を詳述する。図５−Ａは、本実施例で得られたＣＮＴビア構造の一例である。図５−Ａには、銅配線層５１上に拡散防止用の５ｎｍ厚のＴａ膜５２が形成され、その上に膜厚３５０ｎｍのＳｉＯ2絶縁層５３が形成された多層体にビアホール５４が開けられ、そのビアホール５４にＣＮＴ５５が形成されている様子が、電気的接続構造の模式的横断面図として示されている。銅配線層５１が本発明に係る導電体に該当する。Ｔａ膜５２は銅の拡散防止層である。
ビアホール５４の底部には、Ｔａ膜５２の上に、厚さ５ｎｍのＴｉＮ膜５６が形成されており、その上に平均直径５ｎｍのＣｏ微粒子５７が堆積され、その触媒微粒子からＣＮＴ５５が成長している。Ｃｏ微粒子からＣＮＴ５５が成長している様子は想像図である。ＴｉＮ膜５６が本発明に係る導電性触媒担持層に該当し、微粒子５７の層が本発明に係る触媒微粒子層に該当し、ＣＮＴ５５が本発明に係る炭素細長構造体に該当する。Ｔａ膜５２＋ＴｉＮ膜５６を本発明に係る導電性触媒担持層と考えてもよい。
図５−Ａでは触媒微粒子がＣＮＴの根本にあるが、上述したように、触媒微粒子がＣＮＴの先端にある場合や、ＣＮＴの構造中に取り込まれている場合もある。ＣＮＴの先端は、触媒微粒子を除去したり、結合の弱い５員環構造部分を除去するために酸素プラズマアッシング処理を行ってもよい。ＣＮＴ上部の平坦化にはＣＭＰ（化学的機械的ポリッシング）を適用することもできる。図５−Ａには描いていないが、このビアにさらに上部銅配線を接続することができる。
以下に、このようなＣＮＴビアの作製法について説明する。まず、下部銅配線５１をスパッタ法で堆積した。スパッタ法の代わりにめっき法を採用してもよい。その上に、スパッタ法によりＴａ膜５２を５ｎｍ堆積した。その後、ＴＥＯＳ（テトラエトキシシラン）−ＣＶＤ法により３５０ｎｍのＳｉＯ2酸化膜５３を堆積した。これにより、図５−Ｂの断面構造が得られた。
ついで、ＳｉＯ2酸化膜５３上にフォトレジストを塗布し、フォトリソグラフィ法により、ビアホール５４の開口予定箇所のフォトレジストを除去し、その後フッ素を用いたドライエッチングによりＳｉＯ2酸化膜５３にビアホール５４を開口した。ドライエッチングのかわりにフッ酸を用いたウェットエッチング等を採用することもできる。これにより、図５−Ｃの断面構造が得られた。なお、ＳｉＯ2酸化膜５３上にはフォトレジスト層５８が残されている。
その後、基板全面に、ＴｉＮ膜５６をスパッタ法で５ｎｍ堆積し、その上に、特許文献２に記載された方法で、平均直径５ｎｍのＣｏ微粒子５７を堆積した。具体的には、図７に示すような堆積装置を用いた。
この堆積装置では、真空下において、粒径を揃えた触媒微粒子ビームを前記導電性触媒担持体層面上に照射して前記触媒微粒子層を形成する。このような方法は、本発明に係る触媒微粒子層を形成するのに適している。
この堆積装置の操作方法は次の通りである。堆積装置は、微粒子を生成する発生手段７１と、微粒子を所定サイズのものに分級する分級手段７３と、微粒子ビームの照射及び微粒子の堆積が実行される堆積チャンバー７４とを備えて構成される。
堆積チャンバー７４は差動排気部７５と高真空部７７（例えば、１０-3Ｐａ程度の圧力）とを有し、微粒子ビームの方向を揃えるための微粒子収束部７８、被照射対象である基板７０が載置される可動ステージ７９等を備えている。
微粒子は、発生手段７１により例えばレーザアブレーションや蒸発凝縮法等で生成され、その後、必要ならば分級手段７３、例えば微分式移動度測定器（ＤＭＡ）等を利用してサイズが揃えられ（分級し）、キャリアガスと共に堆積チャンバー７４に導かれる。本実施例では、分級手段として微分式移動度測定器（ＤＭＡ）を用いた。
微粒子を含むキャリアガスは、ノズル７６を通して堆積チャンバー７４に導入された。ノズル７６は細孔（オリフィス）又はキャピラリーを有している。本実施例ではオリフィスを用いた。
堆積チャンバー７４に導入された微粒子は、１段または多段の差動排気部７５を通って高真空部７７に導かれる。本実施例では差動排気部は２段になっており、それぞれ７０Ｐａ、０．１Ｐａ程度の圧力に保たれている。このとき、微粒子の慣性を利用してキャリアガスのみが、２段の差動排気用真空ポンプ７５ａ，７５ｂに導かれるようにする。高真空部７７はポンプ７２により高真空（例えば、１０-3Ｐａ）に保たれている。高真空部７７に導かれた微粒子は、キャリアガスの影響でいくらかの広がりを持っている。このような微粒子は次に微粒子収束部７８（たとえば静電レンズ）に導かれ、その収束効果により方向が揃えられた微粒子ビームとされた。
方向が揃えられた高指向性の微粒子ビームは、可動ステージ７９上に載置固定された高アスペクト比の溝構造が形成された基板７０へ照射された。高真空下であるため気体分子による攪乱は小さい。この結果、微粒子は微粒子収束部７８において与えられた方向をほぼ維持し、高アスペクト比の溝構造における実質的な底部に堆積された。
これにより、図５−Ｄの断面構造が得られた。なお、このＴｉＮ膜５６は、上記のＴａ膜の堆積時に連続して堆積しておいてもよい。
その後、リフトオフ法により、ビアホール底部以外のＴｉＮ膜およびＣｏ微粒子を除去する。これにより、図５−Ｅの断面構造が得られた。
このようにしてビアホールが作製された電気的接続構造体は、ＣＶＤ室に搬送され、熱ＣＶＤ法によりビアホールでのＣＮＴ成長を行った。本実施例では、原料ガスとしてアセチレン・アルゴン混合ガス（体積比率１：９）を使用した。原料ガスの圧力、流量はそれぞれ１ｋＰａ、２００ｓｃｃｍ（標準立方センチメートル毎分）であり、成長温度は５１０℃であった。この結果、図５−Ａの構造が得られた。本実施例では、ＣＮＴ成長後、ＣＮＴ束の上端にさらに金属電極を作製し、ＣＮＴビアの抵抗測定を行った。図８は上記ＣＮＴ成長直後の電気的接続構造体がビアホールから顔を出している様子を示すＳＥＭ写真（下側は上側の拡大図）である。
このように作製したＣＮＴビアが１０００個直列しているビアチェーンの抵抗を測定し、それから径２μｍのビア一個あたりの抵抗を求めた結果、約１オームであった。この結果、予想通り、本発明に係る電気的接続構造が低い抵抗を与えることがわかった。なお、ＨｆＮ膜やＺｒＮ膜を使用した場合も、ほぼ同様の結果が得られた。
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
（付記１）
導電体に炭素細長構造体が電気的に接続された電気的接続構造において、当該導電体上に、導電性触媒担持体層と当該炭素細長構造体を生成するための触媒微粒子層と当該炭素細長構造体とが順次積層されてなる
電気的接続構造。
（付記２）
前記触媒微粒子層が、前記導電性触媒担持体層上に、予め微粒子化した触媒微粒子を堆積してなるものである、請求項１に記載の電気的接続構造。
（付記３）
前記炭素細長構造体がビアホール中に設けられたものである、請求項１または２に記載の電気的接続構造。
（付記４）
前記導電性触媒担持体層が耐酸化性物質よりなる、請求項１〜３のいずれかに記載の電気的接続構造。
（付記５）
前記導電性触媒担持体層が炭素細長構造体の成長を促進する機能を有する、請求項１〜４のいずれかに記載の電気的接続構造。
（付記６）
前記導電性触媒担持体層が前記導電体を構成する金属の拡散防止機能を有する、請求項１〜５のいずれかに記載の電気的接続構造。
（付記７）
前記触媒微粒子が、Ｃｏ、Ｎｉ、Ｆｅ、Ｐｄ、Ｐｔおよびそれらの合金からなる群から選ばれた金属の微粒子である、請求項１〜６のいずれかに記載の電気的接続構造。
（付記８）
前記導電性触媒担持体層が、ＨｆＮ膜層、ＺｒＮ膜層、ＴｉＮ膜層、またはそれらの多層膜である、請求項１〜７のいずれかに記載の電気的接続構造。
（付記９）
前記導電性触媒担持体層が、前記導電体側に設けられた、前記導電体を構成する金属の拡散防止機能を有する第一層と、前記触媒微粒子層側に設けられた、炭素細長構造体の成長を促進する機能を有する第二層とを含んでなる、請求項１〜８のいずれかに記載の電気的接続構造。
（付記１０）
前記第一層がＴａ層であり、前記第二層が、ＨｆＮ膜層、ＺｒＮ膜層またはＴｉＮ膜層である、請求項９に記載の電気的接続構造。
（付記１１）
請求項１〜１０のいずれかに記載の電気的接続構造を有してなる半導体集積回路装置。
（付記１２）
導電体上に導電性触媒担持体層を設け、
予め微粒子化した触媒微粒子を当該導電性触媒担持体層上に堆積して触媒微粒子層となし、
当該触媒微粒子層上に炭素細長構造体を設ける、
電気的接続構造の製造方法。
（付記１３）
真空下において、粒径を揃えた触媒微粒子ビームを前記導電性触媒担持体層面上に照射して前記触媒微粒子層を形成する、請求項１２に記載の電気的接続構造の製造方法。
（付記１４）
前記炭素細長構造体がビアホール中に設けられたものである、請求項１２または１３に記載の電気的接続構造の製造方法。
（付記１５）
前記導電性触媒担持体層が耐酸化性物質よりなる、請求項１２〜１４のいずれかに記載の電気的接続構造の製造方法。
（付記１６）
前記導電性触媒担持体層が炭素細長構造体の成長を促進する機能を有する、請求項１２〜１５のいずれかに記載の電気的接続構造の製造方法。
（付記１７）
前記導電性触媒担持体層が前記導電体を構成する金属の拡散防止機能を有する、請求項１２〜１６のいずれかに記載の電気的接続構造の製造方法。
（付記１８）
前記触媒微粒子が、Ｃｏ、Ｎｉ、Ｆｅ、Ｐｄ、Ｐｔおよびそれらの合金からなる群から選ばれた金属の微粒子である、請求項１２〜１７のいずれかに記載の電気的接続構造の製造方法。
（付記１９）
前記導電性触媒担持体層が、ＨｆＮ膜層、ＺｒＮ膜層、ＴｉＮ膜層、またはそれらの多層膜である、請求項１２〜１８のいずれかに記載の電気的接続構造の製造方法。
（付記２０）
前記導電性触媒担持体層が、前記導電体側に設けられた、前記導電体を構成する金属の拡散防止機能を有する第一層と、前記触媒微粒子層側に設けられた、炭素細長構造体の成長を促進する機能を有する第二層とを含んでなる、請求項１２〜１９のいずれかに記載の電気的接続構造の製造方法。
（付記２１）
前記第一層がＴａ層であり、前記第二層が、ＨｆＮ膜層、ＺｒＮ膜層またはＴｉＮ膜層である、請求項２０に記載の電気的接続構造の製造方法。
（付記２２）
請求項１２〜２１のいずれかに記載の電気的接続構造の製造方法により製造された電気的接続構造を有してなる半導体集積回路装置。
ＣＮＴを利用したビア構造を有する電気的接続構造を示す模式図である。 ビアホール底に堆積されたＴｉ膜上コバルト微粒子から成長したＣＮＴがビアホール上にまで伸びている状態を示す写真である。 ＣＮＴ成長後、ＣＮＴ成長表面のＸ線回折を行った結果を示すＸ線回折チャートである。 ＨｆＮ膜上、ＴｉＮ膜上、Ｓｉ基板上およびＭｏ膜上に堆積した平均直径５ｎｍのＣｏ微粒子から成長したＣＮＴの走査電子顕微鏡像を示す写真である。 本実施例で得られたＣＮＴビア構造の一例を示す断面図である。 本実施例で得られたＣＮＴビア構造を作製中の様子を示す断面図である。 本実施例で得られたＣＮＴビア構造を作製中の様子を示す断面図である。 本実施例で得られたＣＮＴビア構造を作製中の様子を示す断面図である。 本実施例で得られたＣＮＴビア構造を作製中の様子を示す断面図である。 本発明に係る電気的接続構造を利用した半導体集積回路装置を模式的に示す断面図である。 本発明に係る触媒微粒子層の作製に使用できる堆積装置を示す模式図である。 ＣＮＴ成長直後の電気的接続構造体がビアホールから顔を出している様子を示すＳＥＭ写真である。
符号の説明
１ 基板
２ 下地層
３ Ｃｕ配線層
４ Ｔａ膜
５ 絶縁層
６ Ｔｉ膜
７ 触媒金属膜
８ ＣＮＴ
５１ 銅配線層
５２ Ｔａ膜
５３ ＳｉＯ2絶縁層
５４ ビアホール
５５ ＣＮＴ
５６ ＴｉＮ膜
５７ Ｃｏ微粒子
５８ フォトレジスト層
６１ シリコン基板
６２ トランジスタ
６３ａ〜６３ｆ
層間絶縁膜
６５ 配線
６６ ビア
６７ コンタクト
６８ 保護層
７０ 基板
７１ 微粒子発生手段
７２ ポンプ
７３ 分級手段
７４ 堆積チャンバー
７５ 差動排気部
７５ａ，ｂ 差動排気用真空ポンプ
７６ ノズル
７７ 高真空部
７８ 微粒子収束部
７９ 可動ステージ

Claims (10)

  1. 導電体に炭素細長構造体が電気的に接続された電気的接続構造において、当該導電体上に、導電性触媒担持体層と当該炭素細長構造体を生成するための触媒微粒子層と当該炭素細長構造体とが順次積層されてなる
    電気的接続構造。
  2. 前記触媒微粒子層が、前記導電性触媒担持体層上に、予め微粒子化した触媒微粒子を堆積してなるものである、請求項１に記載の電気的接続構造。
  3. 前記炭素細長構造体がビアホール中に設けられたものである、請求項１または２に記載の電気的接続構造。
  4. 前記導電性触媒担持体層が炭素細長構造体の成長を促進する機能を有する、請求項１〜３のいずれかに記載の電気的接続構造。
  5. 前記導電性触媒担持体層が前記導電体を構成する金属の拡散防止機能を有する、請求項１〜４のいずれかに記載の電気的接続構造。
  6. 前記触媒微粒子が、Ｃｏ、Ｎｉ、Ｆｅ、Ｐｄ、Ｐｔおよびそれらを含む合金からなる群から選ばれた金属の微粒子である、請求項１〜５のいずれかに記載の電気的接続構造。
  7. 前記導電性触媒担持体層が、ＨｆＮ膜層、ＺｒＮ膜層、ＴｉＮ膜層、またはそれらの多層膜である、請求項１〜６のいずれかに記載の電気的接続構造。
  8. 請求項１〜７のいずれかに記載の電気的接続構造を有してなる半導体集積回路装置。
  9. 導電体上に導電性触媒担持体層を設け、
    予め微粒子化した触媒微粒子を当該導電性触媒担持体層上に堆積して触媒微粒子層となし、
    当該触媒微粒子層上に炭素細長構造体を設ける、
    電気的接続構造の製造方法。
  10. 真空下において、粒径を揃えた触媒微粒子ビームを前記導電性触媒担持体層面上に照射して前記触媒微粒子層を形成する、請求項９に記載の電気的接続構造の製造方法。
JP2005165004A 2005-06-06 2005-06-06 電気的接続構造、その製造方法および半導体集積回路装置 Expired - Fee Related JP5009511B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005165004A JP5009511B2 (ja) 2005-06-06 2005-06-06 電気的接続構造、その製造方法および半導体集積回路装置
KR1020050105990A KR100858453B1 (ko) 2005-06-06 2005-11-07 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치
US11/280,269 US8338822B2 (en) 2005-06-06 2005-11-17 Electrical connection structure having elongated carbon structures with fine catalyst particle layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005165004A JP5009511B2 (ja) 2005-06-06 2005-06-06 電気的接続構造、その製造方法および半導体集積回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010136707A Division JP2010263227A (ja) 2010-06-16 2010-06-16 電気的接続構造の製造方法

Publications (2)

Publication Number Publication Date
JP2006339552A true JP2006339552A (ja) 2006-12-14
JP5009511B2 JP5009511B2 (ja) 2012-08-22

Family

ID=37559815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005165004A Expired - Fee Related JP5009511B2 (ja) 2005-06-06 2005-06-06 電気的接続構造、その製造方法および半導体集積回路装置

Country Status (3)

Country Link
US (1) US8338822B2 (ja)
JP (1) JP5009511B2 (ja)
KR (1) KR100858453B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
JP2008251961A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd カーボンナノチューブデバイス及びその製造方法
WO2009107229A1 (ja) 2008-02-29 2009-09-03 富士通株式会社 シート状構造体、半導体装置及び炭素構造体の成長方法
JP2011508418A (ja) * 2007-12-21 2011-03-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド コンタクトを一体化した集積回路システム
JP2011204769A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置及びその製造方法
JP5339222B2 (ja) * 2009-11-19 2013-11-13 株式会社村田製作所 電子デバイス
US9620840B2 (en) 2014-06-27 2017-04-11 Tdk Corporation High-frequency transmission line, antenna and electronic circuit board
US9627737B2 (en) 2014-06-27 2017-04-18 Tdk Corporation High-frequency transmission line, antenna and electronic circuit board

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881621B1 (ko) * 2007-01-12 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성방법
CN105226006B (zh) * 2014-06-12 2019-01-22 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288833A (ja) * 2001-03-27 2003-10-10 Canon Inc カーボンファイバーの形成に用いる触媒及びその製造方法、並びに電子放出素子、電子源、画像形成装置
WO2004051726A1 (ja) * 2002-11-29 2004-06-17 Nec Corporation 半導体装置およびその製造方法
JP2004288833A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 炭素元素円筒型構造体へのオーミック接続構造及びその作製方法
JP2005022886A (ja) * 2003-06-30 2005-01-27 Fujitsu Ltd 微粒子の堆積装置及び方法、並びにカーボンナノチューブの形成装置及び方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10006964C2 (de) * 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
US7084507B2 (en) 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4212258B2 (ja) 2001-05-02 2009-01-21 富士通株式会社 集積回路装置及び集積回路装置製造方法
US6596187B2 (en) * 2001-08-29 2003-07-22 Motorola, Inc. Method of forming a nano-supported sponge catalyst on a substrate for nanotube growth
US6803708B2 (en) * 2002-08-22 2004-10-12 Cdream Display Corporation Barrier metal layer for a carbon nanotube flat panel display
JP3697257B2 (ja) * 2003-03-25 2005-09-21 キヤノン株式会社 カーボンファイバー、電子放出素子、電子源、画像形成装置、ライトバルブ、二次電池の製造方法
JP2004284919A (ja) * 2003-03-25 2004-10-14 Mitsubishi Electric Corp カーボンナノチューブ形成用基板の製造方法およびこの基板を用いたカーボンナノチューブの製造方法
JP3982759B2 (ja) 2003-06-30 2007-09-26 学校法人大阪産業大学 光化学アブレーションによるカーボンナノチューブの製造方法
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288833A (ja) * 2001-03-27 2003-10-10 Canon Inc カーボンファイバーの形成に用いる触媒及びその製造方法、並びに電子放出素子、電子源、画像形成装置
WO2004051726A1 (ja) * 2002-11-29 2004-06-17 Nec Corporation 半導体装置およびその製造方法
JP2004288833A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 炭素元素円筒型構造体へのオーミック接続構造及びその作製方法
JP2005022886A (ja) * 2003-06-30 2005-01-27 Fujitsu Ltd 微粒子の堆積装置及び方法、並びにカーボンナノチューブの形成装置及び方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
JP2008251961A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd カーボンナノチューブデバイス及びその製造方法
JP2011508418A (ja) * 2007-12-21 2011-03-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド コンタクトを一体化した集積回路システム
US8709941B2 (en) 2007-12-21 2014-04-29 Advanced Micro Devices, Inc. Method for forming contact in an integrated circuit
WO2009107229A1 (ja) 2008-02-29 2009-09-03 富士通株式会社 シート状構造体、半導体装置及び炭素構造体の成長方法
US8258060B2 (en) 2008-02-29 2012-09-04 Fujitsu Limited Sheet structure, semiconductor device and method of growing carbon structure
US8350391B2 (en) 2008-02-29 2013-01-08 Fujitsu Limited Sheet structure, semiconductor device and method of growing carbon structure
JP5339222B2 (ja) * 2009-11-19 2013-11-13 株式会社村田製作所 電子デバイス
JP2011204769A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置及びその製造方法
US9620840B2 (en) 2014-06-27 2017-04-11 Tdk Corporation High-frequency transmission line, antenna and electronic circuit board
US9627737B2 (en) 2014-06-27 2017-04-18 Tdk Corporation High-frequency transmission line, antenna and electronic circuit board

Also Published As

Publication number Publication date
US8338822B2 (en) 2012-12-25
JP5009511B2 (ja) 2012-08-22
KR100858453B1 (ko) 2008-09-16
KR20060127378A (ko) 2006-12-12
US20060286851A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
CN100595905C (zh) 电子器件及其制造方法
JP5526457B2 (ja) 炭素細長構造束状体、その製造方法および電子素子
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
TWI336897B (en) Ultra low k plasma cvd nanotube/spin-on dielectrics with improved properties for advanced nanoelectronic device fabrication
CN102712477A (zh) 碳纳米管的形成方法和碳纳米管成膜装置
JP2002329723A (ja) 集積回路装置及び集積回路装置製造方法
JP2003523608A (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
JP4208668B2 (ja) 半導体装置およびその製造方法
JP5414756B2 (ja) 半導体装置とその製造方法
JP2009155111A (ja) 触媒ナノ粒子の制御および選択的な形成
JP5009511B2 (ja) 電気的接続構造、その製造方法および半導体集積回路装置
CN102130091B (zh) 一种用于集成电路芯片的复合通孔互连结构
US20240014071A1 (en) Cmos-compatible graphene structures, interconnects and fabrication methods
CN114121782A (zh) 形成互连结构的方法
JP5233147B2 (ja) 電子デバイス及びその製造方法
JP5694272B2 (ja) 半導体装置及びその製造方法
KR101721060B1 (ko) 적어도 2개의 다른 방향을 따라 확장하는 전기 커넥션들을 포함하는 전자 장치 및 이를 형성하는 방법
CN106847790A (zh) 一种集成碳纳米管和石墨烯的互连结构及其制造方法
JP2010263227A (ja) 電気的接続構造の製造方法
JP5769916B2 (ja) 導体または半導体基板上に堆積させたカーボンナノチューブマットの製造方法
JP2006108210A (ja) 配線接続構造およびその形成方法
JP2016063097A (ja) カーボンナノチューブ配線構造およびその製造方法
US20090019690A1 (en) Fabrication method of a nanotube-based electric connection having air gaps
RU2593416C1 (ru) Способ изготовления межсоединений полупроводниковых приборов
RU2593415C1 (ru) Способ изготовления межсоединений полупроводниковых приборов

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100623

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120531

R150 Certificate of patent or registration of utility model

Ref document number: 5009511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees