JP2006339233A - 回路装置およびその製造方法 - Google Patents

Abstract

【課題】 外部電極と導電パターンとの接続構造が強化された回路装置を提供すること。
【解決手段】 本形態の回路装置１０Ａでは、ボンディングパッド１１Ａおよびダイパッド１１Ｂから成る導電パターン１１と、ダイパッド１１Ｂに固着された半導体素子１２Ａと、導電パターン１１の裏面を露出させて回路素子および導電パターン１１を封止する封止樹脂１３とを具備する。更に、封止樹脂１３から露出する導電パターン１１の裏面には、内部に窪む形状の凹部１１Ｃが設けられている。この凹部１１Ｃに充填されるように外部電極１５が形成される。従って、外部電極１５の接続強度は向上されている。
【選択図】図１

Description

本発明は回路装置およびその製造方法に関し、特に、外部接続用の電極を装置の下面に具備する回路装置およびその製造方法に関するものである。

従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、最近ではＣＳＰ（Chip Scale Package）と呼ばれる、チップのサイズと同等のパッケージが開発されている。

図１４は、支持基板として基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。

この基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０Ａと第２の裏面電極７０Ｂが形成されている。そしてスルーホールＴＨを介して、第１の電極６７と第１の裏面電極７０Ａが接続されている。更にスルーホールＴＨを介して、第２の電極６８と第２の裏面電極７０Ｂが電気的に接続されている。

ダイパッド６９にはトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続される。更に、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。トランジスタチップＴを覆うように基板６５に樹脂層７３が設けられている。

また、上記したようなＣＳＰ等の回路装置では、装置の裏面に半田等から成る外部電極７６が形成される（例えば、下記特許文献１を参照。）。そして、ＣＳＰ６６は、実装基板７７の表面に形成された導電路７８に、外部電極７６を介して固着されていた。
特開平１１−２７４３６１号公報

しかしながら、上述したＣＳＰでは、平坦面と成っている裏面電極７０の裏面に、外部電極７６が付着されていた。従って、外部電極７６に熱応力が作用すると、外部電極７６と裏面電極７０との境界にクラックが発生し、接続信頼性が低下してしまう問題があった。特に、ＣＳＰ６６と実装基板７７との熱膨張係数が大きく異なる場合や、使用状況下の温度変化が大きい場合においては、上述した問題が顕著に発生する。

従って、本発明の主な目的は、導電パターンと外部電極とが接着する強度を向上させた回路装置およびその製造方法を提供することにある。

本発明の回路装置は、回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンとを具備し、前記パッドに、前記パッドの裏面よりも内部に凹む凹部を設けることを特徴とする。

更に本発明の回路装置は、回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンと、前記導電パターンの裏面が露出された状態で前記回路素子および前記導電パターンを被覆する封止樹脂とを具備し、前記パッドに、前記パッドの裏面よりも内部に凹む凹部を設けることを特徴とする。

更に本発明の回路装置は、回路素子と、前記回路素子と電気的に接続された第1の配線層と、絶縁層を介して前記第1の配線層に積層されて、外部電極が付着されるパッドを含む第２の配線層を具備し、前記パッドに、前記絶縁層の厚み部分まで延在して内側に凹む凹部を設けることを特徴とする。

本発明の回路装置の製造方法は、回路素子を導電パターンに電気的に接続する工程と、前記回路素子が封止されるように封止樹脂を形成する工程と、前記導電パターンから成るパッドに、前記パッドの裏面よりも内側に凹む凹部を設ける工程と、前記パッドの露出面に外部電極を付着させて、前記凹部に前記外部電極を充填させる工程とを具備することを特徴とする。

更に、本発明の回路装置の製造方法は、導電箔の表面に分離溝を設けることにより、導電パターンを凸状に形成する工程と、前記導電パターンに回路素子を電気的に接続する工程と、前記分離溝に充填され前記回路素子が被覆されるように封止樹脂を形成する工程と、前記分離溝に充填された前記封止樹脂が露出されるまで前記導電箔を裏面から除去して前記導電パターンを分離させる工程と、前記導電パターンの裏面に、部分的に内側に凹む凹部を設ける工程とを具備することを特徴とする。

更に、本発明の回路装置の製造方法は、導電箔の表面に第１の分離溝を設けることにより、導電パターンを凸状に形成する工程と、前記導電パターンに回路素子を電気的に接続する工程と、前記第１の分離溝に充填され前記回路素子が被覆されるように封止樹脂を形成する工程と、前記導電箔を裏面から選択的に除去することにより、前記第１の分離溝に対応する領域の前記導電箔に第２の分離溝を設けて前記導電パターンを分離させ、前記導電パターンの裏面に部分的に内側に凹む凹部を設ける工程とを具備することを特徴とする。

更に、本発明の回路装置の製造方法は、内蔵された回路素子に電気的に接続された配線層を、絶縁層を介して複数層に積層させる回路装置の製造方法に於いて、前記絶縁層を厚み方向に貫通する開口部を設け、前記配線層から成るパッドを前記開口部の内壁に形成することで、前記パッドの裏面に前記絶縁層の内部まで凹む形状の凹部を設けることを特徴とする。

本発明に依れば、内部に窪む形状の凹部をパッドの裏面に形成し、この凹部に外部電極を部分的に充填させる。従って、パッドと外部電極との接続強度が強化され、両者の接続信頼性を向上させることができる。

更に本発明に依れば、絶縁層を介して多層の配線層が積層される回路装置に於いて、前記絶縁層の厚み部分まで延在するような凹部をパッドに形成することができる。従って、絶縁層に凹部を収納させることができるので、厚みの増加を伴わずに凹部を形成することができる。

更に、本発明では、凹部は、絶縁層を貫通して配線層同士を接続する接続部としても機能する。従って、別途に接続部を形成する必要が無いことから、接続部を形成するためのスペースを節約することができる。

更に、本発明に依れば、エッチングを行って導電パターンを分離する工程にて、同時にパッドの裏面に凹部を形成することが可能となる。従って、製造工程の増加を抑止して、凹部を形成することができる。

また、熱応力の繰り返しによって、クラックがパッドと電極界面に存在する脆い金属間化合物に沿って発生することがある。本形態では、凹を設けることで、この電極界面に発生するクラックの進展を、凹による形状の変局点で防ぐ効果がある。

＜第１の実施の形態＞
本形態では、図１から図３を参照して、各回路装置１０の構成を説明する。

図１（Ａ）は回路装置１０Ａの断面図であり、図１（Ｂ）は他の構成を有する回路装置１０Ｂの断面図であり、図１（Ｃ）は回路装置１０Ａを裏面から見た平面図であり、図１（Ｄ）は凹部１１Ｃを拡大した斜視図である。

図１（Ａ）を参照して、本形態の回路装置１０Ａでは、ボンディングパッド１１Ａおよびダイパッド１１Ｂから成る導電パターン１１と、ダイパッド１１Ｂの表面に固着された半導体素子１２Ａと、導電パターン１１の裏面を露出させて半導体素子１２Ａおよび導電パターン１１を封止する封止樹脂１３とを具備する。更に、封止樹脂１３から露出する導電パターン１１の裏面には、導電パターン１１を部分的に厚み方向に窪ませた凹部１１Ｃが形成されている。

導電パターン１１はロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択される。具体的には、Ｃｕを主材料とした金属、Ａｌを主材料とした金属またはＦｅ−Ｎｉ等の合金から成る金属等が、導電パターン１１の材料として採用される。ここでは、導電パターン１１は裏面を露出させて封止樹脂１３に埋め込まれた構造になっており、分離溝１７により電気的に分離されている。導電パターン１１の側面はエッチングにより形成される湾曲面となっており、湾曲した側面が封止樹脂１３により被覆されているので、導電パターン１１と封止樹脂１３との密着強度が向上されている。また、回路装置１０Ａでは、導電パターン１１の側面は全面的に封止樹脂１３により被覆されている。導電パターン１１の厚みは、例えば、５０μｍ〜１００μｍ程度である。

更に、導電パターン１１は、中央部付近に配置されたダイパッド１１Ｂと、ダイパッド１１Ｂを囲むよう配置された複数個のボンディングパッド１１Ａとから成る。ダイパッド１１Ｂの上面には、半田等の固着材２０を介して、半導体素子１２Ａが固着されている。半導体素子１２Ａの表面に設けられた電極と、ボンディングパッド１１Ａとは、金属細線１４を介して接続される。各導電パターン１１の間に設けられる分離溝１７の幅は、例えば１５０μｍ程度である。

回路素子としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子１２Ａ、チップコンデンサ、チップ抵抗等のチップ素子である。これらの回路素子は、固着材２０を介して導電パターン１１の表面に固着される。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等も実装できる。ここでは、フェイスアップで実装された半導体素子１２Ａが採用されている。更に、複数個の回路素子から成るシステムが構成されてもよい。

封止樹脂１３は、導電パターン１１の裏面を露出させて半導体素子１２Ａ、金属細線１４および導電パターン１１を被覆している。封止樹脂１３としては、熱硬化性樹脂または熱可塑性樹脂を採用することができる。本発明の回路装置１０Ａは、封止樹脂１３により全体が支持されている。また、各導電パターン１１を分離する分離溝１７には封止樹脂１３が充填されている。

分離溝１７は、各導電パターン１１の間に設けられて、各導電パターン１１を電気的に分離する働きを有する。そして、分離溝１７の幅は、基本的にどの箇所でもその幅が均一に形成され、例えば、１５０μｍ程度以上である。換言すると、各導電パターン１１は、等間隔に離間されている。

図１（Ａ）を参照して、ボンディングパッド１１Ａおよびダイパッド１１Ｂを構成する導電パターン１１の裏面には、凹部１１Ｃが設けられている。凹部１１Ｃは、導電パターン１１を裏面から部分的に窪ませることにより形成された部位である。凹部１１Ｃの具体的な大きさは、例えば幅が５０〜１００μｍ程度であり、深さが１０〜４０μｍ程度である。凹部１１Ｃには外部電極１５が充填される。

外部電極１５は、封止樹脂１３から露出する導電パターン１１の裏面に付着されている。ここでは、外部電極１５によるＢＧＡ（Ball Grid Array）が形成されている。外部電極１５の材料としては、鉛共晶半田、鉛フリー半田、銀ペースト、銅ペースト等を採用することができる。

また、外部電極１５を省いて回路装置１０Ａが構成されても良い。この場合は、回路装置１０Ａを実装基板に実装する際は、実装基板側に形成された半田等の接合材が用いられる。外部電極１５が省かれた場合は、裏面に露出するパッドによるＬＧＡ（Land Grid Array）が形成される。

本形態では、導電パターン１１の裏面に形成された凹部１１Ｃに充填されるように外部電極１５が形成されている。従って、外部電極１５に熱応力が作用しても、外部電極１５の一部部分が導電パターン１１に食い込んでいるので、導電パターン１１と外部電極１５との接続信頼性が向上されている。更に、導電パターン１１の裏面が平坦面である場合と比較すると、導電パターン１１の裏面と外部電極１５とが密着する面積が増大し、両者の密着強度が向上される。凹部１１Ｃは、エッチングにより形成可能である。

被覆樹脂１６は、導電パターン１１が露出する回路装置１０Ａの裏面を被覆している。そして、外部電極１５が形成される領域の被覆樹脂１６は部分的に除去されて開口部１８が形成されている。

図１（Ｂ）を参照して、他の構成の回路装置１０Ｂを説明する。回路装置１０Ｂの基本的な構成は上述した回路装置１０Ａと同様であり、相違点は導電パターン１１の構成にある。ここでは、導電パターン１１は、封止樹脂１３よりも外部（図面では下方）に突出して厚く形成されている。導電パターン１１の厚みは、例えば１００μｍ〜３００μｍ程度である。導電パターン１１をこのように厚く形成することで、過渡熱抵抗を低減することが可能となり、発熱量が大きいパワー系の素子を半導体素子１２Ａとして採用することができる。

図１（Ｃ）を参照して、回路装置１０Ａの裏面には、被覆樹脂１６を部分的に除去することにより、円形の開口部１８が形成されている。開口部１８の径Ｄ１は、例えば０．５ｍｍ程度である。ここでは、中央部に配置されたダイパッド１１Ｂの裏面にマトリックス状に複数個の開口部１８が設けられている。更に、周辺部に配置されたボンディングパッド１１Ａの裏面にも、開口部１８が形成されている。凹部１１Ｃは、個々の開口部１８の中央部に配置され、その径Ｄ２は例えば０．１ｍｍ程度である。

図１（Ｄ）は、凹部１１Ｃの形状を示す斜視図である。ここでは、開口部１８から露出する導電パターン１１に、円柱状に窪む形状の凹部１１Ｃが形成されている。凹部１１Ｃの形状としては他の形状も採用可能である。例えば、凹部１１Ｃの平面的な形状は、四角、三角、楕円、リング状でも良い。

図２を参照して、上述した回路装置１０Ａは、外部電極１５を介して、実装基板２４の表面に形成された導電路２４Ａに固着されている。回路装置１０Ａの実装は、外部電極１５を溶融させるリフロー工程により行うことができる。

回路装置１０Ａと実装基板２４との熱膨張係数が異なると、使用状況下の温度変化等により、両者の膨張量が異なり、両者を接合させる外部電極１５には熱応力が作用する。本形態では、導電パターン１１の裏面に設けた凹部１１Ｃに、外部電極１５が充填されている。従って、充填された部分の外部電極１５と凹部１１Ｃとの間にアンカー効果が発生し、応力により外部電極１５が導電パターン１１から分離することが防止されている。

更に、凹部１１Ｃに外部電極１５が充填されることにより、外部電極１５のプル強度（引張応力に対する強度）が向上されている。従って、実装基板２４が湾曲することにより外部電極１５に引張応力が作用しても、外部電極１５が導電パターン１１から剥離してしまうことが防止されている。また、上記効果を得るために、実装基板側の導電路２４Ａの表面に凹部を設けても良い。

更に、本形態では、凹部１１Ｃに外部電極１５が充填されるので、外部電極１５を構成する半田の量を増加させることができる。半田の量が増加することにより、半田を溶融させて回路装置１０Ａを実装させるリフローの工程にて、外部電極１５にボイドが発生することを抑止することができる。更に、外部電極１５を構成する半田の量が増大することにより、外部電極１５が吸収可能な応力をより大きくすることができる。

図３の断面図を参照して、他の形態の回路装置の構造を説明する。図３（Ａ）は多層配線を有する回路装置１０Ｃの断面図であり、図３（Ｂ）は回路装置１０Ｄの断面図であり、図３（Ｃ）は回路装置１０Ｄの拡大断面図である。

図３（Ａ）を参照して、回路装置１０Ｃでは、多層の配線構造が形成されている。ここでは、絶縁層２１を介して、第１の配線層２２および第２の配線層２３が積層されている。また、第１の配線層２２と第２の配線層２３とは、絶縁層２１を貫通する接続部１９により所望の箇所にて電気的に接続されている。また、第２の配線層２３から成るパッド２３Ａが裏面に形成されている。更に、外部電極１５が形成される箇所を除いて、第２の配線層２３は、被覆樹脂１６により被覆される。

第２の配線層２３は、凹部１１Ｃが形成されるので、第１の配線層２２よりも厚く形成することが好適である。例えば第１の配線層２２の厚さを２０〜５０μｍ程度にした場合は、第２の配線層２３の厚さを５０〜１００μｍ程度にすることが好適である。

第１の配線層２２には、半導体素子１２Ａおよびチップ素子１２Ｂが電気的に接続されている。半導体素子１２Ａの裏面は固着材２０を介してランド状の第１の配線層２２に固着される。更に、半導体素子１２Ａの表面に形成された電極と第１の配線層２２とは、金属細線１４により接続される。また、チップ素子１２Ｂの両端の電極は、固着材２０を介して第1の配線層２２に固着される。ここでは、２層の配線構造が示されているが、３層以上の配線が形成されても良い。

凹部１１Ｃは、パッド２３Ａの裏面を部分的に凹ませることにより形成された部位であり、外部電極１５が充填されている。ここでは、凹部１１Ｃの深さは、パッド２３Ａの厚みよりも浅く形成されている。即ち、凹部１１Ｃは、パッド２３Ａの厚み部分に収納されている。

図３（Ｂ）および図３（Ｃ）を参照して、多層の配線構造を有する回路装置１０Ｄの構成を説明する。

回路装置１０Ｄの基本的な構成は上述した回路装置１０Ｃと同様であり、パッド２３Ａに形成される凹部１１Ｃの構成が異なる。ここでは、パッド２３Ａに形成される凹部１１Ｃは、配線層間に位置する絶縁層２１の厚み部分まで延在している。即ち、絶縁層２１を貫通して設けた孔の内壁にパッド２３Ａを設けている。従って、絶縁層２１を貫通する貫通孔の内部に、パッド２３Ａに囲まれる凹部１１Ｃが形成される。即ち、ここでは、凹部１１Ｃの深さは、パッド２３Ａの厚みよりも深く形成される。例えば、パッド２３Ａの厚みが５０μｍ程度であるのに対し、凹部１１Ｃの深さは１００μｍ程度である。

図３（Ｃ）を参照して、凹部１１Ｃの幅Ｄ３は、例えば２５０μｍ程度であり、深さは１００μｍ程度である。即ち、回路装置１０Ｄでは、上述した他の回路装置よりもサイズの大きな凹部１１Ｃが形成される。

上記のように、凹部１１Ｃを絶縁層２１の内部に形成することにより、大きく形成される凹部１１Ｃに多量の外部電極１５を充填させることができるので、熱応力等の外力に対する接続電極１５の接続信頼性を更に向上させることができる。

更に、凹部１１Ｃを構成するパッド２３Ａは、絶縁層２１を貫通して第１の配線層２２の裏面まで到達している。従って、パッド２３Ａは、絶縁層２１を貫通して各配線層を接続する接続部としても機能している。このことから、各配線層を接続する接続部を別途に形成する必要が無いことから、この接続部を形成するスペースが節約される。

＜第２の実施の形態＞
次に、図４から図１０を参照して、図１に示した単層の導電パターン１１を有する回路装置１０Ａの製造方法を説明する。

本発明の第１の工程は、図４から図５に示すように、導電箔４０に分離溝１７を形成することにより凸状に突出する導電パターン１１を形成することにある。

本工程では、図４（Ａ）の如く、シート状の導電箔４０を用意する。この導電箔４０は、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。導電箔４０の厚さは、後のエッチングを考慮すると１００μｍ〜３００μｍ程度が好ましい。具体的には、図４（Ｂ）に示す如く、短冊状の導電箔４０に多数のユニットが形成されるブロック４２が４〜５個離間して並べられる。各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する応力を吸収する。また導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。

まず、図４（Ａ）に示す如く、導電箔４０の上に、耐エッチングマスクであるレジストＰＲを形成する。レジストＰＲは、形成予定の分離溝１７に対応する領域の導電箔４０の表面が露出するようにパターンニングされている。このレジストＰＲをエッチングマスクとしてウェットエッチングを行うことにより、レジストＰＲから露出する導電箔４０がエッチングされて分離溝が形成される。

図５を参照して、この工程で形成される具体的な導電パターン１１の形状を説明する。図５（Ａ）は分離溝１７が形成された導電箔４０の断面図であり、図５（Ｂ）はその平面図である。

図５（Ａ）を参照して、導電箔４０の表面に分離溝１７が形成されることにより、凸状に突出した導電パターン１１が形成されている。ここでは、ダイパッド１１Ｂおよびボンディングパッド１１Ａから成る導電パターン１１が形成されている。

図５（Ｂ）に具体的な導電パターン１１を示す。本図は図４（Ｂ）で示したブロック４２の１個を拡大したもの対応する。点線で囲まれた部分の１個が１つのユニット４５である。１つのブロック４２にはマトリックス状に複数のユニット４５が配列され、各ユニット４５毎に同一の導電パターン１１が設けられている。ここでは、２行２列の４個のユニット４５が形成されているが、更に多数個のユニット４５を形成することも可能である。また、本工程が終了した後に、レジストＰＲは剥離される。

個々のユニット４５では、中央部にランド状のダイパッド１１Ｂが形成され、このダイパッド１１Ｂを囲むように複数個のボンディングパッド１１Ａが形成されている。

本発明の第２の工程は、図６（Ａ）の断面図および図６（Ｂ）の平面図に示す如く、固着材２０を介して回路素子を導電パターン１１に固着することにある。

回路素子としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等も実装できる。ここでは、半導体素子１２Ａの裏面が固着材２０を介してダイパッド１１Ｂの表面に固着されている。固着材２０としては、半田等のロウ材、導電性ペーストまたはエポキシ樹脂等の絶縁性接着剤を採用することもできる。更に、半導体素子１２Ａの表面に形成された電極と、ボンディングパッド１１Ａとは、金属細線１４を介して接続される。

本発明の第３の工程は、図７に示す如く、半導体素子１２Ａが被覆されて、分離溝１７に充填されるように封止樹脂１３を形成することにある。

本工程では、封止樹脂１３は半導体素子１２Ａおよび複数の導電パターン１１を被覆し、導電パターン１１間の分離溝１７には封止樹脂１３が充填される。また、封止樹脂１３は、導電パターン１１側面の湾曲構造と嵌合して強固に結合する。

本発明の第４の工程は、図８（Ａ）および図８（Ｂ）に示す如く、各導電パターン１１を分離することにある。具体的には、エッチングマスクを用いずに、導電箔を裏面から全面的にエッチングすることで、分離溝１７に充填された封止樹脂１３を露出させて、各導電パターン１１を分離する。また、この分離を確実に行うために、分離溝１７に充填された封止樹脂１３が外部に突出するように、オーバーエッチングを行っても良い。

本発明の第５の工程は、図９（Ａ）および図９（Ｂ）に示す如く、露出する導電パターン１１の裏面に凹部１１Ｃを形成することにある。

ここでは、凹部１１Ｃが形成される領域を除いて、導電パターン１１の裏面がエッチングレジストＰＲにより被覆されている。エッチングレジストＰＲをエッチングマスクとして、ウェットエッチングを行うことにより、導電パターン１１の裏面に凹部１１Ｃが形成される。本工程により形成される凹部１１Ｃのサイズは、例えば幅が５０〜１００μｍであり深さが１０〜４０μｍ程度である。ここで、凹部１１Ｃの形成は、例えばドライエッチング等の他の除去方法により行うこともできる。

本発明の第６の工程は、図１０（Ａ）および図１０（Ｂ）に示す如く、外部電極１５を形成した後に各回路装置に分離することにある。

具体的には、図１０（Ａ）を参照して、先ず、外部電極１５が形成される箇所を除いて、導電パターン１１の裏面および封止樹脂１３の裏面を被覆樹脂１６により被覆する。次に、マスクを用いて半田ペーストを印刷し、リフローにより半田ペーストを溶融させることで、外部電極１５を形成する。このような工程により、凹部１１Ｃに部分的に充填された外部電極１５を導電パターン１１の裏面に形成することができる。また、ウェットエッチングにより形成される凹部１１Ｃの幅は、外側に向かって広がっている。従って、半田ペーストは容易に凹部１１Ｃに充填されるので、ボイドの形成は抑制されている。

図１０（Ｂ）を参照して、次に、ブレード４９で各ユニット４５間のダイシングラインＤに沿って封止樹脂１３をダイシングし、個別の回路装置に分離する。ダイシングラインには分離溝に充填された封止樹脂１３しか存在しないので、ブレード４９の摩耗は少ない。更に、金属バリも発生せず極めて正確な外形にダイシングできる。

＜第３の実施の形態＞
本形態では、図１１を参照して、図１（Ｂ）に示した回路装置１０Ｂの製造方法を説明する。本実施の形態の製造方法は、第２の実施の形態で説明した製造方法と基本的には同一である。本形態では、導電箔４０の裏面を選択的に除去することで、各導電パターン１１を分離し、同時に凹部１１Ｃも形成している。

図１１（Ａ）を参照して、先ず、導電箔４０の表面を選択的にレジストＰＲ１にて被覆した後に、エッチングを行う。このエッチングにより、導電箔４０の表面に第１の分離溝１７Ａが形成され、ボンディングパッド１１Ａおよびダイパッド１１Ｂとを含む導電パターン１１が凸状に形成される。

図１１（Ｂ）を参照して、次に、半導体素子１２Ａをダイパッド１１Ｂの表面に固着して、金属細線１４を介して半導体素子１２Ａとボンディングパッド１１Ａとを接続する。更に、第１の分離溝１７Ａに充填されて半導体素子１２Ａおよび金属細線１４が被覆されるように封止樹脂１３を形成する。

図１１（Ｃ）を参照して、次に、導電箔４０の裏面を選択的にエッチングすることで、各導電パターン１１を分離して、導電パターン１１の裏面に凹部１１Ｃを形成する。具体的には、第１の分離溝１７Ａに対応する領域の導電箔４０の裏面および、凹部１１Ｃが形成される予定の導電箔４０の裏面が露出されるように、レジストＰＲ２が形成されている。そして、レジストＰＲ２をエッチングマスクとして導電箔４０の裏面をエッチングする。本工程のエッチングは、第２の分離溝１７Ｂが、第１の分離溝１７Ａに到達するまで行われる。従って、第２の分離溝１７Ｂからは、第１の分離溝１７Ａに充填された封止樹脂１３が露出する。また、本工程により、導電パターン１１の裏面に凹部１１Ｃが形成される。

図１１（Ｄ）を参照して、次に、導電パターン１１の裏面が被覆されるように被覆樹脂１６を形成した後に、凹部１１Ｃに部分的に充填されるように外部電極１５を形成する。更に、ダイシングを行い封止樹脂１３を切断することにより、個別の回路装置１０Ｂを得る。

＜第４の実施の形態＞
本形態では、図１２を参照して、図３（Ａ）に示した多層の配線構造を有する回路装置１０Ｃの製造方法を説明する。

図１２（Ａ）を参照して、先ず、第１の導電膜３０と第２の導電膜３１とが絶縁層２１を介して積層される。第１の導電膜３０と第２の導電膜３１とは、絶縁層２１を貫通する接続部１９により所定の箇所にて接続されている。ここで、第１の導電膜３０および第２の導電膜３１の厚みは、例えば１０μｍ〜５０μｍの範囲である。また、絶縁層２１の厚みは、例えば１０μｍ〜１３０μｍの範囲である。ここで、後の工程にて凹部が形成される第２の導電膜３１は、第１の導電膜３０よりも厚く形成されても良い。

更に、レジストＰＲ１にて選択的に第２の導電膜３１の表面を被覆した後にエッチングを行うことで、第２の導電膜３１に凹部１１Ｃを形成する。凹部１１Ｃが形成される箇所は、後の工程にて外部電極が付着される箇所に対応している。

図１２（Ｂ）および図１２（Ｃ）を参照して、次に、レジストＰＲ２およびレジストＰＲ３を介したエッチングにより、第１の導電膜３０および第２の導電膜３１をパターニングする。このエッチングにより、第１の配線層２２および第２の配線層２３が形成される。

図１２（Ｄ）を参照して、次に、第１の配線層２２に回路素子を固着する。ここでは、半導体素子１２Ａの裏面が固着材２０を介して第１の配線層２２に固着される。そして、チップ素子１２Ｂの両端の電極も、固着材２０を介して第１の配線層２２に固着される。また、金属細線１４を介して、半導体素子１２Ａと第１の配線層２２とを電気的に接続する。

図１２（Ｅ）を参照して、次に、半導体素子１２Ａおよびチップ素子１２Ｂが被覆されるように封止樹脂１３を形成する。更に、第２の配線層２３を被覆樹脂１６にて被覆した後に、第２の配線層２３から成るパッド２３Ａの裏面に外部電極１５を付着させる。本形態でも、外部電極１５の一部は凹部１１Ｃに充填され、外部電極１５とパッド２３Ａとの密着強度は向上されている。

＜第５の実施の形態＞
本実施の形態では、図１３を参照して、図３（Ｂ）に構造を示した回路装置１０Ｄの製造方法を説明する。

図１３（Ａ）を参照して、先ず、第１の導電膜３０と第２の導電膜３１とを絶縁層２１を介して積層させる。そして、選択的に第２の導電膜３１を被覆するレジストＰＲ１をエッチングマスクとしてエッチングを行うことにより、第２の導電膜３１を部分的に除去し、開口部３２を形成する。開口部３２の位置は、形成予定の凹部１１Ｃに対応している。エッチングが終了した後に、レジストＰＲ１は剥離される。

図１３（Ｂ）を参照して、次に、第１の導電膜３０の下面が露出されるように、開口部３２上方の絶縁層２１を除去する。絶縁層２１の除去は、エッチング、レーザー照射、露光現像処理、ドリル加工等により行うことができる。開口部３２の幅は、例えば３００μｍ程度である。また、開口部３２の側面は、第２の導電膜３１側に向かって幅が広くなるテーパー形状が好ましい。このことにより、後の工程にて、開口部３２の内部に形成される凹部１１Ｃへの半田の充填が容易になる。

図１３（Ｃ）を参照して、次に、少なくとも開口部３２の内壁に金属膜を形成することにより、開口部３２の内部に凹部１１Ｃを形成する。金属膜の形成は、無電界メッキ法により、開口部３２の内壁に厚さが数μｍ程度のメッキ膜を形成した後に、電解メッキを行うことにより行うことができる。

図１３（Ｄ）を参照して、次に、第１の配線層２２および第２の配線層２３を形成する。具体的には、所定のパターンが形成されるように第１の導電膜３０をレジストＰＲ２にて被覆し、更に第２の導電膜３１をレジストＰＲ３にて被覆する。更に、これらのレジストをエッチングマスクとしてウェットエッチングを行うことで、第１の配線層２２および第２の配線層２３が形成される。ここでは、第２の配線層２３から成るパッド２３Ａが形成されている。更に、各パッド２３Ａ同士を接続する配線パターン２３Ｂが形成されても良い。

図１３（Ｅ）を参照して、次に、半導体素子１２Ａおよびチップ素子１２Ｂを第１の配線層２２に電気的に接続する。更に、半導体素子１２Ａおよびチップ素子１２Ｂが被覆されるように封止樹脂１３を形成する。

図１３（Ｆ）を参照して、次に、外部電極が形成される領域を除いて、第２の配線層２３が被覆されるように被覆樹脂１６を形成する。更に、凹部１１Ｃに充填されるように外部電極１５をパッド２３Ａの裏面に付着させる。凹部１１Ｃの側面は外側に向かって広がるテーパー形状と成っているため、外部電極１５を構成する半田は容易に凹部１１Ｃに充填できる。また、本形態では、幅が３００μｍ程度の大きな凹部１１Ｃが形成されるので、多量の半田が凹部１１Ｃに充填され、外部電極１５とパッド２３Ａとの密着強度が向上されている。

本発明の回路装置を示す図であり、（Ａ）は断面図、（Ｂ）は断面図、（Ｃ）は平面図、（Ｄ）は斜視図である。 本発明の回路装置を示す断面図である。 本発明の回路装置を示す図であり、（Ａ）−（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｄ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｅ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｆ）は断面図である。 従来の回路装置を示す断面図である。

符号の説明

１０Ａ−１０Ｄ 回路装置
１０Ｂ 回路装置
１１ 導電パターン
１１Ａ ボンディングパッド
１１Ｂ ダイパッド
１１Ｃ 凹部
１２Ａ 半導体素子
１２Ｂ チップ素子
１３ 封止樹脂
１４ 金属細線
１５ 外部電極
１６ 被覆樹脂
１７ 分離溝
１７Ａ 第１の分離溝
１７Ｂ 第２の分離溝
１８ 開口部
１９ 接続部
２０ 固着材
２１ 絶縁層
２２ 第１の配線層
２３ 第２の配線層
２３Ａ パッド

Claims (16)

1. 回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンとを具備し、
   前記パッドに、前記パッドの裏面よりも内部に凹む凹部を設けることを特徴とする回路装置。
2. 回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンと、前記導電パターンの裏面が露出された状態で前記回路素子および前記導電パターンを被覆する封止樹脂とを具備し、
   前記パッドに、前記パッドの裏面よりも内部に凹む凹部を設けることを特徴とする回路装置。
3. 前記パッドの裏面に外部電極を付着させ、
   前記外部電極を部分的に前記凹部に充填させることを特徴とする請求項１または請求項２記載の回路装置。
4. 前記導電パターンは多層に形成され、
   最下層の前記導電パターンに設けた前記パッドに前記凹部を設けることを特徴とする請求項１記載の回路装置。
5. 回路素子と、前記回路素子と電気的に接続された第1の配線層と、
   絶縁層を介して前記第1の配線層に積層されて、外部電極が付着されるパッドを含む第２の配線層を具備し、
   前記パッドに、前記絶縁層の厚み部分まで延在して内側に凹む凹部を設けることを特徴とする回路装置。
6. 前記パッドは、前記絶縁層を貫通して前記第１の配線層に接続することを特徴とする請求項５記載の回路装置。
7. 前記パッドの露出面に付着される前記外部電極を、部分的に前記凹部に充填させることを特徴とする請求項５記載の回路装置。
8. 前記凹部の幅を、外側に向かって拡大させることを特徴とする請求項５記載の回路装置。
9. 回路素子を導電パターンに電気的に接続する工程と、
   前記回路素子が封止されるように封止樹脂を形成する工程と、
   前記導電パターンから成るパッドに、前記パッドの裏面よりも内側に凹む凹部を設ける工程と、
   前記パッドの露出面に外部電極を付着させて、前記凹部に前記外部電極を充填させる工程とを具備することを特徴とする回路装置の製造方法。
10. 導電箔の表面に分離溝を設けることにより、導電パターンを凸状に形成する工程と、
    前記導電パターンに回路素子を電気的に接続する工程と、
    前記分離溝に充填され前記回路素子が被覆されるように封止樹脂を形成する工程と、
    前記分離溝に充填された前記封止樹脂が露出されるまで前記導電箔を裏面から除去して前記導電パターンを分離させる工程と、
    前記導電パターンの裏面に、部分的に内側に凹む凹部を設ける工程とを具備することを特徴とする回路装置の製造方法。
11. 導電箔の表面に第１の分離溝を設けることにより、導電パターンを凸状に形成する工程と、
    前記導電パターンに回路素子を電気的に接続する工程と、
    前記第１の分離溝に充填され前記回路素子が被覆されるように封止樹脂を形成する工程と、
    前記導電箔を裏面から選択的に除去することにより、前記第１の分離溝に対応する領域の前記導電箔に第２の分離溝を設けて前記導電パターンを分離させ、前記導電パターンの裏面に部分的に内側に凹む凹部を設ける工程とを具備することを特徴とする回路装置の製造方法。
12. 前記導電パターンの裏面に、前記凹部に充填されるように外部電極を付着させることを特徴とする請求項９から請求項１１のいずれかに記載の回路装置の製造方法。
13. 前記第２の分離溝および前記凹部を、一回のエッチングにより形成することを特徴とする請求項１１記載の回路装置の製造方法。
14. 内蔵された回路素子に電気的に接続された配線層を、絶縁層を介して複数層に積層させる回路装置の製造方法に於いて、
    前記絶縁層を厚み方向に貫通する開口部を設け、前記配線層から成るパッドを前記開口部の内壁に形成することで、前記パッドの裏面に前記絶縁層の内部まで凹む形状の凹部を設けることを特徴とする回路装置の製造方法。
15. 前記凹部の幅を、外側に向かって拡大させることを特徴とする請求項１４記載の回路装置の製造方法。
16. 前記導電パターンの裏面に、前記凹部に充填されるように外部電極を付着させることを特徴とする請求項１４記載の回路装置の製造方法。
    
    
    
    
    

Images