[go: up one dir, main page]

JP2006332151A - Method of packaging semiconductor device - Google Patents

Method of packaging semiconductor device Download PDF

Info

Publication number
JP2006332151A
JP2006332151A JP2005150467A JP2005150467A JP2006332151A JP 2006332151 A JP2006332151 A JP 2006332151A JP 2005150467 A JP2005150467 A JP 2005150467A JP 2005150467 A JP2005150467 A JP 2005150467A JP 2006332151 A JP2006332151 A JP 2006332151A
Authority
JP
Japan
Prior art keywords
substrate
electrode
bump
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005150467A
Other languages
Japanese (ja)
Inventor
Michihiko Ueda
充彦 植田
Takeshi Nakasuji
威 中筋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2005150467A priority Critical patent/JP2006332151A/en
Publication of JP2006332151A publication Critical patent/JP2006332151A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To shorten a process of activation by plasma irradiation, or the like for reducing cycle time in a method for packaging a semiconductor element onto a substrate by a flip-chip method. <P>SOLUTION: In the same manner as conventional cold junction, plasma is applied onto the surface of an electrode 8 on the substrate 3 as shown in Fig. 1 (c) for activating the surface. The plasma is not applied to the side of a stud bump 6 formed on the semiconductor element 2 as shown in Fig. 1 (a). Instead, the diameter of the crystal grain of the stud bump 6 is made large by applying laser beams as shown in Fig. 1 (b). After that, pressurizing is performed onto the surface of the electrode 8 for junction as shown in Fig. 1 (d), thus breaking a shell by an oxide film and deposit on the surface of the stud bump 6, and exposing the new surface of the stud bump 6 for integrating with the new surface of the electrode 8. Therefore, junction precision in the cold junction is enhanced and the process of activation by plasma is required only once, thus shortening the cycle time. <P>COPYRIGHT: (C)2007,JPO&amp;INPIT

Description

本発明は、半導体装置の実装方法に関し、特にチップを基板にフリップチップ実装するために好適に用いられる実装方法に関する。   The present invention relates to a mounting method for a semiconductor device, and more particularly to a mounting method that is suitably used for flip-chip mounting a chip on a substrate.

上記のようにチップを基板にフリップチップ実装する典型的な従来技術は、特許文献1に示されている。その従来技術によれば、図3(a)および図3(b)で示すように、被接合物のそれぞれの表面にプラズマを照射して活性化(洗浄)した後、図3(c)で示すように、それらの表面を対向させて加圧することで、常温で接合を行い、接合精度の向上を図っている。
特開2001−351892号公報
A typical conventional technique for flip-chip mounting a chip on a substrate as described above is disclosed in Patent Document 1. According to the prior art, as shown in FIGS. 3 (a) and 3 (b), each surface of the object to be bonded is irradiated with plasma and activated (cleaned), and then in FIG. 3 (c). As shown, the surfaces are opposed and pressed to perform bonding at room temperature to improve the bonding accuracy.
JP 2001-351892 A

上述の従来技術では、それぞれの被接合物、たとえばシリコンチップおよび基板の両方にプラズマ照射を行い、前記シリコンチップに形成した金バンプおよび前記基板に形成した電極の金メッキ部分の活性化を行っている。   In the above-described prior art, plasma irradiation is performed on each object to be bonded, for example, a silicon chip and a substrate, and gold bumps formed on the silicon chip and gold-plated portions of electrodes formed on the substrate are activated. .

したがって、2回のプラズマ照射工程が必要になり、タクトタイムが長くなるという問題がある。また、プラズマ照射から接合までの時間が長くなると、活性度が低下し、接合性が劣化する。このため、被接合物のプラズマ照射工程を一致させる必要があり、工程の管理が煩雑であるという問題もある。   Accordingly, there is a problem that two plasma irradiation steps are required, and the tact time becomes long. In addition, when the time from plasma irradiation to bonding becomes long, the activity decreases and the bonding property deteriorates. For this reason, it is necessary to make the plasma irradiation process of a to-be-joined object correspond, and there also exists a problem that management of a process is complicated.

本発明の目的は、活性化工程を短くし、タクトタイムを短縮することができる半導体装置の実装方法を提供することである。   An object of the present invention is to provide a method of mounting a semiconductor device that can shorten the activation process and shorten the tact time.

本発明の半導体装置の実装方法は、半導体素子を基板にフリップチップ実装して成る半導体装置の実装方法において、前記基板の電極の表面を活性化させる工程と、前記半導体素子にバンプを形成する工程と、前記バンプの結晶粒を大径化させる工程と、前記大径化されたバンプを前記活性化された基板の電極に押圧し、前記半導体素子を基板に接合する工程とを含むことを特徴とする。   The method for mounting a semiconductor device according to the present invention includes a step of activating a surface of an electrode of the substrate and a step of forming a bump on the semiconductor element in a method for mounting a semiconductor device by flip-chip mounting a semiconductor element on a substrate. And a step of enlarging the crystal grains of the bump, and a step of pressing the enlarged bump to the electrode of the activated substrate and bonding the semiconductor element to the substrate. And

上記の構成によれば、半導体素子を基板にフリップチップ実装するための方法において、従来の常温接合と同様に、電極の表面にプラズマを照射するなどして、活性化させる工程を行う一方、本発明では、半導体素子に形成されたバンプ側には前記プラズマ照射を行わず、代りに、レーザ照射などで前記バンプの結晶粒を大径化させる。なお、これら基板の電極表面を活性化させる工程と、半導体素子にバンプを形成し、その結晶粒を大径化させる工程とは、いずれかを先にして順次に行われてもよく、または平行して行われてもよい。その後、前記バンプを前記電極の表面に押圧して接合することで、バンプ表面の酸化膜や付着物による殻を破り、該バンプの新生面を露出させ、電極の新生面と一体化させる。   According to the above configuration, in the method for flip-chip mounting the semiconductor element on the substrate, the activation process is performed by irradiating the surface of the electrode with plasma or the like as in the conventional room temperature bonding. In the invention, the plasma irradiation is not performed on the bump side formed on the semiconductor element, and instead, the crystal grains of the bump are enlarged by laser irradiation or the like. The step of activating the electrode surface of these substrates and the step of forming bumps on the semiconductor element and increasing the diameter of the crystal grains may be performed sequentially in any order, or in parallel. It may be done. Thereafter, the bump is pressed against the surface of the electrode and bonded, thereby breaking the shell of the bump surface due to the oxide film and the deposits, exposing the new surface of the bump, and integrating it with the new surface of the electrode.

したがって、前記プラズマ照射などによる活性化の工程は1回でよく、常温での接合で接合精度を向上しつつも、活性化工程を短くし、タクトタイムを短縮することができる。   Therefore, the activation process by plasma irradiation or the like may be performed once, and the activation process can be shortened and the tact time can be shortened while improving the bonding accuracy by bonding at room temperature.

また、本発明の半導体装置の実装方法では、前記バンプの結晶粒を大径化させる工程は、レーザ照射で行うことを特徴とする。   In the semiconductor device mounting method of the present invention, the step of increasing the diameter of the crystal grains of the bump is performed by laser irradiation.

上記の構成によれば、レーザはスポットでバンプのみに照射することが可能であることから、半導体素子にダメージを与えることなく、結晶粒を大径化させることができる。   According to the above configuration, since the laser can irradiate only the bumps with spots, the crystal grains can be enlarged without damaging the semiconductor element.

さらにまた、本発明の半導体装置の実装方法では、前記バンプはスタッドバンプから成り、前記バンプ形成工程は、ワイヤをスパークしてバンプを形成する工程と、そのバンプを超音波を併用しながら半導体素子の電極に押付ける工程と、キャピラリを僅かに上昇させて半導体素子の面方向に変位させることで、前記キャピラリの底面で、スパークにより形成された結晶粒の大径化部を露出させた後、ワイヤの先端部を切除する工程とを備えて成ることを特徴とする。   Furthermore, in the method of mounting a semiconductor device according to the present invention, the bump is formed of a stud bump, and the bump forming step includes forming a bump by sparking a wire and using the ultrasonic wave in combination with the semiconductor element. The step of pressing the electrode and the capillary is slightly raised and displaced in the plane direction of the semiconductor element to expose the enlarged portion of the crystal grain formed by the spark on the bottom surface of the capillary, And a step of cutting the tip of the wire.

上記の構成によれば、追加の加熱プロセスを加えることなく、バンプの結晶粒の大径化部を表面に露出させることができる。   According to said structure, the large diameter part of the crystal grain of a bump can be exposed to the surface, without adding an additional heating process.

また、本発明の半導体装置の実装方法は、前記基板の電極表面を活性化させる工程の前に、基板を熱処理することで前記電極を軟化させる工程をさらに有することを特徴とする。   The semiconductor device mounting method of the present invention further includes a step of softening the electrode by heat-treating the substrate before the step of activating the electrode surface of the substrate.

上記の構成によれば、基板側も軟化させることで、バンプ側に加えて基板側でも接合時の変形が容易となり、新生面が出易くなって、さらに接合性を向上することができる。   According to the above configuration, since the substrate side is also softened, deformation at the time of bonding is facilitated on the substrate side in addition to the bump side, a new surface is easily produced, and bondability can be further improved.

さらにまた、本発明の半導体装置の実装方法では、前記バンプは金から成り、前記電極表面も金から成ることを特徴とする。   Furthermore, in the semiconductor device mounting method of the present invention, the bump is made of gold, and the electrode surface is also made of gold.

上記の構成によれば、金は酸化しないので、前記半導体素子を基板に接合する工程を大気中で行うことができる。   According to said structure, since gold | metal | money does not oxidize, the process of joining the said semiconductor element to a board | substrate can be performed in air | atmosphere.

本発明の半導体装置の実装方法は、以上のように、半導体素子を基板にフリップチップ実装するための方法において、従来の常温接合と同様に、電極の表面にプラズマを照射するなどして、該表面を活性化させる工程を行う一方、本発明では、半導体素子に形成されたバンプ側には前記プラズマ照射を行わず、代りに、レーザ照射などで前記バンプの結晶粒を大径化させ、その後、前記バンプを前記電極の表面に押圧して接合することで、バンプ表面の酸化膜や付着物による殻を破り、該バンプの新生面を露出させ、電極の新生面と一体化させる。   As described above, the method for mounting a semiconductor device of the present invention is a method for flip-chip mounting a semiconductor element on a substrate. While performing the step of activating the surface, in the present invention, the bumps formed on the semiconductor element are not irradiated with the plasma, but instead, the crystal grains of the bumps are enlarged by laser irradiation or the like, and then Then, the bump is pressed against the surface of the electrode to be bonded, thereby breaking the shell of the bump surface due to the oxide film or adhering matter, exposing the new surface of the bump, and integrating it with the new surface of the electrode.

それゆえ、前記プラズマ照射などによる活性化の工程は1回でよく、常温での接合で接合精度を向上しつつも、活性化工程を短くし、タクトタイムを短縮することができる。   Therefore, the activation process by plasma irradiation or the like may be performed once, and the activation process can be shortened and the tact time can be shortened while improving the bonding accuracy by bonding at room temperature.

[実施の形態1]
図1は、本発明の実施の一形態に係る半導体装置1の実装方法を説明するための断面図である。本発明の半導体装置1は、図1(d)で示すように、集積回路チップやMEMS(Micro Electro Mechanical Systems)チップなどの半導体素子2を基板3にフリップチップ実装して成るものである。
[Embodiment 1]
FIG. 1 is a cross-sectional view for explaining a mounting method of a semiconductor device 1 according to an embodiment of the present invention. As shown in FIG. 1D, the semiconductor device 1 of the present invention is formed by flip-chip mounting a semiconductor element 2 such as an integrated circuit chip or a micro electro mechanical systems (MEMS) chip on a substrate 3.

Siで形成される厚み0.1〜0.7mmの前記半導体素子2には、図1(a)で示すように、電極4上に、φ15〜35μmのAuワイヤ5をスパークして形成したφ30〜80μmのAuボールが、超音波を併用しながら荷重を加えて押し潰され、その後プルカットされることで、φ40〜100μm、高さ40〜150μmのAuスタッドバンプ6が形成される。   In the semiconductor element 2 having a thickness of 0.1 to 0.7 mm formed of Si, as shown in FIG. 1A, φ30 formed by sparking an Au wire 5 of φ15 to 35 μm on the electrode 4. An Au stud bump 6 having a diameter of 40 to 100 μm and a height of 40 to 150 μm is formed by crushing an Au ball of ˜80 μm by applying a load while using an ultrasonic wave, and then pull-cutting.

次に、図1(b)で示すように、前記スタッドバンプ6に、参照符号7で示す第3高調波のYAGレーザをφ50μmに絞り、照射される。こうしてスタッドバンプ6に局所的に熱を与えて突起部分6aを溶融させることによって、該突起部分6aは溶融して低くなるが、溶融した部分は結晶粒が大きくなり、硬度も軟化する。このようにして、結晶粒の大径化した部分が最表面に形成される。   Next, as shown in FIG. 1B, the stud bump 6 is irradiated with a third harmonic YAG laser indicated by reference numeral 7 with a diameter of 50 μm. Thus, by locally applying heat to the stud bump 6 to melt the protruding portion 6a, the protruding portion 6a is melted and lowered, but the melted portion has larger crystal grains and softened hardness. In this way, a portion where the crystal grains are enlarged is formed on the outermost surface.

一方、接合される基板3には、セラミック基板、有機基板(FR−4)等が使用される。基板3上には、通常Cu配線8aが施されているが、ここでは前記Auから成るスタッドバンプ6とAu−Au接合を行うため、前記Cu配線8a上に、Ni:3〜5μm、Au:0.1μm以上のめっき層8bが積層されて電極8が形成される。続いて、この基板3には、参照符号9で示すように、Arプラズマの照射が行われ、電極8の表面が活性化される。これによって、該電極8の表面は浄化され、さらに新生面が露出される。活性化は、基板3をチャンバー内に設置し、たとえば10〜5Torr以下に真空引きした後に、Arを1〜10Paになるまで封入し、高周波電源から、たとえば4インチ角で25〜150W、30〜180秒程度、Arプラズマを発生させて電極8の表層のAuを数nmエッチングすることで行われる。   On the other hand, a ceramic substrate, an organic substrate (FR-4) or the like is used as the substrate 3 to be bonded. A Cu wiring 8a is usually provided on the substrate 3. Here, in order to perform Au-Au bonding with the stud bump 6 made of Au, Ni: 3 to 5 [mu] m, Au: An electrode 8 is formed by laminating a plating layer 8b of 0.1 μm or more. Subsequently, as shown by reference numeral 9, the substrate 3 is irradiated with Ar plasma, and the surface of the electrode 8 is activated. As a result, the surface of the electrode 8 is purified and the new surface is exposed. For the activation, the substrate 3 is placed in a chamber, and after evacuating, for example, to 10 to 5 Torr or less, Ar is sealed until it reaches 1 to 10 Pa. For about 180 seconds, Ar plasma is generated and Au on the surface layer of the electrode 8 is etched by several nm.

なお、これら基板3の電極8の表面を活性化させる工程と、半導体素子2にスタッドバンプ6を形成し、その結晶粒を大径化させる工程とは、いずれかを先にして順次に行われてもよく、または平行して行われてもよい。   The step of activating the surface of the electrode 8 of the substrate 3 and the step of forming the stud bump 6 on the semiconductor element 2 and increasing the diameter of the crystal grains are sequentially performed in either order. Or may be performed in parallel.

その後、活性化させた基板3をチャンバーから取出してフリップチップボンダーのテーブルにセットし、前工程で結晶粒を大径化した部分をスタッドバンプ6の最表面に有する半導体素子2を、図1(d)で示すように、反転し、アライメントして常温で加圧接合を行う。そのとき、バンプ当り、50〜300gの荷重を与えることで、スタッドバンプ6側が潰れて現れたAuの新生面と、活性化された基板3の電極8の表層のAuとが接合される。なお、Auは酸化しないので、活性化後は上述のようにチャンバーから取出し、大気中に置いても、10分程度であれば活性化状態が残っており、Auスタッドバンプ6と基板Au電極8との接合が可能である。しかしながら、チャンバーから取出さずに、チャンバー内で加圧接合してもよいことは勿論である。   Thereafter, the activated substrate 3 is taken out of the chamber and set on the table of the flip chip bonder, and the semiconductor element 2 having the portion whose crystal grains are enlarged in the previous step on the outermost surface of the stud bump 6 is shown in FIG. As shown in d), inversion, alignment, and pressure bonding are performed at room temperature. At that time, by applying a load of 50 to 300 g per bump, a new surface of Au that appears to be crushed on the side of the stud bump 6 is bonded to Au on the surface layer of the electrode 8 of the activated substrate 3. Since Au does not oxidize, the activated state remains in about 10 minutes even if it is taken out from the chamber as described above after being activated and placed in the atmosphere, and the Au stud bump 6 and the substrate Au electrode 8 remain. Can be joined. However, it goes without saying that pressure bonding may be performed in the chamber without taking out from the chamber.

このようにして実装することで、前記プラズマ照射などによる活性化の工程は1回でよく、活性化工程を短くし、接合性を向上することができる。これによって、半導体素子2およびそれを実装して成る半導体モジュールなどの半導体装置1の信頼性を向上することができる。また、スタッドバンプ6の結晶粒を大径化させる工程を、レーザ照射で行うことで、レーザはスポットでスタッドバンプ6のみに照射することが可能であることから、半導体素子2にダメージを与えることなく、結晶粒を大径化させることができる。   By mounting in this manner, the activation process by the plasma irradiation or the like may be performed once, the activation process can be shortened, and the bonding property can be improved. As a result, the reliability of the semiconductor device 1 and the semiconductor device 1 such as a semiconductor module mounted thereon can be improved. In addition, since the step of increasing the diameter of the crystal grains of the stud bump 6 is performed by laser irradiation, the laser can irradiate only the stud bump 6 with a spot, thereby damaging the semiconductor element 2. In addition, the crystal grains can be enlarged.

[実施の形態2]
図2は、本発明の実施の他の形態に係る半導体装置11の実装方法を説明するための断面図である。この半導体装置11は、前述の図1で示す半導体装置1に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。
[Embodiment 2]
FIG. 2 is a cross-sectional view for explaining a mounting method of a semiconductor device 11 according to another embodiment of the present invention. The semiconductor device 11 is similar to the semiconductor device 1 shown in FIG. 1 described above, and corresponding portions are denoted by the same reference numerals and description thereof is omitted.

先ず、半導体素子2には、Auワイヤ5をスパークして形成したAuボールが、超音波を併用しながらキャピラリ10の底面で荷重を加えて押し潰されることで、Auスタッドバンプ6が形成される。さらに本実施の形態では、図2(a)で示すように、キャピラリ10を10μm程度上昇させて半導体素子2の面方向に変位させることで、前記キャピラリ10の底面で、スパークにより形成された結晶粒の大径化部を露出させた後、ワイヤ5の先端部を切除する。   First, Au stud bumps 6 are formed on the semiconductor element 2 by Au balls formed by sparking the Au wires 5 being crushed by applying a load on the bottom surface of the capillary 10 together with ultrasonic waves. . Further, in the present embodiment, as shown in FIG. 2A, the capillary 10 is lifted by about 10 μm and displaced in the surface direction of the semiconductor element 2, so that a crystal formed by sparks on the bottom surface of the capillary 10. After exposing the enlarged portion of the grain, the tip of the wire 5 is excised.

一方、接合される基板3には、図2(c)において、前記図1(c)と同様のArプラズマ照射が行われる前に、図2(b)で示すように、熱処理が行われる。具体的には、前記基板3は、セラミック基板や有機基板等から成り、前記Cu配線8a上にめっき層8bが積層された電極8が形成されている。この基板3を、N雰囲気に充填した高温炉12内に300℃で1時間程度投入し、Auを軟化させる。この軟化によって、スタッドバンプ6側に加えて、基板3側でも接合時の変形が容易となり、接合性が良くなる。その後、図2(c)で示すArプラズマ照射が行われる。 On the other hand, the substrate 3 to be bonded is subjected to a heat treatment as shown in FIG. 2B before the Ar plasma irradiation similar to that in FIG. 1C is performed in FIG. Specifically, the substrate 3 is made of a ceramic substrate, an organic substrate, or the like, and an electrode 8 in which a plating layer 8b is laminated on the Cu wiring 8a is formed. The substrate 3 is put into a high temperature furnace 12 filled in an N 2 atmosphere at 300 ° C. for about 1 hour to soften Au. Due to this softening, deformation at the time of bonding is facilitated on the substrate 3 side in addition to the stud bump 6 side, and the bonding property is improved. Thereafter, Ar plasma irradiation shown in FIG.

なお、本実施の形態においても、図2(b)および図2(c)で示す基板3の電極8の表面に新生面を露出させる工程と、図2(a)で示す半導体素子2にスタッドバンプ6を形成し、その結晶粒を大径化させる工程とは、いずれかを先にして順次に行われてもよく、または平行して行われてもよい。その後、前記図1(d)と同様に、図2(d)で示すように、活性化させた基板3をチャンバーから取出して半導体素子2との加圧接合が行われる。   Also in this embodiment, the step of exposing the new surface to the surface of the electrode 8 of the substrate 3 shown in FIGS. 2B and 2C, and the stud bump on the semiconductor element 2 shown in FIG. The step of forming 6 and increasing the diameter of the crystal grains may be performed sequentially in any order, or may be performed in parallel. Thereafter, as in FIG. 1D, the activated substrate 3 is taken out of the chamber and pressure bonded to the semiconductor element 2 as shown in FIG. 2D.

このようにして実装することでもまた、前記プラズマ照射などによる活性化の工程は1回でよく、活性化工程を短くし、接合性を向上することができる。これによって、半導体素子2およびそれを実装して成る半導体モジュールなどの半導体装置1の信頼性を向上することができる。また、スタッドバンプ6を形成した後、キャピラリ10を僅かに上昇させて半導体素子2の面方向に変位させることで、追加の加熱プロセスを加えることなく、スタッドバンプ6の結晶粒の大径化部を露出させることができる。   Also by mounting in this manner, the activation process by the plasma irradiation or the like may be performed once, the activation process can be shortened, and the bonding property can be improved. As a result, the reliability of the semiconductor device 1 and the semiconductor device 1 such as a semiconductor module mounted thereon can be improved. Further, after forming the stud bump 6, the capillary 10 is slightly raised and displaced in the surface direction of the semiconductor element 2, so that the crystal grain diameter of the stud bump 6 can be increased without additional heating process. Can be exposed.

さらにまた、基板3へのプラズマ照射の前に、該基板3を熱処理して軟化させておくことで、スタッドバンプ6側に加えて基板3側でも接合時の変形が容易となり、新生面が出易くなって、さらに接合性を向上することができる。   Furthermore, before the substrate 3 is irradiated with plasma, the substrate 3 is heat-treated to be softened, so that deformation at the time of bonding is facilitated on the substrate 3 side in addition to the stud bump 6 side, and a new surface is likely to appear. Thus, the bondability can be further improved.

上述の第1および第2の実施の形態において示した各条件は、一実施形態における条件であって、電極4,8およびスタッドバンプ6の大きさや材料ならびにそれらの間に求められる接合強度になどに応じて適宜変更され、設定されるものである。このような各条件の設定は、当業者であれば適宜成し得る事項である。したがって、当業者が実施する変更は、特許請求の範囲に記載された請求項の権利範囲を逸脱するものでない限り、当該請求項の権利範囲に包括されると解釈される。   Each condition shown in the first and second embodiments described above is a condition in one embodiment, such as the size and material of the electrodes 4 and 8 and the stud bump 6, and the bonding strength required between them. Is appropriately changed and set according to the above. Such setting of each condition is a matter that can be appropriately performed by those skilled in the art. Accordingly, changes made by a person skilled in the art should be construed as being encompassed within the scope of the claims, unless they depart from the scope of the claims set forth in the claims.

本発明の実施の一形態に係る半導体装置の実装方法を説明するための断面図である。It is sectional drawing for demonstrating the mounting method of the semiconductor device which concerns on one Embodiment of this invention. 本発明の実施の他の形態に係る半導体装置の実装方法を説明するための断面図である。It is sectional drawing for demonstrating the mounting method of the semiconductor device which concerns on the other embodiment of this invention. 従来技術による半導体装置の実装方法を説明するための断面図である。It is sectional drawing for demonstrating the mounting method of the semiconductor device by a prior art.

符号の説明Explanation of symbols

1,11 半導体装置
2 半導体素子
3 基板
4,8 電極
5 ワイヤ
6 スタッドバンプ
7 レーザ照射
9 Arプラズマ照射
12 高温炉
DESCRIPTION OF SYMBOLS 1,11 Semiconductor device 2 Semiconductor element 3 Substrate 4, 8 Electrode 5 Wire 6 Stud bump 7 Laser irradiation 9 Ar plasma irradiation 12 High temperature furnace

Claims (6)

半導体素子を基板にフリップチップ実装して成る半導体装置の実装方法において、
前記基板の電極の表面を活性化させる工程と、
前記半導体素子にバンプを形成する工程と、
前記バンプの結晶粒を大径化させる工程と、
前記大径化されたバンプを前記活性化された基板の電極に押圧し、前記半導体素子を基板に接合する工程とを含むことを特徴とする半導体装置の実装方法。
In a mounting method of a semiconductor device formed by flip-chip mounting a semiconductor element on a substrate,
Activating the surface of the electrode of the substrate;
Forming bumps on the semiconductor element;
A step of increasing the diameter of crystal grains of the bump;
A method of mounting a semiconductor device, comprising: pressing the bumps having an increased diameter against an electrode of the activated substrate, and bonding the semiconductor element to the substrate.
前記基板の電極の表面を活性化させる工程は、プラズマ照射で行うことを特徴とする請求項1記載の半導体装置の実装方法。   2. The method of mounting a semiconductor device according to claim 1, wherein the step of activating the surface of the electrode of the substrate is performed by plasma irradiation. 前記バンプの結晶粒を大径化させる工程は、レーザ照射で行うことを特徴とする請求項1または2記載の半導体装置の実装方法。   3. The semiconductor device mounting method according to claim 1, wherein the step of increasing the diameter of the crystal grains of the bump is performed by laser irradiation. 前記バンプはスタッドバンプから成り、前記バンプ形成工程は、
ワイヤをスパークしてバンプを形成する工程と、
そのバンプを超音波を併用しながら半導体素子の電極に押付ける工程と、
キャピラリを僅かに上昇させて半導体素子の面方向に変位させることで、前記キャピラリの底面で、スパークにより形成された結晶粒の大径化部を露出させた後、ワイヤの先端部を切除する工程とを備えて成ることを特徴とする請求項1または2記載の半導体装置の実装方法。
The bump is made of a stud bump, and the bump forming step includes:
Forming a bump by sparking the wire;
A process of pressing the bump against the electrode of the semiconductor element while using ultrasonic waves,
A step of cutting the tip of the wire after exposing the enlarged portion of the crystal grain formed by the spark at the bottom of the capillary by slightly raising the capillary and displacing it in the plane of the semiconductor element The method for mounting a semiconductor device according to claim 1, further comprising:
前記基板の電極表面を活性化させる工程の前に、基板を熱処理することで前記電極を軟化させる工程をさらに有することを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の実装方法。   The semiconductor device according to claim 1, further comprising a step of softening the electrode by heat-treating the substrate before the step of activating the electrode surface of the substrate. Implementation method. 前記バンプは金から成り、前記電極表面も金から成ることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の実装方法。   The semiconductor device mounting method according to claim 1, wherein the bump is made of gold, and the electrode surface is also made of gold.
JP2005150467A 2005-05-24 2005-05-24 Method of packaging semiconductor device Pending JP2006332151A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005150467A JP2006332151A (en) 2005-05-24 2005-05-24 Method of packaging semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005150467A JP2006332151A (en) 2005-05-24 2005-05-24 Method of packaging semiconductor device

Publications (1)

Publication Number Publication Date
JP2006332151A true JP2006332151A (en) 2006-12-07

Family

ID=37553562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005150467A Pending JP2006332151A (en) 2005-05-24 2005-05-24 Method of packaging semiconductor device

Country Status (1)

Country Link
JP (1) JP2006332151A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7975901B2 (en) 2007-12-07 2011-07-12 Shinkawa Ltd. Bonding apparatus and wire bonding method
CN116944759A (en) * 2023-09-20 2023-10-27 武汉高芯科技有限公司 Flip-chip bonding processing method with low contact resistance and flip-chip interconnection structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7975901B2 (en) 2007-12-07 2011-07-12 Shinkawa Ltd. Bonding apparatus and wire bonding method
CN116944759A (en) * 2023-09-20 2023-10-27 武汉高芯科技有限公司 Flip-chip bonding processing method with low contact resistance and flip-chip interconnection structure

Similar Documents

Publication Publication Date Title
KR101072241B1 (en) A semiconductor device
JP4663165B2 (en) Semiconductor device and manufacturing method thereof
US3531852A (en) Method of forming face-bonding projections
JP6649308B2 (en) Semiconductor device and manufacturing method thereof
CN103650335B (en) Piezo-electric device
US6803253B2 (en) Method for laminating and mounting semiconductor chip
CN107004641A (en) The manufacture method of SAW device and SAW device
JP2000349194A (en) Semiconductor device and its manufacture
JP2007035918A (en) Packaging method of semiconductor device
JPH10275826A (en) Semiconductor device and manufacture thereof
JP2006332151A (en) Method of packaging semiconductor device
JP2008147243A (en) Hermetic sealing apparatus
JP2002368039A (en) Flip chip mounting structure and manufacturing method thereof
JP4035138B2 (en) Flip chip mounting method
JP2002299553A (en) Module and its manufacturing method
JP2002280415A (en) Semiconductor device
JP2006202974A (en) Electronic device and manufacturing method thereof
JP2006332152A (en) Method of packaging semiconductor device
JP5381816B2 (en) Wire bonding method
JP4089609B2 (en) Electronic device package and method of manufacturing electronic device package
JP2006032791A (en) Packaging method
JP2002280416A (en) Matrix-bonding method between flexible wiring board and ic chip
JPH0737890A (en) Method and apparatus for bonding solder ball
JP6176590B2 (en) Semiconductor device manufacturing apparatus and manufacturing method
JP4214127B2 (en) Flip chip mounting method