JP2006235609A

JP2006235609A - 発光装置及び電子機器

Info

Publication number: JP2006235609A
Application number: JP2006012900A
Authority: JP
Inventors: Masami Endo; 正己遠藤
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2005-01-31
Filing date: 2006-01-20
Publication date: 2006-09-07
Anticipated expiration: 2026-01-20
Also published as: JP5105744B2

Abstract

【課題】画素を構成するトランジスタの数が増加することに伴う開口率が低下、歩留まりの低下といった問題、所望の輝度を保持するための消費電力が増加するといった問題を課題とする。
【解決手段】新たな画素構成を有する発光装置を提供するものである。本発明の発光装置は、第１の発光素子に順バイアス電圧を印加して第１の画素を点灯し、且つ第２の発光素子に逆バイアス電圧を印加する手段を有し、第１の発光素子に逆バイアス電圧を印加して第１の画素を非点灯とし、且つ第２の発光素子に順バイアス電圧を印加する手段を有する構成を有することを特徴とする。
【選択図】図２

Description

本発明は、一対の電極間に有機化合物を含む膜（以下、「有機化合物層」と記す）を設けた素子にＴＦＴ（薄膜トランジスタ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）によって電界を加えることで、蛍光又は燐光が得られる発光素子を用いたアクティブマトリクス型の発光装置に関する。なお、本明細書中における発光装置とは、画像表示デバイス、発光デバイス、もしくは光源を指す。また、発光素子にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または発光素子にＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。

近年、液晶表示装置（ＬＣＤ：ＬｉｑｉｕｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）に代わる表示装置として、発光素子を画素ごとに配置した表示パネルと、パネルに信号を入力する周辺回路によって構成され、発光素子の発光を制御することによって画像の表示を行う発光装置がある。

発光素子をマトリクス状に配列し構成されるモジュールを用いた発光装置の開発が広く進められており、有機材料を発光層に用いた有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｓｅ）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。

このような発光装置には、画素１つずつに対して、典型的には２個または３個のＴＦＴ（薄膜トランジスタ）が配置される。

図２８は画素１つに対しトランジスタを２つ配置した従来の画素構成について示したものであり、制御用トランジスタ２８０１、駆動用トランジスタ２８０２、容量素子２８０３、発光素子２８０４、データ線ｓｉｇ、走査線ｇａｔｅ、電源線ｃｏｍで構成される（特許文献１を参照）。

また、図２９は画素１つに対しトランジスタを３つ配置した従来の画素の回路構成について示したものであり、制御用トランジスタ２９０１、駆動用トランジスタ２９０２、消去用トランジスタ２９０３、容量素子２９０４、発光素子２９０５、データ線ｓｉｇ、制御用走査線ｇａｔｅ１、消去用走査線ｇａｔｅ２、電源線ｃｏｍで構成される（特許文献２を参照）。

図２８、図２９に示した画素の回路構成では、トランジスタのオンとオフを制御することによって各画素の発光素子に供給される電流、即ち各画素の発光素子の輝度や発光・非発光を制御する。

また発光素子は、輝度特性の経時変化により、ある電圧Ｖ_０を印加すると電流Ｉ_０で所定の発光輝度が得られていたにもかかわらず、電圧Ｖ_０を印加しても電流Ｉ_０’しか発光素子へ流れないため、所定の輝度が得られなくなってしまう問題がある。

これは電圧や電流を流すことで発光素子が発熱し、発光素子の膜質の界面や電極の界面での性質に変化が生じるためであると考えられる。さらに発光素子の劣化状態では、各発光素子で異なるため焼き付きが生じてしまう。

そのため、発光素子の劣化を抑制し、信頼性を向上させるため、発光素子の発光時に印加される電圧とは逆方向の電圧（逆バイアス電圧）を印加し、定期的に発光素子の電荷の偏りを緩和する方法がある（特許文献３を参照）。
特開２００１−３４３９３３号公報特開２００１−３２４９５８号公報特開２００１−１１７５３４号公報

上述の特許文献に記載されているように発光素子を有する画素回路は、多様な構成を取り得る。さらに、表示部の高精細化に伴う画素数の増加により、画素に用いられるトランジスタの数は増加している。そのため、各画素を構成するトランジスタの数が増加するに伴う開口率の低下、所望の輝度を保持するための消費電力の増加といった問題が顕在化してくる。

また、発光装置は複数の画素より構成されるため、表示部の高精細化、大型化に伴い、各画素に接続される走査線、電源線等の配線数が増加する。そのため、配線接続数の増加に伴う表示パネルのレイアウト面積の増大や歩留まりの低下、また配線数の増加に伴う開口率の低下、所望の輝度を保持するための消費電力の増加といった問題がある。

また、発光装置において、発光素子の劣化を制御し、信頼性を向上させるため、定期的に発光素子へ逆方向の電圧（以下、逆バイアス電圧と表記する）を印加する発光装置が求められる。

また、発光装置において時分割階調法を用いて表示を行う場合、疑似輪郭が発生して、画質が乱れてしまうといった問題もある。なお疑似輪郭とは、隣接した階調（中間調）を表示した際、人間の視点が変化する輝度に対して追従してしまう習性により表れる、不自然に明るい線が見えたり暗い線が混ざって見える等の表示の乱れのことである。

本発明は上述の諸問題を鑑みて案出されたものであり、上記問題を一体に解決するものである。

具体的には、本発明は、データ線に電気的に接続されたトランジスタを介してデータ線から入力された信号に応じて発光する二つの発光素子を含む発光装置である。そして、本発明では、これらの発光素子の一方に順バイアスが印加されるときに他方に逆バイアスが印加されることを特徴としている。

本発明の一つは、走査線と、データ線と、第１の電源線と、第２の電源線と、第３の電源線と、第１の発光素子と、第２の発光素子と、第３の発光素子と、第１のトランジスタと、第２のトランジスタとを有する発光装置である。第１の発光素子と第２の発光素子とは、それぞれ、第１の電源線と第２の電源線とに接続されている。また、第１のトランジスタのゲートは走査線に電気的に接続されている。また、第２のトランジスタのゲートは、第１のトランジスタのソース及びドレインを介してデータ線に電気的に接続されている。第２のトランジスタのソース及びドレインのいずれか一方は第３の電源線に電気的に接続され、他方は第１の発光素子及び第２の発光素子に電気的に接続されている。この発光装置において、第１の発光素子及び第２の発光素子のいずれか一方に順バイアスが印加されるとき、他方には逆バイアスが印加される。なお、第１のトランジスタ及び第２のトランジスタは、それぞれ、選択用トランジスタ及び駆動用トランジスタとも称される。

本発明の一つは、走査線と、データ線と、第１の電源線と、第２の電源線と、第１の発光素子と、第２の発光素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有することを特徴とする発光装置である。第１の発光素子と第２の発光素子とは、それぞれ、第１の電源線と第２の電源線とに接続されている。また、第１のトランジスタのゲートは走査線に電気的に接続されている。また、第１のトランジスタのゲートは走査線に電気的に接続されている。また、第２のトランジスタのゲートは、第１のトランジスタのソース及びドレインを介してデータ線に電気的に接続されている。第２のトランジスタのソース及びドレインのいずれか一方は第１の電源線に電気的に接続され、他方は第１の発光素子に電気的に接続されている。また、第３のトランジスタのゲートは、第１のトランジスタのソース及びドレインを介してデータ線に電気的に接続されている。第３のトランジスタのソース及びドレインのいずれか一方は第２の電源線に電気的に接続され、他方は第２の発光素子に電気的に接続されている。この発光装置において、第１の発光素子及び第２の発光素子のいずれか一方に順バイアスが印加されるとき、他方には逆バイアスが印加される。なお、第１のトランジスタは、それぞれ、選択用トランジスタとも称される。また第２のトランジスタ及び第３のトランジスタは駆動用トランジスタとも称される。

本発明の一つは、第１の走査線と、第２の走査線と、データ線と、第１の電源線と、第２の電源線と、第１の発光素子と、第２の発光素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子と、消去用素子と、を有することを特徴とする発光装置である。第１の発光素子と第２の発光素子とは、それぞれ、第１の電源線と第２の電源線とに接続されている。また、第１のトランジスタのゲートは走査線に電気的に接続されている。また、第１のトランジスタのゲートは走査線に電気的に接続されている。また、第２のトランジスタのゲートは、第１のトランジスタのソース及びドレインを介してデータ線に電気的に接続されている。第２のトランジスタのソース及びドレインのいずれか一方は第１の電源線に電気的に接続され、他方は第１の発光素子に電気的に接続されている。また、第３のトランジスタのゲートは、第１のトランジスタのソース及びドレインを介してデータ線に電気的に接続されている。第３のトランジスタのソース及びドレインのいずれか一方は第２の電源線に電気的に接続され、他方は第２の発光素子に電気的に接続されている。第１の容量素子は第２のトランジスタのゲートに印加される電圧を保持するように設けられている。また第２の容量素子は第３のトランジスタのゲートに印加される電圧を保持するように設けられている。消去用素子は、消去用素子がオンしたときに、第１の容量素子または第２の容量素子に保持された電圧が消去されるように設けられている。この発光装置において、第１の発光素子及び第２の発光素子のいずれか一方に順バイアスが印加されるとき、他方には逆バイアスが印加される。なお、第１のトランジスタは、それぞれ、選択用トランジスタとも称される。また第２のトランジスタ及び第３のトランジスタは駆動用トランジスタとも称される。

また本発明は、上記発光装置を搭載した電子機器を提供するものである。

本発明によって、画素を構成するトランジスタの数及び各画素に接続される走査線、電源線等の配線数を削減することができるため、開口率の増加を達成することができる。

また、本発明の発光装置においては、画素を構成するトランジスタの数及び各画素に接続される走査線、電源線等の配線数を削減することができ開口率の増加が見込めるため、所望の輝度を保持するための発光素子に印加する電圧をおさえることができ、低消費電力化を達成できる。

また、本発明の発光装置においては、走査線とデータ線の各交点に設けられた領域の隣り合う画素において、一方の画素に順バイアス電圧を印加して発光素子を発光させ、他方の画素に逆バイアス電圧を印加することを同時に行うことができる。そのため、逆バイアス電圧の印加時間を設ける必要がないため、デューティー比（１フレーム期間における点灯期間の割合）を低下させることなく、発光素子の劣化を制御し、信頼性を向上させることができる。

また、本発明の発光装置においては、画素の発光を、データ線の延長方向、または走査線の延長方向に１行おきに画素の発光を順次行う方式（インターレース方式）を採用することで、時間階調方式で画像表示を行った際に問題となる疑似輪郭の視認を軽減することができる。また各行２画素毎に順次画素を点灯させ、次の行については、前行で画素が点灯した画素よりデータ線の延長方向に１画素ずらして画素の点灯を行う、いわゆる市松模様状に画素の発光を行う方式（チェッカー方式）を採用することによって、疑似輪郭の視認を軽減することができる。

また、本発明の発光装置を用いた電子機器においては、先に述べたように、各画素に接続されるトランジスタの数、走査線、電源線等の配線数を削減することができるため、画素部周辺の駆動回路のレイアウト面積を削減することができ、表示パネルのレイアウト面積の縮小が計れる。そのため、電子機器の小型化、軽量化をすることができる。また、歩留まりが高い製品を製造することができ、より安価な商品を顧客に提供することができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下の実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１に本実施の形態の画素部をマトリクス状に配置した回路図を示す。また図２に、本実施の形態の画素部の回路の構成を拡大したものを示す。図１に示す領域１００は、第１の画素ｐｉｘ１と、第２の画素ｐｉｘ２を有する。また、図１、及び図２に示す拡大した領域１００は、走査線ｇａｔｅと、データ線ｓｉｇと、第１の電源線ｃｏｍ１と、第２の電源線ｃｏｍ２と、第３の電源線ｃｏｍ３と、を有している。

なお、本発明において、画素部とは複数の走査線、および複数のデータ線の各交点に設けられた領域のことをいう。本実施の形態においては領域１００を画素部とする。

図２において画素部には、選択用トランジスタ１０１、駆動用トランジスタ１０２、第１の発光素子１０３、第２の発光素子１０４、第１の容量素子１０５、第２の容量素子１０６と、を有している。

なお、本発明において、発光素子は、整流性がある素子であれば、何でもよい。ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）やフィールドエミッションディスプレイ（ＦＥＤ）で用いる素子など、どのような発光素子でもよい。

また、選択用トランジスタ１０１のソース及びドレインのうち、一方はデータ線ｓｉｇに接続され、他方は駆動用トランジスタ１０２のゲートに接続されている。また、第１の容量素子１０５の一方の電極は、駆動用トランジスタ１０２のゲートに接続され、他方の電極は第１の電源線ｃｏｍ１に接続されている。また、第２の容量素子１０６の一方の電極は、駆動用トランジスタ１０２のゲートに接続され、他方の電極は第２の電源線ｃｏｍ２に接続されている。

また、第１の発光素子１０３が有する第１の電極は第１の電源線ｃｏｍ１に接続され、第１の発光素子１０３が有する第２の電極には、駆動用トランジスタ１０２のソースまたはドレインのいずれかに接続される。また、第２の発光素子１０４が有する第１の電極は第２の電源線ｃｏｍ２に接続され、第２の発光素子１０４が有する第２の電極には、駆動用トランジスタ１０２のソースまたはドレインのいずれかに接続される。また第１の発光素子１０３が有する第２の電極、及び第２の発光素子１０４が有する第２の電極はそれぞれ接続されている。また駆動用トランジスタ１０２のソース及びドレイン電極のうち、第１の発光素子１０３及び第２の発光素子１０４が接続されていない方の電極には第３の電源線ｃｏｍ３が接続されている。

なお、本明細書において、接続されているとは、特にことわりがない場合、電気的な接続のことをいう。

なお、本実施の形態においては、第１の発光素子１０３は、第１の電極から第２の電極の向きに電流が流れることで発光するものとする。また、第２の発光素子１０４において、第１の電極から第２の電極の向きに電流が流れることで発光するものとする。なお、第１の電極の極性と第２の電極の極性とは逆である。

なお、駆動用トランジスタ１０２のゲートに入力されるビデオ信号を保持するための第１の容量素子１０５、第２の容量素子１０６は、駆動用トランジスタ１０２のゲートと別の配線（専用の配線や、前段の画素のゲート信号線など）との間に、容量素子を配置してもよい。なお、本実施の形態において、選択用トランジスタ１０１は、Ｎチャネル型であり、駆動用トランジスタ１０２はＰチャネル型であるとする。ただし、これに限定されない。

次に、図２に示した本実施の形態の画素構成の動作方法について具体的に説明する。

図３は本実施の形態の画素について第１の発光素子１０３を選択し発光させるときの各配線の電圧、及びタイミングチャートについて示した図である。

図３（Ａ）の状態（初期状態）について説明する。データ線ｓｉｇにはＨｉｇｈの電位（以下、Ｈと略記）またはＬｏｗの電位（以下、Ｌと略記する）が入力され、第１の電源線ｃｏｍ１にはＨの電位が入力され、第２の電源線ｃｏｍ２には第１のＬｏｗの電位（以下、Ｌ_１と略記する）の電位が入力され、第３の電源線ｃｏｍ３には第２のＬｏｗの電位（以下、Ｌ_２と略記する）に電位が入力されている。本実施の形態においては、Ｈ≫Ｌ_２＞Ｌ_１とし、またＬ_１及びＬ_２の電位は、概ねＬの電位に等しいものとする。

次に図３（Ｂ）の状態（信号入力期間）に移行する。ここでデータ線ｓｉｇをＬの電位にする。選択用トランジスタ１０１をオンするため、走査線ｇａｔｅにＨの電位が入力される。選択用トランジスタ１０１がオンすることによって、ｐｉｘ１およびｐｉｘ２における第１の容量素子１０５および第２の容量素子１０６の一方の電極には、データ線ｓｉｇからＬの電位が入力される。第１の容量素子１０５の他方の電極には、第１の電源線ｃｏｍ１の電位であるＨが入力されており、第１の容量素子１０５において電荷が蓄積される。また第２の容量素子１０６の他方の電極では、第２の電源線ｃｏｍ２よりＬ_１の電位が入力されるが、第２の容量素子１０５における２つの電極に印加される電位差が概ね同じ電位差となり、ほとんど電荷の蓄積は行われない。

第１の容量素子１０５に蓄積された電荷より駆動用トランジスタ１０２のゲートにＬの電位が印加されることにより、駆動用トランジスタ１０２はオンする。このとき第３の電源線はＬ_２の電位が入力されている。そのため、第１の発光素子１０３の第１の電極にはＨの電位が印加され、第１の発光素子１０３の第２の電極にはＬ_２の電位が印加された状態となる。このとき生じる電位差によって、図３（Ｂ）で示した点線矢印の向きに電流が流れることによって第１の発光素子１０３が発光する。つまり、第１の発光素子１０３には順バイアス電圧が印加される。

また、第２の発光素子１０４の第１の電極には、Ｌ_１の電位が入力され、第２の電極にはＬ_２の電圧が入力される。上述のようにＬ_２＞Ｌ_１に電位が設定されており、第２の発光素子１０４には、第２の電極側から第１の電極側に逆バイアス電圧が印加される。そのため、定期的に発光素子の電荷の偏りを緩和することができ、発光素子の発光をしながら、且つ発光素子の信頼性、長寿命化を達成することができる。

次に図３（Ｃ）の状態（信号保持期間）に移行する。走査線ｇａｔｅをＬの電位にすることによって、選択用トランジスタ１０１をオフにする。第１の容量素子１０５には、駆動用トランジスタ１０２をオンするための電圧が保持されており、第１の発光素子１０３は発光状態を保持することができる。

図３（Ｄ）は、図３（Ａ）〜（Ｃ）の各段階（初期状態、信号入力期間、信号保持期間）における走査線ｇａｔｅ、データ線ｓｉｇ、第１の電源線ｃｏｍ１、第２の電源線ｃｏｍ２、第３の電源線ｃｏｍ３の各電圧のタイミングチャートである。図３（Ｄ）のように、各配線の電位を制御することによって、発光素子の発光と、逆バイアス電圧を印加する動作を同時に制御することができる。なお図３（Ｄ）において、データ線ｓｉｇにおける電位の斜線区間は、とくに電位がＨであってもＬであってもよい不定値区間（Ｄｏｎ’ｔｃａｒｅ）とする。

なお、Ｌ_１及びＬ_２の電位については、同じ電位にしてもよい。この場合、第２の発光素子１０４には逆バイアス電圧が印加されない。

次に、図４は本実施の形態の画素について第２の発光素子１０４を選択し発光させるときの各配線の電圧、及びタイミングチャートについて示した図である。

図４（Ａ）の状態（初期状態）について説明する。データ線ｓｉｇにはＨまたはＬの電位が入力され、第１の電源線ｃｏｍ１にはＬ_１の電位が入力され、第２の電源線ｃｏｍ２にはＨの電位が入力され、第３の電源線ｃｏｍ３にはＬ_２の電位が入力されている。

次に図４（Ｂ）の状態（信号入力期間）に移行する。ここでデータ線ｓｉｇをＬにする。選択用トランジスタ１０１をオンするため、走査線ｇａｔｅにＨの電位が入力される。選択用トランジスタ１０１がオンすることによって、ｐｉｘ１およびｐｉｘ２における第１の容量素子１０５および第２の容量素子１０６の一方の電極には、データ線ｓｉｇからＬの電位が入力される。第１の容量素子１０５の他方の電極では、第１の電源線ｃｏｍ１よりＬ_１の電位が入力されるが、第１の容量素子１０５における２つの電極に印加される電位差が概ね同じ電位差となり、ほとんど電荷の蓄積は行われない。また第２の容量素子１０６の他方の電極には、第２の電源線ｃｏｍ２の電位であるＨが入力されており、第２の容量素子１０６において電荷が蓄積される。

第２の容量素子１０６に蓄積された電荷より駆動用トランジスタ１０２のゲートにＬの電位が印加されることにより、駆動用トランジスタ１０２はオンする。このとき第３の電源線はＬ_２の電圧が入力されている。そのため、第２の発光素子１０４の第１の電極にはＨの電圧が印加され、第２の発光素子１０４の第２の電極にはＬ_２の電圧が印加された状態となる。このとき生じる電位差によって、図４（Ｂ）で示した点線矢印の向きに電流が流れることによって第２の発光素子１０４が発光する。つまり、第２の発光素子１０４には順バイアス電圧が印加される。

また、第１の発光素子１０３の第１の電極には、Ｌ_１の電位が入力され、第２の電極にはＬ_２の電圧が入力される。上述のようにＬ_２＞Ｌ_１に電位が設定されており、第１の発光素子１０３には、第２の電極側から第１の電極側に逆バイアス電圧が印加される。そのため、定期的に発光素子の電荷の偏りを緩和することができ、発光素子の発光をしながら、且つ発光素子の信頼性、長寿命化を達成することができる。

次に図４（Ｃ）の状態（信号保持期間）に移行する。走査線ｇａｔｅをＬの電位にすることによって、選択用トランジスタ１０１はオフする。第２の容量素子１０６には、駆動用トランジスタ１０２をオンするための電圧が保持されており、第２の発光素子１０４は発光状態を保持することができる。

図４（Ｄ）は、図４（Ａ）〜（Ｃ）の各段階（初期状態、信号入力期間、信号保持期間）における走査線ｇａｔｅ、データ線ｓｉｇ、第１の電源線ｃｏｍ１、第２の電源線ｃｏｍ２、第３の電源線ｃｏｍ３の各電圧のタイミングチャートである。図４（Ｄ）のように、各配線の電位を制御することによって、発光素子の発光と、逆バイアス電圧を印加する動作を同時に制御することができる。なお図４（Ｄ）において、データ線ｓｉｇにおける電位の斜線区間は、とくに電位がＨであってもＬであってもよい不定値区間とする。

なお、Ｌ_１及びＬ_２の電位については、同じ電位にしてもよい。この場合、第１の発光素子１０３には逆バイアス電圧が印加されない。

また、図５には本実施の形態における回路構成の実際の上面図を示す。各配線の接続部にはコンタクト部１３０を有する。図５に示す上面図は、一例であって、本発明はこの構成に特に限定されるものではない。

次に、本実施の形態の発光装置の回路構成を有する表示パネル、駆動回路の構成について説明する。

図６には、走査線駆動回路９０１、及び信号線駆動回路９０２を、表示部６００の周辺に設けたブロック図を示す。

走査線駆動回路９０１は、シフトレジスタ３０１、レベルシフタ３０４、バッファ３０５を有する。また信号線駆動回路９０２は、シフトレジスタ４０１、第１のラッチ回路４０２、第２のラッチ回路４０３、レベルシフタ４０４、バッファ４０５を有する。表示部６００は、第１の画素ｐｉｘ１及び第２の画素ｐｉｘ２が設けられた領域１００を有し、各画素には発光素子が設けられている。領域１００の回路構成については、図２に示した通りである。

信号線駆動回路９０２、走査線駆動回路９０１、表示部６００は、同一基板状に設けられた半導体素子によって形成することができる。例えば、ガラス基板に設けられた薄膜トランジスタを用いて形成することができる。また、信号線駆動回路９０２や走査線駆動回路９０１は、ＩＣチップを用いて、ガラス基板上に実装することもできる。

本実施の形態の発光装置については第１の発光素子及び第２の発光素子を選択して発光させ、画像を表示する。また本実施の形態の発光素子においては、時分割階調により表示をおこなう。そのため、本発明の発光装置においては、１フレームの画面表示を画素の奇数行目と偶数行目で分けて行なうインターレース方式を用いた表示を採用する。インターレース方式で表示を行うことによって、表示部における擬似輪郭が発生し画質が劣化して認識される現象を防止することができる。なお、擬似輪郭とは、中間調を表示しているときに、不自然に明るい線や暗い線が混ざって見える現象である。

図７には、本実施の形態の回路構成がマトリクス状に配置された、アクティブマトリクス型の発光装置の画素部の模式図を示し、表示画素は白色表示、非表示画素は黒色表示である。

本実施の形態においては、図１で示したデータ線ｓｉｇの延長方向に第１の発光素子を含む第１の画素ｐｉｘ１及び第２の発光素子を含む第２の画素ｐｉｘ２を配置すればよい。

このような画素部において、第１のフレームでは、第１の画素ｐｉｘ１である奇数行の画素のみを表示し（図７（Ａ）参照）、第２のフレームでは、第２の画素ｐｉｘ２である偶数行の画素のみを表示する（図７（Ｂ）参照）。すなわち、画素部において、ストライプ状に表示領域と、非表示領域を設ける。

なお本実施の形態において、第１のフレームを奇数フレーム、第２のフレームを偶数フレームとして表記する。

また本発明の画素部において、奇数フレームで、第２の発光素子を含む偶数行の画素のみを表示し、偶数フレームで第１の発光素子を含む奇数行の画素のみを表示しても構わない。

図８には、このような表示を行うためのタイミングチャートを示す。図８（Ａ）には、奇数フレームにおける、行方向の走査線を選択するための、走査線スタートパルス（ＧＳＰ）、走査線クロック信号（ＧＣＫ）、選択用（ＥＮＢ）信号を示す。また列方向のデータ線を選択するための、スタートパルス（ＳＳＰ）、スタートクロック信号（ＳＣＫ）を示す。そしてこれらの信号により、映像信号（ＤＡＴＡ）のタイミングを示す。

図８（Ｂ）には、偶数フレームにおけるタイミングチャートを示す。図８（Ａ）とは、ＥＮＢ信号が反転しており、その他のタイミングは同様である。

奇数フレームでは、ＥＮＢ信号がＨｉｇｈのときのみ、画素部の奇数行目の画素が選択される。また偶数フレームでは、ＥＮＢ信号がＨｉｇｈのときのみ、画素部の偶数行目の画素が選択される。すなわち、本実施の形態の表示部において、ＥＮＢ信号がＨｉｇｈのときのみ、表示部の走査線が選択される。

映像信号（ＤＡＴＡ）は、ＳＳＰ信号後に入力され、選択された画素に入力される。また映像信号（ＤＡＴＡ）は、１ゲートクロック期間内に取り込めばよい。なお選択された画素とは、選択された走査線に接続された半導体素子を有する画素である。

以上のような本発明により、時分割階調を行うアクティブ型発光装置において、擬似輪郭の発生を低減することができる。

なお擬似輪郭を防止するためには、フレーム周波数を高くする必要があった。しかしフレーム周波数を高くすると駆動回路に負担が生じ、映像信号の情報量を多くすることがある。そのため、駆動回路の負担、特にラッチ回路の周波数が高まり、映像信号を入力するための配線数が増加してしまう。そこで本実施の形態の回路構成を採用することにより、フレーム周波数を上げることなく擬似輪郭を防止でき、駆動回路の負担を増加させることがなく好適である。

インターレース法を用いることにより、映像信号の情報量を半分にすることができる。その結果、信号線や走査線の本数を低減することができ、開口率を向上することができる。

なおインターレース法を用いると、輝度低下が懸念される。しかし、本実施の形態の発光装置の発光素子に有機材料を使用すれば、該発光素子は指数関数的に輝度低下を生じるため、輝度低下に伴う供給電圧の増加がさして問題とならない。

また、インターレース法を用いることにより、第１のフレームで奇数行の画素、第２のフレームで偶数行の画素の発光を分けて行う。そのため、映像信号の情報量が半分になり、駆動回路に負担をかけることなくフレーム周波数を高くすることができる。その結果、輝度の低下をまねくことなく疑似輪郭を防止することができ、駆動回路に負担をかけることがないため好適である。

なお、走査線の延長方向に図１で示した第１の画素ｐｉｘ１及び第２の画素ｐｉｘ２を配置した場合は、走査線ｇａｔｅの延長方向に第１の画素ｐｉｘ１及び第２の画素ｐｉｘ２が順次配列する構成とすることができる。この構成の場合は、データ線ｓｉｇの延長方向のインターレース方式として表示をおこなうこともできる。

なお本実施の形態において、信号線や走査線に接続される半導体素子には薄膜トランジスタを用いることができる。

なお、本実施の形態は、本明細書中の他の実施の形態の記載と自由に組み合わせて実施することが可能である。画素を構成するトランジスタの数及び各画素に接続される走査線、電源線等の配線数を削減することができ開口率の増加が見込めるため、所望の輝度を保持するための発光素子に印加する電圧をおさえることができ、低消費電力化を達成できる。また、本発明の発光装置においては、走査線とデータ線の各交点に設けられた領域の隣り合う画素において、一方の画素に順バイアス電圧を印加して発光素子を発光させ、他方の画素に逆バイアス電圧を印加することを同時に行うことができる。そのため、逆バイアス電圧の印加時間を設ける必要がないため、デューティー比（１フレーム期間における点灯期間の割合）を低下させることなく、発光素子の劣化を制御し、信頼性を向上させることができる。

（実施の形態２）
実施の形態１においては、第１の発光素子及び第２の発光素子を駆動するための駆動用トランジスタを共通に駆動させ、第１の発光素子を発光させつつ、且つ第２の発光素子に逆バイアス電圧を印加することを達成することができる発光装置の回路図について示した。本実施の形態においては、駆動用トランジスタを第１の発光素子及び第２の発光素子のそれぞれに設ける具体的な構成について、以下に説明する。

図９に本実施の形態の画素部をマトリクス状に配置した回路図を示す。また図１０に、本実施の形態の画素部の回路の構成を拡大したものを示す。図９に示す画素部である領域１００には、第１の画素ｐｉｘ１と、第２の画素ｐｉｘ２を有する。また、図９、及び図１０に示す拡大した領域１００には、走査線ｇａｔｅと、データ線ｓｉｇと、第１の電源線ｃｏｍ１と、第２の電源線ｃｏｍ２と、を有している。

図１０において画素部には、選択用トランジスタ１０１、第１の駆動用トランジスタ１００１、第２の駆動用トランジスタ１００２、第１の発光素子１０３、第２の発光素子１０４、第１の容量素子１０５、第２の容量素子１０６と、を有している。

また、選択用トランジスタ１０１のソース及びドレインのうち、一方はデータ線ｓｉｇに接続され、他方は第１の駆動用トランジスタ１００１のゲート及び第２の駆動用トランジスタ１００２のゲートに接続されている。また、第１の容量素子１０５の一方の電極は、第１の駆動用トランジスタ１００１のゲートに接続され、他方の電極は第１の電源線ｃｏｍ１に接続されている。また、第２の容量素子１０６の一方の電極は、第２の駆動用トランジスタ１００２のゲートに接続され、他方の電極は第２の電源線ｃｏｍ２に接続されている。

また、第１の発光素子１０３が有する第１の電極は、第１の駆動用トランジスタ１００１のソース及びドレインのいずれかに接続され、第１の発光素子１０３が有する第２の電極は、第２の電源線ｃｏｍ２に接続されている。また、第２の発光素子１０４が有する第１の電極は、駆動用トランジスタのソース及びドレイン電極のいずれかに接続され、第２の発光素子が有する第２の電極は、第１の電源線ｃｏｍ１に接続されている。また、第１の駆動用トランジスタ１００１のソース電極、ドレイン電極のうち、第１の発光素子１０３に接続されていない方の電極には第１の電源線ｃｏｍ１が接続されている。また、第２の駆動用トランジスタ１００２のソース及びドレイン電極のうち、第１の発光素子１０４に接続されていない方の電極には第２の電源線ｃｏｍ２が接続されている。

なお、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２のゲートに入力されるビデオ信号を保持するための第１の容量素子１０５、第２の容量素子１０６は、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２のゲートと別の配線（専用の配線や、前段の画素のゲート信号線など）との間に、容量素子を配置してもよい。なお、本実施の形態において、選択用トランジスタ１０１は、Ｎチャネル型であり、第１の駆動用トランジスタ及び第２の駆動用トランジスタはＰチャネル型であるとする。ただし、これに限定されない。

次に、図１０に示した本実施の形態の画素構成の動作方法について具体的に説明する。

図１１は本実施の形態の画素について第１の発光素子１０３を選択し発光させるときの各配線の電圧、及びタイミングチャートについて示した図である。

図１１（Ａ）の状態（初期状態）について説明する。データ線ｓｉｇにはＨｉｇｈの電位（以下、Ｈと略記）またはＬｏｗの電位（以下、Ｌと略記する）が入力され、第１の電源線ｃｏｍ１にはＨの電位が入力され、第２の電源線ｃｏｍ２にはＬの電位が入力されている。

次に図１１（Ｂ）の状態（信号入力期間）に移行する。ここでデータ線ｓｉｇをＬにする。選択用トランジスタ１０１をオンするため、走査線ｇａｔｅにＨの電位が入力される。選択用トランジスタ１０１がオンすることによって、ｐｉｘ１およびｐｉｘ２における第１の容量素子１０５および第２の容量素子１０６の一方の電極には、データ線ｓｉｇからＬの電位が入力される。第１の容量素子１０５の他方の電極には、第１の電源線ｃｏｍ１の電位であるＨが入力されており、第１の容量素子１０５において電荷が蓄積される。また第２の容量素子１０６の他方の電極では、第２の電源線ｃｏｍ２よりＬの電位が入力されるため、第２の容量素子１０６における２つの電極に印加される電位差が同じ電位差となり、電荷の蓄積は行われない。

第１の容量素子１０５に蓄積された電荷より第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２のゲートにＬの電圧が印加されることにより、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２はオンする。このとき第２の電源線はＬの電圧が入力されている。そのため、第１の発光素子１０３の第１の電極にはＨの電圧が印加され、第１の発光素子１０３の第２の電極にはＬの電圧が印加された状態となる。このとき生じる電位差によって、図１１（Ｂ）で示した点線矢印の向きに電流が流れることによって第１の発光素子１０３が発光する。つまり、第１の発光素子１０３には順バイアス電圧が印加される。

また、第２の駆動用トランジスタ１００２がオンすることによって、第２の発光素子１０４の第１の電極には、Ｌの電位が入力され、第２の電極にはＨの電圧が入力される。即ち、第２の発光素子１０４には、第２の電極側から第１の電極側に逆バイアス電圧が印加される。そのため、定期的に発光素子の電荷の偏りを緩和することができ、発光素子の発光をしながら、且つ発光素子の信頼性、長寿命化を達成することができる。

次に図１１（Ｃ）の状態（信号保持期間）に移行する。走査線ｇａｔｅをＬの電位にすることによって、選択用トランジスタ１０１はオフする。第１の容量素子１０５には、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２をオンするための電圧が保持されており、第１の発光素子１０３は発光状態を保持することができる。

図１１（Ｄ）は、図１１（Ａ）〜（Ｃ）の各段階（初期状態、信号入力期間、信号保持期間）における走査線ｇａｔｅ、データ線ｓｉｇ、第１の電源線ｃｏｍ１、第２の電源線ｃｏｍ２の各電圧のタイミングチャートである。図１１（Ｄ）のように、各配線の電位を制御することによって、発光素子の発光と、逆バイアス電圧を印加する動作を同時に制御することができる。なお図１１（Ｄ）において、データ線ｓｉｇにおける電位の斜線区間は、とくに電位がＨであってもＬであってもよい不定値区間とする。

次に、図１２は本実施の形態の画素について第２の発光素子１０４を選択し発光させるときの各配線の電圧、及びタイミングチャートについて示した図である。

図１２（Ａ）の状態（初期状態）について説明する。データ線ｓｉｇにはＨまたはＬの電位を入力され、第１の電源線ｃｏｍ１にはＬの電位が入力され、第２の電源線ｃｏｍ２にはＨの電位が入力されている。

次に図１２（Ｂ）の状態（信号入力期間）に移行する。ここでデータ線ｓｉｇをＬにする。選択用トランジスタ１０１をオンするため、走査線ｇａｔｅにＨの電位が入力される。選択用トランジスタ１０１がオンすることによって、ｐｉｘ１およびｐｉｘ２における第１の容量素子１０５および第２の容量素子１０６の一方の電極には、データ線ｓｉｇからＬの電位が入力される。第１の容量素子１０５の他方の電極では、第１の電源線ｃｏｍ１よりＬの電位が入力され、第１の容量素子１０５における２つの電極に印加される電位差が同じ電位差となり、電荷の蓄積は行われない。また第２の容量素子１０６の他方の電極には、第２の電源線ｃｏｍ２の電位であるＨが入力されており、第２の容量素子１０６において電荷が蓄積される。

第２の容量素子１０６に蓄積された電荷より第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２のゲートにＬの電圧が印加されることにより、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２はオンする。このとき第１の電源線はＬの電圧が入力されている。そのため、第２の発光素子１０４の第１の電極にはＨの電圧が印加され、第２の発光素子１０４の第２の電極にはＬの電圧が印加された状態となる。このとき生じる電位差によって、図１２（Ｂ）で示した点線矢印の向きに電流が流れることによって第２の発光素子１０４が発光する。つまり、第２の発光素子１０４には順バイアス電圧が印加される。

また、第１の発光素子１０３の第１の電極には、Ｈの電位が入力され、第２の電極にはＬの電圧が入力される。即ち、第１の発光素子１０３には、第２の電極側から第１の電極側に逆バイアス電圧が印加される。そのため、定期的に発光素子の電荷の偏りを緩和することができ、一方の発光素子の発光をしつつ、且つ他方の発光素子の信頼性、長寿命化を達成することができる。

次に図１２（Ｃ）の状態（信号保持期間）に移行する。走査線ｇａｔｅをＬの電位にすることによって、選択用トランジスタ１０１はオフする。第２の容量素子１０６には、第１の駆動用トランジスタ１００１および第２の駆動用トランジスタ１００２をオンするための電圧が保持されており、第２の発光素子１０４は発光状態を保持することができる。

図１２（Ｄ）は、図１２（Ａ）〜（Ｃ）の各段階（初期状態、信号入力期間、信号保持期間）における走査線ｇａｔｅ、データ線ｓｉｇ、第１の電源線ｃｏｍ１、第２の電源線ｃｏｍ２の各電圧のタイミングチャートである。図１２（Ｄ）のように、各配線の電位を制御することによって、発光素子の発光と、逆バイアス電圧を印加する動作を同時に制御することができる。なお図１２（Ｄ）において、データ線ｓｉｇにおける電位の斜線区間は、とくに電位がＨであってもＬであってもよい不定値区間（Ｄｏｎ’ｔｃａｒｅ）とする。

なお、走査線ｇａｔｅより、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２をオンするための第１の容量素子１０５及び第２の容量素子１０６に保持された電位を消去するための信号を入力する構成としてもよい。

（実施の形態３）
上記実施の形態において、第１の容量素子及び第２の容量素子に保持された電位を消去するための消去用トランジスタを設ける構成としてもよい。以下にその具体的な構成について説明する。

図１３に本実施の形態の画素部をマトリクス状に配置した回路図を示す。また図１４（Ａ）に、本実施の形態の画素部の回路の構成を拡大したものを示す。図１３に示す画素部である領域１００には、第１の画素ｐｉｘ１と、第２の画素ｐｉｘ２を有する。また、図１３、及び図１４（Ａ）に示す拡大した領域１００には、走査線ｇａｔｅ１と、消去線ｇａｔｅ２と、データ線ｓｉｇと、第１の電源線ｃｏｍ１と、第２の電源線ｃｏｍ２と、を有している。

図１４（Ａ）において画素部には、選択用トランジスタ１０１、第１の駆動用トランジスタ１００１、第２の駆動用トランジスタ１００２、消去用トランジスタ１４０１、第１の発光素子１０３、第２の発光素子１０４、第１の容量素子１０５、第２の容量素子１０６と、を有している。

また、選択用トランジスタ１０１のソース及びドレインのうち、一方はデータ線ｓｉｇに接続され、他方は第１の駆動用トランジスタ１００１のゲート及び第２の駆動用トランジスタ１００２のゲートに接続されている。また、消去用トランジスタ１４０１のソース及びドレインのうち、一方は第１の容量素子１０５の一方の電極に接続され、他方は消去線ｇａｔｅ２に接続されている。消去用トランジスタ１４０１のゲートは、消去線ｇａｔｅ２に接続されている。また、第１の容量素子１０５の一方の電極は、第１の駆動用トランジスタ１００１のゲートに接続され、他方の電極は第１の電源線ｃｏｍ１に接続されている。また、第２の容量素子１０６の一方の電極は、第２の駆動用トランジスタ１００２のゲートに接続され、他方の電極は第２の電源線ｃｏｍ２に接続されている。

なお、消去用トランジスタ１４０１は、第１の電極が消去線ｇａｔｅ２に接続され、第２の電極が第１の容量素子１０５及び第２の容量素子に接続された構成の消去用ダイオード１４０２を用いる構成であってもよい。図１４（Ａ）に用いた消去用トランジスタ１４０１を消去用ダイオード１４０２に置き換えた場合の構成を図１４（Ｂ）に示す。この場合、消去用ダイオード１４０２は、第１の電極から第２の電極の方向に整流特性を有することとする。なお、消去用ダイオードは、整流性がある素子であれば、なんでもよい。ＰＮ型ダイオードでもよいし、ＰＩＮ型ダイオードでもよいし、ショットキー型ダイオードでもよいし、ツェナー型ダイオードでもよいものとする。

また、第１の発光素子１０３が有する第１の電極は、第１の駆動用トランジスタ１００１のソース及びドレインのいずれかに接続され、第１の発光素子１０３が有する第２の電極は、第２の電源線ｃｏｍ２に接続されている。また、第２の発光素子１０４が有する第１の電極は、駆動用トランジスタのソース及びドレインのいずれかに接続され、第２の発光素子１０４が有する第２の電極は、第１の電源線ｃｏｍ１に接続されている。また、第１の駆動用トランジスタ１００１のソース電極、ドレイン電極のうち、第１の発光素子１０３に接続されていない方の電極には第１の電源線ｃｏｍ１が接続されている。また、第２の駆動用トランジスタ１００２のソース及びドレインのうち、第１の発光素子１０４に接続されていない方には第２の電源線ｃｏｍ２が接続されている。

なお、第１の駆動用トランジスタ及び第２の駆動用トランジスタのゲートに入力されるビデオ信号を保持するための第１の容量素子、第２の容量素子は、第１の駆動用トランジスタ及び第２の駆動用トランジスタのゲートと別の配線（専用の配線や、前段の画素のゲート信号線など）との間に、容量素子を配置してもよい。なお、本実施の形態において、選択用トランジスタ１０１及び消去用トランジスタ１４０１はＮチャネル型であり、駆動用トランジスタはＰチャネル型であるとする。ただし、これに限定されない。

次に、図１４（Ａ）に示した本実施の形態の画素構成の動作方法について具体的に説明する。

図１５は本実施の形態の画素について第１の発光素子１０３を選択し発光させるときの各配線の電位、及びタイミングチャートについて示した図である。

図１５（Ａ）の状態（初期状態）について説明する。データ線ｓｉｇにはＨｉｇｈの電位（以下、Ｈと略記）またはＬｏｗの電位（以下、Ｌと略記する）が入力され、第１の電源線ｃｏｍ１にはＨの電位が入力され、第２の電源線ｃｏｍ２にはＬの電位が入力されている。

次に図１５（Ｂ）の状態（信号入力期間）に移行する。ここでデータ線ｓｉｇをＬの電位にする。選択用トランジスタ１０１をオンするため、走査線ｇａｔｅ１にＨの電位が入力される。選択用トランジスタ１０１がオンすることによって、ｐｉｘ１およびｐｉｘ２における第１の容量素子１０５および第２の容量素子１０６の一方の電極には、データ線ｓｉｇからＬの電位が入力される。第１の容量素子１０５の他方の電極には、第１の電源線ｃｏｍ１の電位であるＨが入力されており、第１の容量素子１０５において電荷が蓄積される。また第２の容量素子１０６の他方の電極では、第２の電源線ｃｏｍ２よりＬの電位が入力されるため、第２の容量素子１０６における２つの電極に印加される電位差が同じ電位差となり、電荷の蓄積は行われない。

第１の容量素子１０５に蓄積された電荷より第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタのゲートにＬの電圧が印加されることにより、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタはオンする。このとき第２の電源線はＬの電圧が入力されている。そのため、第１の発光素子１０３の第１の電極にはＨの電圧が印加され、第１の発光素子１０３の第２の電極にはＬの電圧が印加された状態となる。このとき生じる電位差によって、図１５（Ｂ）で示した点線矢印の向きに電流が流れることによって第１の発光素子１０３が発光する。つまり、第１の発光素子１０３には順バイアス電圧が印加される。

次に図１５（Ｃ）の状態（信号保持期間）に移行する。走査線ｇａｔｅ１をＬの電位にすることによって、選択用トランジスタ１０１をオフにする。第１の容量素子１０５には、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２をオンするための電圧が保持されており、第１の発光素子１０３は発光状態を保持することができる。

次に図１５（Ｄ）の状態（信号消去期間）に移行する。消去線ｇａｔｅ２の電位をＨにすることによって、消去用トランジスタ１４０１をオンする。すると、消去線ｇａｔｅ２よりＨの電位が入力され、第１の容量素子１０５に保持されていたＬの電荷は放電される。また、第２の容量素子の一方の電極には、消去線ｇａｔｅ２よりＨの電位が印加され、第２の容量素子１０６の他方の電極には、第２の電源線ｃｏｍ２よりＬの電位が印加されることにより、第２の容量素子１０６は電荷が蓄積される。第２の容量素子１０６の充電により、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２のゲートには電圧がＨの電圧が印加されるが、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２共にＰチャネル型であるためオンしない。その結果、第１の容量素子１０５及び第２の容量素子に保持された第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２をオンするための電荷を消去することができ、第１の発光素子及び第２の発光素子の発光・非発光を制御することができる。

図１５（Ｅ）は、図１５（Ａ）〜（Ｄ）の各段階（初期状態、信号入力期間、信号保持期間、信号消去期間）における走査線ｇａｔｅ１、消去線ｇａｔｅ２データ線ｓｉｇ、第１の電源線ｃｏｍ１、第２の電源線ｃｏｍ２の各電圧のタイミングチャートである。図１５（Ｅ）のように、各配線の電位を制御することによって、発光素子の発光と、逆バイアス電圧を印加する動作を同時に制御することができる。なお図１５（Ｅ）において、データ線ｓｉｇにおける電位の斜線区間は、とくに電位がＨであってもＬであってもよい不定値区間とする。

次に、図１６は本実施の形態の画素について第２の発光素子１０４を選択し発光させるときの各配線の電圧、及びタイミングチャートについて示した図である。

図１６（Ａ）の状態（初期状態）について説明する。データ線ｓｉｇにはＬの電位を入力され、第１の電源線ｃｏｍ１にはＬの電位が入力され、第２の電源線ｃｏｍ２にはＨの電位が入力されている。

次に図１６（Ｂ）の状態（信号入力期間）に移行する。選択用トランジスタ１０１をオンするため、走査線ｇａｔｅにＨの電位が入力される。選択用トランジスタ１０１がオンすることによって、ｐｉｘ１およびｐｉｘ２における第１の容量素子１０５および第２の容量素子１０６の一方の電極には、Ｌの電位が入力される。第１の容量素子１０５の他方の電極では、第１の電源線ｃｏｍ１よりＬの電位が入力され、第１の容量素子１０５における２つの電極に印加される電位差が同じ電位差となり、電荷の蓄積は行われない。また第２の容量素子１０６の他方の電極には、第２の電源線ｃｏｍ２の電位であるＨが入力されており、第２の容量素子１０６において電荷が蓄積される。

第２の容量素子１０６に蓄積された電荷より第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２のゲートにＬの電圧が印加されることにより、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２はオンする。このとき第１の電源線はＬの電圧が入力されている。そのため、第２の発光素子１０４の第１の電極にはＨの電圧が印加され、第２の発光素子１０４の第２の電極にはＬの電圧が印加された状態となる。このとき生じる電位差によって、図１６（Ｂ）で示した点線矢印の向きに電流が流れることによって第２の発光素子１０４が発光する。

また、第１の発光素子１０３の第１の電極には、Ｈの電位が入力され、第２の電極にはＬの電圧が入力される。即ち、第１の発光素子１０３には、第２の電極側から第１の電極側に逆バイアス電圧が印加される。そのため、定期的に発光素子の電荷の偏りを緩和することができ、発光素子の発光をしながら、且つ発光素子の信頼性、長寿命化を達成することができる。

次に図１６（Ｃ）の状態（信号保持期間）に移行する。走査線ｇａｔｅをＬの電位にすることによって、選択用トランジスタ１０１はオフする。第２の容量素子１０６には、第１の駆動用トランジスタ１００１および第２の駆動用トランジスタ１００２をオンするための電圧が保持されており、第２の発光素子１０４は発光状態を保持することができる。

次に図１６（Ｄ）の状態（信号消去期間）に移行する。消去線ｇａｔｅ２の電位をＨにすることによって、消去用トランジスタ１４０１をオンする。すると、消去線ｇａｔｅ２よりＨの電位が入力され、第１の容量素子１０５の一方の電極にはＨの電位が入力され、第１の容量素子１０５の他方の電極には第１の電源線ｃｏｍ１よりＬの電位が入力されることにより、第１の容量素子１０５は電荷が蓄積される。また、第２の容量素子１０６の他方の電極には、消去線ｇａｔｅ２よりＨの電位が印加され、第２の容量素子１０６の他方の電極には、第２の電源線ｃｏｍ２よりＨの電位が印加されることにより、第２の容量素子１０６は電荷を保持しない。第１の容量素子１０５の充電により、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２のゲートには電圧がＨの電圧が印加されるが、第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２共にＰチャネル型であるためオンしない。その結果、第１の容量素子１０５及び第２の容量素子１０６に保持された第１の駆動用トランジスタ１００１及び第２の駆動用トランジスタ１００２をオンするための電荷を消去することができ、第１の発光素子及び第２の発光素子の発光・非発光を制御することができる。

図１６（Ｅ）は、図１６（Ａ）〜（Ｄ）の各段階（初期状態、信号入力期間、信号保持期間、信号消去期間）における走査線ｇａｔｅ１、消去線ｇａｔｅ２データ線ｓｉｇ、第１の電源線ｃｏｍ１、第２の電源線ｃｏｍ２の各電圧のタイミングチャートである。図１６（Ｅ）のように、各配線の電位を制御することによって、発光素子の発光と、逆バイアス電圧を印加する動作を同時に制御することができる。なお図１６（Ｅ）において、データ線ｓｉｇにおける電位の斜線区間は、とくに電位がＨであってもＬであってもよい不定値区間とする。

なお、本実施の形態は、本明細書中の他の実施の形態の記載と自由に組み合わせて実施することが可能である。すなわち、画素を構成するトランジスタの数及び各画素に接続される走査線、電源線等の配線数を削減することができ開口率の増加が見込めるため、所望の輝度を保持するための発光素子に印加する電圧をおさえることができ、低消費電力化を達成できる。また、本発明の発光装置においては、走査線とデータ線の各交点に設けられた領域の隣り合う画素において、一方の画素に順バイアス電圧を印加して発光素子を発光させ、他方の画素に逆バイアス電圧を印加することを同時に行うことができる。そのため、逆バイアス電圧の印加時間を設ける必要がないため、デューティー比（１フレーム期間における点灯期間の割合）を低下させることなく、発光素子の劣化を制御し、信頼性を向上させることができる。

（実施の形態４）
本実施の形態では、実施の形態１で示したインターレース方式とは別の方式で、本発明の発光装置における第１の画素及び第２の画素を発光させ、画像を表示した例について説明する。

図１７には、半導体素子がマトリクス状に配置された発光装置の画素部を示し、表示画素は白色で示し、非表示画素は黒色で示す。このような画素部において、第１のフレームでは、奇数行・奇数列の画素、及び偶数行・偶数列の画素のみを表示し（図１７（Ａ）参照）、第２のフレームでは、奇数行・偶数列の画素、及び偶数行・奇数列の画素のみを表示する（図１７（Ｂ）参照）。すなわち、画素部において、格子状に表示領域と、非表示領域を設ける。

なお本実施の形態においては、第１の画素ｐｉｘ１を奇数行・奇数列の画素、及び偶数行・偶数列に配置し、第２の画素ｐｉｘ２を奇数行・偶数列の画素、及び偶数行・奇数列に配置すればよい。勿論、第１の画素ｐｉｘ１と第２の画素ｐｉｘ２を入れ替えて配置してもよい。

また本実施の形態の画素部において、奇数フレームで、奇数行・偶数列の画素、及び偶数行・奇数列の画素のみを表示し、偶数フレームで、奇数行・奇数列の画素、及び偶数行・偶数列の画素のみを表示してもよい。

図１８には、このような表示を行うためのタイミングチャートを示す。図１８（Ａ）には、奇数フレームにおける、行方向の走査線を選択するための、走査線スタートパルス（ＧＳＰ）、走査線クロック信号（ＧＣＫ）、反転用信号（ＳＷ）を示す。また奇数行、偶数行における列方向の走査線を選択するための、スタートパルス（ＳＳＰ）、スタートクロック信号（ＳＣＫ）を示す。そしてこれらの信号により、書き込まれる映像信号（ＤＡＴＡ）のタイミングを示す。

図１８（Ｂ）には、偶数フレームにおけるタイミングチャートを示しており、図１８（Ａ）とは、ＳＷ信号が反転しており、その他のタイミングは同様である。

奇数フレームでは、ＳＷ信号がＨｉｇｈのとき奇数列の画素が選択され、Ｌｏｗのときは偶数列の画素が選択される。また偶数フレームでは、ＳＷ信号がＨｉｇｈのとき偶数列の画素が選択され、Ｈｉｇｈのときは奇数列の画素が選択される。

映像信号（ＤＡＴＡ）は、ＳＳＰ信号入力後に入力され、選択された画素に入力される。なお選択された画素とは、選択された走査線に接続された半導体素子を有する画素である。

以上のようにして、各行２画素毎に順次画素を点灯させ、次の行については、前行で画素が点灯した画素よりデータ線の延長方向に１画素ずらして画素の点灯を行う、所謂市松模様状に画素の点灯と非点灯を選択することができる。

本実施の形態の構成を採用することによって、時分割階調を行う発光装置において、インターレース方式に比べ、縞模様の発生を低減した上、擬似輪郭の発生を低減することができる。

本発明の発光装置の画素構成のようにトランジスタ数を削減し、開口率が増加した画素構成に適用した場合、本実施の形態のチェッカー法を用いて表示させることで本発明の効果が相乗的に高められ、好適である。

なおチェッカー法を用いると、輝度低下が懸念される。しかし、マトリクス型の発光装置の発光素子に有機材料を使用すれば、該発光素子は指数関数的に輝度低下を生じるため、輝度低下に伴う供給電圧の向上がさして問題とならない。すなわち、チェッカー法は、有機材料を有する発光素子を具備する本発明の発光装置に用いることは非常に好適である。

（実施の形態５）
本実施の形態では、発光素子を有する画素の断面構造について説明する。上述したような発光素子への電流の供給を制御するトランジスタがｐ型薄膜トランジスタ（ＴＦＴ）の場合における、画素の断面構造について、図１９を用いて説明する。なお本実施の形態では、発光素子が有する陽極と陰極の２つの電極のうち、トランジスタによって電位を制御することができる一方の電極を第１の電極、他方の電極を第２の電極とする。そして図１９では、第１の電極が陽極、第２の電極が陰極の場合について説明するが、第１の電極が陰極、第２の電極が陽極であってもよい。

図１９（Ａ）に、ＴＦＴ６００１がｐ型で、発光素子６００３から発せられる光を第１の電極６００４側から取り出す場合の、画素の断面図を示す。図１９（Ａ）では、発光素子６００３の第１の電極６００４と、ＴＦＴ６００１が電気的に接続されている。

ＴＦＴ６００１は層間絶縁膜６００７で覆われており、層間絶縁膜６００７上には開口部を有する隔壁６００８が形成されている。隔壁６００８の開口部において第１の電極６００４が一部露出しており、該開口部において第１の電極６００４、電界発光層６００５、第２の電極６００６が順に積層されている。

層間絶縁膜６００７は、有機樹脂膜、無機絶縁膜またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む絶縁膜（以下、シロキサン系絶縁膜と呼ぶ）を用いて形成することができる。シロキサン系絶縁膜は、置換基に水素を有し、その他フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有することができる。層間絶縁膜６００７に、低誘電率材料（ｌｏｗ−ｋ材料）と呼ばれる材料を用いていても良い。

隔壁６００８は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁６００８に用い、第１の電極６００４上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第１の電極６００４と第２の電極６００６とが接続してしまうのを防ぐことができる。

第１の電極６００４は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第１の電極６００４に用いることが可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第１の電極６００４に用いても良い。また上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６００４に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第１の電極６００４を形成する。

また第２の電極６００６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。

電界発光層６００５は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層６００５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６００４から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。

図１９（Ａ）に示した画素の場合、発光素子６００３から発せられる光を、白抜きの矢印で示すように第１の電極６００４側から取り出すことができる。

次に図１９（Ｂ）に、ＴＦＴ６０１１がｐ型で、発光素子６０１３から発せられる光を第２の電極６０１６側から取り出す場合の、画素の断面図を示す。図１９（Ｂ）では、発光素子６０１３の第１の電極６０１４と、ＴＦＴ６０１１が電気的に接続されている。また第１の電極６０１４上に電界発光層６０１５、第２の電極６０１６が順に積層されている。

第１の電極６０１４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、ＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６０１４に用いることができる。

また第２の電極６０１６は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第２の電極６０１６を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。なお、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることも可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０１５に電子注入層を設けるのが望ましい。

電界発光層６０１５は、図１９（Ａ）の電界発光層６００５と同様に形成することができる。

図１９（Ｂ）に示した画素の場合、発光素子６０１３から発せられる光を、白抜きの矢印で示すように第２の電極６０１６側から取り出すことができる。

次に図１９（Ｃ）に、ＴＦＴ６０２１がｐ型で、発光素子６０２３から発せられる光を第１の電極６０２４側及び第２の電極６０２６側から取り出す場合の、画素の断面図を示す。図１９（Ｃ）では、発光素子６０２３の第１の電極６０２４と、ＴＦＴ６０２１が電気的に接続されている。また第１の電極６０２４上に電界発光層６０２５、第２の電極６０２６が順に積層されている。

第１の電極６０２４は、図１９（Ａ）の第１の電極６００４と同様に形成することができる。また第２の電極６０２６は、図１９（Ｂ）の第２の電極６０１６と同様に形成することができる。電界発光層６０２５は、図１９（Ａ）の電界発光層６００５と同様に形成することができる。

図１９（Ｃ）に示した画素の場合、発光素子６０２３から発せられる光を、白抜きの矢印で示すように第１の電極６０２４側及び第２の電極６０２６側から取り出すことができる。

本実施の形態は、本明細書中の他の実施の形態の記載と自由に組み合わせて実施することが可能である。すなわち、画素を構成するトランジスタの数及び各画素に接続される走査線、電源線等の配線数を削減することができ開口率の増加が見込めるため、所望の輝度を保持するための発光素子に印加する電圧をおさえることができ、低消費電力化を達成できる。また、本発明の発光装置においては、走査線とデータ線の各交点に設けられた領域の隣り合う画素において、一方の画素に順バイアス電圧を印加して発光素子を発光させ、他方の画素に逆バイアス電圧を印加することを同時に行うことができる。そのため、逆バイアス電圧の印加時間を設ける必要がないため、デューティー比（１フレーム期間における点灯期間の割合）を低下させることなく、発光素子の劣化を制御し、信頼性を向上させることができる。

（実施の形態６）
本実施の形態では、発光素子への電流の供給を制御するトランジスタがｎ型ＴＦＴの場合における、画素の断面構造について、図２０を用いて説明する。なお図２０では、第１の電極が陰極、第２の電極が陽極の場合について説明するが、第１の電極が陽極、第２の電極が陰極であっても良い。

図２０（Ａ）に、ＴＦＴ６０３１がｎ型で、発光素子６０３３から発せられる光を第１の電極６０３４側から取り出す場合の、画素の断面図を示す。図２０（Ａ）では、発光素子６０３３の第１の電極６０３４と、ＴＦＴ６０３１が電気的に接続されている。また第１の電極６０３４上に電界発光層６０３５、第２の電極６０３６が順に積層されている。

第１の電極６０３４は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第１の電極６０３４を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。さらに、光が透過する程度の膜厚を有する上記導電層の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形成し、第１の電極６０３４のシート抵抗を抑えるようにしても良い。なお、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いた導電層だけを用いることも可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０３５に電子注入層を設けるのが望ましい。

また第２の電極６０３６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、ＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０３６に用いることができる。

電界発光層６０３５は、図２０（Ａ）の電界発光層６００５と同様に形成することができる。ただし、電界発光層６０３５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順に積層する。

図２０（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印で示すように第１の電極６０３４側から取り出すことができる。

次に図２０（Ｂ）に、ＴＦＴ６０４１がｎ型で、発光素子６０４３から発せられる光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。図２０（Ｂ）では、発光素子６０４３の第１の電極６０４４と、ＴＦＴ６０４１が電気的に接続されている。また第１の電極６０４４上に電界発光層６０４５、第２の電極６０４６が順に積層されている。

第１の電極６０４４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（弗化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。

また第２の電極６０４６は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第２の電極６０４６に用いることが可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第２の電極６０４６に用いても良い。また上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０４６に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第２の電極６０４６を形成する。

電界発光層６０４５は、図２０（Ａ）の電界発光層６０３５と同様に形成することができる。

図２０（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印で示すように第２の電極６０４６側から取り出すことができる。

次に図２０（Ｃ）に、ＴＦＴ６０５１がｎ型で、発光素子６０５３から発せられる光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図を示す。図２０（Ｃ）では、発光素子６０５３の第１の電極６０５４と、ＴＦＴ６０５１が電気的に接続されている。また第１の電極６０５４上に電界発光層６０５５、第２の電極６０５６が順に積層されている。

第１の電極６０５４は、図２０（Ａ）の第１の電極６０３４と同様に形成することができる。また第２の電極６０５６は、図２０（Ｂ）の第２の電極６０４６と同様に形成することができる。電界発光層６０５５は、図２０（Ａ）の電界発光層６０３５と同様に形成することができる。

図２０（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる。

また、本発明の発光装置においては、画素の発光を、データ線の延長方向、または走査線の延長方向に１行おきに画素の発光を順次行う方式（インターレース方式）を採用することで、時間階調方式で画像表示を行った際に問題となる疑似輪郭の視認を軽減することができる。また各行２画素毎に順次画素を点灯させ、次の行については、前行で画素が点灯した画素よりデータ線の延長方向に１画素ずらして画素の点灯を行う、いわゆる市松模様状に画素の発光を行う方式（チェッカー方式）を採用することによって、疑似輪郭の視認を軽減することができる。
（実施の形態７）
本実施の形態では、本発明の発光装置の一形態に相当するパネルの外観について、図２１を用いて説明する。図２１（Ａ）は、第１の基板上に形成されたトランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２１（Ｂ）は、図２１（Ａ）のＡ−Ａ’における断面図に相当する。

第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１の走査線駆動回路４００４と、第２の走査線駆動回路４００５とを囲むようにして、シール材４０２０が設けられている。また画素部４００２と、信号線駆動回路４００３と、第１の走査線駆動回路４００４と、第２の走査線駆動回路４００５の上に、第２の基板４００６が設けられている。よって画素部４００２と、信号線駆動回路４００３と、第１の走査線駆動回路４００４と、第２の走査線駆動回路４００５とは、第１の基板４００１とシール材４０２０と第２の基板４００６とによって、充填材４００７と共に密封されている。

また第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１の走査線駆動回路４００４と、第２の走査線駆動回路４００５とは、トランジスタを複数有しており、図２１（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８と、画素部４００２に含まれる駆動用トランジスタ４００９及びスイッチング用トランジスタ４０１０とを例示している。

また４０１１は発光素子に相当し、駆動用トランジスタ４００９のドレインと接続されている配線４０１７の一部が、発光素子４０１１の第１の電極として機能する。また透明導電膜が、発光素子４０１１の第２の電極４０１２として機能する。なお発光素子４０１１の構成は、本実施の形態に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、駆動用トランジスタ４００９の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。

また信号線駆動回路４００３、第１の走査線駆動回路４００４、第２の走査線駆動回路４００５または画素部４００２に与えられる各種信号及び電圧は、図２１（Ｂ）に示す断面図では図示されていないが、引き出し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。

本実施の形態では、接続端子４０１６が、発光素子４０１１が有する第２の電極４０１２と同じ導電膜から形成されている。また、引き出し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き出し配線４０１５は、駆動用トランジスタ４００９、スイッチング用トランジスタ４０１０、トランジスタ４００８がそれぞれ有するゲートと、同じ導電膜から形成されている。

接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。

なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。

但し、発光素子４０１１からの光の取り出し方向に位置する第２の基板４００６は、透光性を有していなければならない。よって第２の基板４００６は、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態では充填材として窒素を用いた。

また、周辺に設けられる駆動回路は、第１の走査線駆動回路４００４、第２の走査線駆動回路４００５と、信号線駆動回路４００３はそれぞれゲート配線とソース配線で画素部に接続されている。

なお、本発明の発光装置は発光素子を有する画素部が形成されたパネルと、該パネルにＩＣが実装されたモジュールとをその範疇に含む。

本実施の形態のような構成のパネル及びモジュールは、表示部の画素を構成する薄膜トランジスタを削減し、且つ逆バイアスを定期的に発光素子に印加することによって発光素子の信頼性の向上が見込める。また、表示部の画素を構成する薄膜トランジスタ数、配線数を削減することができるため、画素部の開口率の増加が見込めるため、消費電力の低下に貢献することができる。また、画素部周辺の駆動回路部のレイアウト面積を低減することができるパネル及びモジュールとすることができる。

（実施の形態８）
本実施の形態では、チャネルエッチ型のＴＦＴをスイッチング素子とするアクティブマトリクス型表示装置の作製例について図面を参照して説明する。

図３０（Ａ）で示すように、基板３０００上に後に形成する液滴吐出法による材料層と密着性を向上させるための下地層３０１１を形成する。下地層３０１１は、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。下地層３０１１の作製は、スプレー法またはスパッタ法によって光触媒物質（酸化チタン（ＴｉＯ_Ｘ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、セレン化カドミウム（ＣｄＳｅ）、タンタル酸カリウム（ＫＴａＯ_３）、硫化カドミウム（ＣｄＳ）、酸化ジルコニウム（ＺｒＯ_２）、酸化ニオブ（Ｎｂ_２Ｏ_５）、酸化亜鉛（ＺｎＯ）、酸化鉄（Ｆｅ_２Ｏ_３）、酸化タングステン（ＷＯ_３））を全面に形成する処理を行う。またはインクジェット法やゾルゲル法を用いて有機材料（ポリイミド、アクリル、或いは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に水素、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いた塗布絶縁膜）を選択的に形成する処理を行えばよい。これは下地前処理とみなすこともできる。

ここでは基板上に導電性材料を吐出する場合に密着性を良くする下地前処理を行う例を示したが、材料層（例えば、有機層、無機層、金属層）、或いは、吐出した導電性層の上にさらに液滴吐出法で材料層（例えば、有機層、無機層、金属層）を形成する場合において、材料層と材料層との密着性向上のためのＴｉＯ_Ｘ成膜処理を行っても良い。つまり、液滴吐出法で導電性材料を吐出して描画する場合、その導電性材料層の上下界面で下地前処理を挟み、その密着性を良くすることが望ましい。

また、下地層３０１１は、光触媒材料に限らず、３ｄ遷移金属（Ｓｃ、Ｔｉ、Ｃｒ、Ｎｉ、Ｖ、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｕ、Ｚｎ等）、または、その酸化物、窒化物、酸窒化物を用いることができる。

なお、基板３０００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。

次いで、液滴吐出法、代表的にはインクジェット法により導電膜材料液を滴下して導電膜パターン３０１２を形成する。（図３０（Ａ））導電膜材料液に含ませる導電材料としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、ビスマス（Ｂｉ）、鉛（Ｐｂ）、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、若しくはアルミニウム（Ａｌ）、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いる。特に、ゲート配線は、低抵抗化することが好ましいので、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物拡散防止対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

ここで、液滴吐出装置の一例を図３１に示す。図３１において、３１００は大型基板、３１０４は撮像手段、３１０７はステージ、３１１１はマーカー、３１０３は１つのパネルが形成される領域を示している。１つのパネルの幅と同じ幅のヘッド３１０５ａ、３１０５ｂ、３１０５ｃを備え、ステージを移動させてこれらのヘッドを走査、例えばジグザグまたは往復させて適宜、材料層のパターンを形成する。大型基板の幅と同じ幅のヘッドとすることも可能であるが、図３１のように１つのパネルサイズに合わせるほうが操作しやすい。また、スループット向上のためには、ステージを動かしたままで材料の吐出を行うことが好ましい。

また、ヘッド３１０５ａ、３１０５ｂ、３１０５ｃやステージ３１０７には温度調節機能を持たせることが好ましい。なお、ヘッド（ノズル先端）と大型基板との間隔は、約１ｍｍとする。この間隔を短くすることによって着弾精度を高めることができる。

図３１において、走査方向に対して３列としたヘッド３１０５ａ、３１０５ｂ、３１０５ｃはそれぞれ異なる材料層を形成することを可能としてもよいし、同一材料を吐出してもよい。３つのヘッドで同一材料を吐出して層間絶縁膜３０２８をパターン形成する場合にはスループットが向上する。なお、図３１に示す装置は、ヘッド部を固定し、基板３１００を移動させて走査させることも、基板３１００を固定し、ヘッド部を移動させて走査させることも可能である。

液滴吐出手段の個々のヘッド３１０５ａ、３１０５ｂ、３１０５ｃは制御手段に接続され、それがコンピュータで制御することにより予めプログラミングされたパターンを描画することができる。吐出量は印加するパルス電圧により制御する。描画するタイミングは、例えば、基板上に形成されたマーカを基準に行えば良い。或いは、基板の縁を基準にして基準点を確定させても良い。これをＣＣＤなどの撮像手段で検出し、画像処理手段にてデジタル信号に変換したものをコンピュータで認識して制御信号を発生させて制御手段に送る。勿論、基板上に形成されるべきパターンの情報は記憶媒体に格納されたものであり、この情報を基にして制御手段に制御信号を送り、液滴吐出手段の個々のヘッドを個別に制御することができる。

次いで、レーザ光を選択的に照射して、導電膜パターンの一部を露光させる（図３０（Ｂ）参照。）。吐出する導電膜材料液には、予め感光性材料を含ませておき、照射するレーザ光によって化学反応させる。ここで感光性材料は、照射して化学反応させた部分を残すネガ型とした例を示している。レーザ光の照射によって、正確なパターン形状、特に細い幅の配線を得ることができる。

ここで、レーザビーム描画装置について、図３２を用いて説明する。レーザビーム描画装置３２０１は、レーザビームを照射する際の各種制御を実行するパーソナルコンピュータ（以下、ＰＣともいう。）３２０２と、レーザビームを出力するレーザ発振器３２０３と、レーザ発振器３２０３の電源３２０４と、レーザビームを減衰させるための光学系（ＮＤフィルタ）３２０５と、レーザビームの強度を変調するための音響光学変調器（ＡＯＭ）３２０６と、レーザビームの断面の拡大又は縮小をするためのレンズ、光路の変更するためのミラー等で構成される光学系３２０７、Ｘステージ及びＹステージを有する基板移動機構３２０９と、ＰＣから出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部３２１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて音響光学変調器３２０６を制御するドライバ３２１１と、基板移動機構３２０９を駆動するための駆動信号を出力するドライバ３２１２とを備えている。

レーザ発振器３２０３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ_４、ＹＶＯ_４、ＹＬＦ、ＹＡｌＯ_３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波の第１高調波〜第５高調波を適用するのが好ましい。

レーザビーム直接描画装置を用いた感光材料の感光方法について以下に述べる。なお、ここで言う感光材料とは、導電膜パターンとなる導電膜材料（感光材料含む）を指している。

基板３２０８が基板移動機構３２０９に装着されると、ＰＣ３２０２は図外のカメラによって、基板に付されているマーカの位置を検出する。次いで、ＰＣ３２０２は、検出したマーカの位置データと、予め入力されている描画パターンデータとに基づいて、基板移動機構３２０９を移動させるための移動データを生成する。この後、ＰＣ３２０２が、ドライバ３２１１を介して音響光学変調器３２０６の出力光量を制御することにより、レーザ発振器３２０３から出力されたレーザビームは、光学系３２０５によって減衰された後、音響光学変調器３２０６によって所定の光量になるように光量が制御される。一方、音響光学変調器３２０６から出力されたレーザビームは、光学系３２０７で光路及びビーム形を変化させ、レンズで集光した後、基板上に形成された感光材料に対して該ビームを照射して、感光材料を感光する。このとき、ＰＣ３２０２が生成した移動データに従い、基板移動機構３２０９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザビームが照射され、感光材料の露光が行われる。

なお、感光材料に照射されたレーザ光のエネルギーの一部は、熱に変換され、感光材料の一部を反応させる。従って、パターン幅は、レーザビームの幅より若干大きくなる。また、短波長のレーザ光ほど、ビーム径を小さく集光することが可能であるため、微細な幅のパターンを形成するためには、短波長のレーザビームを照射することが好ましい。

また、レーザビームの感光材料表面でのスポット形状は、点状、円形、楕円形、矩形、または線状（厳密には細長い長方形状）となるように光学系で加工されている。なお、スポット形状は円形であっても構わないが、線状にした方が、幅が均一なパターンを形成することができる。

また、図３２に示した装置は、基板の表面側からレーザ光を照射して露光する例を示したが、光学系や基板移動機構を適宜変更し、基板の裏面側からレーザ光を照射して露光するレーザビーム描画装置としてもよい。なお、ここでは、基板を移動して選択的にレーザビームを照射しているが、これに限定されず、レーザビームをＸＹ軸方向に走査してレーザビームを照射することができる。この場合、光学系３２０７にポリゴンミラーやガルバノミラーを用いることが好ましい。

次いで、エッチャント（または現像液）を用いて現像を行い、余分な部分を除去して、本焼成を行ってゲートまたはゲート配線となる金属配線３０１５を形成する（図３０（Ｃ）参照。）。

また、金属配線３０１５と同様に端子部に伸びる配線３０４０も形成する。なお、ここでは図示しないが、発光素子に電流を供給するための電源線も形成してもよい。また、保持容量を形成するための容量電極または容量配線も必要であれば形成する。なお、ポジ型の感光性材料を用いる場合には、除去したい部分にレーザ照射を行って化学反応させ、その部分をエッチャントで溶解させればよい。また、導電膜材料液を滴下した後、室温乾燥または仮焼成を行ってからレーザ光の照射による露光を行ってもよい。

次いで、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁膜３０１８、半導体膜、ｎ型の半導体膜を順次成膜する。ゲート絶縁膜３０１８としては、ＰＣＶＤ法により得られる酸化珪素、窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。また、ゲート絶縁膜３０１８について、シロキサン系ポリマーを用いた液滴吐出法により吐出、焼成してアルキル基を含むＳｉＯｘ膜としてもよい。

半導体膜は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法や熱ＣＶＤ法で作製されるアモルファス半導体膜、或いはセミアモルファス半導体膜で形成する。アモルファス半導体膜としては、ＳｉＨ_４、若しくはＳｉＨ_４とＨ_２の混合気体を用いたＰＣＶＤ法により得られるアモルファスシリコン膜を用いることができる。また、セミアモルファス（マイクロクリスタル若しくは微結晶ともいう）半導体膜としては、ＳｉＨ_４をＨ_２で３倍〜１０００倍に希釈した混合気体、Ｓｉ_２Ｈ_６とＧｅＦ_４のガス流量比を２０〜４０：０．９（Ｓｉ_２Ｈ_６：ＧｅＦ_４）で希釈した混合気体、或いはＳｉ_２Ｈ_６とＦ_２の混合気体、或いはＳｉＨ_４とＦ_２の混合気体を用いたＰＣＶＤ法により得られるセミアモルファスシリコン膜を用いることができる。なお、セミアモルファスシリコン膜は、下地との界面に、より結晶性を持たせることができるため好ましい。

また、ＳｉＨ_４とＦ_２の混合気体を用いたＰＣＶＤ法により得られるセミアモルファスシリコン膜にレーザ光を照射して、さらに結晶性を向上させてもよい。

ｎ型の半導体膜は、シランガスとフォスフィンガスを用いたＰＣＶＤ法で形成すれば良く、アモルファス半導体膜、或いはセミアモルファス半導体膜で形成することができる。ｎ型の半導体膜３０２０を設けると、半導体膜と電極（後の工程で形成される電極）とのコンタクト抵抗が低くなり好ましいが、必要に応じて設ければよい。

次いで、マスク３０２１を設け、半導体膜と、ｎ型の半導体膜とを選択的にエッチングして島状の半導体膜３０１９、ｎ型の半導体膜３０２０を得る（図３０（Ｄ）参照。）。マスク３０２１の形成方法は、液滴吐出法や印刷法（凸版、平板、凹版、スクリーンなど）を用いて形成する。直接、所望のマスクパターンを液滴吐出法や印刷法で形成してもよいが、高精細度に形成するために液滴吐出法や印刷法で大まかなレジストパターンを形成した後、レーザ光を用いて選択的に露光を行って精細なレジストパターンを形成してもよい。

図３２に示すレーザビーム描画装置を用いれば、レジストの露光も行うこともできる。その場合、感光材料をレジストとしてレーザ光により露光を行ってレジストマスク３０２１を形成すればよい。

次いで、マスク３０２１を除去した後、マスク（図示しない）を設けてゲート絶縁膜を選択的にエッチングしてコンタクトホールを形成する。また、端子部においてはゲート絶縁膜を除去する。マスクの形成方法は、通常のフォトリソ技術、或いは、液滴吐出方法によるレジストパターン形成、或いは、全面にポジ型のレジスト塗布を行った後、レーザ光による露光、現像を行うレジストパターン形成でもよい。アクティブマトリクス型の発光装置においては一つの画素に複数のＴＦＴが配置され、ゲートとゲート絶縁膜を介して上層の配線との接続箇所を有する。

次いで、液滴吐出法により導電性材料（Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等）を含む組成物を選択的に吐出して、ソース配線またはドレイン配線３０２２、３０２３、および引出電極３０１７を形成する。なお、同様に、発光素子に電流を供給するための電源線や、端子部において接続配線（図示しない）も形成する（図３０（Ｅ）参照）。

次いで、ソース配線またはドレイン配線３０２２、３０２３をマスクとしてｎ型の半導体膜、および半導体膜の上層部をエッチングして、図３３（Ａ）の状態を得る。この段階で、活性層となるチャネル形成領域３０２４、ソース領域３０２６、ドレイン領域３０２５を備えたチャネルエッチ型のＴＦＴが完成する。

次いで、チャネル形成領域３０２４を不純物汚染から防ぐための保護膜３０２７を形成する（図３３（Ｂ）参照。）。保護膜３０２７としては、スパッタ法、またはＰＣＶＤ法により得られる窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。ここでは保護膜３０２７を形成した例を示したが、特に必要でなければ設ける必要はない。

次いで、液滴吐出法により層間絶縁膜３０２８を選択的に形成する。層間絶縁膜３０２８は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、透過性を有するポリイミドなどの有機材料、シロキサンポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。層間絶縁膜３０２８の形成方法は、特に液滴吐出法に限定されず、塗布法やＰＣＶＤ法などを用いて全面に形成してもよい。

次いで、層間絶縁膜３０２８をマスクとして保護膜３０２７をエッチングし、ソース配線またはドレイン配線３０２２、３０２３上の一部に導電性部材からなる凸状部（ピラー）３０２９を形成する。凸状部（ピラー）３０２９は、導電性材料（Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等）を含む組成物の吐出と焼成を繰り返すことによって形成してもよい。

次いで、層間絶縁膜３０２８上に凸状部（ピラー）３０２９と接する第１の電極３０３０を形成する（図３３（Ｃ）参照。）。なお、同様に配線３０４０と接する端子電極３０４１も形成する。ここでは駆動用のＴＦＴはｎチャネル型とした例であるので第１の電極３０３０は陰極として機能させることが好ましい。発光を通過させる場合、液滴吐出法または印刷法によりインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ_２）などを含む組成物からなる所定のパターンを形成し、焼成して第１の電極３０３０および端子電極３０４１を形成する。また、発光を第１の電極３０３０で反射させる場合、液滴吐出法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物からなる所定のパターンを形成し、焼成して第１の電極３０３０および端子電極３０４１を形成する。他の方法としては、スパッタリング法により透明導電膜、若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチングを組み合わせて第１の電極３０３０を形成しても良い。

図３３（Ｃ）の段階での画素の上面図の一例を図３４に示す。図３４中において、鎖線Ａ−Ａ’断面が図３３（Ｃ）中の画素部右側の断面図と対応し、鎖線Ｂ−Ｂ’が図３３（Ｃ）中の画素部左側の断面図と対応している。なお、図３４中において、図３０および図３３に対応する部位には同じ符号を用いている。また、図３４において、後に形成される隔壁３０３４の端部となる箇所は点線で示している。

また、ここでは保護膜３０２７を設けた例としたため、層間絶縁膜３０２８と凸状部（ピラー）３０２９とを別々に形成したが、保護膜３０２７を設けない場合、液滴吐出法により同じ装置で形成することもできる。

次いで、第１の電極３０３０の周縁部を覆う隔壁３０３４を形成する。隔壁（土手ともいう）３０３４は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。

以上の工程により、基板３０００上にボトムゲート型（逆スタガ型ともいう）のＴＦＴおよび第１の電極３０３０が形成された発光表示パネル用のＴＦＴ基板が完成する。

次いで、電界発光層（ＥＬ層）として機能する層、即ち、有機化合物を含む層３０３６の形成を行う。有機化合物を含む層３０３６は、積層構造であり、それぞれ蒸着法または塗布法を用いて形成する。例えば、陰極上に電子輸送層（電子注入層）、発光層、正孔輸送層、正孔注入層と順次積層する。

電子輸送層は、電荷注入輸送物質を含んでおり、特に電子輸送性の高い電荷注入輸送物質としては、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、トリス（５−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。また正孔輸送性の高い物質としては、例えば４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物が挙げられる。

また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ_２）等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Ａｌｑ_３のような電子輸送性の高い物質とマグネシウム（Ｍｇ）のようなアルカリ土類金属との混合物であってもよい。

また、発光層は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物（昇華性を有さず、且つ分子数が２０以下、又は連鎖する分子の長さが１０μｍ以下の有機化合物を指していう）、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。

発光材料には様々な材料がある。低分子系有機発光材料では、４−ジシアノメチレン−２−メチル−６−［２−（１，１，７，７−テトラメチル−９−ジュロリジル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴＢ）、ペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）等を用いることができる。また、この他の物質でもよい。

高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、陰極、有機発光層、陽極とを順次積層した構造なる。しかし、高分子系有機発光材料を用いた発光層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合２層構造となる。具体的には、陰極、発光層、正孔輸送層、陽極を順次積層した構造である。

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。

ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン）（ＰＰＶ）の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン）［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。

なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。

さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。

三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。

また、正孔輸送層は、電荷注入輸送物質を含んでおり、正孔注入性の高い物質としては、例えば、モリブデン酸化物（ＭｏＯｘ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）、マンガン酸化物（ＭｎＯｘ）等の金属酸化物が挙げられる。また、この他、フタロシアニン（略称：Ｈ_２Ｐｃ）や銅フタロシアニン（ＣｕＰｃ）等のフタロシアニン系の化合物が挙げられる。

なお、有機化合物を含む層３０３６の形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。蒸着法を用いる場合、予め、抵抗加熱により有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。また、フルカラー化するためには、発光色（Ｒ、Ｇ、Ｂ）ごとにマスクのアライメントを行えばよい。

発光層は、発光波長帯の異なる発光層を画素毎に形成して、フルカラー表示を行う構成とすれば良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合に、画素の光放射側にその発光波長帯の光を透過するフィルター（着色層）を設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルター（着色層）を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減すことができる。

また、塗り分けを行わず、有機化合物を含む層３０３６として単色の発光を示す材料を用い、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。例えば、白色又は橙色の発光を示す電界発光層を形成する場合、画素の光放射側にカラーフィルター、又は色変換層、カラーフィルターと色変換層とを組み合わせたものを別途設けることによってフルカラー表示ができる。カラーフィルターや色変換層は、例えば第２の基板（封止基板）に形成し、基板へ張り合わせればよい。また上述したように、単色の発光を示す材料、カラーフィルター、及び色変換層のいずれも液滴吐出法により形成することができる。

白色に発光する発光層を形成するには、例えば、Ａｌｑ_３、部分的に赤色発光色素であるナイルレッドをドープしたＡｌｑ_３、ｐ−ＥｔＴＡＺ、ＴＰＤ（芳香族ジアミン）を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法によりＥＬを形成する場合には、塗布した後、塗布された膜は真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）を全面に塗布、焼成し、その後、発光層として作用する発光中心色素（１，１，４，４−テトラフェニル−１，３−ブタジエン（ＴＰＢ）、４−ジシアノメチレン−２−メチル−６−（ｐ−ジメチルアミノ−スチリル）−４Ｈ−ピラン（ＤＣＭ１）、ナイルレッド、クマリン６など）ドープしたポリビニルカルバゾール（ＰＶＫ）溶液を全面に塗布、焼成すればよい。

発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール（ＰＶＫ）に電子輸送性の１，３，４−オキサジアゾール誘導体（ＰＢＤ）を分散させてもよい。また、３０ｗｔ％のＰＢＤを電子輸送剤として分散し、４種類の色素（ＴＰＢ、クマリン６、ＤＣＭ１、ナイルレッド）を適当量分散することで白色発光が得られる。

以上に掲げる有機化合物を含む層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの発光表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。

次いで、第２の電極３０３７を形成する。発光素子の陽極として機能する第２の電極３０３７は光を透過する透明導電膜を用いて形成し、例えばＩＴＯ、ＩＴＳＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。発光素子は、有機化合物を含む層３０３６を第１の電極３０３０と第２の電極３０３７で挟んだ構成になっている。なお、第１の電極３０３０及び第２の電極３０３７は仕事関数を考慮して材料を選択する必要があり、そして第１の電極３０３０及び第２の電極３０３７は、画素構成によりいずれも陽極、又は陰極となりうる。

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動（ＡＣ駆動）を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。

また、第２の電極３０３７の低抵抗化を図るため、発光領域とならない領域の第２の電極３０３７上に補助電極を設けてもよい。また、第２の電極３０３７を保護する保護層を形成してもよい。例えば、珪素からなる円盤状のターゲットを用い、成膜室雰囲気を窒素雰囲気または窒素とアルゴンを含む雰囲気とすることによって窒化珪素膜からなる保護膜を形成することができる。また、炭素を主成分とする薄膜（ＤＬＣ膜、ＣＮ膜、アモルファスカーボン膜）を保護膜として形成してもよく、別途、ＣＶＤ法を用いた成膜室を設けてもよい。ダイヤモンドライクカーボン膜（ＤＬＣ膜とも呼ばれる）は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ_４、Ｃ_２Ｈ_２、Ｃ_６Ｈ_６など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、窒化炭素膜（ＣＮ膜）は反応ガスとしてＣ_２Ｈ_４ガスとＮ_２ガスとを用いて形成すればよい。なお、ＤＬＣ膜やＣＮ膜は、可視光に対して透明もしくは半透明な絶縁膜である。「可視光に対して透明」とは可視光の透過率が８０〜１００％であることを指し、「可視光に対して半透明」とは可視光の透過率が５０〜８０％であることを指す。なお、この保護膜は、必要がなければ特に設けなくともよい。

次いで、封止基板３０３５をシール材（図示しない）で貼り合わせて発光素子を封止する。なお、シール材で囲まれた領域には透明な充填材３０３８を充填する。充填材３０３８としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。ここでは屈折率１．５０、粘度５００ｃｐｓ、ショアＤ硬度９０、テンシル強度３０００ｐｓｉ、Ｔｇ点１５０℃、体積抵抗１×１０^１５Ω・ｃｍ、耐電圧４５０Ｖ／ｍｉｌである高耐熱のＵＶエポキシ樹脂（エレクトロライト社製：２５００Ｃｌｅａｒ）を用いる。また、充填材３０３８を一対の基板間に充填することによって、全体の透過率を向上させることができる。

最後にＦＰＣ３０４６を異方性導電膜３０４５により公知の方法で端子電極３０４１と貼りつける（図３３（Ｄ）参照。）。以上の工程により、アクティブマトリクス型発光装置が作製できる。

図３５はＥＬ表示パネル構成の一例を示す上面図である。図３５は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する発光表示パネルの構成を示している。絶縁表面を有する基板３５００上に画素３５０２をマトリクス上に配列させた画素部３５０１、走査線側入力端子３５０３、信号線側入力端子３５０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであれば１０２４×７６８×３（ＲＧＢ）、ＵＸＧＡであれば１６００×１２００×３（ＲＧＢ）、フルスペックハイビジョンに対応させるのであれば１９２０×１０８０×３（ＲＧＢ）とすれば良い。

画素３５０２は、走査線側入力端子３５０３から延在する走査線と、信号線側入力端子３５０４から延在する信号線とが交差することで、マトリクス状に配設される。画素３５０２のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。

なお、図３３で示した第１の電極３０３０を透明材料、第２の電極３０３７を金属材料とすれば、基板３０００を通過させて光を取り出す構造、即ちボトムエミッション型となる。また、第１の電極３０３０を金属材料、第２の電極３０３７を透明材料とすれば、封止基板３０３５を通過させて光を取り出す構造、即ちトップエミッション型となる。また、第１の電極３０３０および第２の電極３０３７を透明材料とすれば、基板３０００と封止基板３０３５の両方を通過させて光を取り出す構造とすることができる。本発明は、適宜、いずれか一の構造とすればよい。また、ＥＬ表示パネルに駆動用のドライバ回路を実装しても良い。その一態様について図３６を参照して説明する。

まず、ＣＯＧ方式を採用した表示装置について、図３６を用いて説明する。基板３６００上には、文字や画像などの情報を表示する画素部３６０１、走査側の駆動回路３６０２が設けられる。複数の駆動回路が設けられた基板を、矩形状に分断し、分断後の駆動回路（以下ドライバＩＣと表記する。）３６０５ａ、３６０５ｂは、基板３６００上に実装される。図３６は複数のドライバＩＣ３６０５ａ、３６０５ｂ、該ドライバＩＣ３６０５ａ、３６０５ｂの先にテープ３６０４ａ、３６０４ｂを実装する形態を示す。また、分割する大きさを画素部の信号線側の辺の長さとほぼ同じにし、単数のドライバＩＣに、該ドライバＩＣの先にテープを実装してもよい。

また、ＴＡＢ方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープにドライバＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数のドライバＩＣを実装してもよく、この場合には、強度の問題から、ドライバＩＣを固定する金属片等を一緒に貼り付けるとよい。

これらのＥＬ表示パネルに実装されるドライバＩＣは、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバＩＣは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。

ドライバＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０ｍｍで形成されたドライバＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバＩＣを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。

図３６において、画素部３６０１の外側の領域には、駆動回路が形成されたドライバＩＣ３６０５ａ、３６０５ｂが実装される。これらのドライバＩＣ３６０５ａ、３６０５ｂは、信号線側の駆動回路である。ＲＧＢフルカラーに対応した画素領域を形成するためには、ＸＧＡクラスで信号線の本数が３０７２本必要であり、ＵＸＧＡクラスでは４８００本が必要となる。このような本数で形成された信号線は、画素部３６０１の端部で数ブロック毎に区分して引出線を形成し、ドライバＩＣ３６０５ａ、３６０５ｂの出力端子のピッチに合わせて集められる。

ドライバＩＣは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバＩＣの短辺の同じ幅の１〜３ｍｍ程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が２以上（好ましくは１０〜１００００）のものを指す。このように、レーザ光のビームスポットの幅をドライバＩＣの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。

図３６では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路としてドライバＩＣを実装した形態を示した。しかしながら、本発明はこの形態に限定されず、走査線駆動回路及び信号線駆動回路の両方として、ドライバＩＣを実装してもよい。その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにするとよい。

画素部３６０１は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素部３６０１に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたＴＦＴを用いることを特徴とする。非晶質半導体は、プラズマＣＶＤ法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０ｍｍの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスＴＦＴは、ＳＡＳでチャネル形成領域を構成することにより２〜１０ｃｍ^２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、このＴＦＴを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現したＥＬ表示パネルを作製することができる。

なお、図３６では、半導体層をＳＡＳで形成したＴＦＴを用いることにより、走査線側駆動回路も基板上に一体形成することを前提として示している。半導体層をＳＡＳで形成したＴＦＴを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方にドライバＩＣを実装してもよい。

その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにすることが好適である。例えば、走査線側のドライバＩＣを構成するトランジスタには３０Ｖ程度の耐圧が要求されるものの、駆動周波数は１００ｋＨｚ以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長（Ｌ）は十分大きく設定することが好適である。一方、信号線側のドライバＩＣのトランジスタには、１２Ｖ程度の耐圧があれば十分であるが、駆動周波数は３Ｖにて６５ＭＨｚ程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタを高集積化して設計することが好適である。

ドライバＩＣの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることができる。ドライバＩＣの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。その他にも、本実施例で示すようにＩＣチップよりも長尺のドライバＩＣで駆動回路を実装することにより、１つの画素領域に対して、実装されるドライバＩＣの個数を減らすことができる。

以上示したように、液滴吐出法を用いた導電膜パターンに対してレーザ光で露光し、現像することによって微細なパターンを実現することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、ＥＬ表示パネルの製造を容易なものとすることができる。

また、本実施の形態では、スピンコートを行わず、フォトマスクを利用した光露光工程を極力行わない工程を示したが、特に限定されず、一部のパターニングにフォトマスクを利用した光露光工程で行っても良い。

なお、本実施例は、本明細書中の他の実施の形態の記載とも自由に組み合わせて実施することが可能である。すなわち、画素を構成するトランジスタの数及び各画素に接続される走査線、電源線等の配線数を削減することができ開口率の増加が見込めるため、所望の輝度を保持するための発光素子に印加する電圧をおさえることができ、低消費電力化を達成できる。また、本発明の発光装置においては、走査線とデータ線の各交点に設けられた領域の隣り合う画素において、一方の画素に順バイアス電圧を印加して発光素子を発光させ、他方の画素に逆バイアス電圧を印加することを同時に行うことができる。そのため、逆バイアス電圧の印加時間を設ける必要がないため、デューティー比（１フレーム期間における点灯期間の割合）を低下させることなく、発光素子の劣化を制御し、信頼性を向上させることができる。

また、本発明の発光装置においては、画素の発光を、データ線の延長方向、または走査線の延長方向に１行おきに画素の発光を順次行う方式（インターレース方式）を採用することで、時間階調方式で画像表示を行った際に問題となる疑似輪郭の視認を軽減することができる。また各行２画素毎に順次画素を点灯させ、次の行については、前行で画素が点灯した画素よりデータ線の延長方向に１画素ずらして画素の点灯を行う、いわゆる市松模様状に画素の発光を行う方式（チェッカー方式）を採用することによって、疑似輪郭の視認を軽減することができる。
（実施の形態９）

次に、表示パネルの画素部の部分断面図を示す。

まず、トランジスタの半導体層に結晶性半導体膜（ポリシリコン（ｐ−Ｓｉ：Ｈ）膜）を用いた場合について図３７及び図３８を用いて説明する。

ここで、半導体層は、例えば基板上にアモルファスシリコン（ａ−Ｓｉ）膜を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。

そして、アモルファスシリコン膜をレーザ結晶化法や、ＲＴＡやファーネスアニール炉を用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などにより結晶化させる。もちろん、これらを組み合わせて行っても良い。

上述した結晶化によって、非晶質半導体膜に部分的に結晶化された領域が形成される。

さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターニングして、結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導体層に用いる。

図３７に示すように、基板２６１０１上に下地膜２６１０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ２６１１８のチャネル形成領域２６１０３及びソース又はドレイン領域となる不純物領域２６１０５、並びに容量素子２６１１９の下部電極となるチャネル形成領域２６１０６、ＬＤＤ領域２６１０７及び不純物領域２６１０８を有する。なお、チャネル形成領域２６１０３及びチャネル形成領域２６１０６にはチャネルドープが行われていても良い。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜２６１０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。

半導体層上にはゲート絶縁膜２６１０９を介してゲート２６１１０及び容量素子の上部電極２６１１１が形成されている。

駆動トランジスタ２６１１８及び容量素子２６１１９を覆って層間絶縁物２６１１２が形成され、層間絶縁物２６１１２上にコンタクトホールを介して配線２６１１３が不純物領域２６１０５と接している。配線２６１１３に接して画素電極２６１１４が形成され、画素電極２６１１４の端部及び配線２６１１３を覆って第２の層間絶縁物２６１１５が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そして、画素電極２６１１４上に有機化合物を含む層２６１１６及び対向電極２６１１７が形成され、画素電極２６１１４と対向電極２６１１７とで有機化合物を含む層２６１１６が挟まれた領域では発光素子２６１２０が形成されている。

また、図３７（ｂ）に示すように、容量素子２６１１９の下部電極の一部を構成するＬＤＤ領域が、上部電極２６１１１と重なるような領域２６２０２を設けても良い。なお、図３７（ａ）と共通するところは共通の符号を用い、説明は省略する。

また、図３８（ａ）に示すように、駆動トランジスタ２６１１８の不純物領域２６１０５と接する配線２６１１３と同じ層に形成された第２の上部電極２６３０１を有していても良い。なお、図３７（ａ）と共通するところは共通の符号を用い、説明は省略する。第２の上部電極２６３０１と上部電極２６１１１とで層間絶縁物２６１１２を挟みこみ、第２の容量素子を構成している。また、第２の上部電極２６３０１は不純物領域２６１０８と接しているため、上部電極２６１１１とチャネル形成領域２６１０６とでゲート絶縁膜２６１０９を挟みこんで構成される第１の容量素子と、上部電極２６１１１と第２の上部電極２６３０１とで層間絶縁物２６１１２を挟みこんで構成される第２の容量素子と、が並列に接続され、第１の容量素子と第２の容量素子からなる容量素子２６３０２を構成している。この容量素子２６３０２の容量は第１の容量素子と第２の容量素子の容量を加算した合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。つまり、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。

また、図３８（ｂ）に示すような容量素子の構成としても良い。基板２７１０１上に下地膜２７１０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ２７１１８のチャネル形成領域２７１０３及びソース又はドレイン領域となる不純物領域２７１０５を有する。なお、チャネル形成領域２７１０３はチャネルドープが行われていても良い。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜２６１０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。

半導体層上にはゲート絶縁膜２７１０６を介してゲート２７１０７及び第１の電極２７１０８が形成されている。

駆動トランジスタ２７１１８及び第１の電極２７１０８を覆って第１の層間絶縁物２７１０９が形成され、第１の層間絶縁物２７１０９上にコンタクトホールを介して配線２７１１０が不純物領域２７１０５と接している。また、配線２７１１０と同じ材料からなる同層の第２の電極２７１１１が形成される。

さらに、配線２７１１０及び第２の電極２７１１１を覆うように第２の層間絶縁物２７１１２が形成され、第２の層間絶縁物２７１１２上にコンタクトホールを介して、配線２７１１０と接して画素電極２７１１３が形成されている。また、画素電極２７１１３と同じ材料からなる同層の第３の電極２７１１４が形成されている。ここで、第１の電極２７１０８、第２の電極２７１１１及び第３の電極２７１１４からなる容量素子２７１１９が形成される。

画素電極２７１１３と第３の電極２７１１４の端部を覆って第３の層間絶縁物２７１１５が形成され、第３の層間絶縁物２７１１５及び第３の電極２７１１４上に有機化合物を含む層２７１１６及び対向電極２７１１７が形成され、画素電極２７１１３と対向電極２７１１７とで有機化合物を含む層２７１１６が挟まれた領域では発光素子２７１２０が形成されている。

上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図３７及び図３８に示したような構成が挙げられる。なお、図３７及び図３８に示したトランジスタの構造はトップゲートの構造のトランジスタの一例である。つまり、トランジスタはＰ型でもＮ型でもよい。Ｎ型の場合には、ＬＤＤ領域はゲートと重なっていても良いし、ゲートと重なっていなくても良いし、又はＬＤＤ領域の一部の領域が重なっていてもよい。さらに、ゲートはテーパー形状でもよく、ゲートのテーパー部の下部にＬＤＤ領域が自己整合的に設けられていても良い。また、ゲートは二つに限られず三以上のマルチゲート構造でも良いし、一つのゲートでも良い。

本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレイン領域など）に結晶性半導体膜を用いることで、例えば、図６における走査線駆動回路９０１、及び信号線駆動回路９０２を表示部６００と一体形成することが容易になる。

また、半導体層にポリシリコン（ｐ−Ｓｉ：Ｈ）を用いたトランジスタの構成として、基板と半導体層の間にゲートが挟まれた構造、つまり、半導体層の下にゲートが位置するボトムゲートのトランジスタを適用した表示パネルの部分断面を図３９に示す。

基板７５０１上に下地膜７５０２が形成されている。さらに下地膜７５０２上にゲート７５０３が形成されている。また、ゲートと同層に同じ材料からなる第１の電極７５０４が形成されている。ゲート７５０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。

また、ゲート７５０３及び第１の電極７５０４を覆うようにゲート絶縁膜７５０５が形成されている。ゲート絶縁膜７５０５としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜７５０５上に、半導体層が形成されている。半導体層は駆動トランジスタ７５２２のチャネル形成領域７５０６、ＬＤＤ領域７５０７及びソース又はドレイン領域となる不純物領域７５０８、並びに容量素子７５２３の第２の電極となるチャネル形成領域７５０９、ＬＤＤ領域７５１０及び不純物領域７５１１を有する。なお、チャネル形成領域７５０６及びチャネル形成領域７５０９はチャネルドープが行われていても良い。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜７５０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。

半導体層を覆って第１の層間絶縁物７５１２が形成され、第１の層間絶縁物７５１２上にコンタクトホールを介して配線７５１３が不純物領域７５０８と接している。また、配線７５１３と同層に同じ材料で第３の電極７５１４が形成されている。第１の電極７５０４、第２の電極、第３の電極７５１４によって容量素子７５２３が構成されている。

また、第１の層間絶縁物７５１２には開口部７５１５が形成されている。駆動トランジスタ７５２２、容量素子７５２３及び開口部７５１５を覆うように第２の層間絶縁物７５１６が形成され、第２の層間絶縁物７５１６上にコンタクトホールを介して、画素電極７５１７が形成されている。また、画素電極７５１７の端部を覆って絶縁物７５１８が形成されている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素電極７５１７上に有機化合物を含む層７５１９及び対向電極７５２０が形成され、画素電極７５１７と対向電極７５２０とで有機化合物を含む層７５１９が挟まれた領域では発光素子７５２１が形成されている。そして、発光素子７５２１の下部に開口部７５１５が位置している。つまり、発光素子７５２１からの発光を基板側から取り出すときには開口部７５１５を有するため透過率を高めることができる。

また、図３９（ａ）において画素電極７５１７と同層に同じ材料を用いて第４の電極７５２４を形成して、図３９（ｂ）のような構成としてもよい。すると、第１の電極７５０４、第２の電極、第３の電極７５１４及び第４の電極７５２４によって構成される容量素子７５２５を形成することができる。

次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合について説明する。図４０にはトップゲートのトランジスタ、図４１及び図４２にはボトムゲートのトランジスタの場合について示す。

アモルファスシリコンを半導体層に用いた順スタガ構造のトランジスタの断面を図４０（ａ）に示す。に示すように、基板７６０１上に下地膜７６０２が形成されている。さらに下地膜７６０２上に画素電極７６０３が形成されている。また、画素電極７６０３と同層に同じ材料からなる第１の電極７６０４が形成されている。

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜７６０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。

また、下地膜７６０２上に配線７６０５及び配線７６０６が形成され、画素電極７６０３の端部が配線７６０５で覆われている。配線７６０５及び配線７６０６の上部にＮ型の導電型を有するＮ型半導体層７６０７及びＮ型半導体層７６０８が形成されている。また、配線７６０５と配線７６０６の間であって、下地膜７６０２上に半導体層７６０９が形成されている。そして、半導体層７６０９の一部はＮ型半導体層７６０７及びＮ型半導体層７６０８上にまで延長されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されている。また、半導体層７６０９上にゲート絶縁膜７６１０が形成されている。また、ゲート絶縁膜７６１０と同層の同じ材料からなる絶縁膜７６１１が第１の電極７６０４上にも形成されている。なお、ゲート絶縁膜７６１０としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜７６１０上に、ゲート７６１２が形成されている。また、ゲートと同層に同じ材料でなる第２の電極７６１３が第１の電極７６０４上に絶縁膜７６１１を介して形成されている。第１の電極７６０４及び第２の電極７６１３で絶縁膜７６１１を挟まれた容量素子７６１９が形成されている。また、画素電極７６０３の端部、駆動トランジスタ７６１８及び容量素子７６１９を覆い、層間絶縁物７６１４が形成されている。

層間絶縁物７６１４及びその開口部に位置する画素電極７６０３上に有機化合物を含む層７６１５及び対向電極７６１６が形成され、画素電極７６０３と対向電極７６１６とで有機化合物を含む層７６１５が挟まれた領域では発光素子７６１７が形成されている。

また、図４０（ａ）に示す第１の電極７６０４を図４０（ｂ）に示すように第１の電極７６２０で形成してもよい。第１の電極７６２０は配線７６０５及び７６０６と同層の同一材料で形成されている。

また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図４１に示す。

基板７７０１上に下地膜７７０２が形成されている。さらに下地膜７７０２上にゲート７７０３が形成されている。また、ゲートと同層に同じ材料からなる第１の電極７７０４が形成されている。ゲート７７０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。

また、ゲート７７０３及び第１の電極７７０４を覆うようにゲート絶縁膜７７０５が形成されている。ゲート絶縁膜７７０５としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜７７０５上に、半導体層７７０６が形成されている。また、半導体層７７０６と同層に同じ材料からなる半導体層７７０７が形成されている。

半導体層７７０６上にはＮ型の導電性を有するＮ型半導体層７７０８、７７０９が形成され、半導体層７７０７上にはＮ型半導体層７７１０が形成されている。

Ｎ型半導体層７７０８、７７０９、７７１０上にはそれぞれ配線７７１１、７７１２、７７１３が形成され、Ｎ型半導体層７７１０上には配線７７１１及び７７１２と同層の同一材料からなる導電層７７１３が形成されている。

半導体層７７０７、Ｎ型半導体層７７１０及び導電層７７１３からなる第２の電極が構成される。なお、この第２の電極と第１の電極７７０４でゲート絶縁膜７７０５を挟み込んだ構造の容量素子７７２０が形成されている。

また、配線７７１１の一方の端部は延在し、その延在した配線７７１１上部に接して画素電極７７１４が形成されている。

また、画素電極７７１４の端部、駆動トランジスタ７７１９及び容量素子７７２０を覆うように絶縁物７７１５が形成されている。

画素電極７７１４及び絶縁物７７１５上には有機化合物を含む層７７１６及び対向電極７７１７が形成され、画素電極７７１４と対向電極７７１７とで有機化合物を含む層７７１６が挟まれた領域では発光素子７７１８が形成されている。

容量素子の第２の電極の一部となる半導体層７７０７及びＮ型半導体層７７１０は設けなくても良い。つまり第２の電極は導電層７７１３とし、第１の電極７７０４と導電層７７１３でゲート絶縁膜が挟まれた構造の容量素子としてもよい。

なお、図４１（ａ）において、配線７７１１を形成する前に画素電極７７１４を形成することで、図４１（ｂ）に示すような、画素電極７７１４からなる第２の電極７７２１と第１の電極７７０４でゲート絶縁膜７７０５が挟まれた構造の容量素子７７２２を形成することができる。

なお、図４１では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの場合について、図４２（ａ）、（ｂ）を用いて説明する。

図４２（ａ）に示すチャネル保護型構造のトランジスタは図４１（ａ）に示したチャネルエッチ構造の駆動トランジスタ７７１９の半導体層７７０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物７８０１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。

また、同様に、図４２（ｂ）に示すチャネル保護型構造のトランジスタは図４１（ｂ）に示したチャネルエッチ構造の駆動トランジスタ７７１９の半導体層７７０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物７８０２が設けられている点が異なり、他の共通しているところは共通の符号を用いている。

また、本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレイン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる。

なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造のものを用いることができる。

なお、本実施例は、本明細書中の他の実施の形態の記載と自由に組み合わせて実施することが可能である。すなわち、画素を構成するトランジスタの数及び各画素に接続される走査線、電源線等の配線数を削減することができ開口率の増加が見込めるため、所望の輝度を保持するための発光素子に印加する電圧をおさえることができ、低消費電力化を達成できる。また、本発明の発光装置においては、走査線とデータ線の各交点に設けられた領域の隣り合う画素において、一方の画素に順バイアス電圧を印加して発光素子を発光させ、他方の画素に逆バイアス電圧を印加することを同時に行うことができる。そのため、逆バイアス電圧の印加時間を設ける必要がないため、デューティー比（１フレーム期間における点灯期間の割合）を低下させることなく、発光素子の劣化を制御し、信頼性を向上させることができる。

（実施の形態１０）
本発明の発光装置を具備する電子機器として、テレビ受像器、ビデオカメラ、デジタルカメラなどのカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図２２、図２３、図２４（Ａ）〜図２４（Ｂ）、図２５（Ａ）〜図２５（Ｂ）、図２６、図２７（Ａ）〜図２７（Ｅ）に示す。

図２２は表示パネル５００１と、回路基板５０１１を組み合わせたモジュールを示している。回路基板５０１１には、コントロール回路５０１２や信号分割回路５０１３などが形成されており、接続配線５０１４によって表示パネル５００１と電気的に接続されている。

この表示パネル５００１には、複数の画素が設けられた画素部５００２と、走査線駆動回路５００３、選択された画素にビデオ信号を供給する信号線駆動回路５００４を備えている。なお表示パネル５００１を作製する場合は上記実施の形態を用いて作製すればよい。また、走査線駆動回路５００３や信号線駆動回路５００４等制御用駆動回路部を、薄膜トランジスタを用いて作製することが可能である。以上のように、図２２に示すモジュールを完成させることができる。

図２３は、テレビ受像機の主要な構成を示すブロック図である。チューナ５１０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路５１０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路５１０３と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路５０１２により処理される。コントロール回路５０１２は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路５０１３を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

チューナ５１０１で受信した信号のうち、音声信号は音声信号増幅回路５１０５に送られ、その出力は音声信号処理回路５１０６を経てスピーカー５１０７に供給される。制御回路５１０８は受信局（受信周波数）や音量の制御情報を入力部５１０９から受け、チューナ５１０１や音声信号処理回路５１０６に信号を送出する。

図２４（Ａ）に示すように、モジュールを筐体５２０１に組みこんで、テレビ受像機を完成させることができる。モジュールにより、表示画面５２０２が形成される。また、スピーカー５２０３、操作スイッチ５２０４などが適宜備えられている。

また図２４（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体５２１２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部５２１３やスピーカー部５２１７を駆動させる。バッテリーは充電器５２１０で繰り返し充電が可能となっている。また、充電器５２１０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体５２１２は操作キー５２１６によって制御する。また、図２４（Ｂ）に示す装置は、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送り、さらに充電器５２１０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。

本発明の発光装置を図２２、図２３、図２４（Ａ）〜図２４（Ｂ）に示すテレビ受像器に使用することにより、表示部の画素を構成するトランジスタ数を削減し、且つ逆バイアス電圧を定期的に発光素子に印加することによって発光素子の信頼性の向上が見込める。また、表示部の画素を構成するトランジスタ数、配線数を削減することができるため、画素部の開口率の増加が見込めるため、消費電力の低下に貢献することができる。また、画素部周辺の駆動回路部のレイアウト面積を低減することができ、なおかつ歩留まり高い製品を顧客に提供することが可能となる。

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。

図２５（Ａ）は表示パネル５３０１とプリント配線基板５３０２を組み合わせたモジュールを示している。表示パネル５３０１は、複数の画素が設けられた画素部５３０３と、第１の走査線駆動回路５３０４、第２の走査線駆動回路５３０５と、選択された画素にビデオ信号を供給する信号線駆動回路５３０６を備えている。

プリント配線基板５３０２には、コントローラ５３０７、中央処理装置（ＣＰＵ）５３０８、メモリ５３０９、電源回路５３１０、音声処理回路５３１１及び送受信回路５３１２などが備えられている。プリント配線基板５３０２と表示パネル５３０１は、フレキシブル配線基板（ＦＰＣ）５３１３により接続されている。プリント配線基板５３１３には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ５３０７、音声処理回路５３１１、メモリ５３０９、ＣＰＵ５３０８、電源回路５３１０などは、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式を用いて表示パネル５３０１に実装することもできる。ＣＯＧ方式により、プリント配線基板５３０２の規模を縮小することができる。

プリント配線基板５３０２に備えられたインターフェース（Ｉ／Ｆ）部５３１４を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート５３１５が、プリント配線基板５３０２に設けられている。

図２５（Ｂ）は、図２５（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ５３０９としてＶＲＡＭ５３１６、ＤＲＡＭ５３１７、フラッシュメモリ５３１８などが含まれている。ＶＲＡＭ５３１６にはパネルに表示する画像のデータが、ＤＲＡＭ５３１７には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。

電源回路５３１０は、表示パネル５３０１、コントローラ５３０７、ＣＰＵ５３０８、音声処理回路５３１１、メモリ５３０９、送受信回路５３１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路５３１０に電流源が備えられている場合もある。

ＣＰＵ５３０８は、制御信号生成回路５３２０、デコーダ５３２１、レジスタ５３２２、演算回路５３２３、ＲＡＭ５３２４、ＣＰＵ５３０８用のインターフェース５３１９などを有している。インターフェース５３１９を介してＣＰＵ５３０８に入力された各種信号は、一旦レジスタ５３２２に保持された後、演算回路５３２３、デコーダ５３２１などに入力される。演算回路５３２３では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ５３２１に入力された信号はデコードされ、制御信号生成回路５３２０に入力される。制御信号生成回路５３２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路５３２３において指定された場所、具体的にはメモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７などに送る。

メモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。

入力手段５３２５から入力された信号は、Ｉ／Ｆ部５３１４を介してプリント配線基板５３０２に実装されたＣＰＵ５３０８に送られる。制御信号生成回路５３２０は、ポインティングデバイスやキーボードなどの入力手段５３２５から送られてきた信号に従い、ＶＲＡＭ５３１６に格納してある画像データを所定のフォーマットに変換し、コントローラ５３０７に送付する。

コントローラ５３０７は、パネルの仕様に合わせてＣＰＵ５３０８から送られてきた画像データを含む信号にデータ処理を施し、表示パネル５３０１に供給する。またコントローラ５３０７は、電源回路５３１０から入力された電源電圧やＣＰＵ５３０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣＣｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル５３０１に供給する。

送受信回路５３１２では、アンテナ５３２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）、ＬＰＦ（ＬｏｗＰａｓｓＦｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路５３１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ５３０８からの命令に従って、音声処理回路５３１１に送られる。

ＣＰＵ５３０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路５３１１において音声信号に復調され、スピーカー５３２７に送られる。またマイク５３２６から送られてきた音声信号は、音声処理回路５３１１において変調され、ＣＰＵ５３０８からの命令に従って、送受信回路５３１２に送られる。

コントローラ５３０７、ＣＰＵ５３０８、電源回路５３１０、音声処理回路５３１１、メモリ５３０９を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）、ＬＰＦ（ＬｏｗＰａｓｓＦｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。

図２６は、図２５（Ａ）〜図２５（Ｂ）に示すモジュールを含む携帯電話機の一態様を示している。表示パネル５３０１はハウジング５３３０に脱着自在に組み込まれる。ハウジング５３３０は表示パネル５３０１のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル５３０１を固定したハウジング５３３０はプリント基板５３３１に嵌着されモジュールとして組み立てられる。

表示パネル５３０１はＦＰＣ５３１３を介してプリント基板５３３１に接続される。プリント基板５３３１には、スピーカー５３３２、マイクロフォン５３３３、送受信回路５３３４、ＣＰＵ及びコントローラなどを含む信号処理回路５３３５が形成されている。このようなモジュールと、入力手段５３３６、バッテリー５３３７、アンテナ５３４０を組み合わせ、筐体５３３９に収納する。表示パネル５３０１の画素部は筐体５３３９に形成された開口窓から視認できように配置する。

本発明を図２５（Ａ）〜図２５（Ｂ）、図２６に示す携帯電話に使用することにより、表示パネルの画素を構成するトランジスタ数を削減し、且つ逆バイアス電圧を定期的に発光素子に印加することによって発光素子の信頼性の向上が見込める。また、表示パネルの画素を構成するトランジスタ数、配線数を削減することができるため、画素部の開口率の増加が見込めるため、消費電力の低下に貢献することができる。また、画素部周辺の駆動回路部のレイアウト面積を低減することができ、なおかつ歩留まり高い製品を顧客に提供することが可能となる。

本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成にしたりしても、その表示パネルにおいて、表示パネルの画素を構成するトランジスタ数を削減し、且つ逆バイアス電圧を定期的に発光素子に印加することによって発光素子の信頼性の向上が見込める。また、表示パネルの画素を構成するトランジスタ数、配線数を削減することができるため、画素部の開口率の増加が見込めるため、消費電力の低下に貢献することができる。また、画素部周辺の駆動回路部のレイアウト面積を低減することができ、なおかつ歩留まり高い製品を顧客に提供することが可能となるといった作用効果を奏することができる。

図２７（Ａ）はディスプレイであり、筐体６０７１、支持台６０７２、表示部６０７３などによって構成されている。本発明は図２５（Ａ）に示す表示パネルの構成を用いて、表示部６０７３の画素部に適用が可能である。

本発明を使用することにより、表示部６０７３の画素を構成するトランジスタ数を削減し、且つ逆バイアス電圧を定期的に発光素子に印加することによって発光素子の信頼性の向上が見込める。また、表示パネルの画素を構成するトランジスタ数、配線数を削減することができるため、画素部の開口率の増加が見込めるため、消費電力の低下に貢献することができる。また、画素部周辺の駆動回路部のレイアウト面積を低減することができ、なおかつ歩留まり高い製品を顧客に提供することが可能となる。

図２７（Ｂ）はコンピュータであり、本体６１０１、筐体６１０２、表示部６１０３、キーボード６１０４、外部接続ポート６１０５、ポインティングマウス６１０６等を含む。本発明は図２５（Ａ）に示す表示パネルの構成を用いて、表示部６１０３に適用することができる。

本発明を使用することにより、表示部６１０３の画素を構成するトランジスタ数を削減し、且つ逆バイアス電圧を定期的に発光素子に印加することによって発光素子の信頼性の向上が見込める。また、表示パネルの画素を構成するトランジスタ数、配線数を削減することができるため、画素部の開口率の増加が見込めるため、消費電力の低下に貢献することができる。また、画素部周辺の駆動回路部のレイアウト面積を低減することができ、なおかつ歩留まり高い製品を顧客に提供することが可能となる。

図２７（Ｃ）は携帯可能なコンピュータであり、本体６２０１、表示部６２０２、スイッチ６２０３、操作キー６２０４、赤外線ポート６２０５等を含む。本発明は図２５（Ａ）に示す表示パネルの構成を用いて、表示部６２０２に適用することができる。

本発明を使用することにより、表示部６２０２の画素を構成するトランジスタ数を削減し、且つ逆バイアス電圧を、逆バイアス電圧の印加する期間を設けることなく、発光素子に印加することによって発光素子の信頼性の向上が見込める。また、表示パネルの画素を構成するトランジスタ数、配線数を削減することができるため、画素部の開口率の増加が見込めるため、消費電力の低下に貢献することができる。また、画素部周辺の駆動回路部のレイアウト面積を低減することができ、なおかつ歩留まり高い製品を顧客に提供することが可能となる。

図２７（Ｄ）は携帯型のゲーム機であり、筐体６３０１、表示部６３０２、スピーカー部６３０３、操作キー６３０４、記録媒体挿入部６３０５等を含む。本発明は図２５（Ａ）に示す表示パネルの構成を用いて、表示部６３０２に適用することができる。

本発明を使用することにより、表示部６３０２の画素を構成するトランジスタを削減し、且つ逆バイアス電圧を定期的に発光素子に印加することによって発光素子の信頼性の向上が見込める。また、表示パネルの画素を構成するトランジスタ数、配線数を削減することができるため、画素部の開口率の増加が見込めるため、消費電力の低下に貢献することができる。また、画素部周辺の駆動回路部のレイアウト面積を低減することができ、なおかつ歩留まり高い製品を顧客に提供することが可能となる。

図２７（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体６４０１、筐体６４０２、表示部Ａ６４０３、表示部Ｂ６４０４、記録媒体（ＤＶＤ等）読込部６４０５、操作キー６４０６、スピーカー部６４０７等を含む。表示部Ａ６４０３は主として画像情報を表示し、表示部Ｂ６４０４は主として文字情報を表示する。本発明は図２５（Ａ）に示す表示パネルの構成を用いて、表示部Ａ６４０３、表示部Ｂ６４０４及び制御用回路部等に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

本発明を使用することにより、表示部Ａ６４０３、表示部Ｂ６４０４の画素を構成するトランジスタ数を削減し、且つ逆バイアス電圧を定期的に発光素子に印加することによって発光素子の信頼性の向上が見込める。また、表示パネルの画素を構成するトランジスタ数、配線数を削減することができるため、画素部の開口率の増加が見込めるため、消費電力の低下に貢献することができる。また、画素部周辺の駆動回路部のレイアウト面積を低減することができ、なおかつ歩留まり高い製品を顧客に提供することが可能となる。

これらの電子機器に使われる発光装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。

なお、本実施の形態に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。

また本実施の形態は、実施の形態のいかなる記載とも自由に組み合わせて実施することが可能である。すなわち、画素を構成するトランジスタの数及び各画素に接続される走査線、電源線等の配線数を削減することができ開口率の増加が見込めるため、所望の輝度を保持するための発光素子に印加する電圧をおさえることができ、低消費電力化を達成できる。また、本発明の発光装置においては、走査線とデータ線の各交点に設けられた領域の隣り合う画素において、一方の画素に順バイアス電圧を印加して発光素子を発光させ、他方の画素に逆バイアス電圧を印加することを同時に行うことができる。そのため、逆バイアス電圧の印加する期間を設ける必要がないため、デューティー比（１フレーム期間における点灯期間の割合）を低下させることなく、発光素子の劣化を制御し、信頼性を向上させることができる。

また、本発明の発光装置を具備する電子機器においては、画素の発光を、データ線の延長方向、または走査線の延長方向に１行おきに画素の発光を順次行う方式（インターレース方式）を採用することで、時間階調方式で画像表示を行った際に問題となる疑似輪郭の視認を軽減することができる。また各行２画素毎に順次画素を点灯させ、次の行については、前行で画素が点灯した画素よりデータ線の延長方向に１画素ずらして画素の点灯を行う、いわゆる市松模様状に画素の発光を行う方式（チェッカー方式）を採用することによって、疑似輪郭の視認を軽減することができる。また、本発明の発光装置を具備する電子機器においては、先に述べたように、各画素に接続されるトランジスタの数、走査線、電源線等の配線数を削減することができるため、画素部周辺の駆動回路のレイアウト面積を削減することができ、表示パネルのレイアウト面積の縮小が計れる。そのため、電子機器の小型化、軽量化をすることができる。また、歩留まりが高い製品を製造することができ、より安価な商品を顧客に提供することができる。

実施の形態１の構成を示す回路図。実施の形態１の構成を示す回路図。実施の形態１の構成を示す回路図、タイミングチャート図。実施の形態１の構成を示す回路図、タイミングチャート図。実施の形態１の構成を示す上面図。実施の形態１の構成を示すブロック図。実施の形態１の構成を示す表示パネルの表示図。実施の形態１の構成を示す表示パネルの表示例におけるタイミングチャート図。実施の形態２の構成を示す回路図。実施の形態２の構成を示す回路図。実施の形態２の構成を示す回路図、タイミングチャート図。実施の形態２の構成を示す回路図、タイミングチャート図。実施の形態３の構成を示す回路図。実施の形態３の構成を示す回路図。実施の形態３の構成を示す回路図、タイミングチャート図。実施の形態３の構成を示す回路図、タイミングチャート図。実施の形態４の構成を示す表示パネルの表示図。実施の形態４の構成を示す表示パネルの表示例におけるタイミングチャート図。実施の形態５の構成図。実施の形態６の構成図。実施の形態７のＥＬモジュールの斜視図及び断面図。実施の形態１０の電子機器の例を示す図。実施の形態１０の電子機器の例を示す図。実施の形態１０の電子機器の例を示す図。実施の形態１０の電子機器の例を示す図。実施の形態１０の電子機器の例を示す図。実施の形態１０の電子機器の例を示す図。従来の回路構成を示す図。従来の回路構成を示す図。実施の形態８を説明する断面図。実施の形態８を説明する模式図。実施の形態８を説明するブロック図。実施の形態８を説明する断面図。実施の形態８を説明する上面図。実施の形態８を説明する模式図。実施の形態８を説明する模式図。実施の形態９を説明する断面図。実施の形態９を説明する断面図。実施の形態９を説明する断面図。実施の形態９を説明する断面図。実施の形態９を説明する断面図。実施の形態９を説明する断面図。

符号の説明

１００領域
１０１選択用トランジスタ
１０２駆動用トランジスタ
１０３発光素子
１０４発光素子
１０５容量素子
１０６容量素子
１３０コンタクト部
３０１シフトレジスタ
３０４レベルシフタ
３０５バッファ
４０１シフトレジスタ
４０２第１のラッチ回路
４０３第２のラッチ回路
４０４レベルシフタ
４０５バッファ
６００表示部
９０１走査線駆動回路
９０２信号線駆動回路
１００１駆動用トランジスタ
１００２駆動用トランジスタ
１４０１消去用トランジスタ
１４０２消去用ダイオード
２８０１制御用トランジスタ
２８０２駆動用トランジスタ
２８０３容量素子
２８０４発光素子
２９０１制御用トランジスタ
２９０２駆動用トランジスタ
２９０３消去用トランジスタ
２９０４容量素子
２９０５発光素子
３０００基板
３０１２導電膜パターン
３０１５金属配線
３０１７引出電極
３０１８ゲート絶縁膜
３０１９島状の半導体膜
３０２０ｎ型の半導体膜
３０２１マスク
３０２２ドレイン配線
３０２３ドレイン配線
３０２４チャネル形成領域
３０２５ドレイン領域
３０２６ソース領域
３０２７保護膜
３０２８層間絶縁膜
３０２９凸状部（ピラー）
３０３０第１の電極
３０３４隔壁
３０３５封止基板
３０３６有機化合物を含む層
３０３７第２の電極
３０３８充填材
３０４０配線
３０４１端子電極
３０４５異方性導電膜
３０４６ＦＰＣ
３５００基板
３５０１画素部
３５０２画素
３５０３走査線側入力端子
３５０４信号線側入力端子
３６００基板
３６０１画素部
３６０２駆動回路
３６０４ａテープ
３６０４ｂテープ
３６０５ａドライバＩＣ
３６０５ｂドライバＩＣ
３２０１レーザビーム描画装置
３２０２パーソナルコンピュータ
３２０３レーザ発振器
３２０４電源
３２０５光学系
３２０６音響光学変調器
３２０７光学系
３２０８基板
３２０９基板移動機構
３２１０Ｄ／Ａ変換部
３２１１ドライバ
３２１２ドライバ
３１００基板
３１０３領域
３１０４撮像手段
３１０５ａヘッド
３１０５ｂヘッド
３１０５ｃヘッド
３１０７ステージ
３１１１マーカー
４００１基板
４００２画素部
４００３信号線駆動回路
４００４走査線駆動回路
４００５走査線駆動回路
４００６基板
４００７充填材
４００８トランジスタ
４００９駆動用トランジスタ
４０１０スイッチング用トランジスタ
４０１１発光素子
４０１２第２の電極
４０１４配線
４０１５配線
４０１６接続端子
４０１７配線
４０１８ＦＰＣ
４０１９異方性導電膜
４０２０シール材
５００１表示パネル
５００２画素部
５００３走査線駆動回路
５００４信号線駆動回路
５０１１回路基板
５０１２コントロール回路
５０１３信号分割回路
５０１４接続配線
５１０１チューナ
５１０２映像信号増幅回路
５１０３映像信号処理回路
５１０５音声信号増幅回路
５１０６音声信号処理回路
５１０７スピーカー
５１０８制御回路
５１０９入力部
５２０１筐体
５２０２表示画面
５２０３スピーカー
５２０４操作スイッチ
５２１０充電器
５２１２筐体
５２１３表示部
５２１６操作キー
５２１７スピーカー部
５３０１表示パネル
５３０２プリント配線基板
５３０３画素部
５３０４走査線駆動回路
５３０５走査線駆動回路
５３０６信号線駆動回路
５３０７コントローラ
５３０８ＣＰＵ
５３０９メモリ
５３１０電源回路
５３１１音声処理回路
５３１２送受信回路
５３１３ＦＰＣ
５３１４Ｉ／Ｆ部
５３１５アンテナ用ポート
５３１６ＶＲＡＭ
５３１７ＤＲＡＭ
５３１８フラッシュメモリ
５３２０制御信号生成回路
５３２１デコーダ
５３２２レジスタ
５３２３演算回路
５３２４ＲＡＭ
５３２５入力手段
５３２６マイク
５３２７スピーカー
５３２８アンテナ
５３３０ハウジング
５３３１プリント基板
５３３２スピーカー
５３３３マイクロフォン
５３３４送受信回路
５３３５信号処理回路
５３３６入力手段
５３３７バッテリー
５３３９筐体
５３４０アンテナ
６００１ＴＦＴ
６００３発光素子
６００４第１の電極
６００５電界発光層
６００６第２の電極
６００７層間絶縁膜
６００８隔壁
６０１１ＴＦＴ
６０１３発光素子
６０１４第１の電極
６０１５電界発光層
６０１６第２の電極
６０２１ＴＦＴ
６０２３発光素子
６０２４第１の電極
６０２５電界発光層
６０２６第２の電極
６０３１ＴＦＴ
６０３３発光素子
６０３４第１の電極
６０３５電界発光層
６０３６第２の電極
６０４１ＴＦＴ
６０４３発光素子
６０４４第１の電極
６０４５電界発光層
６０４６第２の電極
６０５１ＴＦＴ
６０５３発光素子
６０５４第１の電極
６０５５電界発光層
６０５６第２の電極
６０７１筐体
６０７２支持台
６０７３表示部
６１０１本体
６１０２筐体
６１０３表示部
６１０４キーボード
６１０５外部接続ポート
６１０６ポインティングマウス
６２０１本体
６２０２表示部
６２０３スイッチ
６２０４操作キー
６２０５赤外線ポート
６３０１筐体
６３０２表示部
６３０３スピーカー部
６３０４操作キー
６３０５記録媒体挿入部
６４０１本体
６４０２筐体
６４０３表示部Ａ
６４０４表示部Ｂ
６４０５記録媒体読込部
６４０６操作キー
６４０７スピーカー部
７５０１基板
７５０２下地膜
７５０３ゲート
７５０４第１の電極
７５０５ゲート絶縁膜
７５０６チャネル形成領域
７５０７ＬＤＤ領域
７５０８不純物領域
７５０９チャネル形成領域
７５１０ＬＤＤ領域
７５１１不純物領域
７５１２層間絶縁物
７５１３配線
７５１４電極
７５１５開口部
７５１６層間絶縁物
７５１７画素電極
７５１８絶縁物
７５１９有機化合物を含む層
７５２０対向電極
７５２１発光素子
７５２２駆動トランジスタ
７５２３容量素子
７５２４第４の電極
７５２５容量素子
７６０１基板
７６０２下地膜
７６０３画素電極
７６０４第１の電極
７６０５配線
７６０６配線
７６０７Ｎ型半導体層
７６０８Ｎ型半導体層
７６０９半導体層
７６１０ゲート絶縁膜
７６１１絶縁膜
７６１２ゲート
７６１３第２の電極
７６１４層間絶縁物
７６１５有機化合物を含む層
７６１６対向電極
７６１７発光素子
７６１８駆動トランジスタ
７６１９容量素子
７６２０第１の電極
７７０１基板
７７０２下地膜
７７０３ゲート
７７０４第１の電極
７７０５ゲート絶縁膜
７７０６半導体層
７７０７半導体層
７７０８Ｎ型半導体層
７７０９Ｎ型半導体層
７７１０Ｎ型半導体層
７７１１配線
７７１２配線
７７１３導電層
７７１４画素電極
７７１５絶縁物
７７１６有機化合物を含む層
７７１７対向電極
７７１８発光素子
７７１９駆動トランジスタ
７７２０容量素子
７７２１第２の電極
７７２２容量素子
７８０１絶縁物
７８０２絶縁物
２６１０１基板
２６１０２下地膜
２６１０３チャネル形成領域
２６１０５不純物領域
２６１０６チャネル形成領域
２６１０７ＬＤＤ領域
２６１０８不純物領域
２６１０９ゲート絶縁膜
２６１１０ゲート
２６１１１上部電極
２６１１２層間絶縁物
２６１１３配線
２６１１４画素電極
２６１１５層間絶縁物
２６１１６有機化合物を含む層
２６１１７対向電極
２６１１８駆動トランジスタ
２６１１９容量素子
２６１２０発光素子
２６２０１チャネル形成領域
２６２０２領域
２６３０１第２の上部電極
２６３０２容量素子
２７１０１基板
２７１０２下地膜
２７１０３チャネル形成領域
２７１０５不純物領域
２７１０６ゲート絶縁膜
２７１０７ゲート
２７１０８第１の電極
２７１０９層間絶縁物
２７１１０配線
２７１１１第２の電極
２７１１２層間絶縁物
２７１１３画素電極
２７１１４電極
２７１１５層間絶縁物
２７１１６有機化合物を含む層
２７１１７対向電極
２７１１８駆動トランジスタ
２７１１９容量素子
２７１２０発光素子
ｐｉｘ１第１の画素
ｐｉｘ２第２の画素

Claims

走査線と、
データ線と、
第１の電源線と、
第２の電源線と、
第３の電源線と、
前記第１の電源線に電気的に接続された第１の発光素子と、
前記第２の電源線に電気的に接続された第２の発光素子と、
前記走査線にゲートが電気的に接続された第１のトランジスタと、
前記第１のトランジスタのソース及びドレインを介して前記データ線にゲートが電気的に接続され、前記第３の電源線にソースまたはドレインの一方が電気的に接続され、他方が前記第１の発光素子及び前記第２の発光素子に電気的に接続された第２のトランジスタと、を有することを特徴とする発光装置。
請求項１において、前記第１のトランジスタはＮチャネル型であり前記第２のトランジスタはＰチャネル型であることを特徴とする発光装置。
請求項１または請求項２において、前記第１の発光素子及び前記第２の発光素子は、それぞれ、第１の電極および前記第１の電極と極性の異なる第２の電極とを有するダイオードであり、前記第２の電極と前記第２のトランジスタとが電気的に接続していることを特徴とする発光装置。
請求項３において、前記第１の電極は陰極であり、前記第２の電極は陽極であることを特徴とする発光装置。
請求項１乃至請求項４のいずれか一において、前記第１の発光素子は、前記第１の電源線の電位よりも前記第３の電源線の電位が低いときに発光する発光素子であり、前記第２の発光素子は、前記第２の電源線の電位よりも前記第３の電源線の電位が低いときに発光する発光素子であることを特徴とする発光装置。
走査線と、
データ線と、
第１の電源線と、
第２の電源線と、
前記第１の電源線に電気的に接続された第１の発光素子と、
前記第２の電源線に電気的に接続された第２の発光素子と、
前記走査線にゲートが電気的に接続された第１のトランジスタと、
前記第１のトランジスタのソース及びドレインを介して前記データ線にゲートが電気的に接続され、前記第１の電源線にソースまたはドレインの一方が電気的に接続され、他方が前記第１の発光素子に電気的に接続された第２のトランジスタと、
前記第１のトランジスタのソース及びドレインを介して前記データ線にゲートが電気的に接続され、前記第２の電源線にソースまたはドレインの一方が電気的に接続され、他方が前記第２の発光素子に電気的に接続された第３のトランジスタと、を有することを特徴とする発光装置。
第１の走査線と、
第２の走査線と、
データ線と、
第１の電源線と、
第２の電源線と、
前記第１の電源線に電気的に接続された第１の発光素子と、
前記第２の電源線に電気的に接続された第２の発光素子と、
前記第１の走査線にゲートが電気的に接続された第１のトランジスタと、
前記第１のトランジスタのソース及びドレインを介して前記データ線にゲートが電気的に接続され、前記第１の電源線にソースまたはドレインの一方が電気的に接続され、他方が前記第１の発光素子に電気的に接続された第２のトランジスタと、
前記第１のトランジスタのソース及びドレインを介して前記データ線にゲートが電気的に接続され、前記第２の電源線にソースまたはドレインの一方が電気的に接続され、他方が前記第２の発光素子に電気的に接続された第３のトランジスタと、
前記第１のトランジスタのゲートに印加される電圧を保持する第１の容量素子と、
前記第２のトランジスタのゲートに印加される電圧を保持する第２の容量素子と、
前記第２の走査線と前記第１のトランジスタのソース及びドレインとの間に設けられ、前記第１の容量素子または前記第２の容量素子に保持された前記電圧を消去する消去用素子を有することを特徴とする発光装置。
請求項６または請求項７において、前記第１のトランジスタはＮチャネル型であり前記第２のトランジスタ及び前記第３のトランジスタはＰチャネル型であることを特徴とする発光装置。
請求項１乃至請求項８のいずれか一において、前記第１の発光素子と前記第２の発光素子とのいずれか一方に順バイアス電圧が印加されると共に、他方に逆バイアス電圧が印加されること特徴とする発光装置。
前記請求項１乃至請求項９のいずれか一に記載の発光装置を用いた電子機器。