JP2006180603A - ラインドロップによる電圧降下補正回路 - Google Patents

Abstract

【課題】負荷配線等のインピーダンスによる電圧降下の発生で、負荷端による電圧降下を防ぐ、ラインドロップによる電圧降下補正回路及び補正方法を提供する。
【解決手段】正側又は負側の何れか一方の出力ラインに設けた電流検出抵抗によって、負荷電流の変化に基づくインピーダンス変化による補正信号を生成し、基準電圧設定器で設定される基準電圧との比較差分に基づいて、外部入力電圧をスイッチング制御して、電流変化のパラメータを電圧補整に加味するラインドロップ補正回路及び方法。
【選択図】図１

Description

この発明は、出力電圧のラインドロップによる電圧変動を補正する、ラインドロップの電圧降下補正回路に関する。

一般に直流電源回路は、電圧検出回路と制御回路とにより出力電圧を一定に制御している。通常、電源回路の出力端においては、図２に示すように分圧抵抗Ｒ１，Ｒ２を用いて電圧検出を行うが、出力端から先の負荷配線等のインピーダンスＬ１，Ｌ２により電圧降下が発生し、負荷端では電圧が下がってしまう。

ここで、負荷インピーダンスＬ１，Ｌ２は、主に主基板の配線パターンの抵抗分、コネクタの接触抵抗分などである。この現象は、図３に例示したように、出力電圧が低いほど、また出力電流が大きいほど、ラインドロップの影響が顕著になる。

そこで、この発明は負荷電圧の変動を検知するとともに、負荷電流の値に応じて、負荷電圧の変動補正を行うことで、負荷電流の変動に伴う負荷電圧の変動を可能な限り小さな直流安定化電源を構成するものである。こうしたラインドロップ補生回路の先行技術文献としては、特許文献１があり、基準電圧を変化させるものとしては図４に示した特許文献２がある。
特開昭２００１−１１９９３８号公報 実開平５−２３２１４号公報

ここで、特許文献２も本願も、分割抵抗に発生した電位差を増幅して出力電圧検出回路にフィードバックするという点では類似の技術分野に属するが、詳細に比較検討すると、以下の点で異なっている。

抵抗分割した電圧を制御に用いる方法は、これらの抵抗に安定した電流が流れていることが前提となる。その理由は、一般に基準電圧を発生する回路は内部インピーダンスが高く、大きな電流を流すことが出来ないためである。したがって、これら分割抵抗が接続される２点間には常に安定した電位差があり、この電位差はラインドロップに対して充分に大きな値であることが望ましい。

ここで、図４に示した特許文献２における出力電圧Ｖ_０と基準電圧Ｖ_ｒｅｆ，ＧＮＤの関係を見ると図５のようになっており、基準電圧Ｖ_ｒｅｆと出力のマイナスライン（ＧＮＤ）間に分割抵抗を挿入している。

ラインドロップが問題視される電源回路は、一般に１．８Ｖ，１．２Ｖなどの低電圧回路である。このため、図５のようにＶ_ｒｅｆとＶ_０との電位差が小さく、場合によっては等しいこともある。この方式においてもＶ_０のラインに検出抵抗Ｒの挿入も可能ではあるが、上記のように電位差の小さな２点間すなわちＶ_０−Ｖ_ｒｅｆ間に分割抵抗を挿入することになり、分圧による的確な検出が難しい場合もありうる。

また、一般に２次側回路においては出力電圧が最も高電位となり、Ｖ_０よりも高い電位のＶ_ｒｅｆを作るために別巻線などで電源を作る必要がある。このような理由から、特許文献２の方式ではＶ_０側のライン検出抵抗Ｒを挿入する場合、Ｖ_０とＶ_ｒｅｆの上記関係により、実用の検出には適さない場合もあった。

さらに、特許文献２の構成では、非絶縁型電源などの入出力のマイナスラインを同電位として使用する場合は、マイナス側に検出抵抗を入れることが出来ない。それでは、検出抵抗をプラス側に入れれば良いかというと、上記のようにＶ_０とＶ_ｒｅｆの差が小さい場合には、部品の誤差等により、検出が困難になる。

この発明による、ラインドロップによる電圧降下補正回路によれば、正側又は負側の何れか一方の出力ラインの負荷電流値の変化に基づいて、インピーダンスが変化する回路により、供給電流を補正して、供給端での電圧を一定に保つ構成としたものである。

以下、この発明の実施例を図面に基づいて説明する。図１にこの発明の一実施例を示した。入力端子１には、適切な外部電源からの直流電圧が印加され、ＭＯＳＦＥＴ等のスイッチング素子２に入力される。この入力端子１とスイッチング素子２との間には、平滑コンデンサＣ１が接地電位との間に接続されている。チョークコイル３と後述する電流検出抵抗Ｒ１３との間を結ぶ出力ラインには、さらに平滑コンデンサＣ２が設けられている。スイッチング素子２は、ドライバ４でオン・オフ制御されて、入力した直流電流をパルス幅制御して出力し、ＯＮ時にスイッチング素子２より流入した電流およびＯＦＦ時に転流ダイオード２０により流入した電流はチョークコイル３と平滑コンデンサＣ１の作用とあいまって、整流・平滑されて出力端子７側に出力される。チョークコイル３と出力端子７との間には電流検出抵抗Ｒ１３が直列に挿入されている。正側の出力端子７と、負側の出力端子８との間には負荷１９が接続されており、正側の出力端子７および負側の出力端子８から負荷１９までのライン抵抗をそれぞれＶＲＬ，ＶＲＬ’で表す。

また、電流検出抵抗Ｒ１３と正側の出力端子７との間のラインには、直列に接続された分圧抵抗Ｒ１１，Ｒ１２が、当該ライン間と接地との間に接続されている。この分圧抵抗Ｒ１１，Ｒ１２の中間接続点から、分圧点電圧を出力する抵抗Ｒ８が設けられている。

さらに、前記電流検出抵抗Ｒ１３の平滑コンデンサＣ２側にも、直列に接続された分圧抵抗Ｒ９，Ｒ１０が前記出力ラインと接地との間に接続されている。そして、これらの分圧抵抗Ｒ９，Ｒ１０の中間接続点からも分圧点電圧を取り出す抵抗Ｒ６が設けられている。ここで、抵抗Ｒ１０は可変抵抗で構成されている。

こられの抵抗Ｒ６，Ｒ８で取り出された分圧点電圧は補正用アンプ６のそれぞれ減算入力、及び加算入力に入力される。補正用アンプ６の減算入力出力との間には増幅率を設定するフィードバック用の抵抗Ｒ５が接続され、加算入力からは分圧抵抗Ｒ７が接地されている。

補正用アンプ６の出力は抵抗Ｒ４を介してさらにもう一つの補正用アンプ５の減算入力に入力され、この補正用アンプ５の加算入力には所定の基準電圧Ｖ_ｒｅｆが印加される。さらに、チョークコイル３の出力側と補正用アンプ５の減算入力は抵抗Ｒ３で接続されている。

補正用アンプ５の出力はスイッチング素子２を駆動するドライバ４に入力されてスイッチング素子２の導通率を制御する。こうした構成において、電流検出抵抗Ｒ１３の両端に設けられた分圧抵抗Ｒ１１，Ｒ１２、およびＲ９，Ｒ１０、さらにこれらの分圧点電圧を取り出す抵抗Ｒ６，Ｒ８、および補正用アンプ６とその分圧抵抗Ｒ７、フィードバック抵抗Ｒ５、および出力抵抗Ｒ４が、出力端７，８から先の負荷電流の変化に応じてインピーダンスの変化する回路となり（Ｒ’）、補正用アンプ５の正負入力値が一致して出力が０となるようにフィードバックし、スイッチング素子２を駆動するドライバ４への制御出力５を出力する補正用アンプ５の一方の入力である基準電圧Ｖ_ｒｅｆに対するインピーダンス変化分に相応する補正入力Ｖ_ｒｅｆ’となる。

またＲ１０は可変抵抗であって、Ｒ’で示された負荷電流によって変化するインピーダンスの電圧ドロップ調整範囲を調整することができる。

したがって、最終製品により異なる負荷インピーダンスによるラインドロップＶＲＬ、出力電流に対する電圧補正の係数を調整用抵抗Ｒ１０により調整することができる。

またＲ１３の設置位置については、図６に関連して説明したようにＶ_０−ＧＮＤ間の分圧を図れば良く、負側の出力ラインであるＲ１０，Ｒ１２の接地端間に設けることもでき、回路設計の自由度がある。

さらにこの実施例では、図６のように、Ｖ_０−ＧＮＤ間に抵抗を挿入し、電流検出には基準電圧を用いないため、分割抵抗には常にラインドロップに対して充分大きな電圧差を確保できる。また、検出抵抗Ｒは、出力ラインのプラス、マイナスのどちら側にも挿入することができる

この実施例では、非絶縁型チョッパ方式を用いるものとしたが、トランスを用いた絶縁型の回路であっても同じ原理で補正することが可能であり、また電流検出は抵抗を用いる以外にもＭＯＳＦＥＴのオン抵抗による電圧降下を検出する構成を用いることができる。

さらに、この実施例では、帰還抵抗のみで差分増幅器の増幅率を決めることができるため、特許文献２の構成と比べても負荷急変に対する応答性も優れている。

この発明の実施例である、ラインドロップによる電圧降下補正回路の実施例は以上の通りであり、負荷に印加される出力電流を検出し、その電流値によって出力電圧を補正することで負荷端の電圧を一定に保つことができ、絶縁型、非絶縁型の電源を問わず、検出抵抗を出力ラインの正側、負側の何れにも接地可能で回路設計の自由度も高く、電圧変動時の応答性も高く、製品により異なる負荷インピーダンスに応じて、出力電流に対する電圧補正を行うことができる。

また、負帰還抵抗のみで増幅器の増幅率を規定しているので、図７に示した負荷電流の変動に対しても、出力電圧の変動は実線で示したように応答性が高く、破線で例示した図４の従来例の構成に比べ、負荷電流変動の影響を受けにくい。

この発明の実施例の、ラインドロップによる電圧降下補正回路の実施例を示す図。 出力端に分圧抵抗を用いた従来例のブロック図。 出力電流と負荷端電圧、およびラインドロップの関係を示すグラフ。 従来技術のラインドロップ補正回路の構成図。 図４の従来例における分割抵抗の挿入位置と電位差の関係を示す図。 この発明の実施例の分圧抵抗挿入位置と電位差との関係を示す図。 負荷電流変動に対する電圧応答の波形図。

符号の説明

１ 入力端子
２ スイッチング素子
３ チョークコイル
４ ドライバ
５ 補正用アンプ
６ 補正用アンプ
７，８ 出力端子
９，１０ ラインドロップ抵抗
１１ 負荷
１２ 平滑コンデンサ
Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８ 抵抗
Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２ 分圧抵抗
Ｖ_ｒｅｆ 基準電圧

Claims (4)

1. 直流出力電圧の変動を検出し、電圧制御回路に帰還して出力電圧を安定化するようにしたラインドロップによる電圧降下補正回路において、
   正側又は負側の何れか一方の出力ライン中に直列に挿入されて、当該出力ライン中の出力電流を検出する電流検出抵抗と、
   当該電流検出抵抗の両端から、負側又は正側の何れか一方の出力ラインとの間に設けられ、かつ各々直列接続された２つの抵抗からなる２組の分圧抵抗と、
   負帰還抵抗を有する差分増幅器であって、前記２つの分圧抵抗の分圧点からの分圧電圧を各々入力して差分演算し、補正信号を生成する差分増幅回路と、
   当該差分増幅回路から出力される補正信号を用い、前記電圧制御回路に供給される所定の基準電圧との差分演算を行い、当該電圧制御回路を制御することを特徴とする電圧降下補正回路。
2. 直流出力電圧の変動を分圧抵抗で検出し、この検出値と基準値との誤差信号を誤差増幅器を介して制御回路に帰還して出力電圧を安定化するようにしたラインドロップによる電圧降下補正回路において、
   正側又は負側の何れか一方の出力ライン中に直列に挿入されて、当該出力ライン中の出力電流を検出する電流検出抵抗を備え、当該出力電流検出値でインピーダンスが変化する補正電流生成部で補正電流を生成し、制御回路に帰還して出力電圧を安定化するラインドロップによる電圧降下補正回路。
3. 所定の外部直流電圧が印加される入力端子と、当該入力端子に接続されたスイッチング素子と、当該スイッチング素子に接続されたチョークコイルと、当該チョークコイルより下流の正側又は負側の何れか一方の出力ラインに接続された電流検出抵抗と、当該電流検出抵抗に接続された正側又は負側の何れか一方の出力端子と、前記入力端子とスイッチング素子との間から接地との間に接続された平滑コンデンサと、前記電流検出抵抗の両端から負側又は正側の何れか一方の出力ラインとの間に設けられた２組の分圧抵抗と、負帰還抵抗を有する差分増幅器であって、当該２組の分圧抵抗の分圧点からの２つの電圧検出値を入力して差分比較値を出力する差分増幅器と、当該差分増幅器の差分比較値を入力して、基準設定器からの基準電圧とを入力して差分比較し、電源ドライバを制御するラインドロップ電圧降下補正回路。
4. 入力端子に供給された直流電圧をスイッチング素子でチョッピングし、平滑コンデンサで平滑化して、出力端子から負荷に供給し、正側又は負側の何れか一方の出力端子に接続された分圧抵抗で検出された電圧変動値と、平滑コンデンサと出力端子との間に挿入された電流検出用抵抗で検出された出力電流値とを比較して補正信号を生成し、スイッチング素子のドライバを制御して、出力電圧を補正するラインドロップによる電圧降下補正回路の制御方法において、
   上記出力ラインの正側又は負側の何れか一方の出力電流を検出し、当該検出電流による分圧回路のインピーダンス変動に基づく補整値を負帰還抵抗で増幅率を規定する差分増幅器で生成し、当該生成された補整値で所定の基準電圧と差分演算してドライバの制御を行うことを特徴とするラインドロップによる電圧降下補正回路の制御方法。

Images