[go: up one dir, main page]

JP2006179782A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP2006179782A
JP2006179782A JP2004373282A JP2004373282A JP2006179782A JP 2006179782 A JP2006179782 A JP 2006179782A JP 2004373282 A JP2004373282 A JP 2004373282A JP 2004373282 A JP2004373282 A JP 2004373282A JP 2006179782 A JP2006179782 A JP 2006179782A
Authority
JP
Japan
Prior art keywords
substrate
solder
hole
copper foil
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004373282A
Other languages
English (en)
Other versions
JP4508859B2 (ja
Inventor
Hiroshi Murayama
啓 村山
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004373282A priority Critical patent/JP4508859B2/ja
Priority to KR1020050120398A priority patent/KR20060073452A/ko
Priority to EP05027678A priority patent/EP1675445B1/en
Priority to DE602005003318T priority patent/DE602005003318T2/de
Priority to US11/317,179 priority patent/US20060141676A1/en
Publication of JP2006179782A publication Critical patent/JP2006179782A/ja
Application granted granted Critical
Publication of JP4508859B2 publication Critical patent/JP4508859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09572Solder filled plated through-hole in the final product
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/082Suction, e.g. for holding solder balls or components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 半導体用の基板にスルーホール(貫通孔)を導電性材料で充填する場合において、貫通孔内に均一に且つ迅速に導電性材料で充填することのできる半導体用基板の製造方法を提供する。
【解決手段】 基板(10)に貫通孔(14)を形成する工程と、該基板の一方の面にはんだ(42)を配置する工程と、該はんだをプレス(40)により前記基板の側に押圧すると共に、該はんだを加熱溶融させて、前記基板の貫通孔(14)に埋め込む工程と、からなることを特徴とすることを特徴とする。
【選択図】 図3

Description

本発明は、半導体素子を搭載する配線用基板の製造方法、特に、基板材料に設けた孔に導電性材料を埋め込む方法を改善した半導体基板の製造方法に関する。
半導体素子を搭載する配線基板には、電気的絶縁性を有する基板の両面に形成された配線パターンが、基板を貫通して設けた貫通部(スルーホール)に充填した導体ビアを介して電気的に接続して形成された製品がある。この配線基板は、その両面に絶縁層を介して配線パターンを複数層積層して多層配線基板として形成され、また、このような多層配線基板に半導体素子を搭載することによって半導体装置が形成される。
図1は、絶縁性及び接着性を有する基板に設けたスルーホールに電解めっきにより導体金属を充填し、この導体金属を介して基板の一方の面に形成された配線パターンと他方の面に形成された配線パターンと間を電気的に接続する、特許文献1に記載されているような従来例を示す。
図1(a)は配線基板の本体となる基板10を示す。基板10には、電気的絶縁性を有し、配線パターンの導体層となる銅箔等の金属箔が、加熱および加圧により一体に接着される材料が使用される。例えば、未硬化の熱硬化型のガラスクロス含浸樹脂からなる樹脂板が基板10として使用される。
図1(b)は、基板10にレーザ加工を施して貫通孔14を形成した状態を示す。ガラスクロス含浸樹脂等の樹脂材から形成された基板10に対しては、レーザ加工によって容易に貫通孔14を形成することができる。レーザ加工によれば、ドリル加工では形成することが困難な100μm以下の小径の貫通孔14であっても、簡単に精度良く形成することができる。
図1(c)は、貫通孔14を形成した基板10の一方の面に金属箔として銅箔30aを加熱および加圧して接着した状態を示す。基板10は未硬化の熱硬化型のガラスクロス含浸樹脂からなり、銅箔30aを加熱および加圧することにより樹脂が溶融して基板10に一体に接合される。なお、基板10に被着する銅箔30aの一方の面にあらかじめニッケルからなるバリア層32aを設け、バリア層32aを基板10に接合する面側として銅箔30aを基板10に被着している。バリア層32aは、後工程で配線パターンを層間で電気的に接続する際にはんだが銅箔30a中に拡散し、接合部分の界面にボイドが発生し、導通抵抗が上昇することを防止するためのものである。
図1(c)に示すように、基板10の一方の面に銅箔30aを被着したことにより、貫通孔14は一方の開口部が閉止された凹部14aになる。図1(d)は、基板10の一方の面に被着した銅箔30aをめっき給電層として電解めっきを施し、凹部14a内をめっきによる導体金属34によって充填した状態を示す。
図1(e)は、基板10の他方の面に銅箔30bを加熱および加圧して、銅箔30bを基板10に被着した状態を示す。なお、基板10の他方の面に被着する銅箔30bについても一方の面にあらかじめニッケルからなるバリア層32bを設け、バリア層32bを基板10に接合する面側として銅箔30bを基板10に接合する。導体金属34としてはんだを使用しているのは、図1(e)に示すように、基板10の他方の面に銅箔30bを加熱および加圧して接着する際に、導体金属34のはんだが加熱されて溶融し、銅箔30bが導体金属34によって溶着されるようにするためである。
基板10の一方の面に被着されている銅箔30aについては、電解めっきによって導体金属34がバリア層32aに接合するから、導体金属34と銅箔30aとは確実に電気的に導通されるのに対して、基板10の他方の面については、銅箔30bを単に基板10に接着するだけでは導体金属34と銅箔30bとの電気的導通は不十分である。銅箔30bを基板10に熱圧着する際に導体金属34が溶融するようにしているから、銅箔30bを基板10の他方の面に熱圧着する際に、銅箔30bと基板10とが一体化されるとともに銅箔30bと導体金属34とが確実に電気的に接続される。なお、銅箔30bを基板10に接合する際には、基板10の樹脂材は未硬化の状態であり、樹脂材の溶融温度まで昇温させた後、硬化温度まで降温させることによって樹脂材が完全硬化して基板10と銅箔30bとが一体になる。前工程でのレーザ加工時に基板の樹脂材にクラックが生じたような場合でも、銅箔30bを基板10に一体的に溶着する工程でクラックも解消される。
図1(f)は、基板10の両面に被着している銅箔30a,30bとバリア層32a,32bをエッチングして基板の両面に配線パターン36を形成した状態を示す。基板の両面に形成された配線パターン36は、導通部として形成された導体金属34によって電気的に接続され、図1(f)に示す基板は、基板の両面に形成された配線パターン36が導通部によって電気的に導通された配線基板38となる。
図2は、図1に示した特許文献1の工程において、図1(d)に示した、凹部14a内をめっきによる導体金属34によって充填する工程を詳細に示すものである。ただし、図2においては、基板10を厚さが例えば200〜250μmのシリコン基板とし、直径が60μmの貫通孔14を100〜200μmのピッチで設けたものとする。
この場合、基板10の一方の面に被着した銅箔30aをめっき給電層として電解めっきを施す。そして、基板10の他方の面の側に、基板10から少し離して、充填する金属材料からなる陽極板40を配置し、適当な電解めっき槽(図示せず)の中にて周知の方法で電解めっきを施す。基板10の一方の面には銅箔30aが被着されているので、貫通孔14の一方の開口部は、給電層である銅箔30aにより塞がれている。一方、貫通孔14の基板10の他方の面側は開放されており、基板10から少し離れて、充填用の金属材料からなる陽極板40が配置されているので、電解めっきの進行にともなって、貫通孔14の内部の銅箔30a上には、導体金属34が析出され、貫通孔14の内部にて導体金属を成長させることで貫通孔14の内部が導体金属34で完全に充填される。
このように、銅箔30aをめっき給電層とする電解めっきによれば、貫通孔14が小径であっても貫通孔14の内部をめっきによる導体金属34によって充填することは容易である。なお、銅箔30aをめっき給電層とする電解めっきを施す際に、銅箔30aの露出面の全面をめっき保護フィルムにより被覆し、導体金属34を形成する際に銅箔30aの厚さがめっきによって厚くならないようにしてもよい。凹部14aを充填する電解めっきとしてはんだめっきを施し、凹部14aがはんだによって充填されるようにしている。
また、特許文献2によると、プリント配線板の導体回路に接続されたスルーホールに接合ピンを挿入しておき、この接合ピンを介して、相手側基板のパッドに接合することが開示されている。接合ピンは相手側パッドに接合する際の加熱温度では溶融しない材料を用いて作製されており、かつスルーホールの開口直径より大きく且つ相手方パッドとの接合部となる接合頭部と、スルーホールの内部に挿入可能な大きさを有する脚部とからなる。脚部は、スルーホールの内部に挿入されている半田材料等の導電性材料によりスルーホールに接合されている。
特開2003−332705号公報 特開平10−275966号公報
上述した特許文献1に示されるように、配線基板のスルーホールを導電性材料によって充填する方法として、電解めっきによる場合は、特にスルーホールの孔径が小さい場合には、スルーホールの孔内における導電性材料の成長に時間を要すること、スルーホールの壁面及びその近傍の周辺部は比較的導電性材料の成長が速いものの、スルーホールの中心部では導電性材料の成長が遅く均一な導電性材料の成長が望めないこと、また電解めっきによる金属の析出の過程で空気の泡が混入し、これがボイドとなって、緻密な導電性材料の成長を妨げること等の問題がある。このような問題を解消するこめに、例えば、電解めっき槽内においてめっき液の攪拌する等の措置が採られているが、十分満足できる結果は得られなかった。
そこで、本発明では、上記のような問題を解消するべく、基板のスルーホールを導電性材料で充填する場合において、スルーホール内を均一に且つ迅速に導電性材料で充填することのできる半導体基板の製造方法を提供することを課題とする。
上記の課題を達成するために、本発明によれば、基板に貫通孔を形成する工程と、該基板の一方の面に溶融はんだを配置する工程と、該はんだをプレスにより前記基板の側に押圧すると共に、該はんだを加熱溶融させて、前記基板の貫通孔に埋め込む工程と、からなることを特徴とする半導体基板の製造方法が提供される。これにより、低コストで半導体基板の貫通孔に導電性材料であるはんだを埋め込むことが可能となり、基板の貫通孔への導電性材料の埋め込み作業を短時間で完了させることができる。
基板の貫通孔には、孔壁とはんだとの濡れ性を向上させるために、予め濡れ性向上膜を塗布しておくことを特徴とする。この場合において、濡れ性向上膜として、粘度の比較的低いフラックス膜を使用することを特徴とする。このように、基板の貫通孔の壁面にはんだとの濡れ性を向上するための処理を施すことにより、半導体基板の貫通孔への導電性材料の埋め込みをより緻密に且つ短時間で行うことができる。
はんだをプレスにより半導体基板の側に押圧する際、該基板の反対側から吸引することを特徴とする。これにより、このような吸引力を反対側から及ぼすことでプレスによる押圧力を助長することが出来、基板の貫通孔の一方の面から反対の面まで導電性材料が埋め込まれる時間をより短縮することができる。
また、はんだをプレスにより基板の側に押圧する際、減圧環境下にて行うことを特徴とする。このように減圧環境下でプレス作業を行うことにより、はんだが半導体基板の貫通孔に埋め込まれ際の表面張力を低下させることとなり、基板の貫通孔への導電性材料の埋め込みをより緻密に且つより短時間で行うことができる。
以下、添付図面を参照して本発明の実施形態を詳細に説明する。
図3は本発明の半導体基板の製造方法、特に、半導体用の基板の貫通孔に埋め込む方法を示すものである。
半導体用の基板10は、例えば、図2で説明した従来例と同様、絶縁材料、例えばシリコン等のセラミック基板を用いるのが好適である。ガラスエポキシ基板等の樹脂性からなる絶縁性基板を使用することも可能であるが、このような樹脂基板を用いる場合は、耐熱性の高いものを使用する。即ち、はんだとして、錫・銀はんだを用いる場合は、その融点である260℃以上の耐熱性のあるものを使用する必要がある。
シリコン基板10は例えば厚さが200〜250μm程度であり、60μm径の貫通孔14が100〜200μmのピッチで多数設けられたものである。貫通孔14を形成する工程は図示していないが、従来例と同様、レーザ加工又は精密ドリル加工により形成することができる。
シリコン基板10の貫通孔14には、次のプレス工程を実行する前に、貫通孔14の孔壁とはんだとの濡れ性を向上させるために、フラックス等の濡れ性を向上する膜を予め塗布する。使用するフラックスとして出来るだけ粘性の低いものが好ましい。また、基板10を構成しているシリコン材との濡れ性を良好にするために、スパッタリング又はめっきにより貫通孔14の壁面に銅の薄い膜14aを予め形成しておくのが好ましい。
次に、シリコン基板10の一方の面に板状のはんだ42を搭載する。はんだ42の材料としては、融点が260℃程度の比較的高融点の錫・銀はんだが好ましい。或いは、鉛リッチの錫・鉛はんだを用いても良い。板状のはんだ42の大きさは、シリコン基板10の貫通孔14が多数設けられている領域(例えば、1辺が10mm角の正方形領域)を覆うことができるだけの面積を有し、且つ、導電性材料を埋め込む必要のあるすべての貫通孔14の総容積を上回る体積を有するものとする。
板状のはんだ42をシリコン基板10に搭載する際、次のプレス工程ではんだ42の溶融を容易に且つ短時間に行えるようするために、シリコン基板10自体を予め150℃程度に加熱しておくのが望ましい。これにより、次のプレス工程の前に、はんだ42が予めシリコン基板10の温度である150℃に近くなる程度に加熱される。
板状のはんだ42が配置されたシリコン基板10の一方の面から、プレス40により板状のはんだ40を押圧し、且つ加熱する。プレス40は予めはんだ42の溶融温度(はんだ42が錫・銀はんだである場合はその融点260℃)以上の温度に加熱されている。したがって、プレス40が板状のはんだ42に押圧された後、プレス40の熱が板状はんだ42に伝わり、はんだ42は溶融し始める。はんだ42の溶融が開始された時点で、プレス40を強制的にシリコン基板10の一方の面側へ押圧移動させて、溶融し且つ流動化したはんだ42aをシリコン基板10の貫通孔14の内へ押し込む。
板状のはんだ40の加熱をより短時間で行うために、プレス40自体による加熱に加えて板状のはんだ40の周囲から電熱ヒーター等の別の加熱手段を用いて加熱を行っても良い。
シリコン基板10の貫通孔14の壁面には、はんだとの濡れ性を向上するための膜14aが予め塗布されているので、流動化したはんだ42aが貫通孔14の内部に流入する際はんだの表面張力による影響が少なく、これらの貫通孔14の壁面に都合よく密着する。
板状のはんだ42をプレス40によりシリコン基板10の一方が側から押圧し、流動化したはんだ42aが貫通孔14の内部に押し込む際に、はんだ42aの貫通孔14への流入をより促進するために、シリコン基板10の他方の面側から図示しない適当な吸引装置により吸引することにより、流動化したはんだ42aの貫通孔14内での移動を促進するようにする。或いは、プレス40を含む装置を減圧下にて作動させるようにしても良い。
シリコン基板10の貫通孔14がはんだ42aにより充填されると、プレス40をシリコン基板10から離し、シリコン基板10の表面に付着した残りのはんだを除去して作業を終了する。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
以上説明したように、本発明によれば、半導体用の基板に貫通孔を形成し、該基板の一方の面にはんだを配置し、該はんだをプレスにより前記基板の側に押圧すると共に、該はんだを加熱溶融させて、前記基板の貫通孔に埋め込むことにより、スルーホール内に均一に且つ迅速に導電性材料で充填することのでき、緻密な導体ビアを形成することができる。
従来の配線基板の製造方法を工程順に示す。 従来の電解めっきによる貫通孔の埋め込み工程を示す。 本発明のよるプレスによる貫通孔の埋め込み工程を含む半導体基板の製造方法を示す。
符号の説明
10 シリコン基板
14 貫通孔
14a はんだ濡れ性を向上する膜
40 プレス
42 はんだ
42a 溶融はんだ

Claims (5)

  1. 基板に貫通孔を形成する工程と、
    該基板の一方の面にはんだを配置する工程と、
    該はんだをプレスにより前記基板の側に押圧すると共に、該はんだを加熱溶融させて、前記基板の貫通孔に埋め込む工程と、
    からなることを特徴とする半導体基板の製造方法。
  2. 基板の貫通孔には、孔壁とはんだとの濡れ性を向上させるために、予め濡れ性向上膜を塗布しておくことを特徴とする請求項1に記載の半導体基板の製造方法。
  3. 濡れ性向上膜として、粘度の比較的低いフラックス膜を使用することを特徴とする請求項2に記載の半導体基板の製造方法。
  4. はんだをプレスにより基板の側へ押圧する際、該基板の反対側から吸引することを特徴とする請求項2に記載の半導体基板の製造方法。
  5. はんだをプレスにより基板の側に押圧する操作を、減圧環境下にて行うことを特徴とする請求項1に記載の半導体基板の製造方法。
JP2004373282A 2004-12-24 2004-12-24 半導体基板の製造方法 Expired - Fee Related JP4508859B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004373282A JP4508859B2 (ja) 2004-12-24 2004-12-24 半導体基板の製造方法
KR1020050120398A KR20060073452A (ko) 2004-12-24 2005-12-09 반도체 기판의 제조 방법
EP05027678A EP1675445B1 (en) 2004-12-24 2005-12-16 Method for producing semiconductor substrate
DE602005003318T DE602005003318T2 (de) 2004-12-24 2005-12-16 Verfahren zur Herstellung eines Halbleitersubstrats
US11/317,179 US20060141676A1 (en) 2004-12-24 2005-12-22 Method for producing semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004373282A JP4508859B2 (ja) 2004-12-24 2004-12-24 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006179782A true JP2006179782A (ja) 2006-07-06
JP4508859B2 JP4508859B2 (ja) 2010-07-21

Family

ID=36032141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004373282A Expired - Fee Related JP4508859B2 (ja) 2004-12-24 2004-12-24 半導体基板の製造方法

Country Status (5)

Country Link
US (1) US20060141676A1 (ja)
EP (1) EP1675445B1 (ja)
JP (1) JP4508859B2 (ja)
KR (1) KR20060073452A (ja)
DE (1) DE602005003318T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177011A (ja) * 2008-01-25 2009-08-06 Ferrotec Ceramics Corp 導電性部材ならびにそれを用いた部品および装置
JP2011108858A (ja) * 2009-11-18 2011-06-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079632A1 (en) * 2009-10-01 2011-04-07 International Business Machines Corporation Multistack solder wafer filling
US20130267089A1 (en) * 2012-04-04 2013-10-10 Henkel Corpration Film for filling through hole interconnects and post processing for interconnect substrates
PL3337528T3 (pl) 2015-08-17 2023-08-21 Musc Foundation For Research Development System i sposób odtykania odsysania
DE102017128630A1 (de) * 2017-12-01 2019-06-19 Wen Yao Chang Leiterplatte mit einem siliziumsubstrat und fertigungsverfahren dafür

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01308038A (ja) * 1988-06-06 1989-12-12 Hitachi Cable Ltd 半田供給方法
JPH0575253A (ja) * 1991-08-27 1993-03-26 Hitachi Constr Mach Co Ltd レーザ光による回路パターンの形成方法及びスルーホール内の導体形成方法
JPH05267849A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd セラミックス多層回路基板の製造方法
JP2000294591A (ja) * 1999-04-07 2000-10-20 Mitsubishi Electric Corp バンプ形成装置、半導体製造装置、及びバンプ形成方法
JP2002050867A (ja) * 2000-08-02 2002-02-15 Casio Comput Co Ltd ビルドアップ回路基板およびその製造方法
JP2002158191A (ja) * 2000-11-22 2002-05-31 Fujikura Ltd 微細空間への金属充填装置および金属充填方法
JP2002219793A (ja) * 2001-01-26 2002-08-06 Matsushita Electric Ind Co Ltd スクリーン印刷装置およびスクリーン印刷方法
JP2003115658A (ja) * 2001-10-05 2003-04-18 Advantest Corp 配線基板の製造方法、充填物挿入方法、配線基板、及び素子パッケージ
JP2003229659A (ja) * 2002-02-05 2003-08-15 Murata Mfg Co Ltd 電子部品の製造方法
JP2004228135A (ja) * 2003-01-20 2004-08-12 Mitsubishi Electric Corp 微細孔への金属埋め込み方法
JP2005183481A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
JP2005217055A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 熱電モジュールの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3318993A (en) * 1963-07-11 1967-05-09 Rca Corp Interconnection of multi-layer circuits and method
JPS55162451A (en) * 1979-05-31 1980-12-17 Sekisui Chem Co Ltd Interlayer composition for safety laminated glass
JP2788755B2 (ja) * 1989-06-05 1998-08-20 古河電気工業株式会社 電子部品実装用パッドの製造方法
US6098283A (en) * 1996-12-19 2000-08-08 Intel Corporation Method for filling vias in organic, multi-layer packages
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
US6426241B1 (en) * 1999-11-12 2002-07-30 International Business Machines Corporation Method for forming three-dimensional circuitization and circuits formed
US6380060B1 (en) * 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
JP3836375B2 (ja) * 2002-01-11 2006-10-25 シャープ株式会社 半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01308038A (ja) * 1988-06-06 1989-12-12 Hitachi Cable Ltd 半田供給方法
JPH0575253A (ja) * 1991-08-27 1993-03-26 Hitachi Constr Mach Co Ltd レーザ光による回路パターンの形成方法及びスルーホール内の導体形成方法
JPH05267849A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd セラミックス多層回路基板の製造方法
JP2000294591A (ja) * 1999-04-07 2000-10-20 Mitsubishi Electric Corp バンプ形成装置、半導体製造装置、及びバンプ形成方法
JP2002050867A (ja) * 2000-08-02 2002-02-15 Casio Comput Co Ltd ビルドアップ回路基板およびその製造方法
JP2002158191A (ja) * 2000-11-22 2002-05-31 Fujikura Ltd 微細空間への金属充填装置および金属充填方法
JP2002219793A (ja) * 2001-01-26 2002-08-06 Matsushita Electric Ind Co Ltd スクリーン印刷装置およびスクリーン印刷方法
JP2003115658A (ja) * 2001-10-05 2003-04-18 Advantest Corp 配線基板の製造方法、充填物挿入方法、配線基板、及び素子パッケージ
JP2003229659A (ja) * 2002-02-05 2003-08-15 Murata Mfg Co Ltd 電子部品の製造方法
JP2004228135A (ja) * 2003-01-20 2004-08-12 Mitsubishi Electric Corp 微細孔への金属埋め込み方法
JP2005183481A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
JP2005217055A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 熱電モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177011A (ja) * 2008-01-25 2009-08-06 Ferrotec Ceramics Corp 導電性部材ならびにそれを用いた部品および装置
JP2011108858A (ja) * 2009-11-18 2011-06-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1675445A1 (en) 2006-06-28
EP1675445B1 (en) 2007-11-14
DE602005003318D1 (de) 2007-12-27
KR20060073452A (ko) 2006-06-28
JP4508859B2 (ja) 2010-07-21
US20060141676A1 (en) 2006-06-29
DE602005003318T2 (de) 2008-09-11

Similar Documents

Publication Publication Date Title
JP4434315B2 (ja) 多層配線基板の製造方法
JP4208631B2 (ja) 半導体装置の製造方法
JP5160895B2 (ja) 電子モジュールの製造方法
US8152953B2 (en) Method of making printed wiring board and method of making printed circuit board unit
JP2008277750A (ja) 電子素子内蔵印刷回路基板の製造方法
JPWO2008143099A1 (ja) 積層配線基板及びその製造方法
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
TW201531189A (zh) 導電膏的充塡方法及多層印刷配線板的製造方法
US20030196833A1 (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
EP1909322A1 (en) Stacked electronic component, electronic device and method for manufacturing stacked electronic component
JP2003017859A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
TW200425241A (en) Process for producing electronic component and electronic component
US9596765B2 (en) Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
JP2008263188A (ja) 回路基板の製造方法
JP4508859B2 (ja) 半導体基板の製造方法
WO2001060136A1 (fr) Carte imprimee, carte imprimee multicouche et procede de fabrication
JP2007305636A (ja) 部品実装モジュール
JP2010021369A (ja) 部品内蔵配線基板及びその製造方法
JP3933822B2 (ja) プリント配線基板及びその製造方法
JP2006049536A (ja) 多層回路基板
JP4720767B2 (ja) フレキシブル基板およびその製造方法
JP2003332705A (ja) 配線基板およびその製造方法
JP4127377B2 (ja) 配線基板およびその製造方法
JP2005129727A (ja) 多層配線基板及びその製造方法
CN103796418A (zh) 一种电路板及电路板的制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4508859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees