JP2006165106A - Electronic component mounting method - Google Patents
Electronic component mounting method Download PDFInfo
- Publication number
- JP2006165106A JP2006165106A JP2004351281A JP2004351281A JP2006165106A JP 2006165106 A JP2006165106 A JP 2006165106A JP 2004351281 A JP2004351281 A JP 2004351281A JP 2004351281 A JP2004351281 A JP 2004351281A JP 2006165106 A JP2006165106 A JP 2006165106A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- board
- defective
- identification
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
Description
本発明は、多面取り基板を構成する各プリント配線基板に電子部品を実装する電子部品実装方法に関するものである。 The present invention relates to an electronic component mounting method for mounting an electronic component on each printed wiring board constituting a multi-sided board.
同じ回路パターンが形成された複数のプリント配線基板と、プリント配線基板の周囲に設けられ、複数のプリント配線基板を一体に連結する捨て板とからなる多面取り基板を使用して、プリント配線基板に電子部品を実装した電子部品実装基板を効率よく製造することが一般的に行われている。 Using a multi-sided board consisting of multiple printed wiring boards on which the same circuit pattern is formed and a discard board that is provided around the printed wiring board and integrally connects the multiple printed wiring boards, In general, an electronic component mounting board on which electronic components are mounted is efficiently manufactured.
電子部品実装基板の製造工程では、電子部品の実装前にプリント配線基板の回路パターン等について外観検査が実施される。この外観検査によって回路パターンに不良が検出されると、この不良の回路パターンが形成されたプリント配線基板を不良品と識別するために、プリント配線基板や多面取り基板の所定箇所に、マジックやインクによってマーキング(特許文献1及び2参照)が行われる。また、マジックやインクによるマーキングに代えて、シールの貼着や、基板への穴あけによるマーキングによって不良品のプリント配線基板の識別が行われている。
しかしながら、特許文献1及び2に記載されているように、マジックやインクによるマーキングは、マーキングの部分がこすれると消えてしまう。また、多面取り基板への洗浄工程で、マジックやインクが洗浄液に溶解してマーキングが消えてしまうという問題もある。さらに、溶解したインクによって洗浄液が汚染されることも危惧される。また、シールを貼付する場合では、シールから発生する紙の繊維など、細かい埃が発生するため、製品性能に大きな影響を及ぼす。さらに、回路パターンの上にメタルマスクを被せ、複数のプリント配線基板に対して一斉にクリーム半田印刷を行う場合には、貼付したシールの段差によって回路パターンへのクリーム半田ににじみが発生するという問題がある。また、プリント配線基板に穴をあける場合では、削りカスが発生するのでゴミの混入によって製品性能に大きな影響を及ぼす。さらに、穴をあけた際に発生するバリにより他の多面取り基板が傷つくという問題もある。 However, as described in Patent Documents 1 and 2, the marking by magic or ink disappears when the marking portion is rubbed. There is also a problem that the marking disappears because the magic and ink are dissolved in the cleaning liquid in the cleaning process for the multi-sided substrate. Further, there is a concern that the cleaning liquid is contaminated by the dissolved ink. In addition, when sticking a sticker, fine dust such as paper fibers generated from the sticker is generated, which greatly affects product performance. Furthermore, when a solder paste is applied to a plurality of printed circuit boards simultaneously with a metal mask on the circuit pattern, the solder paste smears on the circuit pattern due to the level difference of the sticker. There is. Further, when a hole is made in a printed wiring board, scraps are generated, and the product performance is greatly affected by the mixing of dust. Further, there is a problem that other multi-sided substrates are damaged by burrs generated when holes are made.
本発明は、上記問題を鑑みてなされたものであり、多面取り基板から不良品のプリント配線基板を確実に識別し、良品のプリント配線基板にだけ電子部品を実装する電子部品実装方法を提供することを目的とする。 The present invention has been made in view of the above problems, and provides an electronic component mounting method that reliably identifies defective printed wiring boards from multi-sided boards and mounts electronic components only on non-defective printed wiring boards. For the purpose.
上記問題を解決するために、本発明の電子部品実装方法は、所定の回路パターンが形成された複数のプリント配線基板、及びこれらプリント配線基板の周囲に形成された捨て板からなる多面取り基板に前記プリント配線基板のそれぞれに対応した識別部が形成されており、前記プリント配線基板のそれぞれに対して不良品であるか否かを検査し、この検査によって不良品と判定された前記プリント配線基板、または良品と判定された前記プリント配線基板のどちらか一方に対応する前記識別部に対してレジストを塗布した後、前記識別部に対応する位置の光の反射率または色の濃淡を検出し、この検出結果に基づいて良品と判定された前記プリント配線基板にだけ電子部品を実装することを特徴とするものである。 In order to solve the above problems, an electronic component mounting method according to the present invention provides a multi-sided board including a plurality of printed wiring boards on which a predetermined circuit pattern is formed, and a discard board formed around the printed wiring boards. Identification parts corresponding to each of the printed wiring boards are formed, and each printed wiring board is inspected as to whether it is a defective product, and the printed wiring board determined as a defective product by this inspection. Or after applying a resist to the identification portion corresponding to one of the printed wiring boards determined to be non-defective, the light reflectance or color density of the position corresponding to the identification portion is detected, An electronic component is mounted only on the printed wiring board determined to be non-defective based on the detection result.
また、前記識別部は、前記捨て板、または前記プリント配線基板のうち少なくともどちらか一方に設けられていることが好ましい。また、前記識別部は銅箔で形成されていることが好ましい。また、前記回路パターンの少なくとも一部が前記識別部であってもよい。 Moreover, it is preferable that the said identification part is provided in at least any one among the said discard board or the said printed wiring board. Moreover, it is preferable that the said identification part is formed with copper foil. Further, at least a part of the circuit pattern may be the identification unit.
本発明の電子部品実装方法によれば、所定の回路パターンが形成された複数のプリント配線基板、及びこれらプリント配線基板の周囲に形成された捨て板からなる多面取り基板にプリント配線基板のそれぞれに対応した識別部が形成されており、プリント配線基板のそれぞれに対して不良品であるか否かを検査し、この検査によって不良品と判定されたプリント配線基板、または良品と判定されたプリント配線基板のどちらか一方に対応する識別部に対してレジストを塗布した後、識別部に対応する位置の光の反射率または色の濃淡を検出し、この検出結果に基づいて良品と判定されたプリント配線基板にだけ電子部品を実装するようにしたので、多面取り基板から不良品のプリント基板を確実に選別し、良品のプリント配線基板にだけ電子部品を実装するから、不良品のプリント配線基板に電子部品を実装する手間を省くことができ、作業効率が向上する。 According to the electronic component mounting method of the present invention, a plurality of printed circuit boards on which a predetermined circuit pattern is formed, and a multi-sided circuit board made up of discarded boards formed around these printed circuit boards, each printed circuit board. Corresponding identification part is formed, and each printed wiring board is inspected whether it is defective or not, printed wiring board determined as defective by this inspection, or printed wiring determined as good After applying a resist to the identification part corresponding to one of the substrates, the light reflectance or color density at the position corresponding to the identification part is detected, and the print determined to be non-defective based on the detection result Since the electronic components are mounted only on the wiring board, the defective printed circuit board is surely selected from the multi-sided printed circuit board, and only the good printed wiring board is electronic. Since implementing goods, can save time for mounting electronic components on a printed wiring board defective, work efficiency is improved.
また、捨て板に識別部が形成された場合には、プリント配線基板の小型化を図ることができ、さらにプリント配線基板のスペースを有効に活用することができる。また、識別部がプリント配線基板に形成された場合には、多面取り基板を小型化することができる。また、捨て板、及びプリント配線基板に識別部が形成された場合には、電子部品実装前、及び多面取り基板からプリント配線基板が分割された際にも、不良品のプリント配線基板を識別することができるので、確実に不良品のプリント配線基板を取り除くことができる。また、回路パターンの少なくとも一部を識別部とした場合には、識別部を新たに形成する必要が無く、多面取り基板のスペースの有効活用と作業を簡略化することができる。 Moreover, when the identification part is formed on the discard board, the printed wiring board can be reduced in size, and the space of the printed wiring board can be used effectively. Further, when the identification portion is formed on the printed wiring board, the multi-sided board can be reduced in size. In addition, when the identification part is formed on the discarded board and the printed wiring board, the defective printed wiring board is identified before mounting the electronic component and when the printed wiring board is divided from the multi-sided board. Therefore, the defective printed wiring board can be surely removed. Further, when at least a part of the circuit pattern is used as the identification unit, it is not necessary to newly form the identification unit, and the effective use and work of the multi-sided substrate space can be simplified.
図1に示すように、多面取り基板2は、各基板片4に同じ回路パターン6が形成された3枚のプリント配線基板7、8、9と、これらのプリント配線基板7〜9の周囲を囲み、3枚のプリント配線基板7〜9を一体に連結する捨て板10、プリント配線基板7〜9を捨て板10から容易に分割するための除去部12から構成されている。
As shown in FIG. 1, the multi-sided board 2 includes three printed
また、捨て板10には、各プリント配線基板7〜9に対応する識別部13〜15が設けられている。この識別部13〜15は、回路パターン6の形成時に形成され、回路パターン6と同じ銅箔によって形成されている。なお、識別部13〜15の形状は円形をしているが、これに限るものではない。また、識別部13〜15を銅箔によって形成したが、多面取り基板2を形成しているガラスエポキシ樹脂を露呈させて識別部13〜15としてもよい。
Further, the discard plate 10 is provided with
図2のフローチャートには、プリント配線基板7〜9に電子部品が実装された電子部品実装基板を形成する手順を示す。各基板片4に所定の回路パターン6が周知のエッチングなどによって形成される。回路パターン6が形成された後、外観検査でプリント配線基板7〜9の不良品を判定する。この外観検査は、作業者の目視によって行われるほか、プリント配線基板7〜9及び回路パターン6の画像を読み取る電子カメラと、この電子カメラから得られた画像を分析する画像判別装置を使用して行われる。画像判別装置を用いる場合には、予め記憶された良品のプリント配線基板及び回路パターン6の画像と、電子カメラから得られた画像とを比較し、両者が一致しない場合を不良品と判定する。
The flowchart of FIG. 2 shows a procedure for forming an electronic component mounting board in which electronic components are mounted on the printed
この外観検査の結果、例えばプリント配線基板8の回路パターン6が不良品であると判定されると、この不良品のプリント配線基板8に対応する識別部14には、黒色のレジストが塗布される。これにより、識別部14の上部にはレジスト層18が形成される。また、外観検査によって良品と判定されたプリント配線基板7、9の識別部13、15には、レジストの塗布は行われないので、銅箔が露呈した状態のままとなる。従って、不良品のプリント配線基板8の識別部14に対応する位置と、良品のプリント配線基板7、9の識別部13、15に対応する位置では光の反射率が異なる。なお、レジストはポジタイプとネガタイプとがあり、本実施形態ではポジタイプを使用する。ポジタイプは、光が照射されると薬品に溶けにくくなる性質がある。ネガタイプはポジタイプの逆で光が照射されると薬品に溶け易くなる。
As a result of the appearance inspection, for example, when the
外観検査の後、プリント配線基板7〜9の回路パターン6上にはメタルマスクが載置され、回路パターンの部品実装に必要な部分に一括してクリーム半田印刷が行われる。その後、多面取り基板2は、基板洗浄などを経て部品実装工程に移される。
After the appearance inspection, a metal mask is placed on the
部品実装工程では、電子部品の実装を行う前に、不良品のプリント配線基板8の識別が行われる。この識別には、投受光型の光素子を備えた光センサが用いられる。光センサは、入射光の強度に対する反射光の強度の比(つまり反射率)を検出する反射型の光センサである。この光センサの投光部は、識別部13〜15に対して光を投光する。そして、受光部では、識別部13〜15で反射する反射光を受光する。例えば、図1に示す識別部13、15のように銅箔が露呈している場合、受光部での受光量が一定レベル以上となる(反射率が高い)。従って、この識別部13、15に対応するプリント配線基板7,9は良品であると判定される。また、識別部14のようにレジスト層18が設けられている場合、受光部での受光量が一定レベル以下となる(光の反射率が低い)。従って、この識別部14に対応するプリント配線基板8は不良品であると判定される。
In the component mounting process, the defective printed
なお、不良品のプリント配線基板8を識別する前に多面取り基板2が洗浄されるが、識別部14に塗布されたレジスト層18は、多面取り基板2が搬送されて基板洗浄されるまでの間に、乾燥するとともに外光や照明光が照射される。よって、基板洗浄でレジスト層18が溶解することはない。
Note that the multi-sided board 2 is cleaned before the defective printed
また、不良品のプリント配線基板8と良品のプリント配線板7,9とを識別するのに、識別部13〜15に対応する位置の光の反射率で識別したが、これに限らず、例えば、CCDカメラを使用して識別部13〜15に対応する位置の色の濃淡によって行ってもよい。この場合は、識別部13〜15をCCDカメラによって撮影し、この撮影された画像に対して画像処理を行い、識別部13〜15の濃淡を判定する。識別部13〜15が一定レベルより濃ければ、不良品のプリント配線基板(レジスト層18が形成されている)であると判定される。また、一定レベルより淡い場合には、良品のプリント配線基板(銅箔が露呈している)と判定されるようにしてもよい。また、識別部13〜15の検出は、3箇所同時に行っても良く、また、1箇所ずつ行ってもよい。
Further, although the defective printed
プリント配線基板7〜9の識別が終了すると、この識別結果に基づいてレジスト層18が形成されていない識別部13、15に対応するプリント配線基板7,9の回路パターン6に電子部品が実装される。また、不良品と判定されたプリント配線基板8には電子部品の実装は行われない。
When the identification of the printed
良品のプリント配線基板7,9への電子部品の実装が終了すると、上記したように回路パターン6の必要な部分に印刷したクリーム半田を溶解して電子部品を半田付けする。これによって、多面取り基板2に複数の電子部品実装基板が効率よく形成される。
When the mounting of the electronic components on the non-defective printed
そして、捨て板10に設けられている連結部10aから、電子部品実装基板がそれぞれ切り離される。このとき、不良品と判定されたプリント配線基板8には、電子部品の実装が行われていないので、コストが削減できるとともに作業性が向上する。さらに、プリント配線基板7〜9内に識別部13〜15が設けられていないので、プリント配線基板7〜9の小型化が可能になる。
Then, the electronic component mounting boards are separated from the connecting
上記実施形態では、多面取り基板2に設けられた複数のプリント配線基板7〜9に対応する識別部13〜15をそれぞれプリント配線基板7〜9の周囲を囲む捨て板10に設けたが、図3に示すように、捨て板10の連結部10a〜10cを識別部にしてもよい。この場合も、外観検査によってプリント配線基板8が不良品と判定されると、プリント配線基板8に対応する連結部10bにレジストが塗布され、レジスト層18が形成される。そして、電子部品の実装前に光センサによって連結部10a〜10cの光の反射率が検出され、不良品のプリント配線基板8が識別される。このように、連結部10a〜10cを識別部とした場合には、プリント配線基板7〜9の周囲の捨て板10の幅をできるだけ薄くすることができるので、プリント配線基板7〜9の面積をより大きくできる。そのため、回路パターン6を形成するスペースが増えるので、より複雑な回路パターンを形成することもできる。
In the above embodiment, the
なお、連結部10a〜10cを識別部とする際には、連結部10a〜10cは多面取り基板を形成するガラスエポキシ樹脂が露呈させることが好ましいが、これに限るものではない。また、図3では、連結部10bの全体にレジストが塗布されているが、連結部10bの一部にレジストを塗布してもよい。
In addition, when using the
また、上記実施形態では、捨て板10(連結部10a〜10cを含む)にプリント配線基板7〜9のそれぞれに対応する識別部を設け、電子部品を実装する前に識別部に対応する位置の光の反射率を検出することで、不良品プリント配線基板8を識別したが、各プリント配線基板7〜9に対応した識別部25〜27をプリント配線基板7〜9内に設けてもよい。この場合は、図4に示すように、例えば、各プリント配線基板7〜9の一端部に識別部25〜27を設ける。そして、例えば外観検査によって不良品と判定されたプリント配線基板8に対応する識別部26には、レジスト層18が形成され、良品と判定されたプリント配線基板7、9の識別部25、27は銅箔が露呈している。これにより、電子部品の実装前に識別部25〜27に対応する位置の光の反射率を検出し、不良品のプリント配線基板8を識別する。従って、良品のプリント配線基板7,9にだけ電子部品が実装される。識別部25〜27がプリント配線基板7〜9内に設けられているので、電子部品の実装後に各プリント配線基板7〜9が多面取り基板2から分割された後に、プリント配線基板7〜9の良品及び不良品の識別が正確に行われているかを容易に確認できる。
Moreover, in the said embodiment, the identification part corresponding to each of the printed wiring boards 7-9 is provided in the discard board 10 (including
また、図5では、各プリント配線基板7〜9の一端部に識別部25〜27を設けたが、識別部25〜27を設ける位置は適宜に設定されるものである。さらにまた、図5に示すように、回路パターン6の少なくとも一部を識別部6a〜6cとしてもよい。この場合は、外観検査によって不良品のプリント配線基板8が発見されると、識別部6bにレジストを塗布する。電子部品の実装前のプリント配線基板7〜9の識別は、光センサによって識別部6a〜6cに対応する位置の光の反射率を検出することで行われる。このように、識別部6a〜6cは、銅箔で形成された回路パターンの一部なので、他に改めて銅箔によって識別部を形成する必要がなく、作業が容易になる。また、プリント配線基板7〜9の小型化を図ることができる。なお、回路パターン6の一部を識別部6a〜6cとしたが、回路パターン6全体を識別部としてもよい。
Moreover, in FIG. 5, although the identification parts 25-27 were provided in the one end part of each printed wiring board 7-9, the position which provides the identification parts 25-27 is set suitably. Furthermore, as shown in FIG. 5, at least a part of the
また、上記実施形態では、図1に示すように識別部13〜15を捨て板10に設けた場合と、図4に示すように、識別部25〜26をプリント配線基板7〜9に設けた場合とを用いているが、図6に示すように、これらを併用してもよい。この場合は、捨て板10に設ける第1識別部30〜33の面積をプリント配線基板7〜9に設ける第2識別部35〜37の面積よりも大きくすることが好ましい。 Moreover, in the said embodiment, when the identification parts 13-15 were provided in the discard board 10 as shown in FIG. 1, and the identification parts 25-26 were provided in the printed wiring boards 7-9 as shown in FIG. However, these may be used together as shown in FIG. In this case, it is preferable to make the area of the 1st identification parts 30-33 provided in the discard board 10 larger than the area of the 2nd identification parts 35-37 provided in the printed wiring boards 7-9.
外観検査によってプリント配線基板8が不良品と判定されると、プリント配線基板8に対応した第1識別部32及び第2識別部36にレジストが塗布されてレジスト層18が形成される。そして、電子部品の実装前にプリント配線基板7〜9の識別が行われる際には、光センサを用いて面積の大きい第1識別部30〜33に対応する位置の光の反射率が検出される。この検出により、プリント配線基板7,9が良品、プリント配線基板8が不良品と識別される。この識別結果に基づいて、良品のプリント配線基板7、9にだけ電子部品の実装が行われる。その後、多面取り基板2から各プリント配線基板7〜9が分割された後に、目視によって面積の小さい識別分35〜37の色の濃淡(レジスト層18の有無)を確認することで、確実に良品のプリント配線基板7,9にだけ電子部品の実装を行っていることを確認できる。従って、間違って不良品のプリント配線基板8に電子部品が実装された電子部品実装基板が市場に出ることを防止することができる。なお、図1に示した実施形態と図4に示した実施形態を併用した例を説明したが、図1の実施形態と図5の実施形態を併用してもよい。
When the printed
なお、多面取り基板2に3枚のプリント配線基板7〜9を設けたが、これに限るものではなく、回路パターン6や多面取り基板2の大きさなどにより適宜に設定することが好ましい。
In addition, although the three printed wiring boards 7-9 were provided in the multi-sided board | substrate 2, it is not restricted to this, It is preferable to set suitably according to the magnitude | size of the
また、上記各実施形態では、外観検査によって不良品と判定されたプリント配線基板8に対応した識別部14にレジストを塗布したが、良品と判定されたプリント配線基板7,9に対応する識別部13,15にレジストを塗布し、レジスト層18が塗布してある識別部に対応するプリント配線基板が良品であると識別してもよい。また、黒色のレジストを使用して、レジスト層18を識別部の上部に形成したが、レジストの色は黒色に限らず、レジスト層18の光の反射率とレジストを塗布していない識別部の光の反射率の差が大きく異なるようなものであればよい。
In each of the above embodiments, the resist is applied to the
2 多面取り基板
6 回路パターン
7,8,9プリント配線基板
13、14、15 識別部
18 レジスト層
2
Claims (5)
良品と判定された前記プリント配線基板のどちらか一方に対応する前記識別部に対してレジストを塗布した後、前記識別部に対応する位置の光の反射率、または色の濃淡を検出し、この検出結果に基づいて良品と判定された前記プリント配線基板にだけ電子部品を実装することを特徴とする電子部品実装方法。 A plurality of printed wiring boards on which a predetermined circuit pattern is formed, and an identification portion corresponding to each of the printed wiring boards is formed on a multi-sided board made of a discarded board formed around these printed wiring boards, Inspecting whether each of the printed wiring boards is defective or not, and corresponding to either the printed wiring board determined to be defective by this inspection or the printed wiring board determined to be non-defective After the resist is applied to the identification unit, the light reflectance or color density at the position corresponding to the identification unit is detected, and the printed wiring board determined to be a non-defective product based on the detection result Electronic component mounting method characterized by mounting only electronic components.
4. The electronic component mounting method according to claim 1, wherein at least a part of the circuit pattern is the identification unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004351281A JP2006165106A (en) | 2004-12-03 | 2004-12-03 | Electronic component mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004351281A JP2006165106A (en) | 2004-12-03 | 2004-12-03 | Electronic component mounting method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006165106A true JP2006165106A (en) | 2006-06-22 |
Family
ID=36666793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004351281A Pending JP2006165106A (en) | 2004-12-03 | 2004-12-03 | Electronic component mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006165106A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009004453A (en) * | 2007-06-19 | 2009-01-08 | Fuji Mach Mfg Co Ltd | Component mounting system, solder printing apparatus, component mounting apparatus, and component mounting method |
JP2010161302A (en) * | 2009-01-09 | 2010-07-22 | Nitto Denko Corp | Wiring circuit board assembly sheet |
JP2018186229A (en) * | 2017-04-27 | 2018-11-22 | 三菱電機エンジニアリング株式会社 | Method and apparatus for positioning support pin of printed wiring board |
CN113130437A (en) * | 2019-12-31 | 2021-07-16 | 力成科技股份有限公司 | Package structure and method for manufacturing the same |
US11545423B2 (en) | 2019-12-31 | 2023-01-03 | Powertech Technology Inc. | Package structure and manufacturing method thereof |
JP7690655B1 (en) | 2024-07-09 | 2025-06-10 | Necプラットフォームズ株式会社 | Wiring board and manufacturing method |
-
2004
- 2004-12-03 JP JP2004351281A patent/JP2006165106A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009004453A (en) * | 2007-06-19 | 2009-01-08 | Fuji Mach Mfg Co Ltd | Component mounting system, solder printing apparatus, component mounting apparatus, and component mounting method |
JP2010161302A (en) * | 2009-01-09 | 2010-07-22 | Nitto Denko Corp | Wiring circuit board assembly sheet |
JP2018186229A (en) * | 2017-04-27 | 2018-11-22 | 三菱電機エンジニアリング株式会社 | Method and apparatus for positioning support pin of printed wiring board |
CN113130437A (en) * | 2019-12-31 | 2021-07-16 | 力成科技股份有限公司 | Package structure and method for manufacturing the same |
US11545423B2 (en) | 2019-12-31 | 2023-01-03 | Powertech Technology Inc. | Package structure and manufacturing method thereof |
JP7690655B1 (en) | 2024-07-09 | 2025-06-10 | Necプラットフォームズ株式会社 | Wiring board and manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4583317B2 (en) | Method for inspecting and repairing defects in photoresist, and printed circuit board manufacturing process | |
KR20120023160A (en) | Defect inspection apparatus, defect inspection method, and hole pattern inspection method | |
CN101251578A (en) | Circuit detection method | |
JP2008016758A (en) | Marking apparatus in manufacturing multi-layer circuit board | |
JP4684033B2 (en) | Board inspection equipment | |
CN100472204C (en) | Wiring pattern check up apparatus | |
CN112730462A (en) | Printed circuit board etching device, etching residue detection device and method | |
JP2006165106A (en) | Electronic component mounting method | |
EP0871027A3 (en) | Inspection of print circuit board assembly | |
JP4549662B2 (en) | Solder inspection apparatus and solder inspection method | |
JP4823605B2 (en) | Exposure apparatus, exposure method, and pattern manufacturing system | |
KR20040062558A (en) | Automatic filter changer for use on surface mounter inspection camera | |
JP5043605B2 (en) | Optical inspection system and optical inspection method | |
JP3322521B2 (en) | Printed circuit board pattern inspection method and apparatus, and printed circuit board manufacturing method | |
JP4637677B2 (en) | Stacking instruction apparatus, multilayer substrate manufacturing system, and multilayer substrate manufacturing method | |
KR101459503B1 (en) | The method for manufacturing printed circuit board and the printed circuit board thereof | |
JP4446845B2 (en) | Printed circuit board manufacturing method and manufacturing apparatus | |
JPH11133588A (en) | Exposure mask and exposure device | |
JP2007010355A (en) | Optical inspection method for printed wiring board and pattern inspection device for printed wiring board | |
JP2005317753A (en) | Printed wiring board and method of attaching components to the printed wiring board | |
JP2018091698A (en) | Product defect occurrence analysis system | |
JP3982871B2 (en) | Solder printing inspection processing method and solder printer | |
JP2000205837A (en) | Inspection apparatus and method for cream solder printing machine and printing machine having the inspection apparatus | |
JP2000214578A (en) | Method for inspecting pattern mask | |
CN113286432A (en) | Processing method of printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070105 |