[go: up one dir, main page]

JP2006100325A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2006100325A
JP2006100325A JP2004281129A JP2004281129A JP2006100325A JP 2006100325 A JP2006100325 A JP 2006100325A JP 2004281129 A JP2004281129 A JP 2004281129A JP 2004281129 A JP2004281129 A JP 2004281129A JP 2006100325 A JP2006100325 A JP 2006100325A
Authority
JP
Japan
Prior art keywords
bank
thin film
forming
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004281129A
Other languages
English (en)
Inventor
Atsushi Denda
敦 傳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004281129A priority Critical patent/JP2006100325A/ja
Priority to US11/197,320 priority patent/US7432137B2/en
Priority to KR1020050079205A priority patent/KR100779148B1/ko
Priority to TW094130743A priority patent/TWI297514B/zh
Priority to CNB2005101063352A priority patent/CN100424840C/zh
Publication of JP2006100325A publication Critical patent/JP2006100325A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0241Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 段差のある部位に電極又は配線等を形成する工程を含む薄膜トランジスタの製造方法において、該段差部位に簡便且つ確実に積層膜或いは連結膜を形成することが可能な方法を提供する。
【解決手段】 本発明の製造方法は、半導体層84上であって当該半導体層84の略中央部に位置する第1バンク部31bと、半導体層84の周縁であって、該半導体層84を取り囲む形にて形成される薄膜部32と該薄膜部32を取り囲む形にて形成される厚膜部33とを有する第2バンク部31aと、を含むバンクを形成する工程と、薄膜部32と第1バンク部31bとに取り囲まれた領域内に、導電材料を含む第1機能液60を、半導体層84を覆う形にて配置する工程と、該第1機能液を乾燥させて第1導電膜を得る工程とを含み、その後、薄膜部32を除去して、該除去領域に第2導電膜を形成することを特徴とする。
【選択図】 図1

Description

本発明は、薄膜トランジスタの製造方法に関するものである。
液晶装置等の電気光学装置に使われるスイッチング素子である薄膜トランジスタ(TFT)を製造する際、電極又は配線等を形成する工程においてフォトリソグラフィ法が用いられている。このフォトリソグラフィ法は、予めスパッタ法、メッキ、もしくはCVD法と言った既存成膜法により導電膜を形成した後、基板上にレジストと呼ばれる感光材を塗布し、光照射して現像した後、レジストパターンに応じて導電膜をエッチングすることで機能薄膜の電極又は配線パターンを形成するものである。この一連のフォトリソグラフィ法を利用した機能薄膜の形成、パターンニングは、成膜処理及びエッチング処理時に真空装置等の大掛かりな設備と複雑な工程を必要とし、また材料使用効率が数%程度とそのほとんどを廃棄せざるを得ず、製造コストが高いのみならず、生産性も低い。
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法(いわゆるインクジェット法)を用いて、基板上に電極パターン又は配線パターン(薄膜パターン)を形成する方法が提案されている(例えば、特許文献1参照)。この方法では、金属微粒子等の導電性微粒子若しくはその前駆体を分散させた機能液である薄膜パターン用インクを基板に直接パターン塗布し、その後熱処理やレーザ照射を行って薄膜の導電膜パターンに変換する。この方法によれば、従来の複雑な成膜処理、フォトリソグラフィ、及びエッチング工程が不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量も少なく且つ生産性の向上と言ったメリットがある。
特開2003−317945号公報
特許文献1に開示された技術では、形成したい薄膜パターンに応じたバンクを形成し、該バンク間に機能液を吐出後、乾燥若しくは焼成することで薄膜パターンを得るものとしている。このような技術は、単一の薄膜パターンを形成することを目的とするもので、機能液を利用した2つの膜を積層した積層膜、或いは2つの膜を連結した連結膜を形成する技術については述べられていない。
ところで、上記特許文献1に開示されたようなバンクを用いて第1の機能膜を形成した後、該第1の機能膜の側面を含めて第2の機能膜を積層或いは連結しようとした場合、再度フォトリソグラフィによりバンクを形成し直す必要がある。このようなバンク再形成を行うと、フォトリソグラフィを施行する際の精度が問題となったり、工程増加によるコスト増大が問題となる場合がある。他方、機能液を用いて形成する電極若しくは配線の下地に形成しようとする膜厚以上の段差がある場合、機能液を利用した成膜法の特徴として成膜後の膜厚差が著しく大きくなり、膜の短絡等の問題が生じる場合もある。
本発明は、以上のような問題を解決することを課題としており、段差のある部位に機能液を利用した電極又は配線等を形成する工程を含む薄膜トランジスタの製造方法において、該段差部位に簡便且つ確実に積層膜或いは連結膜を形成することが可能な薄膜トランジスタの製造方法を提供することを目的としている。
上記の目的を達成するために、本発明の薄膜トランジスタの製造方法は、基板上にゲート電極を形成するゲート電極形成工程と、形成したゲート電極上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に半導体層を形成する半導体層形成工程と、前記半導体層上であって当該半導体層の略中央部に位置する第1バンク部と、前記半導体層の周縁であって、該半導体層を取り囲む形にて形成される薄膜部と該薄膜部を取り囲む形にて形成される厚膜部とを有する第2バンク部と、を含むバンクを形成するバンク形成工程と、前記薄膜部と前記第1バンク部とに取り囲まれた領域内に、導電材料を含む第1機能液を、前記半導体層を覆う形にて配置する第1配置工程と、配置した第1機能液を乾燥させて第1導電膜を得る乾燥工程と、前記乾燥工程の後、前記薄膜部を選択的に除去する薄膜部除去工程と、前記薄膜部を除去した領域に対して、前記第1導電膜と連なる形にて、導電材料を含む第2機能液を配置する第2配置工程と、配置した第2機能液を乾燥させて第2導電膜を得る乾燥工程と、を含むことを特徴とする。
このような薄膜トランジスタの製造方法によると、第1導電膜と、該第1導電膜の少なくとも側面に連結されてなる第2導電膜とを、一度のバンク形成により簡便且つ確実に形成することができるようになる。
具体的には、薄膜部と第1バンク部とに囲まれた領域に第1導電膜が形成される一方、薄膜部が除去された領域に第2導電膜が形成され、第2導電膜は少なくとも第1導電膜の側面部と連なる形で形成される。
これにより第1導電膜の少なくとも側面に第2導電膜が連結された連結膜を得ることができ、しかもバンク形成を2回行うことなく、段差のあるバンクを予め形成する事で、その薄膜部除去により第2導電膜を形成するためのバンクを供するものとしている。
つまり、連結膜を得るために2回のバンク形成工程(フォトリソグラフィー)が必要ないため、コスト低減に寄与することが可能となり、更には2回目のバンクを形成する際の位置合わせ等が必要ないため、精度の高い導電膜パターンを簡便に得ることができるようになる。
なお、第1導電膜は半導体層を覆う形にて形成され、第1バンク部を介して一方がソース電極、他方がドレイン電極として機能するとともに、半導体層を保護するバリア膜としても機能することとなる。そして、該第1導電膜の少なくとも側面に接続されて形成される第2導電膜はソース電極とソース配線を接続する配線、及びドレイン電極とドレイン配線(例えば画素電極等)とを接続する配線として機能することとなる。
ところで、従来、半導体層におけるソース、ドレイン間の保護絶縁をとる目的として、窒化珪素等をプラズマCVD等により成膜後、フォトリソグラフィ技術によりパターンニングしていたが、本発明では第1導電膜を形成するための第1バンク部をソース電極とドレイン電極とを絶縁する部材として機能させているため、当該絶縁膜をプラズマCVD等で成膜後、フォトリソグラフィ技術を用い別途パターンニングする必要もなくなる。
なお、薄膜部と厚膜部とを有してなる段差構造の第2バンク部を形成するには、フォトリソグラフィ法にて形成することができ、具体的には段差を有しない膜厚の均一な感光性樹脂層を形成した後、該感光性樹脂層の一部を露光(ハーフ露光)することにより、薄膜部と厚膜部とからなる段差を形成することができる。また、薄膜部の除去工程は、例えばプラズマアッシング等により容易に行うことができる。
本発明の方法においては、特に第1機能液と第2機能液とが同一であることを除外するものではない。つまり、第1機能液と第2機能液とは同一の導電材料(機能材料)及び溶媒を含むものであっても良く、或いは同一の導電材料と異なる溶媒を含むものであっても良い。また、導電材料及び溶媒がそれぞれ第1機能液と第2機能液とで異なるものであっても良い。
本発明の方法において、第1配置工程及び/又は第2配置工程では、例えば液滴吐出装置を用いた液滴吐出法を採用することができる。この場合、バンクで囲まれた領域への機能液の定点配置が確実なものとなる。
また、前記第1配置工程及び/又は前記第2配置工程において、毛細管現象を利用したCAPコート法により機能液を配置することもできる。この場合も、バンクで囲まれた領域への機能液の定点配置を確実に行うことができるようになる。
また、前記バンク形成工程の後に、形成したバンクの表面に撥液処理を行う撥液処理工程を含むものとすることができる。この場合、バンク上に機能液が留まることがなくなり、バンクで囲まれた領域に機能液を確実に配置することができるようになる。
以下、本発明の薄膜トランジスタの製造方法について、その実施形態を図面を参照して説明する。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
<第1実施形態>
薄膜トランジスタの製造方法の一実施形態について、図1及び図2を参照して説明する。以下に示す製造方法では、バンクを形成し、該バンクに囲まれた領域に液滴吐出装置を用いた液滴吐出法により電極パターン及び配線パターンを形成することが特徴となっている。以下、各工程毎に詳細に説明する。
(ゲート電極及びソース配線形成工程)
まず、ゲート電極及びソース配線を所定パターンで形成するために、図1(a)に示すように、ガラス基板P上に所定パターンの開口部30a及び開口部30bを有するバンク30を形成する。バンク30は、仕切部材として機能する部材であり、該バンクの形成はリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、リソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、基板P上に形成するバンクの高さに合わせてアクリル樹脂等の有機系感光性材料を塗布して感光性材料層を形成する。そして、形成したいバンク形状に合わせて感光性材料層に対して紫外線を照射することで、ゲート電極用の開口部30a及びソース配線用の開口部30bを備えたバンク30を形成する。
次いで、開口部30a内に、銀からなる第1電極層81と、ニッケルからなる第2導電層82とを形成し、これら第1電極層81と第2電極層82の積層体によりゲート電極80aが形成される。一方、開口部30b内にも、銀からなる第1電極層86と、ニッケルからなる第2導電層87とを形成し、これら第1電極層86と第2電極層87の積層体によりソース配線80bが形成される。この際、第1電極層81および86は、銀以外の金属、例えば銅やアルミニィウム、及び前記金属を主成分とする合金であっても構わない。
(ゲート絶縁膜形成工程)
ゲート電極80a上に窒化珪素からなるゲート絶縁膜83を形成する。ここでは、プラズマCVD法により全面成膜した後、フォトリソグラフィ法によりパターン形成するものとしている。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、TEOS(テトラエトキシシラン、Si(OC)と酸素、ジシランとアンモニア等が好適で、形成するゲート絶縁膜83の膜厚は150nm〜400nm程度である。
(半導体層形成工程)
次に、ゲート絶縁膜83を形成した基板Pの全面に、アモルファスシリコン層84をプラズマCVD法等により150nm〜250nmの厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。続いて、図1(b)に示すように、半導体層84上には、NSiからなる膜厚50nm〜100nm程度のオーミック層85を成膜する。その後、前記アモルファスシリコン層およびNSi層を図1(b)に示すように、フォトリソグラフィ法により所定形状にパターニングし、ソース電極形成予定領域及びドレイン電極形成予定領域にそれぞれ形成するものとしている。
(バンク形成工程)
半導体層84、NSi層85を形成した後、ソース電極及びドレイン電極を形成するためのバンクを形成する。バンクは、仕切部材として機能する部材であり、バンクの形成はリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、リソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、形成するバンクの高さに合わせてアクリル樹脂等の有機系感光性材料を塗布して感光性材料層を形成する。
そして、形成したいバンク形状に合わせて感光性材料層に対して紫外線を照射する。ここでは、2種類のバンク、つまり第1バンク部と第2バンク部を形成するものとしているが、まず第1バンク部31bは、図1(c)に示すように、半導体層84およびNSi層上であって、該半導体層84の略中央部に位置するように紫外線照射による感光を行う。詳しくは、第1バンク部31bは、半導体層84及びNSi上であってソース電極とドレイン電極とを区画する位置に形成するものとしている。
一方、第2バンク部31aは、図1(c)に示すように、半導体層84の周縁であって、該半導体層84を取り囲む形にて形成するものとしており、半導体層84側に位置する薄膜部32と、該薄膜部32を取り囲む厚膜部33とを備えた段差構造を有するものである。このような段差構造を備えた第2バンク部31aを形成するためには、異なる照射パターン強度を持つ紫外線を照射し、いわゆるハーフ露光を行うものとしている。
具体的には、露光工程では(図示略)、フォトマスクにスリット等を持たせ所定パターンを有する紫外線L1(マスクを透過する紫外線の強度を減じてある)を感光性材料層の厚さ方向中間部付近まで照射するものとし、同時に紫外線L1の照射領域よりも内側であって、相対的に狭面積のパターンを有し、且つ紫外線L1よりも強度の強い紫外線L2を感光性材料層の底部(基板Pの表面)まで照射する。以上のような露光を感光性材料層に対して行うことで、図1(c)に示すように、相対的に膜厚の小さい薄膜部32と、相対的に膜厚の大きい厚膜部33とを有し、形成したい電極パターン(配線パターン)に応じた開口パターンを有する第2バンク部31aが形成される。
なお、各バンク部31a,31b間におけるバンク形成時のレジスト(有機物)残渣を除去するために、残渣処理を施すものとしている。残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線(UV)照射処理や大気雰囲気中で酸素を処理ガスとするOプラズマ処理等を選択できるが、ここではOプラズマ処理を実施する。
具体的には、基板Pに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。Oプラズマ処理の条件としては、例えばプラズマパワーが50W〜1000W、酸素ガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度が0.510mm/sec〜10mm/sec、基板温度が70℃〜90℃とされる。なお、基板Pがガラス基板の場合、その表面は電極形成材料に対して親液性を有しているが、本実施の形態のように残渣処理のためにOプラズマ処理や紫外線照射処理を施すことで、バンク内部の基板の親液性を高めることができる。
(撥液化処理工程)
続いて、各バンク部31a,31bに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CFプラズマ処理法)を採用することができる。CFプラズマ処理の条件は、例えばプラズマパワーが50kW〜1000kW、4フッ化メタンガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基体搬送速度が0.5mm/sec〜1020mm/sec、基体温度が70℃〜90℃とされる。なお、処理ガスとしては、テトラフルオロメタン(四フッ化炭素)に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、各バンク部31a,31bには、これを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。なお、上述したOプラズマ処理は、各バンク部31a,31bの形成前に行ってもよいが、アクリル樹脂やポリイミド樹脂等は、Oプラズマによる前処理を行った方がよりフッ素化(撥液化)されやすいという性質があるため、各バンク部31a,31bを形成した後にOプラズマ処理することが好ましい。
なお、各バンク部31a,31bに対する撥液化処理により、先に行われた残渣処理により親液化した基板P表面に対し多少は影響があるものの、特に基板Pがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Pはその親液性、すなわち濡れ性が実質上損なわれることはない。また、各バンク部31a,31bについては、撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成することにより、その撥液処理を省略するようにしてもよい。
(第1材料配置工程)
次に、液滴吐出装置による液滴吐出法を用いて、電極形成材料を第1バンク部31bと第2バンク部31aの薄膜部32とに囲まれた領域に塗布する。なお、ここでは、導電性微粒子としてNiを用い、溶媒(分散媒)として水およびジエタノールアミンを用いたインク(分散液)を吐出する。
この第1材料配置工程では、液滴吐出装置の液滴吐出ヘッドから電極形成材料を含む液体材料を液滴60(図1(d))にして吐出し、その液滴60を第1バンク部31bと薄膜部32とによって囲まれた領域に配置する。液滴吐出の条件としては、インク重量4ng/dot、インク速度(吐出速度)5〜7m/secで行った。このとき、各バンク部31a,31bには撥液性が付与されているため、吐出された液滴の一部がバンク部上に載っても、バンク表面が撥液性となっていることによりバンク部から弾かれ、滴下された液状体(液滴)60は、図1(d)に示すように第1バンク部31bと薄膜部32に囲まれた領域に流れ落ちるようになる。
ここで、本工程では、液滴吐出法によって液滴吐出ヘッドのノズルから導電性微粒子を含む電極形成用インク(機能液)を液滴状に吐出し、薄膜トランジスタを構成する電極パターンを形成するものとしている。本実施形態で用いる液滴吐出装置としては、図5に示した構成のものを採用することができる。
図5は、本実施形態で用いた液滴吐出装置IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッド101と、X軸方向駆動軸104と、Y軸方向ガイド軸105と、制御装置CONTと、ステージ107と、クリーニング機構108と、基台109と、ヒータ115とを備えている。
ステージ107は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド101は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド101の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド101の吐出ノズルからは、ステージ107に支持されている基板Pに対して、上述した導電性微粒子を含むインクが吐出される。
X軸方向駆動軸104には、X軸方向駆動モータ102が接続されている。X軸方向駆動モータ102はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸104を回転させる。X軸方向駆動軸104が回転すると、液滴吐出ヘッド101はX軸方向に移動する。
Y軸方向ガイド軸105は、基台109に対して動かないように固定されている。ステージ107は、Y軸方向駆動モータ103を備えている。Y軸方向駆動モータ103はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ107をY軸方向に移動する。
制御装置CONTは、液滴吐出ヘッド101に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ102に液滴吐出ヘッド101のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ103にステージ107のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構108は、液滴吐出ヘッド101をクリーニングするものである。クリーニング機構108には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸105に沿って移動する。クリーニング機構108の移動も制御装置CONTにより制御される。
ヒータ115は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ115の電源の投入及び遮断も制御装置CONTにより制御される。
液滴吐出装置IJは、液滴吐出ヘッド101と基板Pを支持するステージ107とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X軸方向を走査方向、X軸方向と直交するY軸方向を非走査方向とする。したがって、液滴吐出ヘッド101の吐出ノズルは、非走査方向であるY軸方向に一定間隔で並んで設けられている。なお、図5では、液滴吐出ヘッド101は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド101の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド101の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Pとノズル面との距離を任意に調節することが出来るようにしてもよい。
図6は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図6において、液体材料(電極形成用インク又は機能液)を収容する液体室121に隣接してピエゾ素子122が設置されている。液体室121には、液体材料を収容する材料タンクを含む液体材料供給系123を介して液体材料が供給される。ピエゾ素子122は駆動回路124に接続されており、この駆動回路124を介してピエゾ素子122に電圧を印加し、ピエゾ素子122を変形させることにより、液体室121が変形し、ノズル125から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子122の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子122の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
本実施形態で用いる電極形成用インクは、導電性微粒子を分散媒に分散させた分散液、若しくはその前駆体からなるものである。導電性微粒子として、例えば金、銀、銅、パラジウム、ニオブ及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は1nm〜0.1μm程度であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッド101のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は0.02N/m〜0.07N/mの範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は1mPa・s〜50mPa・sであることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるだけでなく、液滴の吐出量が減少する。
(中間乾燥工程)
電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN雰囲気下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザ、アルゴンレーザ、炭酸ガスレーザ、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力10W〜5000Wの範囲のものが用いられるが、本実施形態では100W〜1000Wの範囲で十分である。この中間乾燥工程を行うことにより、図2(a)に示すように、所望の電極パターン61a,61bが形成される。なお、ここでは電極61aがソース電極として、電極61bがドレイン電極として機能することとなる。
(薄膜部除去工程)
次に、基板P上に形成されたバンク部のうち薄膜部32を選択除去する。具体的には、アッシングにより除去するものとしている。アッシング処理としては、プラズマアッシングやオゾンアッシング等を採用できる。プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンクとを反応させ、バンクを気化させて剥離・除去するものである。バンクは炭素、酸素、水素から構成される固体の物質であり、これが酸素プラズマと化学反応することでCO、HO、Oとなり、全て気体として剥離することができる。一方、オゾンアッシングの基本原理はプラズマアッシングと同じであり、O(オゾン)を分解して反応性ガスの活性酸素に変え、この活性酸素とバンクとを反応させる。活性酸素と反応したバンクは、CO、HO、Oとなり、全て気体として剥離される。
なお、薄膜部32を選択的に剥離するために、Oプラズマ処理の条件としては、例えばプラズマパワーが500W〜1000W、酸素ガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度を0.510mm/sec〜10mm/sec、基板温度が70℃〜90℃とした。このようなアッシング剥離処理を施すことにより、図2(b)に示すように薄膜部32が選択的に除去されることとなる。
(第2材料配置工程)
次に、液滴吐出装置IJによる液滴吐出法を用いて、配線パターン形成材料を上記薄膜部32が選択除去された領域に塗布する。なお、ここでは、導電性微粒子として銀を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いたインク(分散液)を吐出する。
この第2材料配置工程では、液滴吐出ヘッドから配線パターン形成材料を含む液体材料を液滴にして吐出し、その液滴を基板P上の薄膜部32が除去された領域に配置する。液滴吐出の条件としては、インク重量4ng/dot、インク速度(吐出速度)5m/sec〜7m/secで行った。このとき、バンク部31a,31bには撥液性が付与されているため、吐出された液滴の一部がバンク部31a,31b上に載っても、バンク表面が撥液性となっていることによりバンク部31a,31bから弾かれ、滴下された液状体は、厚膜部33と第1バンク部31bとに囲まれた領域に流れ落ちるようになる。
(中間乾燥工程)
液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN雰囲気下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザ、アルゴンレーザ、炭酸ガスレーザ、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力10W〜5000Wの範囲のものが用いられるが、本実施形態では100W〜1000Wの範囲で十分である。この中間乾燥工程を行うことにより、図2(c)に示すように、所望の配線パターン62,63が形成される。なお、ここでは配線パターン62がドレイン電極61bと図示しない画素電極等とを接続するための配線、配線パターン63がソース電極61aとソース配線80bとを接続するための配線である。
(焼成工程)
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
熱処理及び/又は光処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するためには、約300℃で焼成することが必要であるが、薄膜トランジスタの特性シフトを防止するため、前記熱処理は250℃以下で行う事が好ましい。また、プラスチックなどの基板を使用する場合には、室温〜100℃で行うことが好ましい。以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。
以上のような工程により、図2(c)に示すような薄膜トランジスタが形成されることとなる。本実施の形態では、電極61a,61bと、該電極61a,61bの少なくとも側面に連結されてなる配線63,62とを、一度のバンク形成により一括形成するものとしている。具体的には、薄膜部32と第1バンク部31aとに囲まれた領域に電極61a,61bが形成される一方、薄膜部32が除去された領域に配線63,62が形成され、各配線63,62は少なくとも電極61a,61bの側面部と連なる形で形成される。これによりバンク形成を2回行うことなく、段差のあるバンク31bを予め形成しておいて、その薄膜部32を除去することにより、配線63,62を形成するためのバンクを供するものとしている。
つまり、本実施形態の製造方法によると、2回のバンク形成工程が必要ないため、コスト低減に寄与することが可能となり、更には2回目のバンクを形成する際の位置合わせ等が必要ないため、位置精度の高い電極及び配線パターンを簡便に得ることができるようになる。また、本実施形態では、第1バンク部31aがソース電極61aとドレイン電極61bとを分離する部材(絶縁材)として機能しており、当該絶縁材を別途形成する工程も省略されている。さらに、本実施形態の第1バンク部31aは、半導体層84及びオーミック層85を保護する保護膜としても機能している。
<第2実施形態>
次に、本発明の薄膜トランジスタの製造方法について、その第2実施形態を図3及び図4を参照して説明する。以下に示す製造方法では、バンクを形成し、該バンクに囲まれた領域に液滴吐出装置を用いた液滴吐出法により電極パターン及び配線パターンを形成することが特徴となっている。以下、各工程毎に詳細に説明する。
(ゲート電極形成工程)
上述した第1実施形態と同様の方法で、図3(a)に示したような開口部30aを備えたバンク30を形成し、該開口部30a内にゲート電極80aを形成する。具体的には、開口部30a内に銀からなる第1電極層81と、ニッケルからなる第2導電層82とを形成し、これら第1電極層81と第2電極層82の積層によりゲート電極80aを形成する。
(ゲート絶縁膜形成工程)
次に、ゲート電極80aを含むバンク(絶縁膜)30上に窒化珪素からなるゲート絶縁膜83を形成する。成膜方法は第1実施形態と同様、プラズマCVD法によるもので、ここでは基板P上の全面に成膜するものとしている。
(半導体層形成工程)
次に、ゲート絶縁膜83を形成した基板Pの全面に、アモルファスシリコン層84をプラズマCVD法等により150nm〜250nmの厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。続いて、図3(b)に示すように、半導体層84上には、NSiからなる膜厚50nm〜100nm程度のオーミック層85を成膜する。その後、前記アモルファスシリコン層およびNSi層を図3(b)に示すように、フォトリソグラフィ法により所定形状にパターニングし、ソース電極形成予定領域及びドレイン電極形成予定領域にそれぞれ形成するものとしている。
(バンク形成工程)
上述した第1実施形態と同様の方法で、図3(c)に示したような開口パターンを備えた第1バンク部31b及び第2バンク部31aを形成する。特に第2バンク部31aについては、感光性材料層を形成した後、ハーフ露光を行うことで、薄膜部32と厚膜部33とを有する段差構造を備えたバンクとして形成する。但し、薄膜部32はソース電極形成領域には形成しないものとしている。なお、ここでも、バンク形成時のレジスト(有機物)残渣を除去するために、基板Pに対して残渣処理を施してもよい。
(撥液化処理工程)
続いて、バンク35に対し撥液化処理を行い、その表面に撥液性を付与するものとしてもよい。撥液化処理としては、第1実施形態と同様、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CFプラズマ処理法)を採用することができる。
(第1材料配置工程)
次に、液滴吐出装置による液滴吐出法を用いて、電極形成材料を第1バンク部31bと第2バンク部31aとに囲まれた領域に塗布する。なお、ここでは、導電性微粒子としてニッケルを用い、溶媒(分散媒)として水およびジエタノールアミンを用いたインク(分散液)を吐出する。
この第1材料配置工程では、図5に示したような液滴吐出装置IJの液滴吐出ヘッド101から電極形成材料を含む液体材料を液滴61(図3(d))にして吐出し、その液滴61を第1バンク部31bと第2バンク部31aとによって囲まれた領域に配置する。液滴吐出の条件としては、インク重量4ng/dot、インク速度(吐出速度)5〜7m/secで行った。このとき、各バンク部31a,31bには撥液性が付与されているため、吐出された液滴の一部がバンク部上に載っても、バンク表面が撥液性となっていることによりバンク部から弾かれ、滴下された液状体(液滴)61は、図1(d)に示すように第1バンク部31bと第2バンク部31aに囲まれた領域に流れ落ちるようになる。
(中間乾燥工程)
電極形成用インクからなる液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN雰囲気下、減圧下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザ、アルゴンレーザ、炭酸ガスレーザ、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力10W〜5000Wの範囲のものが用いられるが、本実施形態では100W〜1000Wの範囲で十分である。この中間乾燥工程を行うことにより、図4(a)に示すように、所望の電極パターン61a,61bが形成される。なお、ここでは電極61aがソース電極として、電極61bがドレイン電極として機能することとなる。
(第2材料配置工程)
次に、液滴吐出装置IJによる液滴吐出法を用いて、配線パターン形成材料を上記電極61a,61bが形成された領域に塗布する。なお、ここでは、導電性微粒子として銀を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いたインク(分散液)65を図4(b)に示すように吐出する。
(中間乾燥工程)
液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN雰囲気下など、必ずしも大気中で行う必要はない。この中間乾燥工程を行うことにより、図4(c)に示すように、所望の配線パターン66,67が形成される。なお、ここでは配線パターン67がドレイン電極61bと図示しない画素電極等とを接続するための配線、配線パターン66がソース電極61aと図示しないソース配線とを接続するための配線である。
(薄膜部除去工程)
続いて、第2バンク部31aのうち薄膜部32を除去する。ここでは第1実施形態と同様にアッシングにより選択除去を行なっている。
(第3材料配置工程)
そして、上記薄膜部32を除去した領域には、図4(d)に示すように、ITO(インジウム錫酸化物)からなる例えば画素電極等に用いる導電膜68を形成するものとしている。なお画素電極形成用のインクは、ITO、IZO、FTO等の透明導電微粒子の分散液、及び前記材料の前駆体もしくは有機化合物を分散したインクでも構わない。この場合も上述した液滴吐出装置IJを用いて塗布することができる。
(焼成工程)
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
熱処理及び/又は光処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するためには、約300℃で焼成することが必要であるが、薄膜トランジスタの特性シフトを防止するため、前記熱処理は250℃以下で行う事が好ましい。また、プラスチックなどの基板を使用する場合には、室温〜100℃で行うことが好ましい。以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。
以上のような工程により、図4(d)に示すような薄膜トランジスタが形成されることとなる。本実施の形態では、残存する第2バンク部の厚膜部33が、ソース電極61aと導電膜68とを絶縁する絶縁膜として機能し、同じく残存する第1バンク部31bが、半導体層84を保護する保護膜として機能している。
なお、上記第1実施形態及び第2実施形態では、液滴(機能液)を配置するために液滴吐出装置を用いた液滴吐出法を採用しているが、その他の方法として、例えば図7に示すようなCapコート法を採用することもできる。Capコート法は毛細管現象を利用した成膜法で、塗布液70にスリット71を差し込み、その状態で塗布液面を上昇させるとスリット71の上端に液盛72が生成される。この液盛72に対して基板Pを接触させ、所定方向に基板Pを平行移動させることにより、塗布液70を基板P面に塗布することができる。
また、本実施形態では、第1材料(電極)の焼成と第2材料(配線)の焼成とを同時に行うものとしているが、第1材料を焼成した後、第2材料を配置するものとしても良い。この場合、形成した第1材料の、第2材料配置工程における溶媒(分散媒)に対する安定性が向上することとなる。
さらに、各実施形態で示した薄膜トランジスタの製造方法は、薄膜トランジスタを具備した各種電気光学装置の製造方法に適用することができる。例えば、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマ表示装置等の薄膜トランジスタを形成する際に採用するのが好適である。
第1実施形態の配線パターン形成工程を示す断面模式図。 図1に続く配線パターンの形成工程を示す断面模式図。 第2実施形態の配線パターン形成工程を示す断面模式図。 図3に続く配線パターンの形成工程を示す断面模式図。 液滴吐出装置の概略斜視図。 ピエゾ方式による液状体の吐出原理を説明するための模式図。 Capコート法を説明するための断面模式図。
符号の説明
P…基板、80a…ゲート電極、83…ゲート絶縁膜、84…半導体層、31b…第1バンク部、32…薄膜部、33…厚膜部、31a…第2バンク部、60…第1機能液、61a…ソース電極(第1導電膜)、61b…ドレイン電極(第1導電膜)、62,63…配線(第2導電膜)、P…基板(ガラス基板)

Claims (8)

  1. 基板上にゲート電極を形成するゲート電極形成工程と、
    形成したゲート電極上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜上に半導体層を形成する半導体層形成工程と、
    前記半導体層上であって当該半導体層の略中央部に位置する第1バンク部と、前記半導体層の周縁であって、該半導体層を取り囲む形にて形成される薄膜部と該薄膜部を取り囲む形にて形成される厚膜部とを有する第2バンク部と、を含むバンクを形成するバンク形成工程と、
    前記薄膜部と前記第1バンク部とに取り囲まれた領域内に、導電材料を含む第1機能液を、前記半導体層を覆う形にて配置する第1配置工程と、
    配置した第1機能液を乾燥させて第1導電膜を得る乾燥工程と、
    前記乾燥工程の後、前記薄膜部を選択的に除去する薄膜部除去工程と、
    前記薄膜部を除去した領域に対して、前記第1導電膜と連なる形にて、導電材料を含む第2機能液を配置する第2配置工程と、
    配置した第2機能液を乾燥させて第2導電膜を得る乾燥工程と、を含むことを特徴とする薄膜トランジスタの製造方法。
  2. 前記第1導電膜がソース電極及び/又はドレイン電極を構成することを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記バンク形成工程において、前記第1バンク部がソース電極とドレイン電極とを分離するように、前記半導体層の略中央部に当該バンクを形成することを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法。
  4. 前記バンク形成工程において、膜厚の均一な感光性樹脂層を形成した後、該感光性樹脂層の露光時、露光強度を基板面内で変化させる事により、前記薄膜部及び前記厚膜部を形成することを特徴とする請求項1ないし3のいずれか1項に記載の薄膜トランジスタの製造方法。
  5. 前記バンク形成工程の後に、形成したバンクの表面に撥液処理を行う撥液処理工程を含むことを特徴とする請求項1ないし4のいずれか1項に記載の薄膜トランジスタの製造方法。
  6. 前記第1配置工程及び/又は前記第2配置工程において、液滴吐出装置を用いた液滴吐出法により機能液を配置することを特徴とする請求項1ないし5のいずれか1項に記載の薄膜トランジスタの製造方法。
  7. 前記第1配置工程及び/又は前記第2配置工程において、毛細管現象を利用したCAPコート法により機能液を配置することを特徴とする請求項1ないし6のいずれか1項に記載の薄膜トランジスタの製造方法。
  8. 前記薄膜部除去工程において、アッシングにより当該薄膜部を除去することを特徴とする請求項1ないし7のいずれか1項に記載の薄膜トランジスタの製造方法。
JP2004281129A 2004-09-28 2004-09-28 薄膜トランジスタの製造方法 Withdrawn JP2006100325A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004281129A JP2006100325A (ja) 2004-09-28 2004-09-28 薄膜トランジスタの製造方法
US11/197,320 US7432137B2 (en) 2004-09-28 2005-08-05 Method of manufacturing thin film transistor
KR1020050079205A KR100779148B1 (ko) 2004-09-28 2005-08-29 박막 트랜지스터의 제조 방법
TW094130743A TWI297514B (en) 2004-09-28 2005-09-07 Method of manufacturing thin film transistor
CNB2005101063352A CN100424840C (zh) 2004-09-28 2005-09-23 薄膜晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004281129A JP2006100325A (ja) 2004-09-28 2004-09-28 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2006100325A true JP2006100325A (ja) 2006-04-13

Family

ID=36145878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004281129A Withdrawn JP2006100325A (ja) 2004-09-28 2004-09-28 薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US7432137B2 (ja)
JP (1) JP2006100325A (ja)
KR (1) KR100779148B1 (ja)
CN (1) CN100424840C (ja)
TW (1) TWI297514B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008058456A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670079B1 (en) * 2004-12-08 2010-12-01 Samsung Mobile Display Co., Ltd. Method of forming a conductive pattern of a thin film transistor
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9803763D0 (en) * 1998-02-23 1998-04-15 Cambridge Display Tech Ltd Display devices
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
EP1243035B1 (en) * 1999-12-21 2016-03-02 Flexenable Limited Forming interconnects
JP3507771B2 (ja) 2000-07-03 2004-03-15 鹿児島日本電気株式会社 パターン形成方法及び薄膜トランジスタの製造方法
US6852524B2 (en) * 2001-04-27 2005-02-08 Canon Kabushiki Kaisha Probe carrier, probe fixing carrier and method of manufacturing the same
CN1245703C (zh) * 2001-12-11 2006-03-15 精工爱普生株式会社 显示装置及其电子机器
JP2003317945A (ja) 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
JP4042099B2 (ja) 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP4314557B2 (ja) 2002-09-12 2009-08-19 セイコーエプソン株式会社 成膜方法、光学素子、半導体素子および電子機器、電気光学装置の製造方法、カラーフィルターの製造方法
JP4396109B2 (ja) 2003-03-04 2010-01-13 コニカミノルタホールディングス株式会社 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート
JP2005013986A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008058456A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法

Also Published As

Publication number Publication date
KR20060050738A (ko) 2006-05-19
KR100779148B1 (ko) 2007-11-23
CN100424840C (zh) 2008-10-08
TWI297514B (en) 2008-06-01
US20060079032A1 (en) 2006-04-13
TW200623949A (en) 2006-07-01
US7432137B2 (en) 2008-10-07
CN1755905A (zh) 2006-04-05

Similar Documents

Publication Publication Date Title
JP4123172B2 (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US7008809B2 (en) Pattern formation method and pattern formation apparatus, method for manufacturing device, electro-optical device, electronic device, and method for manufacturing active matrix substrate
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
JP2005019955A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4158755B2 (ja) 機能膜の製造方法、薄膜トランジスタの製造方法
US20060183036A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
US7622385B2 (en) Wiring pattern forming method, film pattern forming method, semiconductor device, electro-optical device, and electronic equipment
JP2004349640A (ja) パターンの形成方法及びデバイスの製造方法、デバイス、電気光学装置及び電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP2006100325A (ja) 薄膜トランジスタの製造方法
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP2006100324A (ja) 膜パターンの形成方法
JP4179026B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP2004342916A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004337779A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004349638A (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、電気光学装置及び電子機器
JP2007115743A (ja) パターン形成方法、薄膜トランジスタ、及び電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004351397A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2007116050A (ja) パターン形成方法、薄膜トランジスタ、及び電子機器
JP2004330165A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070727