[go: up one dir, main page]

JP2006073683A - 回路デバイス及び回路デバイスの製造方法 - Google Patents

回路デバイス及び回路デバイスの製造方法 Download PDF

Info

Publication number
JP2006073683A
JP2006073683A JP2004253592A JP2004253592A JP2006073683A JP 2006073683 A JP2006073683 A JP 2006073683A JP 2004253592 A JP2004253592 A JP 2004253592A JP 2004253592 A JP2004253592 A JP 2004253592A JP 2006073683 A JP2006073683 A JP 2006073683A
Authority
JP
Japan
Prior art keywords
circuit
wiring pattern
circuit device
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004253592A
Other languages
English (en)
Inventor
Yoshio Watanabe
喜夫 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004253592A priority Critical patent/JP2006073683A/ja
Priority to TW094128688A priority patent/TW200618689A/zh
Priority to KR1020050078248A priority patent/KR20060050648A/ko
Priority to US11/212,655 priority patent/US20060043562A1/en
Priority to CNA2005100938925A priority patent/CN1744795A/zh
Publication of JP2006073683A publication Critical patent/JP2006073683A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】複数の回路ブロックを接続して使用する、高周波モジュールなどとしても好適な回路デバイスを提供する。
【解決手段】略中央にフレキシブル配線部１５を有し、領域ＢＬ１の最下層に電磁シールド層１４ｂ−１と、領域ＢＬ２の最下層にグリッドランド１４ｂ−２とを設けた４層フレックスリジッド基板１０の、領域ＢＬ１に電子部品２１ａ〜２１ｅを実装して高周波信号処理回路を形成した第１の回路ブロックと、領域ＢＬ２に電子部品２２ａ〜２２ｃを実装して中間周波信号処理回路を形成した第２の回路ブロックとを設けた後、電磁遮蔽効果を付与された封止樹脂２３を電子部品２１ａ〜２１ｅ，２２ａ〜２２ｃの実装面全面に塗布した後、フレキシブル配線部１５で折り畳み電磁シールド層が上面でグリッドランドが下面に配されるようにして加熱硬化し、電子部品間の相互干渉と外からの電磁的影響を受けにくい回路デバイスとした。
【選択図】図１

Description

本発明は、コネクターを用いないで複数の回路ブロックを接続して使用する、特に高周波用として使用するのに好適な回路デバイス及び回路デバイスの製造方法に関する。
従来、例えば２つの回路ブロックを接続して使用する方法には、それぞれの回路ブロックが実装された２つの配線板上に設けられたコネクター同士をフレキシブルケーブル基板などで接続する方法と、コネクターを用いずフレキシブル部を有する配線基板上に２つの回路ブロックをそれぞれ実装しフレキシブル部の柔軟性を活用して製品内の狭いスペースに配設する方法などがあり、これらは電気製品の組立てにおいて一般的に行われる。後者の例としては、特許文献１に開示されているものが知られている。
また、例えば、セラミックパッケージなどの配線基板にＩＣチップなどが実装されて、所定の機能を実現するようになされている回路デバイスなどでは、複数個接続するとき、この回路デバイスを上下に重ね合わせ、はんだなどでそれぞれの回路デバイスに設けられている上下の端子同士を接続する形態のものが量産化されている。
特開２００１−３５８４２２号公報（図５）
しかしながら、コネクターはコストがかかる上、配線板上に実装スペースを要するため小形化に不利であるだけでなく振動などに弱いという不都合があり、フレキシブルケーブルを用いた薄型のコネクターも有るが、コスト、スペース、接続信頼性の点で十分満足できるものではなかった。
また、フレキシブル部が一体に配線板の２つの回路ブロックと接続される構成では、回路ブロック間の接続信頼性の点では問題無いが、電磁的障害に敏感な回路などが実装されている場合、回路ブロック間の電磁干渉が問題となり、そのまま折り曲げて使用することはできず、シールドケースなどが必要となる。このシールドケースは面積と厚みを要するため小形化しにくく、また一般に採用される金属板によるシールドケースでは、熱吸収が良いためはんだ付け温度が十分上がらないことに起因するはんだ接続不良のおそれもあった。
本発明はかかる点に鑑み、コネクターを用いないで２つ以上の回路ブロックを接続して使用し、実装面積を狭小化された回路デバイス及び回路デバイスの製造方法を提案するものである。
上記課題を解決するため、本発明は、複数の回路ブロックを有する回路デバイスにおいて、例えば折り曲げ可能なポリイミド樹脂による絶縁シートの一面に、第１の配線パターンを形成し、この第１の配線パターンと電気的に接続され回路ブロック毎に分割配置されたパターンからなる第２の配線パターンを形成し、絶縁シートの他の面で第２の配線パターンと対応する領域に、他のパターンと接続され分割配置されたパターンからなる第３の配線パターンを形成し、第３の配線パターン上に電子部品を実装することにより、分割配置された複数の回路ブロックを形成し、電子部品の実装面の側を内側として折り畳み、折り畳まれた複数の回路ブロックの間隙に電磁遮蔽効果を有する絶縁性樹脂、例えばフェライトパウダー及びセラミックパウダーを分散させたエポキシ系の樹脂を充填したものである。
このように構成した本発明の回路デバイスによれば、複数の回路ブロックがその間に配設される複数の第１の配線パターンにより電気的に接続され、第３の配線パターンに実装された電子部品を内側に配設させ、複数の回路ブロックを巻くようにして折り畳み、複数の回路ブロックの間隙に電磁遮蔽効果を有する絶縁性樹脂を充填して実装される電子部品の相互干渉を防止することができる。
また、電子部品を回路ブロックに実装した時点で動作などの性能検査を行うことができるので、折り畳んで回路デバイスとする前に不良を除去することができ、電子部品を内蔵させた回路デバイスを歩留り良く安価に生産することができる。
また、電子部品間がエポキシ樹脂を基材とした絶縁性樹脂で充填されるため、絶縁性が向上し、回路デバイスとしての信頼性が向上する。
さらに、絶縁性樹脂に窒化アルミニウムおよび窒化ホウ素などを含有した樹脂を用いる事により電子部品からの発熱を回路デバイス全体に拡散することができるので、熱放散特性を大幅に改善することができる。
また、本発明は上記記載の回路デバイスにおいて、回路ブロックを２つ有し、第１の配線パターンが第１のフレキシブル配線部をなすとともに、第２の配線パターンが外層配線パターンで、第３の配線パターンが内層配線パターンをなし、２つの回路ブロックの電子部品の実装面の側を内側とし、第１のフレキシブル配線部を外側としＵの字状に折り畳むようにしたものである。
このように構成した本発明の回路デバイスによれば、内層配線パターン側となる２つの回路ブロックの電子部品実装面の側が対向配置され、この２つの回路ブロック間をＵの字状に折り曲げられた第１のフレキシブル配線部をなす第１の配線パターンで電気的に接続するとともに、外層配線パターンで回路ブロックを覆う構成とすることができ、また、２つの回路ブロック間に電磁遮蔽効果を有する絶縁性樹脂を充填し、実装されている電子部品間の相互干渉を効果的に防止することができる。
また、本発明は上記記載の回路デバイスにおいて、折り畳まれたとき、対向する回路ブロックの内層配線パターン同士を接続するとともに、所望の間隙を設ける導体スペーサを備えたものである。
このように構成した本発明の回路デバイスによれば、折り畳みの際、実装される電子部品と、この電子部品が実装される配線パターンの接続部とに余分な応力集中が発生しないだけでなく、２つの回路ブロック間の電気的接続を第１の配線パターン（第１のフレキシブル配線部）とは別に行うことができ、回路ブロックの回路設計や電子部品の実装設計が容易となる。
また、本発明は上記記載の回路デバイスにおいて、２つの回路ブロックの外層配線パターン及び第１のフレキシブル配線部で電磁シールド層を形成したものである。
このように構成した本発明の回路デバイスによれば、２つの回路ブロック間に充填された絶縁性で電磁遮蔽効果を有する樹脂により実装されている電子部品間の相互干渉を効果的に防止することに加え、回路ブロックの外部との電磁気的影響の授受を起こしにくくすることができ、高周波を扱う場合でも誤動作することのない回路ブロックとすることができる。
また、本発明は上記記載の回路デバイスにおいて、２つの回路ブロックが折り畳まれた状態で、第１のフレキシブル配線部の配設部とは反対側の２つの回路ブロックの端面同士を、低融点金属ろう材または導電接着剤で接合したものである。
このように構成した本発明の回路デバイスによれば、折り畳まれた２つの回路ブロック間に充填された樹脂のみの場合と比べ、外部の温度によっても外形の寸法安定性を確保することができる。
また、本発明は上記記載の回路デバイスにおいて、回路ブロックの端部に第２のフレキシブル配線部を形成し、この第２のフレキシブル配線部の配線パターンに他の回路との接続端子を設けたものである。
このように構成した本発明の回路デバイスによれば、２つの回路ブロック及び第１のフレキシブル配線部の作製と同時に回路ブロックの端部に延設した第２のフレキシブル配線部により、第２のフレキシブル配線部の先端あるいは途中の配線パターンの金属部により他の回路と電気的接続を行わせることができる。
また、本発明は上記記載の回路デバイスにおいて、回路ブロックの端部にグランド層を延長した第３のフレキシブル配線部を形成し、この第３のフレキシブル配線部を電子部品の実装面の側に折り畳み、外層配線パターン及び第１のフレキシブル配線部による電磁シールド層を設けたものである。
このように構成した本発明の回路デバイスによれば、２つの回路ブロック及び第１のフレキシブル配線部の作製と同時に回路ブロックの端部に延設した第３のフレキシブル配線部に電磁シールド層を設け、その第３のフレキシブル配線部で一方の回路ブロックを覆うように配設してから他方の回路ブロックを折り畳むことで、２つの回路ブロックのそれぞれに実装された電子部品間での電磁気的影響をさらに低減でき、しかも電源およびグランドの面積を広くする事ができるので、安定した動作を行なわせることができる。
複数の回路ブロックを有する回路デバイスの製造方法において、例えばポリイミド樹脂による絶縁シートに、第１の配線パターンを形成する工程と、分割配置された回路ブロックを形成するための第２、第３の配線パターンを形成するための絶縁層と銅箔を積層する工程と、第１、第２、第３の必要な箇所を接続する導通孔を形成する工程と、第２、第３の配線パターンを形成する工程と配線パターン上にソルダーレジストを形成する工程と、第３の配線パターン上に電子部品を実装する工程と、により分割配置された第２の配線パターンと第３の配線パターンに複数の回路ブロックを形成し、絶縁シートの電子部品の実装面の側を内側とし、第１の配線パターンを外側として折り畳む工程と、折り畳まれた複数の回路ブロックの電子部品の実装面の側に、電磁遮蔽効果を有する絶縁性樹脂、例えばフェライトパウダー及びセラミックパウダーを分散させたエポキシ樹脂を充填する工程と、この絶縁性樹脂を加熱硬化させる工程とからなるものである。
このように構成した本発明の回路デバイスの製造方法によれば、１枚の絶縁シートの両面にフォトリソグラフィ法や印刷法などにより、例えば銅めっきや導電性ペーストなどの導体による配線パターンを形成するとともに、両面の配線パターン間を電気的に接続したのち電子部品を実装して複数の回路ブロックを形成することができ、このとき回路ブロック間が絶縁シートの一面に配される第１の配線パターンにより電気的に接続されるとともに、この第１の配線パターンで複数の回路ブロックを折り畳み、複数の回路ブロック間に絶縁性で電磁遮蔽効果を有する樹脂を充填して硬化させ、実装される電子部品の相互作用の小さい回路デバイスを作製することができる。
本発明の回路デバイス及び回路デバイスの製造方法によれば、電子部品を回路ブロックに実装した時点で動作などの性能検査を行い、折り畳んで回路デバイスとする前に不良を除去することができるため、電子部品を内蔵させた回路デバイスを歩留り良く安価に生産することができる。また、電子部品間がエポキシ樹脂を基材とした絶縁性樹脂で充填されるため、絶縁性が向上し、回路デバイスとしての信頼性を向上させることができる。また、電子部品からの発熱を充填した樹脂および回路ブロックの配線パターンを介して回路デバイス全体に拡散することができるので、熱放散特性を大幅に改善することができる。
また、電磁シールドで回路デバイスを覆う構造が容易に採れるので、各回路ブロック間および外部に対しての電磁シールドが可能となり、余分なシールドケースなどが不要となるだけでなく他への影響もなく、電磁シールド対策を容易に行うことができる。
さらに、折り畳み重ね合わせた構造なので、３次元的に省スペースの回路デバイスとすることができる。
以下、本発明回路デバイス及び回路デバイスの製造方法を実施するための最良の形態の例を、図１を参照して説明する。
図１は本例の回路デバイスの製造工程の説明フロー図であり、４層フレックスリジッド基板をベース基材として構成したものである。
図１Ａは４層フレックスリジッド基板、図１Ｂは導電性ペースト塗布後、図１Ｃは電子部品実装後、図１Ｄは絶縁性樹脂塗布後、図１Ｅは折り畳んで加熱硬化し回路デバイスとした状態を示す断面図である。
図１Ａ〜Ｅにおいて、１０は４層フレックスリジッド基板、１１は絶縁性の基材となるポリイミド樹脂によるポリイミドシートであり、１２はポリイミドシート１１の両面に形成された配線パターン、１３は配線パターン１２の領域ＢＬ１と領域ＢＬ２を覆うように設けられるエポキシ樹脂による絶縁層、１４は絶縁層の上に形成された配線パターンである。
また、１５は領域ＢＬ１と領域ＢＬ２との境界部のポリイミドシート１１上に形成されエポキシ樹脂の絶縁層がない配線パターン１２ｂ-3でフレキシブル性を有するフレキシブル配線部である。２１は領域ＢＬ１に実装され例えば高周波信号処理回路を構成する電子部品であり、２２は領域ＢＬ２に実装され例えば中間周波信号処理回路を構成する電子部品である。また２３は電子部品実装面の全体をカバーコートする封止樹脂である。
ここで領域ＢＬ１は電子部品が実装されて高周波信号処理用回路ブロックが形成される配線基板の領域を示し、領域ＢＬ２は電子部品が実装されて中間周波信号処理用回路ブロックが形成される配線基板の領域を示しており両回路ブロックはフレキシブル配線部１５により電気的に接続される。
図１Ｅは最終工程における本例の回路デバイスの断面図であり、以下この回路デバイスの製造方法を、順を追って説明する。
先ず、図１Ａに示す、ベース基材となる４層フレックスリジッド基板１０を第1から第９の段階に分けて説明する。
本例のフレックスリジッド基板１０はポリイミドシート１１をベースとしたフレキシブル配線部（配線パターン１２ｂ-3）１５と、ガラスエポキシ樹脂を層間絶縁層（１３ａ-1，１３ａ-2，１３ｂ-1，１３ｂ-2）に採用し硬化によりリジッド基板とされた領域ＢＬ１と、領域ＢＬ２とから構成されている。すなわち、１つの配線基板の中に、折り曲げが可能なフレキ部（配線パターン１２ｂ-3）１５と、電子部品が搭載されるリジッド部（領域ＢＬ１と領域ＢＬ２）とを混在させたものである。
すなわち、例えば第１段階として、図１Ａに示す薄いシート状のポリイミドシート１１の所定位置にレーザーあるいはプレス加工による打ち抜きにより貫導通穴を形成し、めっきによって導通を取る。
第２段階として、図１Ａに示すポリイミドシート１１の領域ＢＬ１に配線パターン１２a-1、１２ｂ-1、領域ＢＬ２に配線パターン１２a-1、１２ｂ-2、領域ＢＬ１と領域ＢＬ２との境界に配線パターン１２a-1と配線パターン１２a-2とを電気的に接続する配線パターン１２a-3を配線パターン１２ｂ-1と配線パターン１２ｂ-2とを電気的に接続する配線パターン１２ｂ-3を形成し、全面にカバーコートを形成する。
第３段階として、領域ＢＬ１及び領域ＢＬ２の上下を覆うようにガラスエポキシ樹脂と銅箔を積層し加熱成形する事により絶縁層１３a-1および１３a-2、１３ｂ-1及び１３ｂ-2を設ける。更に１２a-1１、２a-2、１２ｂ-１および１２ｂ-2との接続を形成するための導通孔をレーザー加工及びめっきによって形成する。
第４段階として、最外層となる配線パターン１４a-1,１４ｂ-1を領域ＢＬ１に形成し、配線パターン１４a-2、１４ｂ-2を領域ＢＬ２に形成する。ここでは、配線パターン１４ｂ-1は、領域ＢＬ１の略全面を覆い電磁シールド層をなすように形成され、配線パターン１４ｂ-2は、回路デバイス（図１Ｅの形態）において、ほかの配線基板などと電気的に接続するための略格子状に配設されたグリッドランドをなすように形成される。
次に、図１Ｂに示すように、４層フレックスリジッド基板１０の図に示す上面で電子部品が実装される位置に導電性ペースト１６，１６，…を印刷法やディスペンス法などにより設ける。
次に、図１Ｃに示すように、４層フレックスリジッド基板１０に電子部品を実装する。このとき、領域ＢＬ１に高周波信号処理回路を構成する電子部品２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅが実装されて第１の回路ブロックが作製され、領域ＢＬ２に中間周波信号処理回路を構成する電子部品２２ａ，２２ｂ，２２ｃが実装され第２の回路ブロックが作製される。このとき、４層フレックスリジッド基板１０に電子部品が実装された状態で、回路ブロック単位で動作などの性能検査を行うことができる。
次に、図１Ｄに示すように、４層フレックスリジッド基板１０の電子部品２１ａ〜２１ｅ，２２ａ〜２２ｃの実装面の側全体に、電磁遮蔽効果を付与するため電気絶縁性に優れたエポキシ樹脂に、フェライトパウダー及びセラミックパウダーを分散させた封止樹脂２３を塗布し、仮乾燥する。
次に、図１Ｅに示すように、第１の回路ブロック（領域ＢＬ１）と第２の回路ブロック（領域ＢＬ２）の間に配設され配線パターン１２a-3,１２ｂ-3を有するフレキシブル配線部１５を、封止樹脂２３の塗布面を内側とし、配線パターン１２ｂ-3の導体を外側とするようにし、第１の回路ブロックを第２の回路ブロックに重ねるようにＵの字状に折り曲げる。これにより、配線パターン１４ｂ-1による電磁シールド層が上面に、また、配線パターン１４ｂ-2によるグリッドランドが下面に配設される。
最後に、図１Ｅに示す形態を保つように、例えば図示しない治具に収納した状態で所定の厚みに保持し加熱して硬化し、本例の回路デバイスとする。
図１例の回路デバイス及び回路デバイスの製造方法によれば、電子部品２１ａ〜２１ｅ，２２ａ〜２２ｃを第１及び第２の回路ブロックに実装した時点で動作などの性能検査を行い、折り畳んで回路デバイスとする前に不良を除去することができるため、電子部品２１ａ〜２１ｅ，２２ａ〜２２ｃを内蔵させた回路デバイスを歩留り良く安価に生産することができる。
また、高周波信号処理回路用の電子部品２１ａ〜２１ｅと、中間周波処理回路用の電子部品２２ａ〜２２ｃとの間がエポキシ樹脂を基材とした絶縁性で電磁遮蔽効果を有する樹脂で充填されるため、絶縁性が向上するとともに、電子部品間の相互干渉が大幅に改善でき、回路デバイスとしての信頼性を向上させることができる。
また、電磁シールドで回路デバイスを覆う構造が容易に採れるので、各回路ブロック間および外部に対しての電磁シールドが完全となり、余分なシールドケースなどが不要となるだけでなく他への影響もなく、電磁シールド対策を容易に行うことができる。
また、電子部品からの発熱を回路デバイス全体に拡散することができるので、熱放散特性を大幅に改善することができる。
さらに、折り畳み重ね合わせた構造とすることで、３次元的に省スペースの回路デバイスとすることができる。
本発明回路デバイス及び回路デバイスの製造方法を実施するための最良の形態のほかの例を図２を参照して説明する。
図２例の回路デバイスは、図１例に対して、電子部品を実装すると同時に高さ調整ピンを設けたことと封止樹脂２３の充填を折り畳み後に行うようにしたものである。以下では、この図２を説明するに図１に対応する部分には同一の符号を付し説明する。
本例の回路デバイスも図１例と同様、４層フレックスリジッド基板をベース基材として構成したものであり、図２Ａ〜Ｅは本例の回路デバイスの製造工程の説明フロー図である。
図２Ａは４層フレックスリジッド基板、図２Ｂは導電性ペースト塗布後、図２Ｃは電子部品と間隙確保用のピン実装後、図２Ｄは折り畳み後、図２Ｄは絶縁性樹脂を充填し加熱硬化し回路デバイスとした状態を示す断面図である。
先ず、図２Ａに示すように、図１Ａに示したと同一構成の４層フレックスリジッド基板１０を用意する。
次に、図２Ｂに示すように、図１Ｂでの説明と同様に、４層フレックスリジッド基板１０の図に示す上面で電子部品が実装される位置に導電性ペースト１６，１６，…を印刷法やディスペンス法などにより設ける。
次に、図２Ｃに示すように、図１Ｃでの説明と同様に、４層フレックスリジッド基板１０に電子部品を実装する。このとき、領域ＢＬ１にアナログ信号処理回路を構成する電子部品２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅが実装されて第１の回路ブロックが作製され、領域ＢＬ２にデジタル信号処理回路を構成する電子部品２２ａ，２２ｂが実装され第２の回路ブロックが作製される。そして、第２の回路ブロック上の例えば４隅に良導体の銅のピンなどによるピン２５，２５，…を導電性ペーストなどで立設する。
このピン２５は、第１の回路ブロック（領域ＢＬ１）と第２の回路ブロック（領域ＢＬ２）とが折り畳まれたときの両回路ブロック間の間隙を所定寸法に保つとともに、両ブロックを接着固定して形状の安定化に寄与し、さらに必要に応じて、領域ＢＬ１で電子部品２１ａ〜２１ｅの実装面の側の配線パターン１２ａ-1，１４ａ-1と、領域ＢＬ２で電子部品２２ａ，２２ｂの実装面の側の配線パターン１２ａ-2，１４ａ-2とを適宜電気的に接続させるものである。
次に、図２Ｄに示すように、第１の回路ブロック（領域ＢＬ１）と第２の回路ブロック（領域ＢＬ２）の間に配設され配線パターン１２a-3,１２ｂ-3を有するフレキシブル配線部１５を、電子部品２１ａ〜２１ｅ，２２ａ，２２ｂが実装されている側を内側とし、配線パターン１２ｂ-3の導体を外側とするようにし、第１の回路ブロックを第２の回路ブロックに重ねＵの字状に折り曲げる。これにより、配線パターン１４ｂ-1による電磁シールド層が上面に、また、配線パターン１４ｂ-2によるグリッドランドが下面に配設され、ピン２５，２５，…により両ブロック間の間隙が所定寸法とされる。
次に、図２Ｅに示すように、Ｕの字状に折り曲げられた第１の回路ブロックと第２の回路ブロックの間隙に、電磁遮蔽効果を付与するため電気絶縁性に優れたエポキシ樹脂に、フェライトパウダー及びセラミックパウダーを分散させた封止樹脂２３を充填し、図に示す形態を保つように、例えば治具に収納した状態で所定の厚みに保持し加熱して硬化し、本例の回路デバイスとする。
図２例の回路デバイス及び回路デバイスの製造方法においても上述の図１例と同様の作用効果を得ることができることは容易に理解できよう。
さらに、図２例においては、ピン２５，２５，…を立設して第１の回路ブロック（領域ＢＬ１）と第２の回路ブロック（領域ＢＬ２）とを導電性ペーストで接着固定するようにしたので、両ブロック間を所定寸法に保たせ、折り畳みの際、実装される電子部品と、この電子部品が実装される配線パターンの接続部とに余分な応力集中が発生させないようにできるだけでなく、両ブロックを接着固定して形状の安定化に寄与することができ、さらに必要に応じて、折り畳まれ対向配置される配線パターン１２ａ-1，１４ａ-1と、配線パターン１２ａ-2，１４ａ-2とを適宜電気的に接続させることができ、回路ブロックの回路設計や電子部品の実装設計が容易となる。
本発明回路デバイス及び回路デバイスの製造方法を実施するための最良の形態のほかの例を、図３を参照して説明する。
図３例の回路デバイスは、図１例に対して、第２の回路ブロックの端部にポリイミドシート１１を延長配設するとともに先端部に導体の配線パターンによるコネクターを設け、封止樹脂２３の充填を図２例のように折り畳んだ後に行なうようにしたものである。以下では、この図３を説明するに図１に対応する部分には同一の符号を付し説明する。
本例の回路デバイスも４層フレックスリジッド基板をベース基材として構成したものであり、図３Ａ〜Ｄは本例の回路デバイスの製造工程の説明フロー図である。
図３Ａはフレキシブルコネクターを有する回路ブロック、図３Ｂは折り畳み状態、図３Ｃは絶縁性樹脂を充填し硬化し回路デバイスとした状態の断面図であり、図３Ｄはフレキシブルコネクター先端の拡大斜視図である。
先ず、図３Ａに示す、電子部品が実装された回路ブロック１０を形成する。
図３Ａに示す回路ブロック１０は、図１Ａに示したポリイミドシート１１の領域ＢＬ２の図に示す左側に、さらにポリイミドシート１１を延長し、この延長したポリイミドシート１１の上面１１ａに配線パターン１２ａ-4、下面１１ｂに配線パターン１２ｂ-4を形成しフレキシブルコネクター部１７とする。そして、図３Ａに示すように、上述図１例と同様所定位置に導電性ペーストを設けた後、領域ＢＬ１に電子部品２１ａ〜２１ｅを実装し、領域ＢＬ２に電子部品２１ａ，２１ｂを実装したものである。
このときフレキシブルコネクター部１７を構成する延設されたポリイミドシート１１の上面１１ａの配線パターン１２ａ-4の先端部の形状は、図３Ｄに示す拡大斜視図のように、略矩形状の導通パッドが配設されるようになされる。また、ポリイミドシート１１の下面１１ｂの配線パターン１２ｂ-4はグランドとして形成される。
次に、図３Ｂに示すように、第１の回路ブロック（領域ＢＬ１）と第２の回路ブロック（領域ＢＬ２）の間に配設され配線パターン１２a-3,１２b-3を有するフレキシブル配線部１５を、電子部品２１ａ〜２１ｅ，２２ａ，２２ｂが実装されている側を内側とし、配線パターン１２b-3の導体を外側とするようにし、第１の回路ブロックを第２の回路ブロックに重ねるようにＵの字状に折り曲げる。そして、さらに延長されたフレキシブルコネクター部１７の第２の回路ブロック（領域ＢＬ２）に近い部分を折り曲げ、第１の回路ブロックと第２の回路ブロックとの開口部分を略覆うようにする。
次に、図３Ｃに示すように、第１の回路ブロックと第２の回路ブロックとの間隙と折り曲げられたフレキシブルコネクター部１７とで形成される空間に、電磁遮蔽効果を付与するため電気絶縁性に優れたエポキシ樹脂に、フェライトパウダー及びセラミックパウダーを分散させた封止樹脂２３を充填し、図に示す形態を保つように、例えば治具に収納した状態で所定の厚みに保持し加熱して硬化し、本例の回路デバイスとする。
本図３例の回路デバイス及び回路デバイスの製造方法においても上述の図１例と同様の作用効果を得ることができることは容易に理解できよう。
さらに、図３Ａ〜Ｄ例においては、４層フレックスリジッド基板を作製するときに、容易にフレキシブルコネクター部１７を延設した形態に形成することができ、必要に応じて上面１１ａの配線パターン１２ａ-4、あるいは下面１１ｂの配線パターン１２ｂ-4の何れかを電磁シールド層として、この電磁シールド層を筒状に構成することができるためより大きなシールド効果を得ることができる。
本発明回路デバイス及び回路デバイスの製造方法を実施するための最良の形態のほかの例を、図４を参照して説明する。
図４例の回路デバイスは、図３例が第２の回路ブロックの端部に延設した配線パターンを有するポリイミドシート１１をフレキシブルコネクター部として用いるのに対し、第１の回路ブロックと第２の回路ブロックの間に配設するようにしたものである。
以下では、この図４を説明するに図１に対応する部分には同一の符号を付し説明する。
本例の回路デバイスも４層フレックスリジッド基板をベース基材として構成したものであり、図４は本例の回路デバイスの製造工程の説明フロー図で、図３例の図３Ａに示すフレックスリッジド基板１０の作製につづく工程を示したものである。
図４Ａはフレキシブル配線部が第１の回路ブロックと第２の回路ブロックの間に配設後、図４Ｂは第１の回路ブロックと第２の回路ブロックの間に絶縁性樹脂を充填し硬化し回路デバイスとした状態を示す断面図である。
図４例の回路ブロックの形成は、上述図３Ａにおいて説明したと同様に形成されたフレキシブル基板部が延設された４層フレックスリジド基板に、電子部品が実装されることにより行われる。このとき、図３例においては、この延設部がコネクターをなすフレキシブル配線部１５とされるのに対し、本例では電磁シールド層をなすフレキシブル配線部１７に形成される。
そして、フレキシブル配線部１７は、図４Ａに示すように、先ず第２の回路ブロックの電子部品実装面に折り畳まれ、その後第１の回路ブロックが覆い被せるように配設される。
そして図４Ｂに示すように、第１の回路ブロックとフレキシブル配線部１７と第２の回路ブロックとの間隙に、電磁遮蔽効果を付与するため電気絶縁性に優れたエポキシ樹脂に、フェライトパウダー及びセラミックパウダーを分散させた封止樹脂２３を充填し、図に示す形態を保つように、例えば治具に収納した状態で所定の厚みに保持し加熱して硬化し、本例の回路デバイスとする。
図４例の回路デバイス及び回路デバイスの製造方法においても上述の図１例と同様の作用効果を得ることができることは容易に理解できよう。
さらに、図４例においては、第１の回路ブロックと第２の回路ブロックとに配されるそれぞれの回路が、電磁シールド層で完全に分離されるため、電子部品間の相互干渉を略完全になくすることができ、回路デバイスとしての安定動作に大きく寄与させることができる。
また、上述図１例〜図４例では、回路ブロックが２つで、この回路ブロック間を電気的に接続するフレキシブル配線部１５を１箇所設けた例で説明したが、これに限らず回路ブロックが３つ以上で２箇所以上のフレキシブル配線部１５により接続され、これらが折り畳まれてブロック間に封止樹脂２３が充填され、加熱硬化されたものでも上述例と同様の作用効果を得ることができることは容易に理解できよう。
また、図４例同様にフレキシブル配線部を周辺部へ延長し、回路デバイスの側面を覆う形にすると回路ブロックからの外への電磁波の漏れをより押さえられる事も容易に理解できよう。
なお、上述図１例〜図４例では、単一の回路デバイスを作成する例で説明したが、多数個取り配線板として製造することもできる。
この場合、図１例の回路デバイスを複数個一括で作製するとき、先ず図１Ａに示すフレックスリジッド基板を複数並べた構成の多数個取り用の配線板を作製する。すなわち、第１の回路ブロックと第２の回路ブロックとフレキシブル配線部１５とで構成される配線基板部を１単位とし、これを第１の回路ブロック同士、第２ブロック同士、フレキシブル配線部１５同士を複数並べて多数個取り配線板とする。次に、電子部品を実装後、封止樹脂２３を電子部品を覆うように設けてから折り畳む。次に、例えば図５Ａ（本図では回路デバイス1０’-１〜-6の6個取りの例を示す）及びＢに示す加熱治具５０の下型５０ｂに収納して加熱硬化するとともに、加熱治具の拡大断面図５Ｂに示す上型５０ａで加圧し、所定厚さに成形し複数の回路デバイスが一体に棒状に形成されるようにする。次に、複数の回路デバイスからなる成形体を切断分割して図５Ｃに示すように、個片化する。
また、図１例の回路デバイスに対して、第１の回路ブロック又は第２の回路ブロックの一端に別のフレキシブル配線部を設け、回路ブロックを折り畳んだ状態でこの別のフレキシブル配線部により、第１の回路ブロック又は第２の回路ブロックの他端にはんだなどで接続し、筒状にして封止樹脂をこの中に充填し、外形を保持した状態で加熱成形するようにして、強度と電磁シールド特性を確保するようにしてもよい。
また、上述例では４層フレックスリジッド基板で説明したが、他の基板の例として、３，４層が、ポリイミド両面配線基板で、その上にポリイミドからなるカバーレイが形成され、その上にガラスエポキシ樹脂からなる層を介して、１，２，５，６層を形成したフレックスリジッド基板でもよく、３，４層がポリイミド両面配線基板で、その上にポリイミドからなるカバーレイが形成され、その上に同じポリイミド樹脂からなる層を積層して、１，２，５，６層を形成したフレックス多層基板でもよい。
また、１，２層がポリイミド両面配線板で、３，４，５，６層がリジッド基板となるべく、リジッド基板にポリイミド基板を接合させて形成されたフレックスリジッド基板でもよい。
また、上述で説明した電気絶縁性を有し電磁遮蔽効果が付与された封止樹脂２３は、主剤となるエポキシ樹脂としては、例えば、商品名WE-20/HV-19（日本ペルノックス社製）、商品名EX-690/H-369（サンユレック社製）、商品名エピコート828/エピキュア113（ジャパンエポキシレジン社製）などがあり、分散剤としては、例えば、商品名ＳＮディスパーサント9228（サンノプコ社製）、商品名ソルスパース（アビシア社製）などがある。
また、フェライトとしては例えば、比重４．９のニッケル亜鉛フェライトを用いることができ、セラミックとしては、アルミナパウダーあるいは窒化アルミニウムパウダーを用いることができ、アルミナパウダーとしては例えば粒径φ５〜３０μｍで、窒化アルミニウムパウダーとしては例えば粒径φ５〜３０μｍのものが使用できる。
そして、１）エポキシ樹脂３０wt％＋フェライト50wt％＋アルミナ20wt％＋分散剤1wt％以下、２）エポキシ樹脂３０wt％＋フェライト50wt％＋窒化アルミ20wt％＋分散剤1wt％以下、３）エポキシ樹脂５０wt％＋フェライト20wt％＋アルミナ30wt％＋分散剤1wt％以下とした封止樹脂２３が用いられる。ここで、窒化アルミニウムは熱伝導性が高いため消費電力の大きい半導体デバイスが実装されているときなどに用いられる。
本発明の回路デバイス及び回路デバイスの製造方法は、上述例に限ることなく本発明の要旨を逸脱することなく、その他種々の構成をとりうることは勿論である。
本発明の一実施の形態の例による回路デバイスの製造工程説明フロー図であり、Ａは４層フレックスリジッド基板、Ｂは導電性ペースト塗布後、Ｃは電子部品実装後、Ｄは絶縁性樹脂塗布後、Ｅは折り畳んで硬化し回路デバイスとした状態の断面図である。 本発明の一実施の形態の他の例による回路デバイスの製造工程説明フロー図であり、Ａは４層フレックスリジッド基板、Ｂは導電性ペースト塗布後、Ｃはスペーサ用のピン立設後、Ｄは折り畳み後、Ｄは絶縁性樹脂を充填し硬化し回路デバイスとした状態の断面図である。 本発明の一実施の形態の他の例による回路デバイスの製造工程説明フロー図であり、Ａはフレキシブルコネクターを有する回路ブロック、Ｂは折り畳み状態、Ｃは絶縁性樹脂を充填し硬化し回路デバイスとした状態の断面図であり、Ｄはフレキシブルコネクター先端の拡大斜視図である。 本発明の一実施の形態の他の例による回路デバイスの製造工程フロー説明図であり、Ａはフレキシブル配線部が回路ブロック間に配設後、Ｂは回路ブロック間に絶縁性樹脂を充填し硬化し回路デバイスとした状態の断面図である。 図１例の回路デバイスの他の製造方法を説明するもので、Ａは複数個取り基板が加熱治具に装着された状態、Ｂは治具に折り畳まれ装着された状態のＳ−Ｓ断面の拡大図、Ｃは個片化された回路デバイスを示す斜視図である。
符号の説明
１０…４層フレックスリジッド基板、１５…フレキシブル配線部、２１ａ〜２１ｅ…電子部品（高周波信号処理回路用）、２２ａ〜２１ｃ…電子部品（中間周波信号処理回路用）、２３…封止樹脂、ＢＬ１，ＢＬ２…領域

Claims (9)

  1. 複数の回路ブロックを有する回路デバイスにおいて、
    フレキシブル性を有する絶縁シート上に、第１の配線パターンを形成し、該第１の配線パターンと電気的に接続され分割配置された複数のパターンからなる第２の配線パターンを形成し、
    前記絶縁シートの他の面で前記第２の配線パターンと対応する領域に、複数のパターンからなる第３の配線パターンを形成するとともに、該第３の配線パターンと前記第２の配線パターンとを前記導通穴を介して電気的に接続し、
    前記第３の配線パターン上に電子部品を実装することにより、分割配置された前記回路ブロックを形成し、
    前記絶縁シートの前記電子部品の実装面の側を内側とし、前記第２の配線パターンを外側として回路ブロックを折り畳み重ね、
    折り畳まれた複数の前記回路ブロックの間隙に電磁遮蔽効果を有する絶縁性樹脂を充填した
    ことを特徴とする回路デバイス。
  2. 請求項１に記載の回路デバイスにおいて、
    前記回路ブロックを２つ有し、
    前記第１の配線パターンが第１のフレキシブル配線部をなすとともに、
    前記第２の配線パターンが外層配線パターンで、前記第３の配線パターンが内層配線パターンをなし、
    ２つの前記回路ブロックの前記電子部品の実装面の側を内側とし、前記第１のフレキシブル配線部を外側としＵの字状に折り畳む
    ことを特徴とする回路デバイス。
  3. 請求項２に記載の回路デバイスにおいて、
    折り畳まれたとき、対向する前記回路ブロックの前記内層配線パターン同士を接続するとともに、所望の間隙を設ける導体スペーサを備えた
    ことを特徴とする回路デバイス。
  4. 請求項２に記載の回路デバイスにおいて、
    ２つの前記回路ブロックの前記外層配線パターン及び前記第１のフレキシブル配線部で電磁シールド層を形成した
    ことを特徴とする回路デバイス。
  5. 請求項２に記載の回路デバイスにおいて、
    ２つの前記回路ブロックが折り畳まれた状態で、前記第１のフレキシブル配線部の配設部とは反対側の２つの前記回路ブロックの端面同士を、低融点金属ろう材で接合した
    ことを特徴とする回路デバイス。
  6. 請求項２に記載の回路デバイスにおいて、
    前記回路ブロックの端部に第２のフレキシブル配線部を形成し、
    該第２のフレキシブル配線部の配線パターンに他の回路との接続端子を設けた
    ことを特徴とする回路デバイス。
  7. 請求項２に記載の回路デバイスにおいて、
    前記回路ブロックの端部にグランド層を延長した第３のフレキシブル配線部を形成し、
    該第３のフレキシブル配線部を前記電子部品の実装面の側に折り畳み、前記外層配線パターン及び前記第１のフレキシブル配線部による電磁シールド層を設けた
    ことを特徴とする回路デバイス。
  8. 複数の回路ブロックを有する回路デバイスの製造方法において、
    絶縁シートに、第１の配線パターンを形成する工程と、
    分割配置された回路ブロックを形成するための第２、第３の配線パターンを形成するための絶縁層と銅箔を積層する工程と、
    前記第１、第２、第３の配線パターンの必要な箇所を接続する導通孔を形成する工程と、
    前記第２、第３の配線パターンを形成する工程と前記第２の配線パターン上にソルダーレジストを形成する工程と、
    前記第３の配線パターン上に電子部品を実装する工程と、により分割配置された前記第２の配線パターンと前記第３の配線パターンに複数の回路ブロックを形成し、
    前記絶縁シートの前記電子部品の実装面の側を内側とし、前記第２の配線パターンを外側として折り畳む工程と、
    折り畳まれた複数の前記回路ブロックの前記電子部品の実装面の側に、電磁遮蔽効果を有する絶縁性樹脂を充填する工程と、
    該絶縁性樹脂を加熱硬化させる工程とからなることを特徴とする回路デバイスの製造方法。
  9. 請求項８に記載の回路デバイスの製造方法において、
    前記絶縁シートがポリイミド樹脂からなり、
    電磁遮蔽効果を有する絶縁性樹脂がフェライトパウダー及びセラミックパウダーを分散させたエポキシ樹脂である
    ことを特徴とする回路デバイスの製造方法。
JP2004253592A 2004-08-31 2004-08-31 回路デバイス及び回路デバイスの製造方法 Pending JP2006073683A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004253592A JP2006073683A (ja) 2004-08-31 2004-08-31 回路デバイス及び回路デバイスの製造方法
TW094128688A TW200618689A (en) 2004-08-31 2005-08-23 Circuit device and manufacture method for circuit device
KR1020050078248A KR20060050648A (ko) 2004-08-31 2005-08-25 회로소자 및 회로소자의 제조방법
US11/212,655 US20060043562A1 (en) 2004-08-31 2005-08-29 Circuit device and manufacture method for circuit device
CNA2005100938925A CN1744795A (zh) 2004-08-31 2005-08-31 电路器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004253592A JP2006073683A (ja) 2004-08-31 2004-08-31 回路デバイス及び回路デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2006073683A true JP2006073683A (ja) 2006-03-16

Family

ID=35941911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004253592A Pending JP2006073683A (ja) 2004-08-31 2004-08-31 回路デバイス及び回路デバイスの製造方法

Country Status (5)

Country Link
US (1) US20060043562A1 (ja)
JP (1) JP2006073683A (ja)
KR (1) KR20060050648A (ja)
CN (1) CN1744795A (ja)
TW (1) TW200618689A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048822A (ja) * 2005-08-08 2007-02-22 Nippon Telegr & Teleph Corp <Ntt> フレキシブル基板およびそれを使用した双方向光トランシーバ
JP2007273582A (ja) * 2006-03-30 2007-10-18 Toshiba Corp プリント配線板、プリント配線板の製造方法および電子機器
JP2009111040A (ja) * 2007-10-29 2009-05-21 Fujitsu Ltd 半導体装置
JP2010258008A (ja) * 2009-04-21 2010-11-11 Sharp Corp 電子部品モジュールおよびその製造方法
KR101055487B1 (ko) * 2009-05-12 2011-08-08 삼성전자주식회사 리지드-플렉시블 스택 모듈기판 및 그 제조방법
JP2011200402A (ja) * 2010-03-25 2011-10-13 Fujifilm Corp 基板保持装置及び方法、撮像装置、内視鏡
JP2016131185A (ja) * 2015-01-13 2016-07-21 日立化成株式会社 電子部品埋め込み用樹脂フィルムの製造方法、電子部品装置の製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006019911A1 (en) * 2004-07-26 2006-02-23 Sun Microsystems, Inc. Multi-chip module and single-chip module for chips and proximity connectors
WO2006035822A1 (ja) 2004-09-30 2006-04-06 Ibiden Co., Ltd. ハニカム構造体
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
WO2007039991A1 (ja) * 2005-10-05 2007-04-12 Ibiden Co., Ltd. 押出成形用金型及び多孔質セラミック部材の製造方法
US20070187651A1 (en) * 2005-12-26 2007-08-16 Kazuya Naruse Method for mixing powder, agitation apparatus, and method for manufacturing honeycomb structured body
WO2007086143A1 (ja) * 2006-01-30 2007-08-02 Ibiden Co., Ltd. ハニカム構造体の検査方法、及び、ハニカム構造体の製造方法
WO2007097000A1 (ja) * 2006-02-24 2007-08-30 Ibiden Co., Ltd. ハニカム成形体用封口装置、封止材ペーストの充填方法、及び、ハニカム構造体の製造方法
EP1825979B1 (en) * 2006-02-28 2012-03-28 Ibiden Co., Ltd. Manufacturing method of honeycomb structured body
WO2007116529A1 (ja) * 2006-04-11 2007-10-18 Ibiden Co., Ltd. 成形体切断装置、セラミック成形体の切断方法、及び、ハニカム構造体の製造方法
WO2007122707A1 (ja) * 2006-04-19 2007-11-01 Ibiden Co., Ltd. ハニカム構造体の製造方法
CN101433132B (zh) * 2006-05-02 2012-07-04 富多电子公司 一种屏蔽的柔性电路及其形成方法、柔性电缆
EP1880818A1 (en) * 2006-06-05 2008-01-23 Ibiden Co., Ltd. Method for cutting honeycomb structure
PL1875997T3 (pl) 2006-07-07 2009-08-31 Ibiden Co Ltd Urządzenie do obróbki powierzchni czołowej, sposób obróbki powierzchni czołowej formowanego korpusu o strukturze plastra miodu oraz sposób wytwarzania struktury o kształcie plastra miodu
DE102008008897B3 (de) * 2008-02-13 2009-07-30 Siemens Medical Instruments Pte. Ltd. Schaltung mit integrierter Abschirmung und Hörhilfe
DE102008022977A1 (de) * 2008-05-09 2009-04-09 Siemens Medical Instruments Pte. Ltd. Schaltung mit selbsthaftender Kapselung, Herstellungsverfahren und Hörhilfe
US8670588B2 (en) * 2009-09-08 2014-03-11 Apple Inc. Handheld device assembly
JP5115632B2 (ja) * 2010-06-30 2013-01-09 株式会社デンソー 半導体装置
CN102254898A (zh) * 2011-07-01 2011-11-23 中国科学院微电子研究所 一种基于柔性基板封装的屏蔽结构及其制作工艺
JP5790261B2 (ja) * 2011-07-29 2015-10-07 富士通オプティカルコンポーネンツ株式会社 回路基板、及び光変調器
KR20140050927A (ko) * 2012-10-22 2014-04-30 삼성디스플레이 주식회사 발광 장치 및 그 제조 방법
CN104637927B (zh) 2013-11-12 2019-01-22 中国科学院微电子研究所 一种基于柔性基板的三维封装结构及工艺方法
CN103745959A (zh) * 2014-01-09 2014-04-23 华进半导体封装先导技术研发中心有限公司 基于刚柔结合印刷电路板的三维系统封装结构
CN104981102B (zh) * 2014-04-10 2018-09-18 广东丹邦科技有限公司 一种多芯片嵌入式的柔性电路板及其制造方法
CN105762131B (zh) * 2014-12-19 2018-06-29 碁鼎科技秦皇岛有限公司 封装结构及其制法
CN106158904A (zh) * 2015-04-03 2016-11-23 昆山工研院新型平板显示技术中心有限公司 一种高分辨率柔性显示屏及其制备方法
CN106159104A (zh) * 2015-04-03 2016-11-23 昆山工研院新型平板显示技术中心有限公司 一种柔性照明器件
US10290589B2 (en) * 2016-11-08 2019-05-14 Invensas Corporation Folding thin systems
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組
CN112312682B (zh) * 2019-07-30 2023-07-21 宏启胜精密电子(秦皇岛)有限公司 具有厚铜线路的电路板及其制作方法
CN113365412B (zh) * 2020-03-05 2022-06-24 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制作方法
CN114402708B (zh) 2020-04-24 2024-10-15 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
CN115315071A (zh) * 2021-05-07 2022-11-08 鹏鼎控股(深圳)股份有限公司 内埋元件电路板及其制造方法
US12154860B2 (en) * 2021-06-16 2024-11-26 SanDisk Technologies, Inc. Method of forming a semiconductor device including vertical contact fingers
US12341105B2 (en) * 2021-11-11 2025-06-24 Shinko Electric Industries Co., Ltd. Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP2001244583A (ja) * 2000-02-29 2001-09-07 Fuji Photo Optical Co Ltd フレキシブル回路基板
EP1296544B1 (en) * 2000-06-30 2011-08-03 Sanyo Electric Co., Ltd. Flexible printed circuit board and foldable cell phone terminal
JP2002286758A (ja) * 2001-03-28 2002-10-03 Yamaha Corp プローブユニットおよびその製造方法
CN1185915C (zh) * 2001-06-13 2005-01-19 佳能株式会社 柔性基板、半导体器件、摄像装置和放射线摄像系统
JP3983120B2 (ja) * 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
FI20012052A0 (fi) * 2001-10-23 2001-10-23 Mika Matti Sippola Menetelmä monikerrosrakenteen valmistamiseksi
US6842585B2 (en) * 2002-04-18 2005-01-11 Olympus Optical Co., Ltd. Camera
US6943705B1 (en) * 2002-05-03 2005-09-13 Synaptics, Inc. Method and apparatus for providing an integrated membrane switch and capacitive sensor
US7005310B2 (en) * 2002-08-14 2006-02-28 Renesas Technology Corporation Manufacturing method of solid-state image sensing device
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
JP2005101711A (ja) * 2003-09-22 2005-04-14 Renesas Technology Corp 固体撮像装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048822A (ja) * 2005-08-08 2007-02-22 Nippon Telegr & Teleph Corp <Ntt> フレキシブル基板およびそれを使用した双方向光トランシーバ
JP2007273582A (ja) * 2006-03-30 2007-10-18 Toshiba Corp プリント配線板、プリント配線板の製造方法および電子機器
JP2009111040A (ja) * 2007-10-29 2009-05-21 Fujitsu Ltd 半導体装置
JP2010258008A (ja) * 2009-04-21 2010-11-11 Sharp Corp 電子部品モジュールおよびその製造方法
US8179678B2 (en) 2009-04-21 2012-05-15 Sharp Kabushiki Kaisha Electronic component module
KR101055487B1 (ko) * 2009-05-12 2011-08-08 삼성전자주식회사 리지드-플렉시블 스택 모듈기판 및 그 제조방법
JP2011200402A (ja) * 2010-03-25 2011-10-13 Fujifilm Corp 基板保持装置及び方法、撮像装置、内視鏡
JP2016131185A (ja) * 2015-01-13 2016-07-21 日立化成株式会社 電子部品埋め込み用樹脂フィルムの製造方法、電子部品装置の製造方法

Also Published As

Publication number Publication date
US20060043562A1 (en) 2006-03-02
KR20060050648A (ko) 2006-05-19
TW200618689A (en) 2006-06-01
CN1744795A (zh) 2006-03-08

Similar Documents

Publication Publication Date Title
JP2006073683A (ja) 回路デバイス及び回路デバイスの製造方法
JP6822940B2 (ja) 回路基板
JPH07307574A (ja) 多層金属プリント基板とモールドモジュール
US20100214741A1 (en) Electronic component mounting structure and electronic component mounting method
JPWO2010018708A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP4228677B2 (ja) 回路基板
WO2015166588A1 (ja) 部品内蔵リジッドフレックス基板
JP4955970B2 (ja) フレキシブルプリント配線板およびその製造方法
CN101502189B (zh) 三维电子电路装置
EP2389049B1 (en) Multilayer printed circuit board using flexible interconnect structure, and method of making same
US20110007482A1 (en) Printed circuit board unit and electronic device
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
JP2009164287A (ja) 多層プリント配線板及びその製造方法
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2003031955A (ja) 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
JP2007335675A (ja) 電源装置および電源装置の製造方法
JP6323622B2 (ja) 部品実装基板
JP2000307055A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2012230954A (ja) プリント配線板及びプリント配線板の製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
WO2018123961A1 (ja) 多層配線板及び多層配線板製造方法
JPWO2019198241A1 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
WO2017038791A1 (ja) 樹脂回路基板、部品搭載樹脂回路基板
JP2011253926A (ja) 両面フレキシブルプリント配線板、接続構造、電子機器
CN201541392U (zh) 电路板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317