[go: up one dir, main page]

JP6323622B2 - 部品実装基板 - Google Patents

部品実装基板 Download PDF

Info

Publication number
JP6323622B2
JP6323622B2 JP2017548693A JP2017548693A JP6323622B2 JP 6323622 B2 JP6323622 B2 JP 6323622B2 JP 2017548693 A JP2017548693 A JP 2017548693A JP 2017548693 A JP2017548693 A JP 2017548693A JP 6323622 B2 JP6323622 B2 JP 6323622B2
Authority
JP
Japan
Prior art keywords
resin
component
resin substrate
conductor
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017548693A
Other languages
English (en)
Other versions
JPWO2017077837A1 (ja
Inventor
誠 武岡
誠 武岡
雅樹 川田
雅樹 川田
友彦 成岡
友彦 成岡
隼史 野間
隼史 野間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6323622B2 publication Critical patent/JP6323622B2/ja
Publication of JPWO2017077837A1 publication Critical patent/JPWO2017077837A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、導体パターンが形成された樹脂基板と、この樹脂基板の表面に実装された部品とを備える部品実装基板に関する。
従来、各種の電子機器には、部品実装基板が多く採用されている。例えば、特許文献１に記載の部品実装基板は、樹脂基板と電子部品とを備える。電子部品は、樹脂基板の表面に実装されている。
特許文献１に記載の部品実装基板の樹脂基板の表面には、この表面および電子部品の全体を覆う封止樹脂層が形成されている。
国際公開第２０１４／０９７８３５号パンフレット
特許文献１に記載の部品実装基板のように樹脂基板と異なる種類の材料からなる封止樹脂層を樹脂基板の表面に形成する場合、これらの界面に高い接合強度を有する化学結合層を形成している。
しかしながら、化学結合層が形成されることによって、樹脂基板の表面に露出した導体パターンは酸化等によって導電率が低下することがある。
一方、一般的な絶縁性レジスト膜を樹脂基板の表面に形成し、その表面に封止樹脂層を形成すると、接合強度が弱くなり、高い信頼性を維持しにくくなる。
したがって、本発明の目的は、封止樹脂層と樹脂基板とが異なる材料であっても、これらの間の接合強度を高く維持し、且つ電気特性の低下をより確実に抑制することができる部品実装基板を提供することにある。
この発明の部品実装基板は、樹脂基板、第１の部品、および、モールド樹脂を備える。樹脂基板には、部品実装用のランド導体を含む導体パターンが形成されている。第１の部品は、樹脂基板の表面に実装され、実装用端子がランド導体に接合されている。モールド樹脂は、樹脂基板の表面と第１の部品を覆うように形成され、樹脂層基板とは異なる材質からなる。さらに、樹脂基板は、表面にランド導体が形成された本体樹脂部と、本体樹脂部の表面に配置された本体樹脂層と同種の材質からなる表面樹脂層とを備える。表面樹脂層の表面には導体が形成されていない。表面樹脂層は、ランド導体を樹脂基板の表面側に露出させる貫通孔を備える。実装用端子は、貫通孔に充填された接合材によって、ランド導体に接合されている。
この構成では、樹脂基板の本体樹脂部に形成された導体パターンがモールド樹脂に接触しない。また、ランド導体の表面は接合材および第１の部品の実装用端子で覆われており、モールド樹脂に接触しない。これにより、樹脂基板に形成された導体パターンがモールド樹脂によって酸化することは抑制される。
また、この発明の部品実装基板では、表面樹脂層および本体樹脂部は、液晶ポリマを含み、モールド樹脂は、シリコーン樹脂を含むことが好ましい。
この構成では、樹脂基板における電気特性が向上し、且つ、樹脂基板とモールド樹脂との接合強度が高くなる。
また、この発明の部品実装基板では、本体樹脂部に内蔵された第２の部品を備えていてもよい。
この構成では、上述の信頼性を得ながら、部品実装基板で実現可能な電子回路がさらに多機能になる。
また、樹脂基板のヤング率は、モールド樹脂のヤング率よりも高いことが好ましい。
この構成では、外部衝撃から第１の部品を守ることができるようになることに加え、一般的にセラミックやシリコンなど高いヤング率の材料で構成される第１の部品と樹脂基板のヤング率の差を小さくでき、第１の部品が樹脂基板から脱落しにくくできるようになる。
また、この発明の部品実装基板は、次の構成であってもよい。モールド樹脂は、表面樹脂部および本体樹脂層よりもヤング率の小さい材料からなる。第２の部品を含む前記樹脂基板の体積に対する第２の部品の体積の比率は、モールド樹脂と第１の部品とからなる体積に対する第１の部品の体積の比率よりも小さい。
この構成では、樹脂基板内に配線パターンを引き回すスペースを十分確保できる利点に加え、第２の部品（内蔵部品）に起因した樹脂基板の内部応力を小さくできる。一方、第１の部品（表面実装部品）は、モールド樹脂内で内部応力が発生しても、ヤング率の小さい材料からなるモールド樹脂は相対的に変形しやすいため、クラック等が起こりにくくなる。したがって、部品を実装および内蔵した部品実装基板である場合でもクラック等の不具合を抑制できる部品実装基板を得ることができる。
この発明によれば、封止樹脂層と樹脂基板とが異なる材料であっても、これらの間の接合強度を高く維持し、且つ電気的特性の低下をより確実に抑制することができる。
本発明の第１の実施形態に係る部品実装基板の構成を示す側面断面図である。 本発明の第１の実施形態に係る樹脂基板の構成を示す側面断面図である。 本発明の第１の実施形態に係る樹脂基板の構成を示す各層を分解した状態での側面断面図である。 本発明の第２の実施形態に係る部品実装基板の構成を示す側面断面図である。 本発明の第３の実施形態に係る部品実装基板の構成を示す側面断面図である。
本発明の第１の実施形態に係る部品実装基板について、図を参照して説明する。図１は、本発明の第１の実施形態に係る部品実装基板の構成を示す側面断面図である。図２は、本発明の第１の実施形態に係る樹脂基板の構成を示す側面断面図である。図３は、本発明の第１の実施形態に係る樹脂基板の構成を示す各層を分解した状態での側面断面図である。
図１に示すように、部品実装基板１０は、樹脂基板２０、電子部品３０、および、モールド樹脂５０を備える。
樹脂基板２０は、図１、図２、図３に示すように、本体樹脂部２１と表面樹脂層２２とを備える。本体樹脂部２１は、複数の樹脂層２１１，２１２，２１３，２１４，２１５を備える。複数の樹脂層２１１，２１２，２１３，２１４，２１５は、表面側からこの順で積層して配置されている。
複数の樹脂層２１１，２１２，２１３，２１４，２１５と表面樹脂層２２は、同種の樹脂材料からなる。例えば、複数の樹脂層２１１，２１２，２１３，２１４，２１５と表面樹脂層２２は、液晶ポリマを主成分としている。液晶ポリマを主成分とすることによって、高周波特性等の電気特性が向上する。
複数の樹脂層２１１，２１２，２１３，２１４，２１５からなる本体樹脂部２１と表面樹脂層２２は、一体形成されている。表面樹脂層２２は、樹脂層２１１における樹脂層２１２と反対側の面に配置されている。言い換えれば、表面樹脂層２２は、本体樹脂部２１の表面に配置されている。
本体樹脂部２１の表面には、ランド導体２３０が形成されている。ランド導体２３０は電子部品３０を表面実装するための導体であるが、本体樹脂部２１の他の回路要素への引き回しのための配線導体も含むものである。本体樹脂部２１の裏面には、複数の外部接続用端子導体２５が形成されている。本体樹脂部２１の内部には、複数の回路導体２３および層間接続導体２４０が形成されている。回路導体２３および層間接続導体２４０は、樹脂基板２０で形成する回路構成に準じて形成されている。これら、ランド導体２３０、回路導体２３、層間接続導体２４０、および、外部接続用端子導体２５が、本発明の「樹脂基板に形成された導体パターン」に対応する。
表面樹脂層２２には、表面樹脂層２２の表面から裏面に貫通する貫通孔２２０が形成されている。貫通孔２２０は、表面樹脂層２２を本体樹脂部２１の表面に配置した状態でランド導体２３０の一部に重なる位置に形成されている。この構成により、本体樹脂部２１の表面に表面樹脂層２２が配置された樹脂基板２０の表面には、貫通孔２２０を介して、ランド導体２３０の一部が露出している。言い換えれば、樹脂基板２０の表面には、ランド導体２３０以外の導体パターンは露出していない。
電子部品３０は、本体３１および実装用端子３２を備える。実装用端子３２は、導体からなり、本体３１に形成された電子回路に接続されている。実装用端子３２は、本体３１の裏面に形成されている。
電子部品３０は、実装用端子３２が樹脂基板２０側となるように、樹脂基板２０の表面に配置されている。この際、実装用端子３２は、貫通孔２２０を介してランド導体２３０と対向している。この状態において、実装用端子３２は、貫通孔２２０に充填された導電性の接合材４０によって、ランド導体２３０に接合されている。接合材４０は、はんだや導電性接着剤等である。
モールド樹脂５０は、絶縁性を有する。モールド樹脂５０は、樹脂基板２０を形成する樹脂、すなわち樹脂層２１１，２１２，２１３，２１４，２１５、表面樹脂層２２を形成する樹脂と異なる材料からなる。モールド樹脂５０の樹脂は、樹脂基板２０を形成する樹脂に対して高い接合強度が得られる材料からなる。具体的に、樹脂基板２０を形成する樹脂が上述の液晶ポリマを主成分とするものである場合、モールド樹脂５０は、シリコーンを主成分としている。モールド樹脂５０は、さらに絶縁性のフィラー等を含んでいてもよい。
モールド樹脂５０は、電子部品３０が実装された樹脂基板２０の表面を覆うように形成されている。この際、モールド樹脂５０は、電子部品３０も覆うように形成されている。この構成により、電子部品３０が実装された樹脂基板２０の表面側を、外部環境に対して保護し、部品実装基板１０の信頼性を向上することができる。
また、本実施形態では、ランド導体２３０以外の導体パターンが樹脂基板２０の表面に露出しておらず、ランド導体２３０は、接合材４０および電子部品３０の実装用端子３２によって覆われているので、モールド樹脂５０は、樹脂基板２０の導体パターンには接触していない。これにより、モールド樹脂５０が導体パターンに接触することによる導体パターンの導電率の低下が抑制される。したがって、部品実装基板１０の電気特性の低下が抑制される。
このように、本実施形態の構成を用いることによって、信頼性および電気特性に優れた部品実装基板１０を実現することができる。
また、本実施形態の構成では、表面樹脂層２２に形成された貫通孔２２０によって、樹脂基板２０の表面に凹みができ、この凹みに接合材４０が形成されている。これにより、接合材４０の不要な流れを抑制でき、この接合材４０の流れによるリーク等の不具合の発生を抑制することができる。これにより、さらに信頼性の高い部品実装基板１０を実現することができる。
また、樹脂基板２０のヤング率は、モールド樹脂５０のヤング率よりも高いことが好ましい。この構成により、外部衝撃から電子部品３０を守ることができるようになることに加え、一般的にセラミックやシリコンなど高いヤング率の材料で構成される電子部品３０と樹脂基板２０のヤング率の差を小さくでき、電子部品３０が樹脂基板２０から脱落しにくくできるようになる。
このような構成からなる部品実装基板１０は、次に示す工程によって製造されている。
まず、複数の樹脂層２１１，２１２，２１３，２１４，２１５に導体パターンを形成する。具体的には、片面銅貼りされた樹脂層にパターニング、エッチング処理を施すことによって、回路導体２３、ランド導体２３０、および、外部接続用端子導体２５を形成する。また、所定の樹脂層の片面銅貼りされた面とは反対側の面からレーザ等により貫通孔を設け、層間接続導体２４０の元となる導電ペーストを充填する。また、表面樹脂層２２に貫通孔２２０を形成する。
表面樹脂層２２、および、複数の樹脂層２１１，２１２，２１３，２１４，２１５を積層して、加熱圧着する。この加熱圧着により導電ペーストが固化して層間接続導体２４０が形成される。これにより、表面樹脂層２２の貫通孔２２０によって、表面に凹みを有する樹脂基板２０が形成される。この際、樹脂基板２０の表面側には、貫通孔２２０を介したランド導体２３０の一部以外には、導体が露出していない。
樹脂基板２０の貫通孔２２０にはんだペーストを充填する。樹脂基板２０の表面に、電子部品３０を実装する。この際、電子部品３０の実装用端子３２が貫通孔２２０に対向するように、電子部品３０を実装する。電子部品３０が実装された樹脂基板２０を熱処理して、はんだを固化し、電子部品３０の実装用端子３２と、樹脂基板２０のランド導体２３０を接合する。
電子部品３０が接合された樹脂基板２０の表面に、モールド樹脂５０を充填する。この状態で熱処理を行い、モールド樹脂５０を固化する。このような工程を経て、部品実装基板１０が形成されている。
次に、本発明の第２の実施形態に係る部品実装基板について、図を参照して説明する。図４は、本発明の第２の実施形態に係る部品実装基板の構成を示す側面断面図である。
本実施形態に係る部品実装基板１０Ａは、第１の実施形態に係る部品実装基板１０に対して、電子部品３０Ａにおいて異なる。部品実装基板１０Ａの他の基本構成は、電子部品３０Ａの形状に応じて樹脂基板２０の配線パターンを変更する以外には、第１の実施形態に係る部品実装基板１０と同じである。
電子部品３０Ａは、本体３１Ａおよび実装用端子３２Ａを備える。実装用端子３２Ａは、本体３１Ａの対向する両端に形成されている。実装用端子３２Ａの一面は、接合材４０を介してランド導体２３０に接合している。この構成においても、ランド導体２３０は、接合材４０および実装用端子３２Ａによって覆われており、樹脂基板２０の表面には導体が露出していない。
したがって、本実施形態に係る部品実装基板１０Ａは、第１の実施形態に係る部品実装基板１０と同様の作用効果を得ることができる。
また、本実施形態の部品実装基板１０Ａは、電子部品３０Ａの本体３１Ａが樹脂基板２０の表面に当接している。これにより、上述のはんだの流れをさらに抑制でき、さらに信頼性を向上することができる。なお、このように、電子部品３０Ａの本体３１Ａと樹脂基板２０の表面を当接させるために、この部分の樹脂基板２０の表面を高くする、他の絶縁性部材を介在させる等の構成を用いてもよい。さらには、この電子部品３０Ａの本体３１Ａと樹脂基板２０を当接させる構成は、第１の実施形態に記載の部品実装基板１０の電子部品３０と本体３１とに適応することもできる。
次に、本発明の第３の実施形態に係る部品実装基板について、図を参照して説明する。図５は、本発明の第３の実施形態に係る部品実装基板の構成を示す側面断面図である。
本実施形態に係る部品実装基板１０Ｂは、電子部品３０Ｂ１，３０Ｂ２，３０Ｂ３を実装し、樹脂基板２０Ｂ内に電子部品６０を内蔵した点において、第１、第２の実施形態に係る部品実装基板１０，１０Ａと異なる。本実施形態に係る部品実装基板１０Ｂの他の基本的な構成は、第１、第２の実施形態に係る部品実装基板１０，１０Ａと同じである。
電子部品３０Ｂ１，３０Ｂ３は、第１の実施形態に係る電子部品３０と同じ構造である。電子部品３０Ｂ２は、第２の実施形態に係る電子部品３０Ａと同じ構造である。電子部品３０Ｂ１，３０Ｂ３の実装用端子３２、および、電子部品３０Ｂ２の実装用端子３２Ａは、それぞれ、貫通孔２２０に設けられた接合材４０を介して、樹脂基板２０Ｂのランド導体２３０に接合されている。
電子部品６０は、本体６１と実装用端子６２を備える。実装用端子６２は、本体６１の裏面に形成されている。電子部品６０は、樹脂基板２０Ｂにおける本体樹脂部２１Ｂに内蔵されている。実装用端子６２は、層間接続導体２４を介して回路導体２３に接続されている。
樹脂基板２０Ｂの表面には、当該表面の全体および電子部品３０Ｂ１，３０Ｂ２，３０Ｂ３を覆うように、モールド樹脂５０Ｂが形成されている。
モールド樹脂５０Ｂは、第１の実施形態に係るモールド樹脂５０と同種の材料からなる。モールド樹脂５０Ｂは、樹脂基板２０Ｂを形成する樹脂よりもヤング率が小さい材料からなる。
図５に示すように、部品実装基板１０Ｂでは、モールド樹脂５０Ｂと電子部品３０Ｂ１，３０Ｂ２，３０Ｂ３を合わせた体積に対する電子部品３０Ｂ１，３０Ｂ２，３０Ｂ３の体積比率は、樹脂基板２０Ｂに対する電子部品３０の体積比率よりも小さい。言い換えれば、モールド樹脂側領域ＲＥ２における電子部品の占める体積比率は、樹脂基板側領域ＲＥ１における電子部品の占める体積比率よりも小さい。
電子部品３０Ｂ１，３０Ｂ２，３０Ｂ３，６０は、樹脂基板２０Ｂを形成する樹脂よりもヤング率が大きい。したがって、上述の体積比率の条件で電子部品を配置することによって、モールド樹脂５０Ｂが樹脂基板２０Ｂを形成する樹脂よりもヤング率が小さくても、ヤング率の差によるモールド樹脂５０Ｂと樹脂基板２０Ｂとの界面に生じる応力を抑制することができる。これにより、この界面における破断を抑制でき、さらに信頼性の高い部品実装基板１０Ｂを実現することができる。
また、本実施形態の構成を用いることによって、導体の配線パターンを引き回す領域を樹脂基板２０Ｂ内に広く設けることができる。これにより、電子部品３０Ｂ１，３０Ｂ２，３０Ｂ３に対する配線用の導体パターンを容易に引き回しでき、導体パターン同士の結合等を抑制できる。これにより、より電気特性に優れる部品実装基板１０Ｂを実現することができる。
また、本実施形態の構成を用いることによって、電子部品（内蔵部品）６０の起因した樹脂基板２０Ｂの内部応力を小さくできる。一方、電子部品（表面実装部品）３０Ｂ１，３０Ｂ２，３０Ｂ３は、モールド樹脂５０Ｂ内で内部応力が発生しても、ヤング率の小さい材料からなるモールド樹脂５０Ｂは相対的に変形しやすいため、クラック等が起こりにくくなる。したがって、部品を樹脂基板に実装および内蔵した場合でもクラック等の不具合を抑制できる部品実装基板１０Ｂを得ることができる。
なお、上述の各実施形態では、樹脂基板に実装される部品として、電子部品を例としているが、電子部品に限るものではなく、実装用端子を備え、樹脂基板に実装されるものであればよい。
１０，１０Ａ，１０Ｂ：部品実装基板
２０，２０Ｂ：樹脂基板
２１，２１Ｂ：本体樹脂部
２２：表面樹脂層
２３：回路導体
２４：層間接続導体
２５：外部接続用端子導体
３０，３０Ａ，３０Ｂ１，３０Ｂ２，３０Ｂ３，６０：電子部品
３１，３１Ａ：本体
３２，３２Ａ：実装用端子
４０：接合材
５０，５０Ｂ：モールド樹脂
６１：本体
６２：実装用端子
２１１，２１２，２１３，２１４，２１５：樹脂層
２２０：貫通孔
２３０：ランド導体
２４０：層間接続導体

Claims (3)

  1. 部品実装用のランド導体を含む導体パターンが形成された樹脂基板と、
    前記樹脂基板の表面に実装され、実装用端子が前記ランド導体に接合される第１の部品と、
    前記樹脂基板の表面と前記第１の部品を覆うように形成され、前記樹脂基板とは異なる材質からなるモールド樹脂と、
    を備え、
    前記樹脂基板は、表面に前記ランド導体が形成された本体樹脂部と、前記本体樹脂部の表面に配置された前記本体樹脂部と同種の材質からなる表面樹脂層とを備え、
    前記表面樹脂層の表面には導体が形成されておらず、前記表面樹脂層は、前記ランド導体を前記樹脂基板の表面側に露出させる貫通孔を備え、
    前記実装用端子は、前記貫通孔に充填された接合材によって、前記ランド導体に接合されていて、
    前記表面樹脂層および前記本体樹脂部は、液晶ポリマを含み、
    前記モールド樹脂は、シリコーン樹脂を含む、
    部品実装基板。
  2. 部品実装用のランド導体を含む導体パターンが形成された樹脂基板と、
    前記樹脂基板の表面に実装され、実装用端子が前記ランド導体に接合される第１の部品と、
    前記樹脂基板の表面と前記第１の部品を覆うように形成され、前記樹脂基板とは異なる材質からなるモールド樹脂と、
    を備え、
    前記樹脂基板は、表面に前記ランド導体が形成された本体樹脂部と、前記本体樹脂部の表面に配置された前記本体樹脂部と同種の材質からなる表面樹脂層とを備え、
    前記表面樹脂層の表面には導体が形成されておらず、前記表面樹脂層は、前記ランド導体を前記樹脂基板の表面側に露出させる貫通孔を備え、
    前記実装用端子は、前記貫通孔に充填された接合材によって、前記ランド導体に接合されていて、
    前記樹脂基板のヤング率は、前記モールド樹脂のヤング率よりも高い、
    部品実装基板。
  3. 部品実装用のランド導体を含む導体パターンが形成された樹脂基板と、
    前記樹脂基板の表面に実装され、実装用端子が前記ランド導体に接合される第１の部品と、
    前記樹脂基板の表面と前記第１の部品を覆うように形成され、前記樹脂基板とは異なる材質からなるモールド樹脂と、
    を備え、
    前記樹脂基板は、表面に前記ランド導体が形成された本体樹脂部と、前記本体樹脂部の表面に配置された前記本体樹脂部と同種の材質からなる表面樹脂層とを備え、
    前記表面樹脂層の表面には導体が形成されておらず、前記表面樹脂層は、前記ランド導体を前記樹脂基板の表面側に露出させる貫通孔を備え、
    前記実装用端子は、前記貫通孔に充填された接合材によって、前記ランド導体に接合されていて、
    前記本体樹脂部に内蔵された第２の部品を備え、
    前記モールド樹脂は、前記表面樹脂層および前記本体樹脂部よりもヤング率の小さい材料からなり、
    前記第２の部品を含む前記樹脂基板の体積に対する前記第２の部品の体積の比率は、前記モールド樹脂と前記第１の部品とからなる体積に対する前記第１の部品の体積の比率よりも小さい、
    部品実装基板。
JP2017548693A 2015-11-05 2016-10-14 部品実装基板 Active JP6323622B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015217374 2015-11-05
JP2015217374 2015-11-05
PCT/JP2016/080465 WO2017077837A1 (ja) 2015-11-05 2016-10-14 部品実装基板

Publications (2)

Publication Number Publication Date
JP6323622B2 true JP6323622B2 (ja) 2018-05-16
JPWO2017077837A1 JPWO2017077837A1 (ja) 2018-06-14

Family

ID=58661961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017548693A Active JP6323622B2 (ja) 2015-11-05 2016-10-14 部品実装基板

Country Status (4)

Country Link
US (1) US10154597B2 (ja)
JP (1) JP6323622B2 (ja)
CN (1) CN208159004U (ja)
WO (1) WO2017077837A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018123382A1 (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 回路モジュール
JP7407732B2 (ja) * 2018-12-04 2024-01-04 株式会社クラレ 高電圧用回路基板およびそれを用いた高電圧デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136043A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 配線基板及び電気装置
WO2012137626A1 (ja) * 2011-04-01 2012-10-11 株式会社村田製作所 部品内蔵樹脂基板およびその製造方法
WO2014024754A1 (ja) * 2012-08-07 2014-02-13 三菱瓦斯化学株式会社 半導体パッケージ用回路基板及びその製造方法
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
TW411537B (en) * 1998-07-31 2000-11-11 Siliconware Precision Industries Co Ltd Semiconductor package with CSP-BGA structure
US6861588B2 (en) * 2002-07-16 2005-03-01 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method of producing the same
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat
JP2005108950A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd セラミックモジュール部品およびその製造方法
JP5262530B2 (ja) * 2008-09-30 2013-08-14 セイコーエプソン株式会社 電子デバイス及び電子デバイスの製造方法
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
WO2014097835A1 (ja) 2012-12-18 2014-06-26 株式会社村田製作所 樹脂多層基板
US8987876B2 (en) 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136043A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 配線基板及び電気装置
WO2012137626A1 (ja) * 2011-04-01 2012-10-11 株式会社村田製作所 部品内蔵樹脂基板およびその製造方法
WO2014024754A1 (ja) * 2012-08-07 2014-02-13 三菱瓦斯化学株式会社 半導体パッケージ用回路基板及びその製造方法
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法

Also Published As

Publication number Publication date
WO2017077837A1 (ja) 2017-05-11
US10154597B2 (en) 2018-12-11
CN208159004U (zh) 2018-11-27
JPWO2017077837A1 (ja) 2018-06-14
US20180242459A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
US9947466B2 (en) Electronic component
US9082550B2 (en) Electronic component
JP6891965B2 (ja) 高周波モジュールおよびその製造方法
JP5756500B2 (ja) 回路モジュール
US10014111B2 (en) Substrate terminal mounted electronic element
US20080272469A1 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
JP5628772B2 (ja) プリント基板およびそれを用いた電子機器
JPWO2015060387A1 (ja) 配線基板および電子装置
JP6323622B2 (ja) 部品実装基板
JP2005197354A (ja) 半導体モジュール及びその製造方法
JP5201271B2 (ja) 回路基板及びその製造方法
JPWO2009090896A1 (ja) 電子部品
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板
JP2008034672A (ja) チップ部品の実装方法および電子モジュール
JP6191808B1 (ja) 多層基板および電子機器
WO2012172890A1 (ja) プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
JP4353131B2 (ja) 電子装置
JP2008159731A (ja) 電子部品実装用基板
KR100847647B1 (ko) 인쇄 회로 장치
JP2006286660A (ja) 立体的電子回路装置
JP2015065207A (ja) 表面実装型電子部品用のセラミック基板端面電極
JP2006066665A (ja) 配線基板
JP2013098364A (ja) モジュール部品およびそれに用いられる配線基板
JP2009272510A (ja) Ｉｃパッケージの実装構造、その製造方法およびそのためのシートキャパシタ
JP2006344631A (ja) 部品内蔵基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180214

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180214

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180326

R150 Certificate of patent or registration of utility model

Ref document number: 6323622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150