CN201541392U - 电路板 - Google Patents
电路板 Download PDFInfo
- Publication number
- CN201541392U CN201541392U CN200920269229XU CN200920269229U CN201541392U CN 201541392 U CN201541392 U CN 201541392U CN 200920269229X U CN200920269229X U CN 200920269229XU CN 200920269229 U CN200920269229 U CN 200920269229U CN 201541392 U CN201541392 U CN 201541392U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- pad
- weld pad
- welding pad
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种电路板,包括:基板本体;彼此电性连接的第一焊垫与第二焊垫,设于该基板本体的表面,该第二焊垫上具有导电通孔;以及绝缘保护层,设于该基板本体的表面,且设于该第一焊垫与该第二焊垫之间,以形成分别外露该第一焊垫与第二焊垫的多个开口。本实用新型的电路板是通过绝缘保护层将形成有导电通孔的焊垫与其他焊垫隔离,以防止在回焊时因焊垫间的散热效率不同而发生焊料流动的问题,进而避免发生因焊料的流动而带动连接于焊垫上的电子元件偏移,故本实用新型的电路板可有效减少制作的成本并提供较佳的可靠度。
Description
技术领域
本实用新型涉及一种电路板,特别是涉及一种制作成本较低且可靠度较高的电路板。
背景技术
随着电子产业的蓬勃发展,电子产品也逐渐向多功能、高性能的方向研发。为满足半导体封装件高集成度以及微型化的封装需求,提供多个主、被动元件及线路载接的电路板,也逐渐由单层板演变成多层板,从而在有限的空间下,通过层间连接技术扩大电路板上可利用的电路面积以因应高电子密度的集成电路的使用需求。
现有电路板的制造,是先在一承载板的两相对表面上均形成多层的线路增层,且最外层的线路层具有多个焊垫,并在各该线路增层的最外层表面上形成防焊层,且该防焊层形成有多个防焊层开口,令各该焊垫对应外露于各该防焊层开口,最后,通过表面粘着技术(SMT,Surface Mount Technology)或线接合(wire bond)以将电子元件电性连接至焊垫。
然而,现有的电路板为了将该承载板的两相对表面上的线路增层电性连接,必须形成贯穿该承载板的两相对表面的通孔,接着,在该通孔表面形成导电层,然后,在该导电层上形成金属层,而在该通孔中形成导电通孔,由于之后还需在该导电通孔上形成线路增层结构,所以对于该导电通孔的品质要求较高,故此种的导电通孔的制法将使得整体电路板的制作步骤过于繁杂,进而影响最终产品的制作成本。
因此,鉴于上述的问题,如何避免现有技术中的导电通孔的制法过于繁杂,进而导致产品的成本上升等问题,实已成为目前急欲解决的问题。
发明内容
为解决上述背景技术中的问题,本实用新型的一目的是提供一种导电通孔制作成本较低的电路板。
为达到上述及其他目的,本实用新型提供一种电路板,包括基板本体,设于该基板本体的表面的第一焊垫与第二焊垫以及绝缘保护层,该第一焊垫与第二焊垫彼此电性连接,该第二焊垫上具有导电通孔;该绝缘保护层设于该基板本体的表面,且设于该第一焊垫与该第二焊垫之间,以形成分别外露该第一焊垫与第二焊垫的多个开口。
在本实用新型的电路板于一实施例中,设于该第一焊垫与第二焊垫的绝缘保护层的宽度为0.3毫米,且该第一焊垫可供连接至电子元件,该第一焊垫可供表面粘着技术(SMT)连接。
此外,本实用新型的电路板还可包括焊料,分别涂布于该第一焊垫与第二焊垫上,该焊料可为锡膏,且该绝缘保护层可为防焊层或绿漆。
相比于现有技术,本实用新型的电路板是将导电通孔形成于焊垫上,而能减低制作成本,且通过绝缘保护层将形成有导电通孔的焊垫与其他焊垫隔离,以防止焊料流动而造成连接于焊垫上的电子元件偏移,故本实用新型的电路板具有较低的生产成本、且后续连接于焊垫上的电子元件得以具有较精确的位置而有较高的可靠度。
附图说明
图1是本实用新型的电路板的一实施例的俯视示意图;
图2是本实用新型的电路板的另一实施例的俯视示意图。
元件符号简单说明:
10 表面
11 焊垫
111 第一焊垫
112 第二焊垫
12 绝缘保护层
120 开口
13 导电通孔
具体实施方式
以下通过特定的具体实施例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本实用新型的其他优点及功效。
请参阅图1,其是本实用新型的电路板的一实施例的俯视示意图。
本实施例的电路板的一表面10上具有多个用以对应电性连接至电子元件(未于图式中表示)的焊垫11,该表面10上另具有绝缘保护层12,该绝缘保护层12具有多个开口120,令各该焊垫11对应外露于各该开口120,此外,该焊垫11上设置有导电通孔13,该导电通孔13贯穿电路板且电性连接电路板两侧的线路增层结构(未在图中表示)。
上述的电路板是直接在表面10上的焊垫11上形成导电通孔13,由于不需在该导电通孔13上形成其他结构,故该导电通孔13的制造工艺要求较低,所以可降低电路板的整体制作成本。
然而,该焊垫11上需先形成焊料(未在图中表示)以电性连接并固定电子元件,而因为该导电通孔13处的散热效率较高,所以焊料容易往该导电通孔13流动,进而带动电子元件偏离原来正确的位置。
请参阅图2,其是本实用新型的电路板的另一实施例的俯视示意图。
本实施例的电路板大致与上一实施例相同,而主要的不同之处在于本实施例是将原有的焊垫11分为彼此电性连接的第一焊垫111与第二焊垫112,令各该第一焊垫111与第二焊垫112对应外露于各该开口120,该第一焊垫111供连接至电子元件,该第二焊垫112供形成导电通孔13,而该第一焊垫111与第二焊垫112的表面以绝缘保护层12做分隔,因此可避免后续在该第一焊垫111上形成的焊料(例如锡膏)受到导电通孔13的影响而造成电子元件的位置偏移。
依上述的电路板,分隔该第一焊垫111与第二焊垫112的绝缘保护层12的宽度可为0.3毫米(mm),且该第一焊垫111可供表面粘着技术(SMT)连接,又该绝缘保护层12可为防焊层,较佳的,防焊层可为绿漆。
综上所述,本实用新型的电路板是将导电通孔形成于焊垫上,而能减低制作成本,且通过绝缘保护层将形成有导电通孔的焊垫与其他焊垫隔离,以防止焊料流动而造成连接于焊垫上的电子元件偏移,故本实用新型的电路板具有较低的生产成本、且后续连接于焊垫上的电子元件得以具有较精确的位置而有较高的可靠度。
上述实施例用以例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何本领域技术人员均可在不违背本实用新型的精神及范畴下,对上述实施例进行修改。因此本实用新型的权利保护范围,应以本实用新型的权利要求书的范围为依据。
Claims (8)
1.一种电路板,其特征在于,该电路板包括:
基板本体;
第一焊垫与第二焊垫,设于该基板本体的表面,且彼此电性连接,该第二焊垫上具有导电通孔;以及
绝缘保护层,设于该基板本体的表面,且设于该第一焊垫与该第二焊垫之间,以形成分别外露该第一焊垫与第二焊垫的多个开口。
2.根据权利要求1所述的电路板,其特征在于,设于该第一焊垫与第二焊垫的绝缘保护层的宽度为0.3毫米。
3.根据权利要求1所述的电路板,其特征在于,该第一焊垫供连接至电子元件。
4.根据权利要求1所述的电路板,其特征在于,该第一焊垫供表面粘着技术连接。
5.根据权利要求1所述的电路板,其特征在于,还包括焊料,分别涂布于该第一焊垫与第二焊垫上。
6.根据权利要求5所述的电路板,其特征在于,该焊料为锡膏。
7.根据权利要求1所述的电路板,其特征在于,该绝缘保护层为防焊层。
8.根据权利要求7所述的电路板,其特征在于,该防焊层为绿漆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200920269229XU CN201541392U (zh) | 2009-11-13 | 2009-11-13 | 电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200920269229XU CN201541392U (zh) | 2009-11-13 | 2009-11-13 | 电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201541392U true CN201541392U (zh) | 2010-08-04 |
Family
ID=42592839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200920269229XU Expired - Fee Related CN201541392U (zh) | 2009-11-13 | 2009-11-13 | 电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201541392U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106233619A (zh) * | 2014-04-25 | 2016-12-14 | 株式会社村田制作所 | 水晶振动装置 |
-
2009
- 2009-11-13 CN CN200920269229XU patent/CN201541392U/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106233619A (zh) * | 2014-04-25 | 2016-12-14 | 株式会社村田制作所 | 水晶振动装置 |
US10122342B2 (en) | 2014-04-25 | 2018-11-06 | Murata Manufacturing Co., Ltd. | Crystal vibration device |
CN106233619B (zh) * | 2014-04-25 | 2019-04-09 | 株式会社村田制作所 | 水晶振动装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10219390B2 (en) | Fabrication method of packaging substrate having embedded passive component | |
JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP2008103615A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
TWI525769B (zh) | 封裝基板及其製法 | |
CN103141164A (zh) | 元器件内置基板及其制造方法 | |
TW200950006A (en) | Circuit board process | |
JP2014036085A (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
US20120176751A1 (en) | Electronic component module and manufacturing method therefor | |
CN107154385A (zh) | 堆叠封装结构及其制造方法 | |
TWI498056B (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
TWI466611B (zh) | 晶片封裝結構、具有內埋元件的電路板及其製作方法 | |
WO2023011640A1 (zh) | 多层堆叠封装组件及多层组件的封装方法 | |
JP2010272563A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
CN201541392U (zh) | 电路板 | |
JP2012209590A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
TWI511628B (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
WO2019179145A1 (zh) | 一种堆叠封装器件及其封装方法 | |
CN1326432C (zh) | 无焊垫设计的高密度电路板及其制造方法 | |
TWI451826B (zh) | 多層電路板及其製作方法 | |
CN102036498B (zh) | 内埋式组件基板结构及其制作方法 | |
CN205542765U (zh) | 半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100804 Termination date: 20141113 |
|
EXPY | Termination of patent right or utility model |