JP2005505858A - 通信バスを持つコンピュータシステム - Google Patents
通信バスを持つコンピュータシステム Download PDFInfo
- Publication number
- JP2005505858A JP2005505858A JP2003536903A JP2003536903A JP2005505858A JP 2005505858 A JP2005505858 A JP 2005505858A JP 2003536903 A JP2003536903 A JP 2003536903A JP 2003536903 A JP2003536903 A JP 2003536903A JP 2005505858 A JP2005505858 A JP 2005505858A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- local
- address
- terminal
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 4
- 230000004044 response Effects 0.000 claims abstract description 27
- 230000008878 coupling Effects 0.000 claims abstract description 8
- 238000010168 coupling process Methods 0.000 claims abstract description 8
- 238000005859 coupling reaction Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 5
- 230000000977 initiatory effect Effects 0.000 claims 1
- 238000013475 authorization Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Description
【0001】
本発明は、コンピュータシステムに関し、特に、コンピュータシステムにおけるバスに対するアクセスの調停に関する。
【背景技術】
【0002】
共有バスを持つコンピュータシステムを設け、前記共有バスを介して異なる端末がメモリのような装置に対してアドレスを与えることができることは既知である。前記端末の1つのみが、同時に前記バスに対してアドレスを与えることができる。1つより多い端末がアドレスを与えることを防ぐためにアービタが使用され、即ち、前記バスにアクセスする前に、前記端末は、前記バスにアクセスする許可を要求し、前記アービタは、前記要求する端末の何れがアクセスを許可されるかを決定し、前記端末にこれを信号で伝える。前記関連した端末は、この場合、前記バスに対して前記アドレスを与えることによりバス・トランザクションを開始する。
【0003】
米国特許公開公報第5,146,607号は、複数のプロセッサが端末として共有バスに接続されたコンピュータシステムを開示する。米国特許公開公報第5,146,607号において、前記共有バスは、各プロセッサに対するローカルバスと結合される。プロセッサが、自身のローカルバスに接続されたローカルメモリをアドレスする場合には、プロセッサ間の調停は必要とされない。前記ローカルメモリをアドレスするアドレスが利用される場合には、調停に対して時間が浪費されない。調停は、前記共有バスを介してメモリをアドレスするアドレスが利用される場合のみに開始される。前記ローカルバス及び前記共有バスは、ブリッジ回路を介して接続される。前記ブリッジ回路は、前記共有バスに接続された前記メモリのアドレスを検出する。検出すると、前記ブリッジ回路は、前記共有バスに対するアクセスを要求する。このために、前記ブリッジ回路は、調停に加わらなくてはならないだろう。結果として、前記共有バスを介してメモリをアドレスすることは、一般に、前記ローカルバスにおけるメモリをアドレスするより遅いだろう。
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明の目的は、特に、調停に浪費される時間が最小化されるコンピュータシステムを提供することである。
【0005】
本発明の更に他の目的は、バスに対するアクセスの要求においてバス許可を受けた後のみに前記バスに対するアドレスを使用するように設計されたバス端末を用いてコンピュータシステムの速度を向上することである。
【課題を解決するための手段】
【0006】
本発明は、請求項1によるコンピュータシステムを提供する。本発明によると、端末からの要求に対する前記アービタの応答は、前記端末からは遮蔽される。前記端末が、他の端末をアドレスしなければならない場合、前記端末は、前記共有バスに対するアクセスを要求する。応答として、許可信号が、前記アービタからの前記応答に関係なく、直ちに前記端末に戻される。従って、前記端末は、前記アドレスを与えることにより直ちに進行することができる。もし前記アドレスされたユニットが、前記ローカルバス上にあれば、前記アドレスされたユニットは、標準的に応答する。
【0007】
もし前記アービタが、ローカル許可と同時に前記バスに対するアクセスを許可するならば、ブリッジ回路は、第一に前記アドレスが前記ローカルバスに与えられるのと同じバスサイクルにおいて前記共有バスに対して前記アドレスを渡す。即ち、前記アドレスは、レジスタから前記共有バスに渡されるように前記ブリッジ回路における前記レジスタにラッチされる必要はない。これは、ラッチングによる遅延を防ぐ。許可が、前記ローカル許可と同時に受信されない場合、前記ブリッジ回路は、前記共有バスからの前記アドレス(及び如何なる他の通信)をブロックする。この場合、前記ブリッジ回路は、前記バス・トランザクションの続行を無効にするように前記バス端末に信号を送る。
【0008】
実施例において、前記ブリッジ回路は、前記バスにアクセスするために新しい要求を開始して前記バス端末に前記トランザクションを再開させる。これは、パイプライン化されたアクセスを持つバス、即ち、連続したトランザクションに対するアクセス要求、アドレッシング、及びデータ転送が前記バス上で同時に実行されるバスにおいて特に有用であるので、これにより次のトランザクションに対する要求は、現在のトランザクションのアドレスが前記バスに与えられ、以前のトランザクションのデータが前記バス上に伝えられる場合に生じる。前記トランザクションを取り消すことにより、前記トランザクションが前記共有バスを必要とするが、調停済み許可を受信しない場合に、パイプライン化の最小の分裂が生じるが、たとえ前記アドレスが前記ローカルバス上にある場合に、前記共有バスが使用中であっても、前記トランザクションは、続行されることができる。
【0009】
ほとんどのバスにおいて、取り消しが後に続くローカル許可は、もし前記共有バスが使用中であれば単純にアクセスを許可しないよりも多くの時間を要する。しかしながら、ローカル許可は、もし前記共有バスが使用中であり、前記アドレスが前記ローカルバス上にあるならば、調停済み許可を待つより少ない時間を要するだろう。
【0010】
更に他の実施例において、前記ブリッジ回路は、要求の後に続く前記アドレスが前記共有バス上であろうか、又は前記ローカルバス上であろうかの予測を形成するアドレス範囲予測回路を含む。もし前記アドレスが前記ローカルバス上であろうと予測されるならば、前記ローカル許可は、前記調停済み許可とは無関係に生成されるだろう。もし前記アドレスが前記共有バス上であろうと予測されるならば、前記ブリッジ回路は、調停済み許可が時間内に受信されなかった要求の後に続く次の要求に応答して前記ローカル許可を無効にし、前記調停済み許可を前記バス端末に渡す。
【0011】
如何なる種類の予測機構が使用されてもよい。例えば、連続したアドレスが同じ範囲内にあると予測するアドレス・コヒーレンシ機構(address coherency mechanism)、又は前記システムにより実行されるタスクについての情報を使用する更に特定の機構が、使用されてもよい。
【0012】
更に他の実施例において、トランザクションが前記共有バスを必要とするが、しかし調停済み許可を受信しない場合に、前記共有バス上のアドレスが予測される。従って、前記バス端末が、トランザクションが取り消された後に前記トランザクションを再試行する場合に、前記バス端末が標準的に調停に加わることができることを保証する。取り消しが後に続くローカル許可に対してこれ以上の時間は浪費されないだろう。代わりに、もちろん、ローカル許可取り消しは、前記調停済み許可が受信されるまで連続した要求に応答して繰り返され得る。
【0013】
他の実施例において、もし前記バス端末が、前記予測の前のバスサイクルの所定数より少なく前記ローカルバス上のバスユニットをアドレスするアドレスを与えたならば、前記ローカルバス上のアドレスが、予測されるだろう。
【0014】
他の実施例において、状態はプログラム制御下にある。従って、前記バス端末がプロセッサであるならば、コンピュータプログラムは、前記コンピュータプログラムが前記ローカルバス上のリソースを頻繁に使用するか否かの状態独立性を選択することができる。例えば、前記プロセッサが、メモリから直接的にコード、又はメモリにおいて仮想機械語命令から翻訳されたコードのどちらかを実行するように設計され、前記メモリが前記共有バスに接続され、仮想機械語命令に対する翻訳器が前記ローカルバス上に位置する場合、前記プロセッサは、ネイティブのコードを実行する場合ではないが、仮想機械語命令を実行する場合に調停済み許可とは無関係にローカル許可を使用するように前記ブリッジ回路を設定することができる。
【0015】
他の実施例において、更に他のバスユニットが、前記ローカルバスに結合される。前記他のバスユニットは、前記バス端末によりアドレスされることができ、他のバスユニットをアドレスすることができるバスユニットである。本実施例は、前記調停済み許可とは無関係なローカル許可が使用されるかどうかを決定するために、各要求のソース、前記バス端末又は前記他のバス端末を使用する。前記他のバス端末がアクセスを要求する場合、前記調停済み許可は、アクセスを許可するために使用される。前記バス端末がアクセスを要求する場合、前記調停済み許可とは無関係な前記ローカル許可が使用される。従って、両方の端末が最も出しそうなアドレスの情報が、遅延を最小化するために使用される。
【0016】
本発明による前記コンピュータシステムのこれら及び他の目的並びに有利な態様は、以下の図面を参照して、例として下でより詳細に記述されるだろう。
【発明を実施するための最良の形態】
【0017】
図1は、コンピュータシステムを示す。前記コンピュータシステムは、ローカルバス10a及びb並びに共有バス11a及びbと称されるであろうローカルセクション10a及びb並びに共有セクション11a及びbを持つバスを含む。前記コンピュータシステムは、バス端末12、バスユニット14aないしc、アービタ15、ブリッジ回路16、及び他のバス端末18をも含む。ローカルバス10a及びb並びに共有バス11a及びbは、アドレスライン10a及び11a並びにデータライン10b及び11bを有する。端末12及び第1バスユニット14aは、ローカルバス10a及びbに接続される。第2及び第3バスユニット14b及びc、並びに前記他の端末は、共有バス11a及びbに接続される。ローカルバス10a及びb並びに共有バス11a及びbは、ブリッジ回路16を介して接続される。
【0018】
端末12及び他の端末18は、アービタ15に対するそれぞれの要求ライン17a及びbに結合された要求出力部を持つ。バス端末12の前記要求出力部は、ブリッジ回路16にも結合される。アービタ15は、それぞれの許可ライン19a及びbを介して、それぞれブリッジ回路16及び他の端末18に結合された許可出力部を持つ。ブリッジ回路16は、ローカル許可ライン19cを介して、バス端末12に結合された許可出力部を持つ。アービタ15は、取り消しライン13a及びbを介してブリッジ回路16及び他の端末18に結合された取り消し出力部を持つ。ブリッジ回路16は、ローカル取り消しライン13cを介して、バス端末12に結合された取り消し出力部を持つ。
【0019】
実行中に、端末12は、バス許可プロトコルを使用しながら、ローカルバス10a及びb並びに共有バス11a及びbを介してバスユニット14aないしcをアドレスする。更に、端末18も、共有バス11a及びbにアクセスすることを要求することができる。アービタ15は、どちらの端末12又は18が、共有バス11a及びbをアドレスすることを許可されるかを決定する。アービタ15は、例えば、相対的な優先度が端末12及び18に割り与えられ、もし端末12及び18の両方が同時に共有バス11a及びbに対するアクセスを要求するならば、最高優先度を持つ端末12又は18が最初に許可信号を受信する優先度機構のような如何なる調停機構でも使用し得る。他の例として、ラウンドロビン調停機構が使用されてもよく、この場合、端末12及び18は、交互に最高優先度を受ける。
【0020】
図2は、クロック信号20と、要求信号22と、ローカル許可信号24と、共有許可信号25と、ローカルアドレス信号26と、共有アドレス信号28と、取り消し信号29とを示す。これらの信号は、バス10a及びb並びに11a及びbに対するアクセス中に使用される。アクセスは、要求ライン17aを介した端末12からアービタ15への要求信号22における要求パルスを用いてクロック信号20の第1クロックサイクルにおいて開始する。ローカル要求信号22に応答して、ブリッジ回路16は、前記第1クロックサイクルにおいてローカル許可パルス24をローカル許可ライン19cを介してバス端末12に加える。ローカル許可信号24に応答して、バス端末12は、次のクロックサイクルにおいてローカルアドレス信号26内のアドレス情報を前記ローカルバスのアドレスライン10aに加える。
【0021】
アービタ15は、要求信号22に応答して共有許可ライン19a上に共有許可信号25を生成する。ブリッジ回路16は、アービタ15から共有許可信号25を受信する。これに応答して、ブリッジ回路16は、前記ローカルバスのアドレスライン10aから前記共有バスのアドレスライン11aにローカルアドレス信号26を渡す。従って、前記共有バスのアドレスライン11aにおける共有アドレス信号28は、前記ローカルバスのアドレスライン10aにおける前記アドレスに等しくなる。前記ブリッジ回路は、例えば前記ローカルバス及び前記共有バスのアドレスライン10aと11aとの間のスイッチ(図示されない)の手段によりこれを実現し得、前記スイッチは、アービタ15からの共有許可信号25の後に続くクロックサイクルにおいて導通性にされる。代わりに、バッファ増幅器が、スイッチの代わりに使用されてもよい。
【0022】
図3は、アービタ15が、要求信号22に応答して前記共有バスに対するアクセスを許可せず、バス端末12が、ローカルバス10a及びb上のバスユニット14aをアドレスする場合の信号を示す。この場合、共有許可信号35は、許可パルスを含まない。ブリッジ回路16は、依然としてローカル許可信号24を出し、前記バス端末がアドレス信号26を加え続けることを許可する。従って、バス端末12は、ローカルバス10a及びb上のバスユニット14aをアドレスすることを可能にされる。ブリッジ回路16は、ローカル許可24に応答してバス端末12により加えられるアドレス信号26をモニタする。もし前記アドレスがローカルバス10a及びb上のバスユニット14aをアドレスするならば、ブリッジ回路16は、更なる行動を起こさない。
【0023】
図4は、アービタ15が共有バス11a及びbに対するアクセスを許可せず、バス端末12が、共有バス11a及びb上のバスユニット14b及びcをアドレスする場合に何が起こるかを示す。ブリッジ回路16は、共有信号35と、ローカル許可24に応答してバス端末12により加えられたアドレス信号26とをモニタするので、この状況を検出する。もし前記バス端末が、共有バス11a及びb上のバスユニット14b及びcをアドレスし(又は、逆に、もしローカルバス10a及びb上のバスユニット14aをアドレスし)、要求信号22に応答して共有許可信号35内に許可が存在しないならば、ブリッジ回路16は、取り消し信号49における取り消しパルスを出し、この取り消し信号を、取り消しライン13cを介して、バス端末12に加える。これは、バス端末12に前記バス・トランザクションが完了する前にこれに割り込ませる。この後に、バス端末12は、要求信号22における新しい要求パルス40を出すことにより前記トランザクションを再試行する。この後に、図3又は4の前記信号が繰り返されることができる。
【0024】
図4は、他のバス端末(例えば、要求ライン17bを介して端末18)からの更に他の要求パルス42及び44をも(点線で)示す。これらのパルスは、実際には、異なるバス端末からの異なる信号内に存在し得、異なる信号内のパルスは、同時に存在し得ることが理解されるべきであるが、単純のため、これらのパルスは、単一の線上に示される。前記要求信号は、パイプライン形式で進行し、即ち、前記クロックサイクルにおいて、ローカル許可信号24における前記ローカル許可パルスは有効であり、次の要求42は、既に有効である。同様に、前記他のバス端末により加えられたアドレス46及び48は、アクセスが許可された要求42及び44の後に許可される場合、後の要求44及び40と同時に加えられる。このパイプライン化機構は、バス10a及びb並びに11a及びbの効率の高い使用を可能にするが、アドレス信号26及び38における前記アドレス情報が、単一のバスサイクルの間のみ加えられ、次の許可された要求の後に続くアドレスのために場所を空けるために次のサイクルにおいて除去されることが必要である。これは、バス端末12からのアドレスにも同様にあてはまる。この故に、ローカル許可信号24に応答して加えられるバス端末12からのアドレス信号26は、1バスサイクルのみ持続し、アービタ15によりアクセスが許可されない場合、もし共有バス11a及びb上のバスユニット14b及びcをアドレスするならば、アドレス信号24は失われる。これが問題を引き起こさないことを保証するために、ブリッジ回路16は、取り消し信号49においてパルスを出し、バス端末12に全トランザクションを再試行させ、新しい要求40から開始する。
【0025】
取り消しが後に続くローカル許可を出すこのシーケンスは、単純に前記要求を許可しないより長い時間を要し、これは、後者の場合に、バス端末12が、新しい要求を直ちに出すことができるためである。従って、ローカルバス10a及びb(図3に示される)に対する保証されたアクセスは、もし前記要求が直ちに許可されなければ、共有バス11a及びb上のバスユニット14b及びcをアドレスする場合に増大された遅延の犠牲で獲得される。これが総合的に速度における増加の結果になるかどうかは、前記システム上を走るアプリケーション、特にローカルバス14aのアドレスが使用される頻度と、要求が拒否される(異なる端末からの要求が同時に出される場合、前記アービタは、前記要求の1つに対してアクセスを許可し、残りを拒否するだろう)頻度とに依存する。
【0026】
実施例において、ブリッジ回路16は、バス端末12がローカルバス10a及びb上のバスユニット14aにアドレスするだろうか、又は共有バス11a及びb上のバスユニット14b及びcにアドレスするだろうか予測を試みる。従って、アービタ15による拒否された共有許可による遅延は、減少されることができる。もし前記ローカルバス上のバスユニット14aがアドレスされるだろうという予測であれば、ブリッジ回路16は、図2、3及び4を参照して記述されたように進行する。もし共有バス11a及びb上のバスユニット14b及びcがアドレスされるだろうという予測であれば、ブリッジ回路16は、前記共有許可をアービタ15からバス端末12にローカル許可として渡すので、前記ローカル許可は、アービタ15が前記共有許可を出す場合のみに出される。
【0027】
図5は、アービタ15が前記要求を許可せず、ブリッジ回路16は、前記アドレスが共有バス11a及びb上のバスユニット14b及びcにアドレスされたことを発見したので、取り消されたトランザクションの後に、バスユニット14b及びcのアドレスが予測される実施例における信号を示す。図5の最初の部分は、図4と同様である(他の端末からの要求及びアドレスは、図示されていない)。取り消し信号49における前記取り消しパルスの後に、バス端末12は、新しい要求50を出す。ブリッジ回路16は、ローカル許可信号24におけるローカル許可パルスを直ちには出さない。代わりに、ブリッジ回路16は、共有許可信号35をローカル許可ライン19cに渡す。これは、共有バス11a及びb上のバスユニット14b及びcをアドレスするバス端末12からのアドレス信号26の後の取り消し信号49の後に続いて、ブリッジ回路16が、共有バス11a及びb上のバスユニット14b及びcのアドレスが予測される状態にスイッチしたためである。
【0028】
第1クロックサイクルにおいて、アービタ15は、バスユニット12からの要求50を許可しない。この結果、バスユニット12は、要求50を次のクロックサイクルに延期する。アービタ15が、次のクロックサイクルにおいて許可ライン19a上に許可パルスを出す場合、前記ブリッジ回路は、ローカル許可パルス54がローカル許可ライン19c上に生じることを可能にする。この後、バス端末12は、アドレス信号26内のアドレス情報をローカルバス10a及びbに加える。ブリッジ回路16は、このアドレス情報を共有バス11a及びbに渡す。
【0029】
要求パルス50の開始から前記バス・トランザクションの終了までの遅延は、従って、取り消しパルスが使用される状況と比較して減少されることが認識されるだろう。
【0030】
アドレスの種類を予測する様々な態様が、図2、3及び4に図示された動作の第1モードと、図5の後半部分に示されるような動作の第2モードとの間でスイッチするためにブリッジ回路16において使用され得る。一般に、最もよく使用される予測技法は、前記システムにより実行されるアプリケーションの種類に依存する。第1実施例において、図5の予測は、アービタ15が共有許可を出さない場合に、前記バス端末が、共有バス11a及びb上のバスユニット14b及びcをアドレスしようと試みた、取り消されたトランザクションの後に使用され得る。前記第2モードにおけるトランザクションの後に、ブリッジ回路16は、前記第1モードにスイッチして戻り得る。第2実施例において、前記第1モードは、バス端末12がローカルバス10a及びb上のバスユニット14aをアドレスするトランザクションの後に選択されてもよく、バス端末12がローカルバス10a及びb上のバスユニット14aをアドレスしない所定数のクロックサイクルの後の如何なる場合にも前記第2モードにスイッチして戻ってもよい。
【0031】
第3実施例において、これらのモード間のスイッチングは、前記バス端末により実行されるプログラムの制御下で起こり、前記プログラムは、バス端末12にローカルバス10a及びb上のバスユニット14aのアドレッシングをしばしば含む命令を実行させる場合に前記第1モードを選択し、バス端末12が、しばしば前記共有バス上のバスユニット14b及びcをアドレスしなければならない場合に前記第2モードを選択する。前記様々な予測技法は、例えば、前記第1実施例の場合のように1回のトランザクションに対して前記第2モードにスイッチすることにより、及び前記第2及び/又は第3実施例によるより多くのパーマネントなモードスイッチを作ることにより互いに結合されてもよい。
【0032】
本発明によると、アービタ15は、前記第1モードにおいて端末12から効果的に遮蔽されることが認識されるだろう。端末12に対して、アクセスを要求し、直ちにアクセスを許可する信号を受信するかのように見える。従って、端末12は、たとえアービタ15がアクセスを許可しなくても前記アドレスを与える。ローカルバス10a及びbに接続されたバスユニット14aがアドレスされる限り、調停による更なる遅延は起こらない。もし共有バス11a及びb上のバスユニット14bないしcがアドレスされるならば、前記調停による遅延は、端末12にとって、アドレスされたバスユニット14bないしcが応答するのが遅いかのように見える。
【0033】
図6は、図1の前記システムに対する様々な追加が明らかにされたシステムが示される。第一に、ローカルバス10a及びbに接続され、要求、許可及び取り消し信号の接続のためにアービタ15に接続された他の端末60が示される。動作中に、前記他のバス端末は、アービタ15の直接的な制御の下で、即ちブリッジ回路16による許可とは無関係に、前記バスにアクセスする。アクセスが他のバス端末60に対して許可される場合、ブリッジ回路16は、ローカルバス10a及びbと共有バス11a及びbとの間の結合を有効にする。
【0034】
図6は、また、ブリッジ回路16内の結合160と制御回路162と、アドレス範囲予測回路164とを示す。結合160は、制御回路162の制御下で、バスセクション10a及びb並びに11a及びbを結合する。制御回路162は、結合160が有効であるべきかどうか、並びにローカル許可信号及び取り消し信号等が生成されるべきかどうか、及びいつ生成されるべきかを決定する。予測回路164は、次のアドレスが出された場合、直ちにローカル許可を出す必要性の予測を形成するために前記アドレスをモニタする。この予測は、制御信号として制御回路172に加えられ、ローカル許可信号が直ちに出されるかどうかを制御する。バスユニット12は、予測回路164に結合された出力部を持ち、前記ローカル又は共有バス上のアドレスが、例えば、バス端末12において実行されるプログラムの制御下で、予測されるかどうかを信号で知らせる。もちろん、この他のバス端末も、同様にこのような出力部を持ち得る。
【0035】
前記示された実施例は、前記システムのより重要な態様のみを説明することが、理解されるだろう。本発明は、前記実施例に限定もされない。例えば、実際に幾つか更に他のハンドシェークは、いつバス11a及びbが許可後に再び解放されるか、又はバス要求が取り消されるかどうかを示すために、要求する端末12及び18と、アービタ15との間に必要とされ得る。一実施例において、これは、端末12に対するブリッジ回路16により処理されてもよく、又はこのような解放信号が、端末12から直接アービタ15に加えられてもよい。
【0036】
同様に、ローカルバス10a及びbに対するアクセスは、端末12に対して無条件で許可されると示されたが、他の実施例において、ローカル調停が、このローカルバス10a及びbにおいて使用されてもよい。この場合、許可入力19cは、ローカルアービタ(図示されない)に結合され、前記ローカルアービタは、ブリッジ回路16に組み込まれてもよく、アービタ15とは無関係にアクセスを許可することができる。更に、アドレス可能なバスユニット14aないしcと、バス11a及びbをアドレスすることができる端末12及び18は、別々に示されたが、幾つか又は全てのユニットが、実際には、(アクセスを要求した後に)アドレスするのと同様にアドレスされることも可能であってもよい。
【図面の簡単な説明】
【0037】
【図1】コンピュータシステムを示す。
【図2】バスアクセス中に生じる信号を示す。
【図3】バスアクセス中に生じる信号を示す。
【図4】バスアクセス中に生じる信号を示す。
【図5】バスアクセス中に生じる信号を示す。
【図6】コンピュータシステムを示す。
Claims (8)
- アドレス可能なバスユニットの接続のためのローカルセクション及び共有セクションを持つ通信バスと、
バス・アクセス・トランザクションを実行するために要求に応答して前記共有セクションにアクセスするための調停済み許可を出すアービタ回路と、
前記ローカルセクションに結合されたバス端末と、
前記ローカルセクションと前記共有セクションとの間に結合部を持ち、前記調停済み許可を受信するために前記アービタに結合されたブリッジ回路であって、前記結合部が前記調停済み許可を条件としてバスサイクルにおいて前記共有セクションに前記アドレスを渡すことを可能にする当該ブリッジ回路と、
を有するコンピュータシステムであって、
前記バス端末が、前記アービタに前記要求を出す要求出力部を持ち、前記バス端末が、前記調停済み許可とは無関係に前記要求に応答してローカル許可を受信するように構成された許可入力部を持ち、前記バス端末が、前記ローカル許可の後に続くバスサイクルにおいて前記ローカル許可に応答して前記ローカルセクションにアドレスを与え、前記トランザクションを開始するように構成され、前記ブリッジ回路が、前記アドレスが前記共有セクション上のバスユニットをアドレスし、調停済み許可が前記バスサイクルの前に前記要求に応答して受信されないことを検出する場合に、前記ブリッジ回路が、前記端末に前記トランザクションの進行を無効にする信号を送ることを特徴とするコンピュータシステム。 - 前記ブリッジ回路が、前記アドレスが前記共有バス上のバスユニットをアドレスし、調停済み許可が前記バスサイクルの前に前記要求に応答して受信されないことを検出する場合に、前記ローカル許可を取り消すように構成され、前記バス端末が、前記トランザクションを再開し、前記進行を無効にする信号に応答して前記アービタに対する更に他の要求を用いて開始するように構成される、請求項1に記載のコンピュータシステム。
- 前記ブリッジ回路は、第1状態と第2状態との間でスイッチすることができ、前記第1状態及び前記第2状態において、前記端末からの要求に応答してのローカル許可信号の発行は、それぞれ前記調停済み許可とは無関係に可能にされ及び前記調停済み許可を条件として可能にされ、前記ブリッジ回路は、アドレス範囲予測回路を含み、前記アドレス範囲予測回路が、それぞれ前記バス端末の次のアドレスが前記ローカルバス上のバスユニットをアドレスするだろうか、又は前記共有バス上のバスユニットをアドレスするだろうかとは無関係に前記第1又は前記第2状態にスイッチする、請求項2に記載のコンピュータシステム。
- 前記アドレス範囲予測回路は、前記ブリッジ回路が、前記アドレスが前記共有バス上のバスユニットをアドレスし、調停済み許可が前記バスサイクルの前に前記要求に応答して受信されないことを検出する場合に、前記ブリッジ回路を前記第2状態にスイッチするように構成される、請求項3に記載のコンピュータシステム。
- 前記アドレス範囲予測回路は、前記ローカルバス上のバスユニットのアドレスを用いたトランザクションを検出すると、前記ブリッジ回路を前記第1状態にスイッチするように構成され、このようなトランザクションが、所定数のバスサイクルの間に検出されない場合、前記第2状態にスイッチするように構成される、請求項3に記載のコンピュータシステム。
- 前記バス端末は、前記ブリッジ回路をプログラム制御下で前記第1及び/又は前記第2状態に設定するために前記ブリッジ回路に対する結合部を持つ、請求項3に記載のコンピュータシステム。
- 前記コンピュータシステムが、前記ローカルバスに結合された他のバス端末を有し、前記他のバス端末は、前記バス端末によりアドレス可能であり、前記バスを介してバスユニットをアドレスするように動作し、前記他のバス端末が、前記調停済み許可の後のみに前記ローカルバスに対して他のアドレスを与えるために前記アービタに結合された要求出力部及び許可入力部を持つ、請求項1に記載のコンピュータシステム。
- コンピュータシステムを動作する方法であり、前記システムは、
アドレス可能なバスユニットの接続のためにローカルセクション及び共有セクションを持つ通信バスと、
バス・アクセス・トランザクションを実行するために要求に応答して前記共有セクションにアクセスするための調停済み許可を出すアービタ回路と、
バス端末と、
を有し、
結合部が、前記調停済み許可を条件として前記アドレスを前記共有セクションに渡すことを可能にするステップ、
を有する方法であって、
前記バス端末が、前記アービタに対して前記要求を出す要求出力部を持ち、前記バス端末が、前記調停済み許可とは無関係に、前記要求に応答してローカル許可を受信するように構成された許可入力部を持ち、前記バス端末が、前記ローカル許可の後に続くバスサイクルにおいて前記ローカル許可に応答して前記ローカルセクションにアドレスを与え、前記トランザクションを再開するように構成され、前記方法は、前記バスサイクルにおいて前記可能にするステップを開始するステップと、前記アドレスが、前記共有バス上のバスユニットをアドレスし、調停済み許可が、前記バスサイクルの前に前記要求に応答して受信されない場合に、前記トランザクションの進行を無効にする信号を前記バス端末に送るステップとを有することを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01203937 | 2001-10-16 | ||
PCT/IB2002/004094 WO2003034243A1 (en) | 2001-10-16 | 2002-10-04 | A computer system with a communication bus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005505858A true JP2005505858A (ja) | 2005-02-24 |
Family
ID=8181084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003536903A Pending JP2005505858A (ja) | 2001-10-16 | 2002-10-04 | 通信バスを持つコンピュータシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US6915366B2 (ja) |
EP (1) | EP1440377A1 (ja) |
JP (1) | JP2005505858A (ja) |
KR (1) | KR20040051608A (ja) |
CN (1) | CN1318993C (ja) |
WO (1) | WO2003034243A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007099613A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | コマンド選択方法、装置、コマンド投入方法、及び装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9207958B1 (en) | 2002-08-12 | 2015-12-08 | Arm Finance Overseas Limited | Virtual machine coprocessor for accelerating software execution |
US7103697B2 (en) * | 2003-01-08 | 2006-09-05 | Emulex Design & Manufacturing Corporation | Flow-through register |
US7130943B2 (en) * | 2004-09-30 | 2006-10-31 | Freescale Semiconductor, Inc. | Data processing system with bus access retraction |
KR100756586B1 (ko) * | 2006-02-10 | 2007-09-10 | 삼성전자주식회사 | 컴퓨터 및 그 제어방법 |
KR101919903B1 (ko) * | 2012-09-14 | 2018-11-19 | 삼성전자 주식회사 | 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법 |
EP3819778A1 (en) * | 2019-11-07 | 2021-05-12 | Ams Ag | Bus system and method for operating a bus system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5146607A (en) | 1986-06-30 | 1992-09-08 | Encore Computer Corporation | Method and apparatus for sharing information between a plurality of processing units |
JP2986176B2 (ja) * | 1990-05-11 | 1999-12-06 | 株式会社日立製作所 | バス権制御方式およびバスシステム |
US5574868A (en) * | 1993-05-14 | 1996-11-12 | Intel Corporation | Bus grant prediction technique for a split transaction bus in a multiprocessor computer system |
US5619661A (en) * | 1995-06-05 | 1997-04-08 | Vlsi Technology, Inc. | Dynamic arbitration system and method |
US5933610A (en) * | 1996-09-17 | 1999-08-03 | Vlsi Technology, Inc. | Predictive arbitration system for PCI bus agents |
US6212590B1 (en) * | 1997-12-22 | 2001-04-03 | Compaq Computer Corporation | Computer system having integrated bus bridge design with delayed transaction arbitration mechanism employed within laptop computer docked to expansion base |
JP2000047994A (ja) * | 1998-07-27 | 2000-02-18 | Fujitsu Ltd | 情報処理装置 |
US6363447B1 (en) * | 1999-06-12 | 2002-03-26 | Micron Technology, Inc. | Apparatus for selectively encoding bus grant lines to reduce I/O pin requirements |
US6446150B1 (en) * | 1999-12-02 | 2002-09-03 | International Business Machines Corporation | Method of and system for managing reselection on a SCSI bus |
US6662251B2 (en) * | 2001-03-26 | 2003-12-09 | International Business Machines Corporation | Selective targeting of transactions to devices on a shared bus |
-
2002
- 2002-10-04 EP EP02772687A patent/EP1440377A1/en not_active Withdrawn
- 2002-10-04 WO PCT/IB2002/004094 patent/WO2003034243A1/en not_active Application Discontinuation
- 2002-10-04 CN CNB028204573A patent/CN1318993C/zh not_active Expired - Fee Related
- 2002-10-04 KR KR10-2004-7005505A patent/KR20040051608A/ko not_active Withdrawn
- 2002-10-04 JP JP2003536903A patent/JP2005505858A/ja active Pending
- 2002-10-11 US US10/270,359 patent/US6915366B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007099613A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | コマンド選択方法、装置、コマンド投入方法、及び装置 |
US8161274B2 (en) | 2006-02-28 | 2012-04-17 | Fujitsu Limited | Command selection method and its apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20030088717A1 (en) | 2003-05-08 |
CN1571960A (zh) | 2005-01-26 |
CN1318993C (zh) | 2007-05-30 |
WO2003034243A1 (en) | 2003-04-24 |
US6915366B2 (en) | 2005-07-05 |
EP1440377A1 (en) | 2004-07-28 |
KR20040051608A (ko) | 2004-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3579198B2 (ja) | データ処理システム及びデータ処理方法 | |
US5129090A (en) | System bus preempt for 80386 when running in an 80386/82385 microcomputer system with arbitration | |
US5269005A (en) | Method and apparatus for transferring data within a computer system | |
JPH0354375B2 (ja) | ||
JPH03196249A (ja) | 多重プロセッサシステム | |
EP0348053B1 (en) | Controlling the initiation of logical systems in a data processing system with logical processor facility | |
US5896520A (en) | Virtual computer system of multi-processor constitution | |
KR930003444B1 (ko) | 주기억 참조의 순차화 제어방식 | |
JP2005505858A (ja) | 通信バスを持つコンピュータシステム | |
US5933613A (en) | Computer system and inter-bus control circuit | |
CA2078913A1 (en) | Interprocessor communication system and method for multiprocessor circuitry | |
JPH0675861A (ja) | メモリアクセス保護装置 | |
JP3240863B2 (ja) | 調停回路 | |
KR950004249B1 (ko) | 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System) | |
JPH05289987A (ja) | バス権調停回路 | |
JP4190629B2 (ja) | マルチプロセッサシステム | |
JPS6145348A (ja) | バス優先権制御方式 | |
EP0537898B1 (en) | Computer system including video subsystem | |
JP3458439B2 (ja) | 情報処理装置 | |
JPH03238691A (ja) | メモリのリフレツシユ方法 | |
JP3365419B2 (ja) | バス調停方法 | |
JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
JPS5856057A (ja) | 割込信号発生装置 | |
JPH02307123A (ja) | 計算機 | |
JPH0439757A (ja) | バス制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080508 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080808 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080815 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |