JP2005346025A - 発光表示装置，表示パネル，及び発光表示装置の駆動方法 - Google Patents

Abstract

【課題】 トランジスタのスレショルド電圧やキャリア移動度にばらつきがあってもデータ線を短時間に充電することができる発光表示装置を提供する。
【解決手段】 画素回路は，印加される電流に対応して発光する発光素子，選択信号に応じてデータ信号を伝える第１スイッチング素子，第１スイッチング素子からデータ信号が伝達される間ダイオード接続されるトランジスタ，トランジスタのゲート−ソース間に接続される第１キャパシタ，トランジスタのゲートとブースト走査線に電気的に接続されブースト信号の電圧レベル変化に応じて第１キャパシタの電圧を変更する第２キャパシタ，及び発光信号に応じてトランジスタから出力される電流を発光素子に伝える第２スイッチング素子を含む。ブースト信号のパルス幅は水平周期と略同一に，選択信号のパルス幅は水平周期より小さく，発光信号のパルス幅は水平周期の倍数に設定される。
【選択図】 図５

Description

本発明は，発光表示装置，表示パネル，及び発光表示装置の駆動方法に関する。

一般に，有機電界発光（ＥＬ：ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｔ）表示装置は，蛍光性有機化合物を電気的に励起させて発光させる表示装置で，Ｍ×Ｎ個の有機発光セルの電圧プログラミングもしくは電流プログラミングを行って映像を表現するようになっている。かかる有機発光セルは，図１に示すように，アノード（ＩＴＯ），有機薄膜，カソードレイヤー（ｍｅｔａｌ）の構造を持っている。有機薄膜は，電子と正孔のバランスをよくして発光効率を向上させるためのものであり，発光層（ＥＭＬ：Ｅｍｉｓｓｉｏｎ Ｌａｙｅｒ），電子輸送層（ＥＴＬ：Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ），及び正孔輸送層（ＨＴＬ：Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）を含む多層構造から成り，さらに別途の電子注入層（ＥＩＬ：Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）と正孔注入層（ＨＩＬ：Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）を含んでいる。

このようになる有機発光セルを駆動する方式には，パッシブマトリックス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）方式と，薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いるアクティブマトリックス（ａｃｔｉｖｅ ｍａｔｒｉｘ）方式とがある。パッシブマトリックス方式は，陽極と陰極を直交するように形成し，ラインを選択して有機発光セルを駆動する方式である。これに対して，アクティブマトリックス方式は，薄膜トランジスタを各ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）画素電極に接続し，薄膜トランジスタのゲートに接続されたキャパシタの容量により維持された電圧に応じて有機発光セルを駆動する方式である。また，キャパシタに電圧設定のために印加される信号の形態によって，アクティブマトリックス方式は，電圧プログラミング（ｖｏｌｔａｇｅ ｐｒｏｇｒａｍｍｉｎｇ）方式と電流プログラミング（ｃｕｒｒｅｎｔ ｐｒｏｇｒａｍｍｉｎｇ）方式に区分される。

図２は従来の電圧プログラミング方式による画素の等価回路図である。

同図に示したように，従来の電圧プログラミング方式の有機ＥＬ表示装置において，有機ＥＬ素子ＯＬＥＤには，トランジスタＭ１が接続され，発光のための電流が供給される。トランジスタＭ１から有機ＥＬ素子ＯＬＥＤに供給される電流量は，スイッチングトランジスタＭ２を介して印加されるデータ電圧によって制御される。トランジスタＭ１のソースとゲートとの間には，トランジスタＭ１のゲートに印加された電圧を一定期間保持するためのキャパシタＣ１が接続されている。

図２の画素回路において，スイッチングトランジスタＭ２がターンオンすると，データ電圧がトランジスタＭ１のゲートに印加され，キャパシタＣ１には，ゲートとソースとの間にかかる電圧Ｖ_ＧＳが充電される。この電圧Ｖ_ＧＳに応じてトランジスタＭ１に電流Ｉ_ＯＬＥＤが流れ，この電流Ｉ_ＯＬＥＤに応じて有機ＥＬ素子ＯＬＥＤが発光する。

有機ＥＬ素子ＯＬＥＤに流れる電流は，次の数式１で表される。

数式１において，Ｉ_ＯＬＥＤは有機ＥＬ素子ＯＬＥＤに流れる電流であり，Ｖ_ＧＳはトランジスタＭ１のゲートとソースとの間の電圧であり，Ｖ_ＴＨはトランジスタＭ１のスレショルド電圧であり，Ｖ_ＤＡＴＡはデータ電圧であり，βは定数である。

数式１に示すように，データ電圧に対応する電流が有機ＥＬ素子ＯＬＥＤに供給され，供給された電流に応じて有機ＥＬ素子が発光する。このときのデータ電圧は，階調に対応するため，一定範囲の多値を取り得る。

このような従来の電圧プログラミング方式の画素回路は，製造工程の不均一性により生じる薄膜トランジスタのスレショルド電圧Ｖ_ＴＨ及びキャリアの移動度（ｍｏｂｉｌｉｔｙ）の偏差のため，高階調を得にくいという問題点がある。例えば，３Ｖで画素の薄膜トランジスタを駆動する場合，８ビット（２５６）の階調を表現するためには，１２ｍＶ（＝３Ｖ／２５６）以下の間隔で薄膜トランジスタのゲートに電圧を印加しなければないが，薄膜トランジスタのスレショルド電圧の偏差が１００ｍＶの場合には高階調を表現することが難しくなる。また，移動度の偏差により数式１のβの値が変わるため，高階調を表現することが一層難しくなる。

これに対して，電流プログラミング方式の画素回路によれば，たとえ各画素内の駆動トランジスタが不均一な電圧−電流特性を有していても，画素回路に電流を供給する電流源がパネル全体にわたって均一であれば均一な表示特性を得ることができる。

図３は従来の電流プログラミング方式による画素の等価回路図である。

同図に示したように，従来の電流プログラミング方式の画素回路においても，有機ＥＬ素子ＯＬＥＤには，トランジスタＭ１が接続され，発光のための電流が供給される。トランジスタＭ１から有機ＥＬ素子ＯＬＥＤに供給される電流量は，スイッチングトランジスタＭ２を介して印加されるデータ電流によって制御される。

図３の画素回路において，トランジスタＭ２，Ｍ３がターンオンすると，データ電流Ｉ_ＤＡＴＡに対応する電圧がキャパシタＣ１に貯蔵され，次いでキャパシタＣ１に貯蔵された電圧に対応する電流が有機ＥＬ素子ＯＬＥＤに流れて有機ＥＬ素子ＯＬＥＤが発光する。有機ＥＬ素子ＯＬＥＤに流れる電流は，数式２で表される。

数式２において，Ｖ_ＧＳはトランジスタＭ１のゲートとソースとの間の電圧であり，Ｖ_ＴＨはトランジスタＭ１のスレショルド電圧であり，βは定数である。

数式２に示すように，従来の電流プログラミング方式の画素によれば，有機ＥＬ素子に流れる電流Ｉ_ＯＬＥＤはデータ電流Ｉ_ＤＡＴＡと実質的に同一であるため，プログラミング電流源がパネル全体にわたって均一であれば均一な表示特性を得ることができる。

しかし，有機ＥＬ素子に流れる電流Ｉ_ＯＬＥＤは微細電流であるため，微細電流Ｉ_ＤＡＴＡでデータ線を充電するのに大きな時間がかかるという問題点がある。例えば，データ線の負荷キャパシタンスが３０ｐＦの場合，数十ｎＡ〜数百ｎＡのデータ電流でデータ線の負荷を充電するためには，数ｍｓの時間が必要となる。ここまで充電時間が長くなると数十μｓ水準のライン時間（ｌｉｎｅ ｔｉｍｅ）を得ることができなくなる。

また，データ線の充電時間を短縮させるために，有機ＥＬ素子に流れる電流Ｉ_ＯＬＥＤを高めると，全体として画素の輝度が高くなり，画質特性が低下してしまう可能性がある。

本発明は，このような問題に鑑みてなされたもので，その目的は，トランジスタのスレショルド電圧やキャリアの移動度にばらつきがあった場合でも，データ線を十分に短時間で充電することができる新規かつ改良された発光表示装置，表示パネル，及び発光表示装置の駆動方法を提供することにある。

上記課題を解決するために，本発明の第１の観点によれば，データ信号を伝達するための複数のデータ線，選択信号を伝達するための複数の第１走査線，及びデータ線と第１走査線にそれぞれ接続される複数の画素回路を含む発光表示装置が提供される。そして，この発光表示装置に含まれる画素回路は，印加される電流に対応して光を放出する発光素子と，第１走査線からの選択信号に応じてデータ線からのデータ信号を伝達する第１スイッチング素子と，第１スイッチング素子からデータ信号が伝達される間，ダイオード接続されるトランジスタと，トランジスタの第１主電極と制御電極との間に接続され，第１スイッチング素子からのデータ電流に対応する第１電圧を貯蔵する第１貯蔵素子と，トランジスタの制御電極と第１制御信号を伝達する第２走査線に電気的に接続され，第１制御信号が第１レベルから第２レベルに変更される場合，第１貯蔵素子とのカップリングにより，第１貯蔵素子の第１電圧を第２電圧に変更する第２貯蔵素子と，第２制御信号に応じて，トランジスタから出力される電流を発光素子に伝達する第２スイッチング素子とを含むことを特徴としている。しかも，第１制御信号は水平周期の間，第１レベルを維持するように設定される。

上記課題を解決するために，本発明の第２の観点によれば，データ信号を伝達するための複数のデータ線，選択信号を伝達するための複数の第１走査線，発光信号を伝達するための複数の第２走査線，及びデータ線と第１走査線及び第２走査線にそれぞれ接続される複数の画素回路を含む表示チャネルと，データ信号をデータ線に印加するためのデータ駆動部と，選択信号を第１走査線に印加するための第１走査駆動部と，発光信号を第２走査線に印加するための第２走査駆動部とを含む発光表示装置が提供される。そして，この発光表示装置において，第１走査駆動部及び第２走査駆動部は，第１レベルのパルスを有する第１信号を第１期間だけ順次遅延させて複数の第２信号を生成するシフトレジスタを含み，第１走査駆動部は，複数の第２信号のうち，隣接した二つの信号が共に第１レベルである期間に第２レベルのパルスを有する第３信号を出力し，水平周期の両端で第２期間だけ第１レベルを有する第４信号と，第３信号が第２レベルの期間で第１レベルのパルスを有する信号とを選択信号として出力し，第２走査駆動部は，複数の第２信号のうち，隣接した二つの信号のいずれか一つが第１レベルの区間で第２レベルのパルスを有する信号を生成して発光信号として出力する。

上記課題を解決するために，本発明の第３の観点によれば，データ信号を伝達するための複数のデータ線，選択信号を伝達するための複数の走査線，及びデータ線と走査線により規定される複数の画素にそれぞれ形成される複数の画素回路を含む発光表示装置の表示パネルが提供される。そして，この表示パネルに備えられた画素回路は，印加される電流に対応して光を放出する発光素子と，走査線からの選択信号に応じてデータ線からのデータ信号を伝達する第１スイッチング素子と，発光素子を発光させるための駆動電流を供給し，第１スイッチング素子からデータ信号が伝達される間，ダイオード接続されるトランジスタと，トランジスタの第１主電極と制御電極との間に接続される第１貯蔵素子と，トランジスタの制御電極と第１制御信号を供給する信号線との間に接続される第２貯蔵素子と，選択信号に応じて，データ信号をトランジスタの制御電極に伝達する第１スイッチング素子と，第２制御信号に応じて，トランジスタの第２主電極と発光素子を電気的に接続させる第２スイッチング素子とを含むことを特徴としている。しかも，選択信号がイネーブルな期間は水平周期より短いように設定され，第２制御信号がディスエーブルな期間は水平周期の整数倍に設定される。

上記課題を解決するために，本発明の第４の観点によれば，データ信号を伝達するための複数のデータ線，選択信号を伝達するための複数の第１走査線，第１制御信号を伝達する複数の第２走査線，及びデータ線と第１走査線にそれぞれ電気的に接続される複数の画素回路を含む発光表示装置を駆動する方法が提供される。また，画素回路は，選択信号の第１レベルに応じてデータ線からのデータ電流を伝達する第１スイッチング素子，第１主電極と制御電極との間に第１貯蔵素子が形成され，制御電極と第２走査線との間に第２貯蔵素子が形成されたトランジスタ，及びトランジスタからの電流に対応して光を放出する発光素子を含む。そして，この駆動方法は，第１制御信号を第３レベルから第４レベルに変更して水平周期の間維持する第１段階と，選択信号を第２レベルから第１レベルに変更して，データ電流に対応する電圧を，第１期間の間，第１貯蔵素子に充電する第２段階と，第１制御信号を第４レベルから第３レベルに変更して第１貯蔵素子の電圧を変更する第３段階とを含むことを特徴としている。

本発明によれば，大きなデータ電流で発光素子に流れる電流を制御することができるため，１ライン時間の間にデータ線を十分に充電することができる。また，かりにトランジスタのスレショルド電圧の偏差あるいはキャリア移動度の偏差があっても，発光素子に安定的に電流を供給することが可能となり，高解像度及び大面積の発光表示装置を具現することができる。さらに，データ線の寄生成分に適切に対応することができ，選択走査線を駆動する走査駆動部の負荷を減らすことができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

図面において，説明の便宜上，本発明の実施の形態に関係のない部分は省略されている。また，ある部分が他の部分と接続されていると説明されている場合，これは，直接的な接続だけでなく，その中間に他の素子が介在する間接的な接続も含む。

〈第１の実施の形態〉
図４を参照しながら本発明の第１の実施の形態に係る有機ＥＬ表示装置について説明する。図４は，同実施の形態に係る有機ＥＬ表示装置を概略的に示す平面図である。

同図に示すように，本実施の形態に係る有機ＥＬ表示装置は，有機ＥＬ表示パネル１００，データ駆動部２００，及び走査駆動部３００，４００を含む。

有機ＥＬ表示パネル１００は，列方向に延びている複数のデータ線Ｄ１〜Ｄｎ，行方向に延びている複数の走査線Ｓ１〜Ｓｍ，Ｅ１〜Ｅｍ，Ｂ１〜Ｂｍ，及び複数の画素回路１１を含む。データ線Ｄ１〜Ｄｎは，画像信号に対応するデータ電流を画素回路１０に伝達する。選択走査線Ｓ１〜Ｓｍは，選択信号を画素回路１１に伝達し，発光走査線Ｅ１〜Ｅｍは，発光信号を画素回路１１に伝達する。また，ブースト走査線Ｂ１〜Ｂｍは，ブースト信号を画素回路１１に伝達する。画素回路１１は隣り合う二つのデータ線に近接した二つの選択走査線により決められる画素領域に形成される。

データ駆動部２００は，データ線Ｄ１〜Ｄｎにデータ電流を印加し，走査駆動部３００は，選択走査線Ｓ１〜Ｓｍ及び発光走査線Ｅ１〜Ｅｍにそれぞれ選択信号及び発光信号を順次印加する。また，走査駆動部４００は，ブースト走査線Ｂ１〜Ｂｍにブースト信号を印加する。

次ぎに，図５を参照しながら，本実施の形態に係る有機ＥＬ表示装置の画素回路について詳細に説明する。

図５は，本実施の形態に係る画素回路を示す回路図である。図５には説明の便宜上，ｎ番目データ線Ｄｎとｍ番目走査線Ｓｍ，Ｅｍ，Ｂｍに接続された画素回路のみを示す。

同図に示すように，本実施の形態に係る画素回路１１は，有機ＥＬ素子ＯＬＥＤ，駆動トランジスタＭ１，スイッチングトランジスタＭ２〜Ｍ４，及びキャパシタＣ１，Ｃ２を含む。

スイッチングトランジスタＭ２（第１スイッチング素子）は，データ線ＤｎとトランジスタＭ１のゲートとの間に接続されており，選択走査線Ｓｍ（第１走査線）からの選択信号に応じて，データ線Ｄｎからのデータ電流Ｉ_ＤＡＴＡをトランジスタＭ１に伝達する。スイッチングトランジスタＭ３（第３スイッチング素子）は，トランジスタＭ１のドレインとゲートとの間に接続されており，選択走査線Ｓｍからの選択信号に応じてトランジスタＭ１をダイオード接続させる。

トランジスタＭ１は，電源電圧ＶＤＤの供給源にソースが接続され，スイッチングトランジスタＭ４にドレインが接続されている。トランジスタＭ１のゲート−ソース電圧はデータ電流Ｉ_ＤＡＴＡによって制御される。キャパシタＣ１（第１貯蔵素子）は，トランジスタＭ１のゲートとソースとの間に接続され，トランジスタＭ１のゲート−ソース電圧を一定期間維持する。キャパシタＣ２（第２貯蔵素子）は，ブースト走査線Ｂｍ（第２走査線）とトランジスタＭ１のゲート間に接続され，トランジスタＭ１のゲート電圧を調節する。

スイッチングトランジスタＭ４（第２スイッチング素子）は，発光走査線Ｅｍからの発光信号に応じて，トランジスタＭ１に流れる電流を有機ＥＬ素子ＯＬＥＤに供給する。有機ＥＬ素子ＯＬＥＤ（発光素子）は，スイッチングトランジスタＭ４と電源電圧ＶＳＳの供給源との間に接続され，トランジスタＭ１に流れる電流の量に応じて発光する。

図５には，Ｐチャネル型のスイッチングトランジスタＭ２〜Ｍ４を示したが，これらをＮチャネル型のトランジスタに置き換えることも可能である。また，印加される信号に応じて，接続された両端をスイッチングし得るほかの素子に置き換えてもよい。また，Ｐチャネル型で示した駆動トランジスタＭ１をＮチャネル型トランジスタに置き換えることも可能である。このように各Ｐチャネル型トランジスタをＮチャネル型トランジスタに置き換えたときの回路変更は当業者にとって自明なものであるため，ここではその詳細な説明を省略する。そして，このようなトランジスタＭ１〜Ｍ４は，表示パネル１００のガラス基板上に形成され，制御電極としてのゲート電極，二つの主電極としてのドレイン電極とソース電極を有する薄膜トランジスタであることが好ましい。

次に，図６〜図９を参照しながら，本実施の形態に係る画素回路の駆動方法について詳細に説明する。

図６は，図５の画素回路を駆動するための駆動波形図である。

まず，選択走査線Ｓｍに印加される選択信号ｓｅｌｅｃｔ［ｍ］が論理的低レベル（以下，「Ｌレベル」という）となると，トランジスタＭ２，Ｍ３がターンオンし，トランジスタＭ１がダイオード接続され，データ線Ｄｎからのデータ電流Ｉ_ＤＡＴＡがトランジスタＭ１に流れる。

また，ブースト走査線Ｂｍに印加されるブースト信号ｂｏｏｓｔ［ｍ］がＬレベルとなると，キャパシタＣ２のブースト走査線Ｂｍ側にはＬレベルの電圧が印加される。

発光走査線Ｅｍに印加される発光信号ｅｍｉｔ［ｍ］は，ディスエーブルレベルである論理的高レベル（以下，「Ｈレベル」という）を維持するため，トランジスタＭ４はターンオフし，トランジスタＭ１と有機ＥＬ素子ＯＬＥＤは電気的に遮断される。

この際，トランジスタＭ１のゲートとソースとの間の電圧（以下，「ゲート−ソース電圧」という）Ｖ_ＧＳの絶対値とトランジスタＭ１に流れる電流Ｉ_ＤＡＴＡとの間には下記の数式３の関係が成立するため，トランジスタＭ１のゲート−ソース電圧Ｖ_ＧＳは下記の数式４のようになる。

数式３において，βは定数であり，Ｖ_ＴＨはトランジスタＭ１のスレショルド電圧の絶対値である。

数式４において，Ｖ_ＧはトランジスタＭ１のゲート電圧であり，Ｖ_ＤＤは電源電圧Ｖ_ＤＤの供給源からトランジスタＭ１に供給される電圧である。

次に，選択信号ｓｅｌｅｃｔ［ｍ］がＨレベル（ディスエーブルレベル）となり，発光信号ｅｍｉｔ［ｍ］がＬレベル（イネーブルレベル）となると，トランジスタＭ２，Ｍ３がターンオフし，トランジスタＭ４がターンオンする。

また，ブースト信号ｂｏｏｓｔ［ｍ］がＬレベルからＨレベルに遷移すると，キャパシタＣ２とブースト走査線Ｂｍの接点の電圧がブースト信号のレベル上昇幅ΔＶ_Ｂだけ上昇する。したがって，キャパシタＣ１，Ｃ２のカップリングによりトランジスタＭ１のゲート電圧Ｖ_Ｇが上昇する。この上昇幅ΔＶ_Ｇは，下記の数式５で表される。

数式５において，Ｃ_１とＣ_２はそれぞれキャパシタＣ１，Ｃ２のキャパシタンスである。

トランジスタＭ１のゲート電圧Ｖ_ＧがΔＶ_Ｇだけ増加したため，トランジスタＭ１に流れる電流Ｉ_ＯＬＥＤは下記の数式６のようになる。すなわち，トランジスタＭ１のゲート電圧Ｖ_Ｇが増加した分だけトランジスタＭ１のゲート−ソース電圧Ｖ_ＧＳが低くなるため，トランジスタＭ１のドレイン電流Ｉ_ＯＬＥＤをデータ電流Ｉ_ＤＡＴＡに比べて小さくすることができる。したがって，大きなデータ電流Ｉ_ＤＡＴＡで有機ＥＬ素子ＯＬＥＤに流れる微小電流を制御し得るため，データ線の充電時間を確保することができる。

そして，発光走査線Ｅｍの発光信号に応じてトランジスタＭ４がターンオンしているため，トランジスタＭ１の電流Ｉ_ＯＬＥＤが有機ＥＬ素子ＯＬＥＤに供給され，有機ＥＬ素子ＯＬＥＤが発光する。

数式６より，データ電流Ｉ_ＤＡＴＡを下記の数式７のように表し得る。

本実施の形態によれば，図６に示したように，選択信号ｓｅｌｅｃｔ［ｍ］，発光信号ｅｍｉｔ［ｍ］，及びブースト信号ｂｏｏｓｔ［ｍ］は，同じタイミングで状態遷移を行う。これに対して，各信号の遷移タイミングを異ならせることもできる。以下，第２の実施の形態として，各信号の遷移タイミングが異なる場合の画素回路の動作を説明する。

〈第２の実施の形態〉
まず，図７を参照しながら，本発明の第２の実施の形態に係る駆動波形について説明する。

選択走査線Ｓｍに印加される選択信号ｓｅｌｅｃｔ［ｍ］に応じてトランジスタＭ２，Ｍ３がターンオンし，トランジスタＭ１にデータ電流Ｉ_ＤＡＴＡが伝達される間，トランジスタＭ４がターンオフしている必要がある。トランジスタＭ１にデータ電流Ｉ_ＤＡＴＡが伝達される間，トランジスタＭ４がターンオンして有機ＥＬ素子ＯＬＥＤに電流が流れると，トランジスタＭ１のドレインには，データ電流Ｉ_ＤＡＴＡと有機ＥＬ素子ＯＬＥＤに流れる電流の和に相当する電流が流れ，この電流に対応する電圧がキャパシタＣ１に書き込まれる。図６のような場合には，選択走査線Ｓｍと発光走査線Ｅｍに接続される負荷の差，又はバッファに用いられたトランジスタの特性の差により，選択信号ｓｅｌｅｃｔ［ｍ］の遅延時間及び上昇時間と，発光信号ｅｍｉｔ［ｍ］の遅延時間及び下降時間が相違し得る。これに対して，本実施の形態によれば，図７に示すように，発光信号ｅｍｉｔ［ｍ］のパルス終端が選択信号ｓｅｌｅｃｔ［ｍ］のパルス終端より後にくるようになる。この結果，トランジスタＭ２がターンオンしている途中にトランジスタＭ４がターンオンしなくなる。

また，ブースト走査線Ｂｍに伝送されるブースト信号ｂｏｏｓｔ［ｍ］のパルス終端が選択信号ｓｅｌｅｃｔ［ｍ］のパルス終端より先にくると，キャパシタＣ２のノード電圧が上昇した後，データ電流Ｉ_ＤＡＴＡの書込みが完了するため，キャパシタＣ２のノード電圧を上昇させた効果がなくなる。これに対して，本実施の形態によれば，図７に示すように，選択走査線Ｓｍに伝達される選択信号ｓｅｌｅｃｔ［ｍ］のパルス終端がブースト走査線Ｂｍに伝達されるブースト信号ｂｏｏｓｔ［ｍ］のパルス終端より先にくるようになる。この結果，データ電流Ｉ_ＤＡＴＡの書込み後，キャパシタＣ２のノード電圧が上昇する。

また，ブースト信号ｂｏｏｓｔ［ｍ］のパルス始端が選択信号ｓｅｌｅｃｔ［ｍ］のパルス始端より後にくると，キャパシタＣ１に電圧が書き込まれる途中，キャパシタＣ２のノード電圧の下降によりキャパシタＣ１の電圧が変わる。このように，キャパシタＣ１の電圧が変更されると，キャパシタＣ１の電圧書込み動作を改めて行う必要が生じ，キャパシタＣ１に電圧を書き込む時間が不足するおそれがある。この点，本実施の形態によれば，図７に示すように，選択信号ｓｅｌｅｃｔ［ｍ］の始端がブースト信号ｂｏｏｓｔ［ｍ］の始端より後にくる。これによって，キャパシタＣ２のノード電圧が下降した後，データ電流Ｉ_ＤＡＴＡの書込みが行われる。

〈第３の実施の形態〉
次いで，図８を参照しながら，本発明の第３の実施の形態に係る駆動波形について説明する。

上述の第２の実施の形態によれば，図７に示したように，発光信号ｅｍｉｔ［ｍ］のパルス終端がブースト信号ｂｏｏｓｔ［ｍ］のパルス終端より先にくる。これらの信号のタイミング差は，例えば，ブースト信号線Ｂｍと発光走査線Ｅｍに接続されている負荷の差，又はバッファに用いられたトランジスタの特性の差によって生じる。この場合，発光信号ｅｍｉｔ［ｍ］のパルス終端とブースト信号ｂｏｏｓｔ［ｍ］のパルス終端との間の期間にキャパシタＣ２のノード電圧上昇前の電流が有機ＥＬ素子ＯＬＥＤに流れ，有機ＥＬ素子ＯＬＥＤにストレスを与えるおそれがある。このような動作が繰り返されると，有機ＥＬ素子ＯＬＥＤの寿命が短縮し得る。本実施の形態によれば，図８に示すように，ブースト信号線Ｂｍに伝達されるブースト信号ｅｍｉｔ［ｍ］のパルス終端が発光走査線Ｅｍに伝達される発光信号ｅｍｉｔ［ｍ］のパルス終端より先にくる。このため，キャパシタＣ２のノード電圧上昇後に有機ＥＬ素子ＯＬＥＤに電流が流れるようになる。

また，発光信号ｅｍｉｔ［ｍ］のパルス始端がブースト信号ｂｏｏｓｔ［ｍ］のパルス始端より後にくると，ブースト信号ｂｏｏｓｔ［ｍ］のパルス始端と発光信号ｅｍｉｔ［ｍ］のパルス始端との間の期間に，キャパシタＣ２のノード電圧下降による電流が有機ＥＬ素子ＯＬＥＤに流れ，有機ＥＬ素子ＯＬＥＤにストレスを与えるおそれがある。このようなストレスが繰り返し有機ＥＬ素子ＯＬＥＤに与えられると，有機ＥＬ素子ＯＬＥＤの寿命が短縮し得る。この点，本実施の形態によれば，図８に示すように，発光信号ｅｍｉｔ［ｍ］のパルス始端がブースト信号ｂｏｏｓｔ［ｍ］のパルス始端より先にくるため，トランジスタＭ４がターンオフした後にキャパシタＣ２のノード電圧が下降するようになる。

具体例としては，発光信号ｅｍｉｔ［ｍ］のパルスを，一つの走査線に割り当てられた時間の水平周期と実質的に同一に設定し，選択信号ｓｅｌｅｃｔ［ｍ］のパルス両端を発光信号ｅｍｉｔ［ｍ］のパルスより時間ｔ２だけ短く形成し，ブースト信号ｂｏｏｓｔ［ｍ］のパルス両端を選択信号ｓｅｌｅｃｔ［ｍ］のパルスよりｔ１だけ長く形成する（ここで，ｔ１＜ｔ２）。これによって，走査線Ｓｍ，Ｅｍ，Ｂｍに接続される負荷の差，又はバッファの特性の差に起因する上記のような問題，すなわち有機ＥＬ素子ＯＬＥＤの寿命に関する問題が解消される。

ただし，本実施の形態に係る駆動方法によれば，データ書込み時間（ｐｒｏｇｒａｍｍｉｎｇ ｔｉｍｅ）が，水平周期に比べ，時間ｔ２の２倍だけ減少する。この場合，データ書込み時間の間，画素回路にデータを十分に書き込むことができないおそれがある。

例えば，ポートレート（Ｐｏｒｔｒａｉｔ）タイプのＱＶＧＡ（３２０ＲＧＢ×２４０）においては，水平周期は５２μｓに過ぎない。この仕様において，時間ｔ２を４μｓに設定すると，データ書込み時間が，水平周期５２μｓより８μｓ（時間ｔ２の２倍）短くなってしまう。がつまり，データ書込み時間が１５％以上減少してしまう。この条件ではデータ書込み時間の間にデータが画素回路に十分に書き込まれず，最悪の場合，画像が表示されない可能性ある。解像度が大きくなるほどこの問題は深刻になる。この問題に対しては，次の第４の実施の形態が有効である。

〈第４の実施の形態〉
図９は，図５の画素回路を駆動するための本発明の第４の実施の形態に係る駆動波形図である。

本実施の形態においては，ブースト信号ｂｏｏｓｔ［ｍ］のパルス幅を水平周期と実質的に同一に設定し，選択信号ｓｅｌｅｃｔ［ｍ］のパルスの両端を水平周期より時間ｔ１だけ短く形成する。これによって，データ電流Ｉ_ＤＡＴＡの書込み後にキャパシタＣ２のノード電圧が上昇し，キャパシタＣ２のノード電圧が下降した後にデータ電流Ｉ_ＤＡＴＡの書込み動作が行われるようになる。

また，発光信号ｅｍｉｔ［ｍ］のパルスが水平周期の２以上の整数倍となるように設定する。これによって，キャパシタＣ２のノード電圧が上昇した後，有機ＥＬ素子ＯＬＥＤに電流が流れるようなり，トランジスタＭ４がターンオフして有機ＥＬ素子ＯＬＥＤへの電流が遮断された後，キャパシタＣ２のノード電圧が下降するようになる。

このように，本実施の形態によれば，画素回路に印加される三つの走査信号ｓｅｌｅｃｔ［ｍ］，ｅｍｉｔ［ｍ］，ｂｏｏｓｔ［ｍ］のスイッチング時間のマージンが確保され，十分なデータの書込み時間が確保される。

以下，図１０及び図１１を参照しながら，図９の駆動波形を生成し得る走査駆動部３００の構成及び動作について詳細に説明する。

図１０は，図９の選択信号と発光信号を生成するための本実施の形態に係る走査駆動部３００を示す回路図であり，図１１は，走査駆動部３００の駆動タイミングを示す図である。

図１０に示すように，走査駆動部３００は，シフトレジスト３１０，第１ＮＡＮＤゲートＮＡＮＤ_１１〜ＮＡＮＤ_１ｍ，ＮＯＲゲートＮＯＲ_１１〜ＮＯＲ_１ｍ，及び第２ＮＡＮＤゲートＮＡＮＤ_２１〜ＮＡＮＤ_２ｍを含む。以下の説明において，第１ＮＡＮＤゲートＮＡＮＤ_１１〜ＮＡＮＤ_１ｍ及び第２ＮＡＮＤゲートＮＡＮＤ_２１〜ＮＡＮＤ_２ｍと，ＮＯＲゲートＮＯＲ_１１〜ＮＯＲ_１ｍは選択走査線Ｓ１〜Ｓｍの数に対応するｍ個であると仮定する。

シフトレジスタ３１０は，クロックＶＣＬＫのＨレベルから開始信号ＶＳＰ１を受信し，開始信号ＶＳＰ１と同一レベルの出力信号ＳＲ_１を出力し，クロックＶＣＬＫが再びＨレベルとなるまで出力信号ＳＲ_１のレベルを維持する。次いで，シフトレジスタ３１０は，出力信号ＳＲ_１を半クロックＶＣＬＫだけシフトしながら順次複数の出力信号ＳＲ_２〜ＳＲ_ｍ＋１を出力する。

本実施の形態によれば，走査駆動部３００は，クロックＶＣＬＫの周波数を低下させるため，水平周期がクロックＶＣＬＫの半周期と実質的に同一となる。ところで，シフトレジスタ３１０の出力信号ＳＲ_１〜ＳＲ_ｍ＋１は，クロックＶＣＬＫの整数倍に相当するため，本実施の形態においては，シフトレジスタ３１０は，出力信号ＳＲ_１を半クロックＶＣＬＫだけシフトさせながら順次出力し，ＮＯＲゲートＮＯＲ_１１〜ＮＯＲ_１ｍは，隣接した二つの出力信号の共通部分を出力する。これらＮＯＲゲートＮＯＲ_１１〜ＮＯＲ_１ｍからの出力信号Ｏｕｔ_１〜Ｏｕｔ_ｍのパルス幅が水平周期と実質的に同一となる。

例えば，ＮＯＲゲートＮＯＲ_１ｉは，シフトレジスタ３１０の出力信号ＳＲ_１〜ＳＲ_ｍ＋１のうち，隣接した二つの出力信号ＳＲ_ｉ，ＳＲ_ｉ＋１をＮＯＲ演算して信号Ｏｕｔ_ｉを出力する。ＮＯＲゲートＮＯＲ_１ｉは，入力信号が全てＬレベルである場合に限り，Ｈレベルの信号を出力するが，シフトレジスタ３１０の出力信号ＳＲ_ｉは，１クロックＶＬＫ周期の間Ｌレベルを維持し，出力信号ＳＲ_ｉ＋１は，出力信号ＳＲ_ｉを半クロックＶＣＬＫだけシフトさせた信号であるため，ＮＯＲゲートＮＯＲ_１ｉの出力信号Ｏｕｔ_ｉは半クロックの間にＨレベルを維持する形態を有する。

次に，第１ＮＡＮＤゲートＮＡＮＤ_１ｉは，シフトレジスタ３１０の出力信号ＳＲ_１〜ＳＲ_ｍ＋１のうち，隣接した二つの出力信号ＳＲ_ｉ，ＳＲ_ｉ＋１をＮＡＮＤ演算して発光信号ｅｍｉｔ［ｉ］として出力する。ＮＡＮＤゲートは，二つの入力信号の少なくとも一つがＬレベルである場合，Ｈレベルを維持するため，第１ＮＡＮＤゲートＮＡＮＤ_１ｉの出力信号ｅｍｉｔ［ｉ］は出力信号ＳＲ_ｉと出力信号ＳＲ_ｉ＋１の少なくとも一つがＬレベルである区間でＨレベルを有する（ここで，ｉは１〜ｍの整数）。

すなわち，発光信号ｅｍｉｔ［ｉ］は，出力信号ＳＲ_ｉ，ＳＲ_ｉ＋１が出力される間にＨレベルを維持し，出力信号ＳＲ_ｉ，ＳＲ_ｉ＋１は，それぞれ１クロックＶＣＬＫの間にＬレベルを維持し，出力信号ＳＲ_ｉ＋１は，出力信号ＳＲ_ｉを半クロックＶＣＬＫだけシフトさせた信号であるため，発光信号ｅｍｉｔ［ｉ］は，半クロックＶＣＬＫの３倍の間，つまり水平周期の３倍の間にＨレベルを維持する。

そして，第２ＮＡＮＤゲートＮＡＮＤ_２ｉは，ＮＯＲゲートＮＯＲ_１ｉの出力信号Ｏｕｔ_ｉとクリップ信号ＣＬＩＰをＮＡＮＤ演算して選択信号ｓｅｌｅｃｔ［ｉ］として出力する。ＮＡＮＤゲートは，二つの入力信号ともＨレベルを有するときに限り，Ｌレベルを有するため，選択信号ｓｅｌｅｃｔ［ｉ］は，ＮＯＲゲートＮＯＲ_１ｉの出力信号Ｏｕｔ_１〜Ｏｕｔ_ｍの論理反転信号（相補の信号）において，クリップ信号ＣＬＩＰがＬレベルである区間ごとにＨレベルを有する形態となる。

ここで，出力信号Ｏｕｔ_１〜Ｏｕｔ_ｍのＨレベルパルスの両端でクリップ信号ＣＬＩＰが時間ｔ１の間にＬレベルを維持するようにすると，水平周期の両端で時間ｔ１だけ幅の狭い選択信号ｓｅｌｅｃｔ［１］〜ｓｅｌｅｃｔ［ｍ］を生成することができる。

以下では，図１２及び図１３を参照しながら，図１０に示したシフトレジスタ３１０の内部構成及びその動作を説明する。

図１２は，シフトレジスタ３１０の概略回路図であり，図１３はシフトレジスタ３１０に用いられるフリップフロップを示すものである。図１２及び図１３において，クロックＶＣＬＫｂはクロックＶＣＬＫの論理反転信号である。

図１２に示すように，シフトレジスタ３１０は（ｍ＋１）個のフリップフロップＦＦ_１〜ＦＦ_ｍ＋１を含み，各フリップフロップＦＦ_１〜ＦＦ_ｍ＋１の出力信号がシフトレジスタ３１０の出力信号ＳＲ_１〜ＳＲ_ｍ＋１となる。１番目フリップフロップＦＦ１には開始信号ＶＳＰ１が入力され，ｉ番目フリップフロップＦＦ_ｉの出力信号がｉ＋１番目フリップフロップＦＦ_ｉ＋１の入力信号となる。

前述したように，シフトレジスタ３１０の出力信号ＳＲ_１〜ＳＲ_ｍ＋１は半クロックＶＣＬＫだけシフトされる必要があるため，隣接したフリップフロップＦＦ_ｉ，ＦＦ_ｉ＋１でクロックＶＣＬＫ，ＶＣＬＫｂが論理反転されて使用される。

より具体的には，図１２において，縦方向に奇数番目に位置するフリップフロップＦＦ_ｉ＋１は，クロックＶＣＬＫｂ，ＶＣＬＫをそれぞれ内部クロック端子ｃｌｋ，ｃｌｋｂに受信する。

フリップフロップＦＦ_ｉは，クロック端子ｃｌｋ（クロックＶＣＬＫ）がＨレベルであると，入力信号（ｉｎ）をそのまま出力し，クロック（ｃｌｋ）がＬレベルであると，Ｌレベル期間の間に信号端子ｉｎの論理レベルをラッチして出力する。ところで，フリップフロップＦＦ_ｉの出力信号ＳＲ_ｉがフリップフロップＦＦ_ｉ＋１の入力信号となり，隣接した二つのフリップフロップＦＦ_ｉ，ＦＦ_ｉ＋１にはクロックＶＣＬＫ，ＶＣＫＬｂが論理反転されて入力されるため，フリップフロップＦＦ_ｉ＋１の出力信号ＳＲ_ｉ＋１はフリップフロップＦＦ_ｉの出力信号ＳＲ_ｉに対して半クロックＶＣＬＫだけシフトされた信号となる。

以下，図１３を参照しながら，図１２のフリップフロップＦＦ_ｉの構成例について説明する。

図１３に示すように，フリップフロップＦＦ_ｉは，入力端に位置する３相インバータ３１１と，ラッチを形成するインバータ３１２と，３相インバータ３１３とを含む。クロックｃｌｋがＨレベルとなると，３相インバータ３１１は入力信号ｉｎを論理反転して出力し，インバータ３１２は３相インバータ３１１の出力信号を論理反転して出力する。クロックｃｌｋがＬレベルとなると，３相インバータ３１１の出力は遮断され，インバータ３１２の出力が３相インバータ３１３に入力され，３相インバータ３１３の出力がインバータ３１２に入力されるラッチが形成される。そして，インバータ３１２の出力信号がフリップフロップＦＦ_ｉの出力信号ｏｕｔ_ｉとなる。このように，フリップフロップＦＦ_ｉは，クロックｃｌｋがＨレベルであると，入力信号ｉｎをそのまま出力し，クロックｃｌｋがＬレベルであると，Ｈレベルのときの入力信号ｉｎをラッチして出力する。

図４に示した有機ＥＬ表示装置に対して，図１０の走査駆動部３００に代えて図１４の走査駆動部３０１を採用してもよい。

同図に示すように，本実施の形態に係る走査駆動部３０１は，フリップフロップＦＦ_１〜ＦＦ_ｍ＋１の内部信号を用いて発光信号ｅｍｉｔ［１］〜ｅｍｉｔ［ｍ］を生成するという点で，図１０に示した走査駆動部３００と異なる。

また，走査駆動部３０１に備えられたフリップフロップＦＦ_１は，クロックｃｌｋのＨレベルで開始信号ＶＳＰ１の論理反転信号／ＶＳＰ１を受信し，クロックｃｌｋが再びＨレベルとなるまで維持し，フリップフロップＦＦ_２〜ＦＦ_ｍ＋１は，フリップフロップＦＦ_１の出力信号／ＳＲ_１を半クロックだけシフトしながら順次複数の出力信号／ＳＲ_２〜／ＳＲ_ｍ＋１を出力する。

この走査駆動部３０１においても，奇数番目のフリップフロップはクロックＶＣＬＫ，ＶＣＬＫｂをそれぞれ内部クロック端子ｃｌｋ，ｃｌｋｂに受信し，偶数番目のフリップフロップはクロックＶＣＬＫｂ，ＶＣＬＫをそれぞれ内部クロック端子ｃｌｋ，ｃｌｋｂに受信する。

また，第１ＮＡＮＤゲートＮＡＮＤ_１ｉは，ｉ番目フリップフロップＦＦ_ｉの内部信号とｉ＋１番目フリップフロップＦＦ_ｉ＋１の内部信号をＮＡＮＤ演算して発光信号ｅｍｉｔ［ｉ］として出力する。すなわち，第１ＮＡＮＤゲートＮＡＮＤ_１ｉはｉ番目フリップフロップＦＦ_ｉに含まれたインバータ３１２の入力信号と，ｉ＋１番目フリップフロップＦＦ_ｉ＋１に含まれたインバータ３１２の入力信号とを受けてＮＡＮＤ演算を行うことにより，発光信号ｅｍｉｔ［ｉ］を生成する。

第２ＮＡＮＤゲートＮＡＮＤ_２ｉは，ｉ番目フリップフロップＦＦ_ｉの出力信号／ＳＲ_ｉとｉ＋１番目フリップフロップＦＦ_ｉ＋１の出力信号／ＳＲ_ｉ＋１をＮＡＮＤ演算して出力信号／Ｏｕｔ_ｉとして出力する。

なお，第２ＮＡＮＤゲートＮＡＮＤ_２ｉの出力信号／Ｏｕｔ_ｉを用いて選択信号ｓｅｌｅｃｔ［ｉ］を生成する回路は，図１０に示した走査駆動部３００と同様であるため，図１４から省略した。ただし，第２ＮＡＮＤゲートＮＡＮＤ_２ｉの出力信号／Ｏｕｔ_ｉは，出力信号Ｏｕｔ_ｉの論理反転信号であるため，第２ＮＡＮＤゲートＮＡＮＤ_２ｉの出力端にインバータを接続し，インバータの出力信号とクリップ信号ＣＬＩＰをＮＡＮＤ演算することにより，選択信号ｓｅｌｅｃｔ［ｉ］を生成する。

このように，図１４の走査駆動部３０１によれば，フリップフロップＦＦ_１〜ＦＦ_ｍ＋１の内部信号を用いて発光信号を出力することができ，図１０の走査駆動部３００が出力する駆動波形と実質的に同一の駆動波形を出力することができる。

ここまで，図６〜図１４を参照しながら，図５の画素回路を基準にスイッチングトランジスタＭ２〜Ｍ４がＰチャネルトランジスタから構成された場合について説明してきたが，画素回路のトランジスタの導電タイプが変更され，その信号のレベルが変更された場合であっても前述した走査駆動部３００，３０１を適用することができる。この場合の回路構成と動作については，走査駆動部３００，３０１から導き出せるものであるため，その詳細な構造及び動作については説明を省略する。

また，上記の実施の形態においては，走査駆動部３００が選択信号ｓｅｌｅｃｔ［１］〜ｓｅｌｅｃｔ［ｍ］と発光信号ｅｍｉｔ［１］〜ｅｍｉｔ［ｍ］を生成し，走査駆動部４００がブースト信号ｂｏｏｓｔ［１］〜ｂｏｏｓｔ［ｍ］を生成するものと説明したが，走査駆動部３００，４００を一つの駆動部から構成することもできる。

例えば，図１０に示した走査駆動部３００のＮＯＲゲートＮＯＲ_１１〜ＮＯＲ_１ｍの出力信号Ｏｕｔ_１〜Ｏｕｔ_ｍを論理反転させてブースト信号として使用することができ，図１４に示した走査駆動部３０１の第２ＮＡＮＤゲートＮＡＮＤ_２１〜ＮＡＮＤ_２ｍの出力信号／Ｏｕｔ_１〜／Ｏｕｔ_ｍをブースト信号として使用することができる。

このように，走査駆動部３００，４００を一つの駆動部から構成する場合には，駆動回路の構成が簡素化される。また，走査駆動部３００，４００に同一クロック信号及び入力信号を使用することになり，表示パネル１００に形成される信号線を減らすことができる。

さらに，選択信号ｓｅｌｅｃｔ［１］〜ｓｅｌｅｃｔ［ｍ］と発光信号ｅｍｉｔ［１］〜ｅｍｉｔ［ｍ］を生成する走査駆動部を別に形成することができる。

また，データ書込み時間をさらに減らすためには，ブースト信号をシフトさせる，あるいはパルス幅を２倍にすることが好ましい。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，有機電界発光表示装置に適用可能である。

有機電界発光素子の概念図である。 従来の電圧書込み方式による画素の等価回路図である。 従来の電流書込み方式による画素の等価回路図である。 本発明の第１の実施の形態に係る有機ＥＬ表示装置の概略平面図である。 同実施の形態に係る画素回路を示す回路図である。 図５の画素回路を駆動するための第１の実施の形態に係る駆動波形図である。 図５の画素回路を駆動するための第２の実施の形態に係る駆動波形図である。 図５の画素回路を駆動するための第３の実施の形態に係る駆動波形図である。 図５の画素回路を駆動するための第４の実施の形態に係る駆動波形図である。 図９の選択信号及び発光信号を生成するための一の走査駆動部を示す図である。 図１０に示す走査駆動部の駆動タイミングを示す図である。 図１０に示すシフトレジスタの概略回路図である。 図１２のシフトレジスタに用いられるフリップフロップを示す図である。 図９の選択信号及び発光信号を生成するための他の走査駆動部を示す図である。

符号の説明

１００ 有機ＥＬパネル
２００ データ駆動部
３００，３０１，４００ 走査駆動部
３１０ シフトレジスタ
３１１ ３相インバータ
３１２ インバータ
３１３ ３相インバータ

Claims (35)

1. データ信号を伝達する複数のデータ線，選択信号を伝達する複数の第１走査線，及び前記データ線と前記第１走査線にそれぞれ接続される複数の画素回路を含む発光表示装置において，
   前記画素回路は，
   印加される電流に対応して光を放出する発光素子と，
   前記第１走査線からの前記選択信号に応じて前記データ線からの前記データ信号を伝達する第１スイッチング素子と，
   前記第１スイッチング素子から前記データ信号が伝達される間，ダイオード接続されるトランジスタと，
   前記トランジスタの第１主電極と制御電極との間に接続され，前記第１スイッチング素子からの前記データ電流に対応する第１電圧を貯蔵する第１貯蔵素子と，
   前記トランジスタの前記制御電極と第１制御信号を伝達する第２走査線に電気的に接続され，前記第１制御信号が第１レベルから第２レベルに変更される場合，前記第１貯蔵素子とのカップリングにより，前記第１貯蔵素子の前記第１電圧を第２電圧に変更する第２貯蔵素子と，
   第２制御信号に応じて，前記トランジスタから出力される電流を前記発光素子に伝達する第２スイッチング素子と，
   を含み，
   前記第１制御信号は水平周期の間，前記第１レベルを維持するように設定されることを特徴とする，発光表示装置。
2. 前記選択信号がイネーブルレベルの期間は，前記水平周期内に含まれることを特徴とする，請求項１に記載の発光表示装置。
3. 前記第２制御信号がディスエーブルレベルの期間は，前記水平周期を含むことを特徴とする，請求項１に記載の発光表示装置。
4. 前記第２制御信号が前記ディスエーブルレベルの期間は，前記水平周期の整数倍であることを特徴とする，請求項３に記載の発光表示装置。
5. 前記画素回路は，前記選択信号に応じて前記トランジスタをダイオード接続する第３スイッチング素子をさらに含むことを特徴とする，請求項１に記載の発光表示装置。
6. 前記第１走査線に前記選択信号を印加する第１走査駆動部と，前記第２制御信号を生成する第２走査駆動部と，をさらに含むことを特徴とする，請求項１に記載の発光表示装置。
7. 前記第１走査駆動部及び第２走査駆動部は，第３レベルのパルスを有する第１信号を第１期間だけ順次遅延させることで複数の第２信号を生成するシフトレジスタを含むことを特徴とする，請求項６に記載の発光表示装置。
8. 前記シフトレジスタは，入力信号を前記第１期間だけ遅延させて前記第２信号として出力する複数のフリップフロップを含むことを特徴とする，請求項７に記載の発光表示装置。
9. 前記フリップフロップは，
   第１クロック信号に同期して前記入力信号を論理反転して出力する第１インバータと，
   前記第１インバータの出力信号を論理反転して前記第２信号として出力する第２インバータと，
   前記第２インバータの両端に接続され，第２クロック信号に同期して前記第２信号を論理反転して出力する第３インバータと，
   を含むことを特徴とする，請求項８に記載の発光表示装置。
10. 前記第１クロック信号と前記第２クロック信号は相補の信号であることを特徴とする，請求項９に記載の発光表示装置。
11. 前記複数のフリップフロップのうち，奇数番目のフリップフロップにおける前記第１クロック信号と偶数番目のフリップフロップにおける前記第１クロック信号は，相補の信号であることを特徴とする，請求項１０に記載の発光表示装置。
12. 前記第１期間は，前記第１クロック信号の半周期の期間と実質的に同一であることを特徴とする，請求項９に記載の発光表示装置。
13. 前記第２走査駆動部は，隣接したフリップフロップに含まれた前記第１インバータの出力のいずれか一つが前記第３レベルである区間に，第４レベルのパルスを有する信号を生成して前記第２制御信号として出力することを特徴とする，請求項９に記載の発光表示装置。
14. 前記第１走査駆動部と前記第２走査駆動部は前記シフトレジスタを共有することを特徴とする，請求項７に記載の発光表示装置。
15. 前記第１走査駆動部は，前記複数の第２信号のうち，隣接した二つの信号が共に前記第３レベルである期間に第４レベルのパルスを有する第３信号を出力し，前記水平周期の両端で第２期間だけ第３レベルを有する第４信号と，前記第３信号が前記第４レベルである期間に前記第３レベルのパルスを有する信号とを前記選択信号として出力することを特徴とする，請求項７に記載の発光表示装置。
16. 前記第２走査駆動部は，前記複数の第２信号のうち，隣接した二つの信号のいずれか一つが前記第３レベルである区間に，第４レベルのパルスを有する信号を生成して前記第２制御信号として出力することを特徴とする，請求項７に記載の発光表示装置。
17. データ信号を伝達する複数のデータ線，選択信号を伝達する複数の第１走査線，発光信号を伝達する複数の第２走査線，及び前記データ線と前記第１走査線及び第２走査線にそれぞれ接続される複数の画素回路を含む表示チャネルと，
    前記データ信号を前記データ線に印加するデータ駆動部と，
    前記選択信号を前記第１走査線に印加する第１走査駆動部と，
    前記発光信号を前記第２走査線に印加する第２走査駆動部と，
    を含み，
    前記第１走査駆動部及び第２走査駆動部は，第１レベルのパルスを有する第１信号を第１期間だけ順次遅延させて複数の第２信号を生成するシフトレジスタを含み，
    前記第１走査駆動部は，前記複数の第２信号のうち，隣接した二つの信号が共に前記第１レベルである期間に第２レベルのパルスを有する第３信号を出力し，水平周期の両端で第２期間だけ前記第１レベルを有する第４信号と，前記第３信号が前記第２レベルの期間で前記第１レベルのパルスを有する信号とを前記選択信号として出力し，
    前記第２走査駆動部は，前記複数の第２信号のうち，隣接した二つの信号のいずれか一つが前記第１レベルの区間で前記第２レベルのパルスを有する信号を生成して前記発光信号として出力することを特徴とする，発光表示装置。
18. 前記画素回路は，
    印加される電流に対応して光を放出する発光素子と，
    前記選択信号に応じて前記データ信号を伝達する第１スイッチング素子と，
    前記第１スイッチング素子から前記データ信号が伝達される間，ダイオード接続されるトランジスタと，
    前記トランジスタの第１主電極と制御電極との間に接続される第１貯蔵素子と，
    前記トランジスタの前記制御電極と第１制御信号を伝達する第３走査線に電気的に接続される第２貯蔵素子と，
    前記発光信号に応じて，前記トランジスタから出力される電流を前記発光素子に伝達する第２スイッチング素子と，
    を含むことを特徴とする，請求項１７に記載の発光表示装置。
19. 前記第１制御信号と前記第３信号は，相補の信号であることを特徴とする，請求項１８に記載の発光表示装置。
20. 前記第１制御信号を前記第３走査線に印加する第３走査駆動部をさらに含むことを特徴とする，請求項１８に記載の発光表示装置。
21. 前記画素回路は，前記選択信号に応じて前記トランジスタをダイオード接続する第３スイッチング素子をさらに含むことを特徴とする，請求項１８に記載の発光表示装置。
22. データ信号を伝達する複数のデータ線，選択信号を伝達する複数の走査線，及び前記データ線と前記走査線により規定される複数の画素にそれぞれ形成される複数の画素回路を含む発光表示装置の表示パネルにおいて，
    前記画素回路は，
    印加される電流に対応して光を放出する発光素子と，
    前記走査線からの前記選択信号に応じて前記データ線からのデータ信号を伝達する第１スイッチング素子と，
    前記発光素子を発光させる駆動電流を供給し，前記第１スイッチング素子から前記データ信号が伝達される間，ダイオード接続されるトランジスタと，
    前記トランジスタの第１主電極と制御電極との間に接続される第１貯蔵素子と，
    前記トランジスタの前記制御電極と第１制御信号を供給する信号線との間に接続される第２貯蔵素子と，
    第２制御信号に応じて，前記トランジスタの第２主電極と前記発光素子を電気的に接続させる第２スイッチング素子と，
    を含み，
    前記選択信号がイネーブルな期間は水平周期内に含まれるように設定され，前記第２制御信号がディスエーブルな期間は前記水平周期の整数倍に設定されることを特徴とする，表示パネル。
23. 前記第１制御信号は，前記水平周期において第１レベルを維持し，前記水平周期以外の期間において第２レベルを維持するように設定されることを特徴とする，請求項２２に記載の表示パネル。
24. 前記画素回路は，前記選択信号に応じて前記トランジスタをダイオード接続する第３スイッチング素子をさらに含むことを特徴とする，請求項２２に記載の表示パネル。
25. 前記走査線に前記選択信号を供給する第１走査駆動部と，前記第２制御信号を生成する第２走査駆動部と，をさらに含むことを特徴とする，請求項２２に記載の表示パネル。
26. 前記第１走査駆動部及び第２走査駆動部は，第３レベルのパルスを有する第１信号を第１期間だけ順次遅延させて複数の第２信号を生成するシフトレジスタを含むことを特徴とする，請求項２５に記載の表示パネル。
27. 前記第１走査駆動部は，前記複数の第２信号のうち，隣接した二つの信号が共に前記第３レベルである期間に第４レベルのパルスを有する第３信号を出力し，前記水平周期の両端で第２期間だけ第３レベルを有する第４信号と，前記第３信号が前記第４レベルである期間に前記第３レベルのパルスを有する信号とを前記選択信号として出力することを特徴とする，請求項２６に記載の表示パネル。
28. 前記第２走査駆動部は，前記複数の第２信号のうち，隣接した二つの信号のいずれか一つが前記第３レベルである区間に，第４レベルのパルスを有する信号を生成して前記第２制御信号として出力することを特徴とする，請求項２６に記載の表示パネル。
29. データ信号を伝達する複数のデータ線，選択信号を伝達する複数の第１走査線，第１制御信号を伝達する複数の第２走査線，及び前記データ線と前記第１走査線にそれぞれ電気的に接続される複数の画素回路を含む発光表示装置を駆動する方法において，
    前記画素回路は，前記選択信号の第１レベルに応じて前記データ線からのデータ電流を伝達する第１スイッチング素子，第１主電極と制御電極との間に第１貯蔵素子が形成され，前記制御電極と前記第２走査線との間に第２貯蔵素子が形成されたトランジスタ，及び前記トランジスタからの電流に対応して光を放出する発光素子を含み，
    前記駆動方法は，
    前記第１制御信号を第３レベルから第４レベルに変更して水平周期の間維持する第１段階と，
    前記選択信号を第２レベルから前記第１レベルに変更して，前記データ電流に対応する電圧を，第１期間の間，前記第１貯蔵素子に充電する第２段階と，
    前記第１制御信号を前記第４レベルから前記第３レベルに変更して前記第１貯蔵素子の電圧を変更する第３段階と，
    を含むことを特徴とする，発光表示装置の駆動方法。
30. 前記画素回路は，前記選択信号に応じて前記トランジスタをダイオード接続する第２スイッチング素子をさらに含むことを特徴とする，請求項２９に記載の発光表示装置の駆動方法。
31. 前記第１期間は，前記水平周期内に含まれるように設定されることを特徴とする，請求項２９に記載の発光表示装置の駆動方法。
32. 第２制御信号の第５レベルに応じて，前記トランジスタから前記発光素子に流れる電流を遮断させる段階をさらに含むことを特徴とする，請求項２９に記載の発光表示装置の駆動方法。
33. 前記第１段階に先立ち，前記第１制御信号を第６レベルから前記第５レベルに変更し第２期間の間維持する段階をさらに含むことを特徴とする，請求項３２に記載の発光表示装置の駆動方法。
34. 前記第２期間は前記水平周期を含むように設定されることを特徴とする，請求項３３に記載の発光表示装置の駆動方法。
35. 前記第２期間は前記水平周期の整数倍に相当する期間となるように設定されることを特徴とする，請求項３４に記載の発光表示装置の駆動方法。

Images