JP2005337927A - 膜厚計測方法および膜厚計測装置 - Google Patents

Abstract

【課題】 ＣＭＰ研磨後において、トランジスタのゲート上膜厚などの複雑な構造の膜厚計測を可能にする。
【解決手段】トランジスタのゲート上膜厚を計測する際、計測対象をゲート領域、活性領域、素子分離領域とそれぞれ異なる膜構造の合成で構成される光学モデルを作成し、フィッティングによりゲート上表面膜厚を算出する。膜厚算出時、ゲートを構成する多結晶Ｓｉ、金属シリサイドなどの光学定数を、同時にフィッティングすることにより、高精度に膜厚を計測する。
【選択図】 図２

Description

本発明は、光学的に透明な膜の厚さの計測、および膜厚の管理技術に関し、特に、半導体デバイスの製造ラインの成膜工程、平坦化処理工程における半導体ウエハの表面膜厚の計測に適用して有効な技術に関するものである。

半導体デバイスは成膜、露光、およびエッチングなどの各プロセスを経て、半導体素子、ならびに配線パターンが半導体ウエハ上に形成され、製造される。近年、高精度化・高密度化を実現するために、半導体素子、および配線パターンは微細化・多層化の方向に進んでいる。

一般に、半導体素子や配線を形成した後、絶縁膜を形成すると、絶縁膜表面は下層の半導体素子や配線に対応して凹凸を形成する。パターンが微細化するに伴い、露光における焦点深度が減少するため、精度よく露光するためには半導体ウエハの絶縁膜表面を平坦化する必要がある。

平坦化には、たとえば、化学的・機械的作用で研磨するＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などが用いられる。

ＣＭＰの研磨レートは、半導体素子や配線パターンの粗密、ＣＭＰのパッド状態、ウエハホルダの加圧状態などによって異なるため、ＣＭＰ研磨後の膜厚の精度低下や、半導体チップ内の平坦性のばらつきや、加工ウエハ面内の膜厚不均一性が発生する。

そのため、ＣＭＰ工程では、膜厚を精度よく管理、制御し、ＣＭＰ加工を最適化するため、ＣＭＰ加工後の半導体ウエハの膜厚を測定し、研磨レートを算出する。膜厚の測定は、従来は半導体チップ周辺などに形成された、たとえば、図１７（ａ）に示すようにシリコン（Ｓｉ）基板４４上に形成された配線６１のパターンのように大きなダミーパターン上でＳｉＯ₂ 膜４６の膜厚ｄ₁ を測定していた。

しかし、ダミーパターンは、実際の半導体素子や配線パターンと大きさ、パターン密度が異なるため、研磨レートが異なり、測定した膜厚も実パターン上と異なる。従って、精度よく膜厚を制御するためには、ダミーパターン上における膜厚から研磨レートを求めることは難しく、実パターン上で膜厚を測定する必要がある。

これまで、実パターン上の膜厚を計測する技術として、いくつかの方法が提案されている。たとえば、図１７（ｂ）に示すように配線６１による実パターン上のＳｉＯ₂ 膜４６の膜厚ｄ₁ を対象とする層間絶縁膜の膜厚計測や、図１７（ｃ）に示すように素子分離領域を形成する際、Ｓｉ₃ Ｎ₄ 膜６２の膜厚ｄ₁ を対象とするＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の膜厚計測などがある。

また、特開２００１−７４４１９号公報（特許文献１）には、入射光に対して異なった光学的性質を有する少なくとも２つの隣接した要素からなる少なくとも１つのサイクルを有する構造体に対して、所定の波長範囲の入射光を照射し、検出された反射光分光データに対して光学モデルを最適化することにより、構造体の膜厚を計測する技術が開示されている。

特開２００１−２１３１７号公報（特許文献２）には、様々なパターン種から構成されるパターン構造を有する基板に対し、複数の波長成分を有するプローブ光を照射し、得られる反射光分光データと予め計算、または予め測定した波形との比較を行うことにより、パターン種の特定による測定位置の特定、および膜厚の測定を行う技術が開示されている。

さらに、この種の膜厚の計測技術に関しては、たとえば、ＣＭＰ加工において、加工後の半導体ウエハに対して、フィッティングの手法を用いて実パターン上の膜厚計測を可能にし、デバイスの設計情報、ウエハ表面の検出画像、および計測点において検出した分光波形に基づいて、膜厚管理用計測点を自動で決定して高精度な膜厚管理を可能とするものがある（特許文献３参照）。
特開２００１−７４４１９号公報 特開２００１−２１３１７号公報 特開２００３−２０７３１５号公報

ところが、上記のような半導体デバイスにおける膜厚計測技術では、次のような問題点がある。

ＣＭＰ加工における研磨レートは、パターン密度が高い領域で小さく、パターン密度が低い領域で大きい。従って、ＣＭＰ加工後の膜厚は半導体チップ内で素子、配線の密度の違いで大きく異なり、完全に平坦にはならない。

また、半導体ウエハ周辺ではパターンが無い、あるいは、ＣＭＰ加工時のウエハホルダの加圧分布により、半導体ウエハ全面に亘って膜厚が異なり、半導体ウエハ全面に対する均一性が得られない。従って、ＣＭＰ加工後、膜厚を測定するためには、実際のパターン上で膜厚を計測する必要がある。

しかし、実パターン上の膜厚計測として従来からある層間絶縁膜やＳＴＩ構造は、構造としては比較的簡単なものである。

特許文献１では、異なった光学的性質を有する少なくとも２つの隣接した要素からなる少なくとも１つのサイクルを有する構造体を対象としているが、実際に適用しているのは配線層の層間絶縁膜やプラグ工程など、比較的構造の単純なものを対象としている。また、構造として要素の大きさ、ピッチが変化する不規則な構造体については触れられていない。

さらに、特許文献２においては、様々なパターンを対象としているが、適用工程として、ＳＴＩ、およびダマシンと比較的単純な工程を対象としている。

半導体デバイスを製造する場合、Ｓｉ基板にＳＴＩ工程で素子分離用のフィールドを形成し、素子であるトランジスタや容量をＳｉ基板の活性領域に形成し、その上に層間絶縁膜を形成し、その後、多層の配線層を層間絶縁膜とともに形成する。

これら２つの発明は、半導体素子形成前のＳＴＩ工程と素子形成後の配線層の層間絶縁膜、および層間絶縁膜に対するダマシン、およびプラグ工程と比較的単純な構造を対象としている。

一方、素子形成直後に半導体素子上に形成する絶縁膜は、下層に素子であるトランジスタや素子分離用のフィールドがあるなど構造が複雑になる。前述した２つの発明、および特許文献３の発明は、このような構造が複雑な半導体ウエハに対して、ＣＭＰ加工後の膜厚を実パターン上として、たとえば、トランジスタのゲート上で測定する場合については、述べられていない。

また、トランジスタなど、半導体素子形成直後の絶縁膜をゲート上で測定する場合、ゲートには多結晶Ｓｉなどプロセス条件によって結晶状態が変化する材料が用いられる。これらの材料の光学定数は成膜条件、あるいはアニール処理によって大きく変化するが、そのような場合ついて触れられていない。

本発明の目的は、半導体素子であるトランジスタや素子分離用のフィールドの上に絶縁膜が形成された複雑な構造の試料に対し、ＣＭＰ加工後、ゲートなどの実パターン上で、膜厚を高精度に計測し、計測結果を基に対象ウエハの研磨レートを高精度に算出し、ＣＭＰ加工条件を最適化する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、表面が光学的に透明な膜が形成された試料に白色光を照射し、該白色光の照射による試料表面からの反射光を検出し、検出した反射光の０次光の分光波形に基づいて膜厚を求める膜厚検査方法であって、試料の光学モデルを、光学的に構造、材質の異なる３つ以上の構造の合成で構成し、該光学モデルから得られる反射光の分光波形を検出した反射光の０次光の分光波形にフィッティングさせることにより、試料の各構造の表面膜厚、および面積率を求めることを特徴とする。

また、本願のその他の発明の概要を簡単に示す。

本発明による膜厚計測装置は、表面が光学的に透明な膜が形成された試料に白色光を照射する照射手段と、該照射手段により照射されて試料から発生する反射光の０次光を検出する検出手段と、該試料の光学モデルを、光学的に構造、材質の異なる３つ以上の構造の合成で構成する光学モデル作成手段と、光学モデル作成手段から得られる反射光分光波形を検出した反射光の０次光の分光波形にフィッティングさせるフィッティング処理手段と、フィッティング処理手段より試料の各構造の膜厚、および面積率を算出する膜厚算出手段とを備えたものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

（１）半導体素子の形成後、絶縁膜が形成された複雑な構造をもった試料に対して、その光学モデルとして、試料をゲート領域、活性領域、素子分離領域の３構造で合成し、光学モデルの分光波形を検出分光波形にフィッティングすることにより、試料の各領域の膜厚、面積率を高精度に計測することができる。

（２）また、膜厚算出時、ゲートを構成する多結晶シリコンや金属シリサイドなど、プロセス条件によって結晶状態が変化する材料の光学定数を、同時にフィッティングすることにより、光学定数を求めるとともに、高精度に膜厚を計測することができる。

（３）上記（１）、（２）により、非破壊で計測不可能なトランジスタのゲート上の膜厚の計測が可能となり、膜厚管理を高精度に行うことができ、歩留まりの向上、およびスループットの向上を実現することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、本発明の実施の形態１における膜厚計測装置の装置構成を示す概略図、図２は、図１の膜厚計測装置の処理方式を説明する概略図、図３は、本発明の実施の形態１における半導体デバイスの製造ラインにおけるライン構成を示す概略図、図４は、図１の膜厚計測装置における計測対象の試料の構造を示す概略図、図５は、図４の試料における単構造の膜構造を示す概略図、図６は、図１の膜厚計測装置における光学モデル作成処理の処理の一例を示すフローチャート、図７は、図１の膜厚計測装置における検出分光波形と光学モデルによる分光波形のフィッティングを説明する概略図、図８は、図１の膜厚計測装置におけるモニタに出力される膜厚、面積率算出結果の表示例を説明する概略図、図９は、図４の計測対象の試料のピッチが不規則な場合の構造を示す概略図、図１０は、図４の計測対象の試料の各領域が単数の場合の構造を示す概略図である。

本実施の形態１において、たとえば、図３に示す半導体デバイスの製造ラインにおいて、トランジスタを形成し、成膜装置１３１で絶縁膜を成膜後、ＣＭＰ装置１３で研磨し、研磨後、試料を膜厚計測装置１３３で、実際のデバイスパターン上で計測する。計測後、露光装置１３４、およびエッチング装置１３５でコンタクトホールを形成する。

膜厚計測装置１３３は、図１に示すように、検出光学系１、および膜厚計測処理部３０から構成されている。検出光学系１は、半導体ウエハ（試料）２を載置するＸＹステージ１１、対物レンズ１２、ハーフミラー１３、結像レンズ１７、視野絞り１８、リレーレンズ１９、２１、空間フィルタ２０、分光器２２、照明光源１６、開口絞り１５、および集光レンズ１４から構成される。

照明光源（照射手段）１６は、キセノンランプ、またはハロゲンランプなどの白色照明光源で白色照明光を開口絞り１５、集光レンズ１４、ハーフミラー１３、および対物レンズ１２を介して半導体ウエハ２に照射する。

半導体ウエハ２は、図２の下方における半導体ウエハ拡大図に示すように、トランジスタ形成後、絶縁膜を成膜し、ＣＭＰで絶縁膜表面の凹凸を研磨したものである。半導体ウエハ２からの反射光は、対物レンズ１２、ハーフミラー１３、結像レンズ１７、視野絞り１８、リレーレンズ１９、空間フィルタ２０、ならびにリレーレンズ２１を介して分光器２２に導かれる。

視野絞り１８は、半導体ウエハ２上の検出視野からの反射光のみを分光器２２に導く。空間フィルタ（検出手段）２０は、半導体ウエハ２からの反射光のうち、繰り返しパターンによる回折光、試料表面の凹凸による散乱光を除去し、０次光のみを分光器２２に導く。

分光器２２で分光された分光波形４は、電気信号として膜厚計測処理部３０に入力され、膜厚、面積率が算出される。膜厚計測処理部３０では、分光波形入力処理３１で分光波形を入力し、光学モデル作成処理（光学モデル作成手段）３２で、図２の中央部に示す光学モデル５を作成し、フィッティング処理（フィッティング処理手段）３３で検出された分光波形４にフィッティングし、膜厚／面積率算出処理（膜厚算出手段）３４で、膜厚、および面積率を算出し、モニタ３５に出力する。

次に、膜厚計測処理部３０における処理の概要を述べる。

分光波形入力処理３１では、入力された分光波形に対し、参照分光波形としてシリコン（Ｓｉ）の分光波形を除算することにより、照明光源１６の分光強度特性を除去した半導体ウエハの反射率分光波形を得る。

光学モデル作成処理３２では、試料の光学モデルをゲート領域、活性領域、素子分離領域の３構造の合成で構成する。フィッティング処理３３では、検出された分光波形に対し、光学モデルにより得られた分光波形の膜厚、面積率をパラメータとしてフィッティングを行い、二乗誤差が最小になる条件を求める。膜厚／面積率算出処理３４では得られた条件から、各領域の膜厚、および面積率を算出する。

光学モデル作成処理３２について、図２、図４、および図５を用いて、より詳細に述べる。

半導体素子であるトランジスタ形成後、絶縁膜が形成された試料の膜構造の光学モデルを構成する例として、図４に示すようにＳｉ基板４４上に素子分離用の絶縁膜であるＳｉＯ₂ 膜４５で素子分離領域４３が形成され、活性領域４２とゲート領域４１からなるトランジスタ５７が形成され、トランジスタ５７と素子分離領域４３が絶縁膜であるＳｉＯ₂ 膜４６で覆われている構造を考える。

この例では、ゲート領域４１は、Ｓｉ基板４４、ＳｉＯ₂ 膜４７、ポリ（ｐｏｌｙ）Ｓｉ膜４８、ＳｉＯ₂ 膜４６、活性領域４２は、Ｓｉ基板４４、ＳｉＯ₂ 膜４６、素子分離領域４３は、Ｓｉ基板４４、ＳｉＯ₂ 膜４５、ＳｉＯ₂ 膜４６から構成される。

半導体ウエハ２の計測視野９１は、視野絞り１８を調整することにより設定できる。このような試料に対し、光学モデルとして、試料のゲート領域４１、活性領域４２、素子分離領域４３をそれぞれ膜構造、膜厚が異なる第１構造５１、第２構造５２、第３構造５３の３構造からなると仮定する。

このとき、各構造は、図５に示すように、従来からある多層膜の膜構造で表される。一般に、図５に示すようにｊ層１６１の表面反射率Ｒ_j １６２は、以下に示す（数１）で表される。

従って、第１構造、第２構造、第３構造で、各構造における各層の膜厚、光学定数（複素屈折率）が分かれば、第１構造、第２構造、第３構造単独での表面反射率Ｒ₁ 、Ｒ₂ 、Ｒ₃ がそれぞれ算出できる。

一般に、各構造のパターンが大きい場合、各構造は独立の構造として、各構造からの反射光は干渉しないため、図４に示す膜全体の反射率Ｒは、第１構造、第２構造、第３構造の表面反射率にそれぞれの構造の面積率を掛けて和を取ることによって得られる。

ここで、面積率は、各構造の計測視野９１に対する面積の比率を表す。但し、図４のように、計測視野９１に対して、ゲート領域４１、活性領域４２、素子分離領域４３が複数ある場合、面積率は複数の領域における面積の和を求め、求めた和の計測視野９１の面積に対する比率として表す。

一方、パターンが小さい場合、各構造の境界部分では各構造の反射光が互いに干渉する。従って、図４に示す膜構造の光学モデルとして、（数２）に示すように互いに干渉しない単構造部分Ｒ₁、Ｒ₂、Ｒ₃と、互いに干渉する境界部分Ｒ₁₂₃との和で表される。

以上から、光学モデル作成処理３２では、図６に示すように、構造１、構造２、構造３の単構造モデルをそれぞれ作成する（ステップＳ１５１〜Ｓ１５３）。続いて、構造１、構造２、構造３の境界モデルを作成し（ステップＳ１５４）、単構造、境界モデルを合成し（ステップＳ１５５）、試料全体の反射率Ｒを得る。

フィッティング処理３３では、図７に示すように検出された分光波形２３１に対し、光学モデルにより得られた分光波形２３２の膜厚、面積率をパラメータとして非線形最小二乗法を用いてフィッティングを行い、二乗誤差が最小になる膜厚、面積率を求める。

次に、膜厚／面積率算出処理３４でモニタ３５に出力する膜厚、面積率算出結果の表示例を図８に示す。

図８（ａ）は、各検出箇所の膜厚、面積率を表示する例で、モニタ３５画面左上の半導体ウエハ１７１上で測定する半導体チップ１７２、画面左下の半導体チップ１８０上で該半導体チップ１８０上の測定位置１８１を示す。画面右側の膜厚／面積率表示領域１７３に膜厚、面積率を表示する。

半導体ウエハ１７１上の測定する半導体チップ１７２、および、半導体チップ１８０上の測定位置１８１は測定前、予めオペレータが指定しておく。測定開始後、指定位置で分光データが取得され、フィッティングが行われ、膜厚、面積率が算出される。膜厚算出後、オペレータが半導体ウエハ１７１上、任意の測定する半導体チップ１７２をクリックすることにより、指定された半導体チップにおけるゲート領域、活性領域、素子分離領域の膜厚ｄ₁ 、ｄ₂ 、ｄ₃ 、および面積率ｍ₁ 、ｍ₂ 、ｍ₃ が表示される。

図８（ｂ）は、膜厚、面積率の半導体ウエハ上での分布を表示する例で、図８（ａ）と同様、モニタ３５画面の左側で半導体ウエハ１７１上の測定する半導体チップ１７２、および半導体チップ１８０上の測定位置１８１を示し、画面右側の膜厚／面積分布表示領域１８２で膜厚、面積率の半導体ウエハ上の分布を表示する。

図８（ａ）と同様、半導体ウエハ１７１上の測定する半導体チップ１７２、および半導体チップ１８０上の測定位置１８１は、オペレータが測定前に予め指定しておき、膜厚算出後、オペレータが出力項目１８３でゲート領域、活性領域、素子分離領域の膜厚ｄ₁ 、ｄ₂ 、ｄ₃ 、あるいは面積率ｍ₁ 、ｍ₂ 、ｍ₃ 、の何れかを指定することにより、膜厚／面積分布表示領域１８２に対応する膜厚、または面積率の半導体ウエハ上の分布が表示される。

本実施の形態では、試料として図４に示すように計測視野９１に対して、ゲート領域４１、活性領域４２、素子分離領域４３の同一ピッチによる繰り返しを対象としたが、図９に示すように各領域のピッチが不規則となる場合も対処できる。

また、図１０に示すように計測視野９１内にゲート領域４１、活性領域４２、素子分離領域４３が１つだけ存在する場合も対処できる。図１０からも分かるように、計測視野９１に対して、活性領域４２、素子分離領域４３の面積率は大きくなるが、ゲート領域４１が単独、あるいは２構造で計測視野９１内に存在し、ゲート領域の面積率が大きくなることは少ない。従って、ゲート上の膜厚を計測する場合、本実施例で示したように３構造でモデル化することによってのみ、計測可能となる場合が多い。

それにより、本実施の形態１によれば、トランジスタや容量形成後、絶縁膜が形成された複雑な構造をもった試料に対して、その光学モデルとして、試料をゲート領域、活性領域、素子分離領域の３構造で合成し、光学モデルの分光波形を検出分光波形にフィッティングすることにより、試料の各領域の膜厚、面積率を高精度に計測することができる。

（実施の形態２）
図１１は、本発明の実施の形態２における試料のゲート構造を示す概略図、図１２は、図１１の試料におけるゲート材料の光学定数の温度依存性を示す概略図、図１３は、本発明の実施の形態２における試料のゲート材料の温度−光学定数対応テーブルを説明する概略図、図１４は、本発明の実施の形態２におけるゲート材料の光学定数をフィッティングで求める場合の処理例を示すフローチャートである。

本実施の形態２においては、図４、図９、図１０に示した半導体素子であるトランジスタ形成後、絶縁膜が形成された試料に対し、各領域の膜厚、面積率を算出する際、ゲート領域におけるゲート材料の光学定数も同時にフィッティングで求める方法について述べる。

ゲートには、多結晶Ｓｉ、金属シリサイドなどのプロセス条件によって結晶状態が変化する材質が多く用いられるが、これらの光学定数は成膜条件、アニール処理の条件によって大きく変化し、膜厚の算出に影響する。

そのため、フィッティング時、膜厚計測箇所でのゲート材料の光学定数を同時に求める。ここでは、図１１、図１２、図１３、図１４を用い、その方法について述べる。

ここで、ゲート材料として、図１１に示すように、ゲート電極がｐｏｌｙＳｉ膜４８、ＷＳｉ₂ 膜６４の２層構造から構成される場合について述べる。

ｐｏｌｙＳｉ膜４８、ＷＳｉ₂ 膜６４は、成膜条件、あるいはアニール処理の条件によって結晶状態が変化し、光学定数もそれに従い変化する。ここでは、ＷＳｉ₂ 膜６４を対象として述べる。

図１２に、ＷＳｉ₂ 膜６４の成膜条件として温度を変化させた場合の光学定数の屈折率（ｎ）、消衰係数（ｋ）の変化をそれぞれ示す。図示するように、屈折率１０１、消衰係数１０３は、温度上昇によってそれぞれ屈折率１０２、消衰係数１０４に変化する。

これらの変化は、膜形成後のアニール処理による加熱によっても生じる。フィッティングによって、ゲート上のＳｉＯ₂ の膜厚ｄ₁ を算出する際、下層のｐｏｌｙＳｉ膜４８、ＷＳｉ₂ 膜６４の光学定数を用いる。従って、膜厚算出時のｐｏｌｙＳｉ膜４８、ＷＳｉ₂ 膜６４の光学定数が実際の膜の光学定数と異なると、正しい膜厚を求めることができない。

そこで、ゲート領域４１、活性領域４２、素子分離領域４３の各膜厚ｄ₁ 、ｄ₂ 、ｄ₃ 、および面積率を求める際、同時にフィッティングによりＷＳｉ₂ 膜６４の光学定数も求める。

以下、その方法について述べる。

本実施の形態２における膜厚計測装置は、図１に示す膜厚計測装置と膜厚計測処理部３０の光学モデル作成処理３２、フィッティング処理３３を除いて同一である。

光学モデル作成処理３２で作成する光学モデルは、ゲート材料のＷＳｉ₂ 膜６４の光学定数がパラメータとして変数となる点を除いて、前記実施の形態１の光学モデルと同一である。

フィッティング処理３３では、膜厚、面積率と同時にＷＳｉ₂ 膜６４の光学定数もパラメータとしてフィッティングを行う。通常、光学定数をパラメータとしてフィッティングする場合、屈折率、消衰係数を波長の関数である分散式で表す。

分散式には、透明な試料に用いられるコーシーの分散式のように屈折率、消衰係数を波長のｎ次多項式で表す、あるいは吸収のある試料に用いられる振動子モデルで表す方法がある。

屈折率、消衰係数に分散式を用いる場合、分散式内の係数を膜厚と面積率のパラメータと同様の方法でフィッティングすることにより、二乗誤差最小となる分散式の係数、および膜厚、面積率を求めることができる。

しかし、分散式を用いるとフィッティングするためのパラメータ数が多くなる。そこで、図１２に示されるように、屈折率、消衰係数が成膜温度によって変化することから、屈折率、消衰係数のパラメータとして温度を用いる。

屈折率、消衰係数を温度の関数と表すことは難しいため、図１３に示すような、温度−光学定数対応テーブル１９１を作成し、該温度−光学定数対応テーブル１９１を用いてフィッティングを行う。

温度−光学定数対応テーブル１９１は、膜厚計測前、試料のダミーパターンなどを用いて各成膜温度に対する屈折率、消衰係数の波長依存性を分光エリプソメータなどによって求めておく。

次に、フィッティング処理３３について処理の詳細を図１４に示す処理フローにより述べる。

処理は２段階で、最初に光学定数の概略値、次に詳細値を求める。

始めに、光学定数パラメータ増分大設定で温度−光学定数対応テーブル１９１を走査するためのパラメータ（温度）の増分を設定する（ステップＳ２０１）。ここでは、増分を１５０℃とする。

温度−光学定数対応テーブル１９１に対し、温度５００℃から１５０℃毎にＷＳｉ₂ 膜６４の光学定数を設定して、膜厚、面積率のフィッティングを行い（ステップＳ２０２）、最終データまでの処理を確認する（ステップＳ２０３）。

続いて、二乗誤差最小となる温度の光学定数を概略値として決定し（ステップＳ２０４）、光学定数の詳細値を決定するためのパラメータ（温度）の増分を設定する（ステップＳ２０５）。ここでは、５０℃とする。

その後、ステップＳ２０４の処理において決定された温度の前後の光学定数を設定して、膜厚、面積率のフィッティングを行う（ステップＳ２０６）。データの終了を確認し（ステップＳ２０７）、二乗誤差最小となる温度の光学定数、および膜厚、面積率をそれぞれ決定する（ステップＳ２０８，Ｓ２０９）。

それにより、本実施の形態２では、膜厚算出時にゲートを構成する多結晶Ｓｉ、金属シリサイドなどのプロセス条件によって結晶状態が変化する材料の光学定数を、同時にフィッティングすることにより、光学定数を求めることが可能となるとともに高精度に膜厚を計測することができる。

本実施の形態２では、ステップＳ２０５の処理において、増分として５０℃を設定したが、増分をそれより小さくし、各温度での光学定数は温度−光学定数対応テーブル１９１のデータを補間することにより求めてもよい。

また、ここでは試料として３構造部分を対象として、ゲート材料の光学定数を計測したが、試料上、ゲートと同一のダミーパターンなど、一様で大きなパターンがある場合、その部分で光学定数のみを単独で計測する方法も考えられる。この場合、計測時間は短縮できる。

さらに、本実施の形態２では、ゲート領域におけるゲート材料の光学定数を求める際、光学定数を成膜温度で表したが、それ以外に組成比、あるいはアニール温度など、少数のパラメータで表すことも可能である。

（実施の形態３）
図１５は、本発明の実施の形態３における膜厚計測装置の装置構成を示す概略図、図１６は、図１５の膜厚測定装置の画像検出系により検出された膜厚計測箇所の反射光検出画像を説明する概略図である。

本実施の形態３においては、前記実施の形態１，２と同様、図４、図９、図１０に示すように、半導体素子であるトランジスタ形成後、絶縁膜が形成された試料の膜厚、面積率を算出する際、試料の反射光により試料の検出画像を得、得られた検出画像から各領域の面積率を算出し、算出された各領域の面積率を用いて、フィッティングにおけるパラメータ数を減らす、あるいはフィッティングにおける算出範囲を小さくする方法を示す。

本実施の形態３における膜厚計測装置の構成は、図１５に示すように、前記実施の形態１の膜厚計測装置の構成に対し、半導体ウエハ上の膜厚計測箇所の画像を検出し、各領域の面積率を算出する画像検出系を追加したものである。

膜厚計測装置は、検出光学系７０、および膜厚計測処理部８０で構成されている。

検出光学系７０は、前記実施の形態１の検出光学系において、ハーフミラー７１、ミラー７２、結像レンズ７３、ならびにビデオカメラ７４を付加したものである。

前記実施の形態１と同様に、照明光源１６は、白色照明光を対物レンズ１２を介して半導体ウエハ２に照射し、該半導体ウエハ２からの反射光を、空間フィルタ２０のピンホールを介して反射光の０次光を分光器２２に導く。分光器２２で分光された分光波形は、電気信号として膜厚計測処理部８０に入力され、膜厚、面積率が算出される。

一方、本実施の形態３で追加した画像検出系では、半導体ウエハ２からの反射光をハーフミラー７１で分割し、ミラー７２、結像レンズ７３を介してビデオカメラ７４で膜厚計測箇所の反射光検出画像を得る。ビデオカメラ７４で検出された反射光検出画像は膜厚計測処理部８０に入力され、各領域の面積率が算出される。

膜厚計測処理部８０では、分光波形入力処理３１で分光波形を入力するとともに、画像入力処理８１で検出箇所の画像信号を入力し、面積率算出処理８２で試料表面の各領域の面積率を算出し、光学モデル作成処理８３で、試料の光学モデルをゲート領域、活性領域、素子分離領域の３構造の合成で構成し、フィッティング処理８４で、検出された分光波形に対し、光学モデルにより得られた分光波形の膜厚、面積率のパラメータを変化してフィッティングを行い、二乗誤差が最小になる条件を求める。

次に、膜厚計測処理部８０の主要な処理について述べる。

面積率算出処理８２では、図１６に示すように、画像入力処理８１で入力された反射光検出画像２２１から、画像処理によってゲート領域４１、活性領域４２、素子分離領域４３を区分し、各領域の画素数から各領域の面積を求める。

反射光検出画像２２１からゲート領域４１、活性領域４２、素子分離領域４３を区分する方法として、たとえば各領域の反射率が異なることや、各領域の反射光の波長成分が異なることから、画素毎に反射光検出画像の反射強度から領域を決定する。

また、各領域の区分、および面積算出を画像処理によらず、オペレータがモニタ上でカーソルにより指定することもできる。算出されたゲート領域４１、活性領域４２、素子分離領域４３の面積の内、図１６に示す計測視野９１の面積を算出し、それを用いて各領域の計測視野９１に対する面積率が算出される。

光学モデル作成処理８３では、光学モデルを作成するが膜構造、および光学定数などは前記実施の形態１の場合と同一である。ただ、各領域の面積率が既知のため、面積率のパラメータとして各領域における単構造部分と境界部分の比率を用いる。そのため、面積率のパラメータ数を減らすことができる。

フィッティング処理８４では、光学モデルによって得られる反射光の分光波形を、試料から検出される反射光の分光波形にフィッティングして、ゲート領域、活性領域、素子分離領域の膜厚、および、各領域における単構造部分と境界構造部分の比率を算出する。

フィッティングでは、ゲート領域、活性領域、素子分離領域の面積率は既知のため、パラメータ数が少なくなり、算出時間を削減できる。

本実施の形態３では、光学モデルから得られる反射光の分光波形を、検出した反射光の分光波形にフィッティングする際、試料の反射光により試料の検出画像を得、得られた検出画像から各領域の面積率を算出し、算出された各領域の面積率を用いて、フィッティングにおけるパラメータ数を減らし、膜厚を算出した。

それにより、本実施の形態３においては、フィッティングにおけるパラメータ数を減少させることができるので、算出時間をより短くしながら、高精度に膜厚測定を行うことができる。

フィッティング時のパラメータを減らす方法としては、これ以外にトランジスタを形成する前の工程のＳＴＩ工程で膜厚を計測した場合、その計測結果を用いる方法がある。ＳＴＩ工程では、たとえば、図１７（ｃ）に示すように活性領域４２、素子分離領域４３の膜厚ｄ₁ 、ｄ₂ 、および面積率が計測される。

計測は半導体チップ上、位置を指定して行われる。従って、トランジスタ形成後の絶縁膜の膜厚を計測する際、半導体チップ上の同一箇所の計測された活性領域、素子分離領域の測定膜厚、測定面積率を用いることにより、フィッティングにおけるパラメータ数を減らすことができる。

フィッティングにより、ゲート領域、活性領域、素子分離領域の膜厚、面積率を求める際、パラメータを減らす方法として、半導体ウエハ上、複数の半導体チップの同一箇所を計測する場合、半導体ウエハ上の各半導体チップの同一箇所は構造、寸法が殆ど等しいことから、各領域の面積率も殆ど等しくなることを用いて、フィッティングにおけるパラメータ数を減らす、あるいはフィッティングにおける算出範囲を小さくして、膜厚、面積率を計測する方法がある。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の膜厚測定技術は、シリコンなどの半導体デバイスの他、ＤＶＤ、ＴＦＴ、ＬＳＩレチクルなどの薄膜デバイスの製造工程におけるレジスト膜や絶縁膜などの高精度な膜厚の測定技術に適している。

本発明の実施の形態１における膜厚計測装置の装置構成を示す概略図である。 図１の膜厚計測装置の処理方式を説明する概略図である。 本発明の実施の形態１における半導体デバイスの製造ラインにおけるライン構成を示す概略図である。 図１の膜厚計測装置における計測対象の試料の構造を示す概略図である。 図４の試料における単構造の膜構造を示す概略図である。 図１の膜厚計測装置における光学モデル作成処理の処理の一例を示すフローチャートである。 図１の膜厚計測装置における検出分光波形と光学モデルによる分光波形のフィッティングを説明する概略図である。 図１の膜厚計測装置におけるモニタに出力される膜厚、面積率算出結果の表示例を説明する概略図である。 図４の計測対象の試料のピッチが不規則な場合の構造を示す概略図である。 図４の計測対象の試料の各領域が単数の場合の構造を示す概略図である。 本発明の実施の形態２における試料のゲート構造を示す概略図である。 図１１の試料におけるゲート材料の光学定数の温度依存性を示す概略図である。 本発明の実施の形態２における試料のゲート材料の温度−光学定数対応テーブルを説明する概略図である。 本発明の実施の形態２におけるゲート材料の光学定数をフィッティングで求める場合の処理例を示すフローチャートである。 本発明の実施の形態３における膜厚計測装置の装置構成を示す概略図である。 図１５の膜厚測定装置の画像検出系により検出された膜厚計測箇所の反射光検出画像を説明する概略図である。 本発明者が検討した膜厚計測方法を説明する概略図である。

符号の説明

１…検出光学系、２…半導体ウエハ（試料）、１１…ＸＹステージ、１２…対物レンズ、１３…ハーフミラー、１４…集光レンズ、１５…開口絞り、１６…照明光源（照射手段）、１７…結像レンズ、１８…視野絞り、１９…リレーレンズ、２０…空間フィルタ（検出手段）、２１…リレーレンズ（検出手段）、２２…分光器、３０…膜厚計測処理部、３１…分光波形入力処理、３２…光学モデル作成処理（光学モデル作成手段）、３３…フィッティング処理（フィッティング処理手段）、３４…膜厚／面積率算出処理（膜厚算出手段）、３５…モニタ、４１…ゲート領域、４２…活性領域、４３…素子分離領域、４４…シリコン基板、４５〜４７…ＳｉＯ₂ 膜、４８…ポリＳｉ膜、５１…第１構造、５２…第２構造、５３…第３構造、５７…トランジスタ、６４…ＷＳｉ₂ 膜、７０…検出光学系、７１…ハーフミラー、７２…ミラー、７３…結像レンズ、７４…ビデオカメラ、８０…膜厚計測処理部、８１…画像入力処理、８２…面積率算出処理、８３…光学モデル作成処理、８４…フィッティング処理、８５…膜厚算出処理、８６…モニタ、９１…計測視野、１０１，１０２…屈折率、１０３，１０４…消衰係数、１３１…成膜装置、１３２…ＣＭＰ装置、１３３…膜厚計測装置、１３４…露光装置、１３５…エッチング装置、１７１…半導体ウエハ、１７２…半導体チップ、１７３…膜厚／面積率表示領域、１８０…半導体チップ、１８１…測定位置、１８２…膜厚／面積分布表示領域、１８３…出力項目、１９１…温度−光学定数対応テーブル、２３１…分光波形、２３２…分光波形。

Claims (12)

1. 表面が光学的に透明な膜が形成された試料に白色光を照射し、前記白色光の照射による前記試料表面からの反射光を検出し、検出した前記反射光の０次光の分光波形に基づいて前記膜の膜厚を求める膜厚計測方法であって、
   前記試料の光学モデルを、光学的に構造、材質の異なる３つ以上の構造の合成で構成し、前記光学モデルから得られる反射光の分光波形を検出した前記反射光の０次光の分光波形にフィッティングさせることにより、前記試料の各構造の表面膜厚、および面積率を求めることを特徴とする膜厚計測方法。
2. 請求項１記載の膜厚計測方法において、
   前記試料の光学モデルを、ゲート領域、活性領域、素子分離領域の３構造の合成で構成し、前記光学モデルから得られる反射光の分光波形を、検出した前記反射光の０次光の分光波形にフィッティングさせることにより、ゲート領域、活性領域、素子分離領域における膜厚、および面積率を求めることを特徴とする膜厚計測方法。
3. 請求項２記載の膜厚計測方法において、
   前記光学モデルから得られる反射光の分光波形を、検出した前記反射光の０次光の分光波形にフィッティングさせることにより、ゲート領域、活性領域、素子分離領域における膜厚、面積率、および光学定数を求めることを特徴とする膜厚計測方法。
4. 請求項３記載の膜厚計測方法において、
   前記光学モデルから得られる反射光の分光波形を、検出した前記反射光の０次光の分光波形にフィッティングさせることにより、ゲート領域、活性領域、素子分離領域における膜厚、面積率、およびゲート領域におけるゲート材料の光学定数を求めることを特徴とする膜厚計測方法。
5. 請求項３記載の膜厚計測方法において、
   前記各領域における光学定数を求める際、成膜温度、あるいは組成比などの少数のパラメータを用いてフィッティングすることを特徴とする膜厚計測方法。
6. 請求項４記載の膜厚計測方法において、
   前記ゲート領域におけるゲート材料の光学定数を求める際、成膜温度、あるいは組成比などの少数のパラメータを用いてフィッティングすることを特徴とする膜厚計測方法。
7. 請求項２記載の膜厚計測方法において、
   前記光学モデルから得られる反射光の分光波形を、検出した前記反射光の０次光の分光波形にフィッティングさせることにより、ゲート領域、活性領域、素子分離領域における膜厚、および面積率を求める際、前記試料の反射光により前記試料の検出画像を得、得られた前記検出画像から各領域の面積率を算出し、算出された各領域の面積率を用いて、フィッティングにおけるパラメータ数を減らす、あるいはフィッティングにおける算出範囲を小さくすることを特徴とする膜厚計測方法。
8. 請求項２記載の膜厚計測方法において、
   前記光学モデルから得られる反射光の分光波形を、検出した前記反射光の０次光の分光波形にフィッティングさせることにより、ゲート領域、活性領域、および素子分離領域における膜厚と面積率とを求める際、終了しているＳＴＩ工程における活性領域、素子分離領域の測定面積率、測定膜厚を用いることにより、フィッティングにおけるパラメータ数を減らす、あるいはフィッティングにおける算出範囲を小さくすることを特徴とする膜厚計測方法。
9. 請求項２記載の膜厚計測方法において、
   前記光学モデルから得られる反射光の分光波形を、検出した前記反射光の０次光の分光波形にフィッティングさせることにより、ゲート領域、活性領域、および素子分離領域における膜厚と面積率とを求める際、半導体ウエハ上の半導体チップ間のほぼ同一位置の面積率を用いて、フィッティングにおけるパラメータ数を減らす、あるいはフィッティングにおける算出範囲を小さくすることを特徴とする膜厚計測方法。
10. 表面が光学的に透明な膜が形成された試料に白色光を照射する照射手段と、
    前記照射手段により照射されて前記試料から発生する反射光の０次光を検出する検出手段と、
    前記試料の光学モデルを、光学的に構造、材質の異なる３つ以上の構造の合成で構成する光学モデル作成手段と、
    前記光学モデル作成手段から得られる反射光分光波形を検出した前記反射光の０次光の分光波形にフィッティングさせるフィッティング処理手段と、
    前記フィッティング処理手段より前記試料の各構造の膜厚、および面積率を算出する膜厚算出手段とを備えたことを特徴とする膜厚計測装置。
11. 表面が光学的に透明な膜が形成された試料に白色光を照射する照射手段と、
    前記照射手段により照射されて前記試料から発生する反射光の０次光を検出する検出手段と、
    前記試料の光学モデルを、ゲート領域、活性領域、素子分離領域の３構造の合成で構成する光学モデル作成手段と、
    前記光学モデル作成手段から得られる反射光分光波形を検出した前記反射光の０次光の分光波形にフィッティングさせるフィッティング処理手段と、
    前記フィッティング処理手段より前記試料のゲート領域、活性領域、素子分離領域における膜厚、および面積率を算出する膜厚算出手段とを備えたことを特徴とする膜厚計測装置。
12. 表面が光学的に透明な膜が形成された試料に白色光を照射する照射手段と、
    前記照射手段により照射されて前記試料から発生する反射光の０次光を検出する検出手段と、
    前記試料の光学モデルを、ゲート領域、活性領域、素子分離領域の３構造で合成し、ゲート材料の光学定数をパラメータとして構成する光学モデル作成手段と、
    前記光学モデル作成手段から得られる反射光分光波形を検出した前記反射光の０次光の分光波形に膜厚、面積率、光学定数をパラメータとしてフィッティングさせるフィッティング処理手段と、
    前記フィッティング処理手段より前記試料のゲート領域、活性領域、素子分離領域における膜厚、面積率、およびゲート材料の光学定数を算出する膜厚算出手段とを備えたことを特徴とする膜厚計測装置。