JP5270109B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP5270109B2 JP5270109B2 JP2007136071A JP2007136071A JP5270109B2 JP 5270109 B2 JP5270109 B2 JP 5270109B2 JP 2007136071 A JP2007136071 A JP 2007136071A JP 2007136071 A JP2007136071 A JP 2007136071A JP 5270109 B2 JP5270109 B2 JP 5270109B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- integrated circuit
- semiconductor integrated
- manufacturing
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 235000012431 wafers Nutrition 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 71
- 229920002120 photoresistant polymer Polymers 0.000 claims description 56
- 238000012314 multivariate regression analysis Methods 0.000 claims description 12
- 238000007689 inspection Methods 0.000 description 14
- 238000005259 measurement Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 9
- 238000011161 development Methods 0.000 description 7
- 238000000576 coating method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000010238 partial least squares regression Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000000491 multivariate analysis Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000013305 food Nutrition 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000611 regression analysis Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
- G03F7/70558—Dose control, i.e. achievement of a desired dose
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70641—Focus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるフォトリソグラフィー工程制御技術に適用して有効な技術に関する。
日本特開２００６−２２８８４３号公報（特許文献１）または同対応米国特許公開２００６−０１８３０４０号公報（特許文献２）には、スキャトロメーター(Scatterometer)により取得した反射スペクトルデータから多変量解析の手法によりフォーカス情報を推定するAPC(Advanced Process Control)手法が開示されている。
日本特公表２００６−５２３０３９号公報（特許文献３）または同対応米国特許７１１９８９３号公報（特許文献４）には、スキャトトメトリ(Scatterometry)を用いて、露光において焦点の中心を評価することが開示されている。
また、日本特開平１０−１３５１１２号公報（特許文献５）には、露光の際の反射光を検出して、露光において潜像状態の感光パラメータを評価することが開示されている。
さらに、日本特開２００３−２２４０５７号公報（特許文献６）または同対応米国特許６７６２１１１号公報（特許文献７）には、スキャトトメトリを用いて、位置あわせを最適化することが開示されている。
近年の半導体プロセス微細化に伴い、ホトリソプロセスにおいてフォーカスバジェット（量産における製品流動で必要なフォーカス裕度）に対し、各工程で充分なフォーカスマージンの確保が難しくなっている。これは露光装置性能・ウエハ・マスク・レジスト材料等の性能限界に起因し、ユーザ側での問題解決が困難となっている事が背景である。従来の露光量のみのAPC制御に加え、Focus量制御APCが必要となっている。しかし、一般に露光量とFocus量を分離し定量化する簡易な手段がないので、全ての変動量の検知をCD-SEM(Critical Demension-Scanning Electron microscope)による上面寸法計測で代表させ、露光量のみによる寸法APC制御を実施して対応することが多かった。
本発明の目的は、半導体集積回路装置の製造プロセスの高精度の制御技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は先行して処理されたウエハを利用して、スキャトロメトリの手法により、フォトレジストの断面プロファイルを取得し、それに基づいて、後続処理されるウエハの露光におけるフォーカス設定を修正するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、露光量と独立にフォーカス値が推測されるので、高精度のフォーカス制御を図ることができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターン（他の周期パターン、非周期パターンでもよい。ライン・アンド・スペース・パターンの場合は測定精度が高いメリットがある）を形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターン（少なくとも製品回路パターンを含めばよい。以下の項で同じ）を形成する工程。
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターン（他の周期パターン、非周期パターンでもよい。ライン・アンド・スペース・パターンの場合は測定精度が高いメリットがある）を形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターン（少なくとも製品回路パターンを含めばよい。以下の項で同じ）を形成する工程。
２．前記１項の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。
３．前記１または２項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。
４．前記１または２項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出する。
６．前記５項の半導体集積回路装置の製造方法において、前記多変量回帰解析はＰＬＳ法である。
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。
８．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、露光量を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内の露光量設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程。
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、露光量を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内の露光量設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程。
９．前記８項の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。
１０．前記８または９項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。
１１．前記８または９項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。
１２．前記８から１１項のいずれか一つの半導体集積回路装置の製造方法において、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出する。
１３．前記１２項の半導体集積回路装置の製造方法において、前記多変量回帰解析はＰＬＳ法である。
１４．前記８から１３項のいずれか一つの半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。
１５．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態および露光量を独立に推定する工程；
（ｆ）推定された前記フォーカス状態および露光量に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定および露光量設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程。
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態および露光量を独立に推定する工程；
（ｆ）推定された前記フォーカス状態および露光量に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定および露光量設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程。
１６．前記１５項の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。
１７．前記１５または１６項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。
１８．前記１５または１６項の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。
１９．前記１５から１８項のいずれか一つの半導体集積回路装置の製造方法において、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出する。
２０．前記１５から１９項のいずれか一つの半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。
次に、本願において開示される発明のその他の実施の形態について概要を説明する。
２１．ウエハ処理ラインを用いて、多数のウエハを処理する半導体集積回路装置の製造方法であって、以下の工程を含む：
（ａ）前記多数のウエハの内の第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、前記ウエハ処理ラインが有する縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程。
（ａ）前記多数のウエハの内の第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、前記ウエハ処理ラインが有する縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程。
すなわち、本願に開示された主要な実施形態は、所定の頻度で（一定である必要はない）量産ラインを流れるウエハの一つを特定の現像プロセスの後に取り出して、スキャトロメトリの手法により、レジスト断面プロファイル・パラメータを取得し、それに基づいて、当該現像プロセス直前の露光ステップにおける露光状態の情報（たとえばフォーカス状態）を推定し、それに基づいて、後続の同様の処理をされるウエハの露光条件（たとえばフォーカス状態）を変更して、露光条件のオフセットをできる限り、低減するものである。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数の部分に分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数の部分に分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。ここでは３００ファイウエハを例にとり説明するが、その他の径のウエハにもほぼ同様に適用できる。
６．「ポリシリコン」というときは、特に区別する必要のないときは、通常のポリシリコンの他、アモルファスシリコン、微結晶シリコン、その他の中間的なものも含むものとする。すなわち、これらの下位の分類間では、熱処理により相互に変換されておりいつ変化するかは微妙であり、それらを正確に記述することが困難だからである。
７．「ゲート電極」については、ここではポリシリコンによるものを例にとり説明するが、それに限らず、ポリサイドによるもの、ポリメタルによるもの、メタル単層または多層膜によるもの、シリサイド等によるものを含み、特に区別する必要のないときは、完成された電極ばかりではなくいまだパターニングされていないものも便宜上そのように呼ぶことがある。
８．「反射防止膜」は、後に完全除去される有機塗布系のものを中心に説明するが、その他の有機系または無機系反射防止膜でも除去の容易さ、タイミングまたは必要性等に相違はあるものの適用可能である。
９．「スキャトロメータ(Scatterometer)」、「スキャトロメトリ(Scatterometry)」等というときは、「スペクトロソコーピック・リフレクトメータ(Spectroscopic Reflectrometer)」、「スペクトロソコーピック・エリプソメータ(Spectroscopic Ellipsometer)」等の複数の波長のまたはバンド幅を持った光を被測定体（主に膜体）に照射して、そこからの反射または回折光を偏光状態を含めて分析することで、被測定体の幾何学的なパラメータ（またはそれに関連するパラメータ）を非破壊的に取得する技術またはそれらの装置を示す（詳細は図１５参照）。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
図１から図８に基づいて、図１は本実施形態の半導体集積回路装置の製造方法の全体の流れを示す工程フロー図である。図２から図８はこれらの工程に対応するウエハ等の断面フロー図である。まず、第１のウエハに対する処理を説明する。まず、図２に示すように、第１のウエハ１の第１の主面（デバイス面）上のほぼ全面にゲート絶縁膜となるべき絶縁膜２を形成する。さらに、その上にゲート電極となるべき導電部材層３を形成する。次に反射防止膜４（たとえば有機系塗布膜）を形成する（ここまでを便宜上「下地被処理膜」という）。続いて、フォトレジスト膜５を塗布（フォトレジスト塗布工程S1）する。次に、図３に示すように、縮小投影露光装置を用いて、マスクM上の製品回路パターンC1および検査用ライン・アンド・スペース・パターンC2からC7（これらを含めて「マスク上の回路パターン」と言うが、ウエハによって、両パターンとも必ずしも必須ではない）をたとえば波長１９３nmのArFエキシマ・レーザの単色露光光８により投影光学系９（縮小投影露光装置の投影光学系）を介して、フォトレジスト膜５上に露光する（露光工程S2）。
続いて、図４に示すように、フォトレジスト膜５に対して現像処理を施すことにより、製品パターン５P（必ずしも必須ではない。いわゆる検査用のウエハを使用してもよい）および検査用ライン・アンド・スペース・パターン５g（必ずしも、検査専用でなくとも、製品パターンを利用してもよい）を形成する（現像工程S3）。ここで、スキャトロメータを用いて検査用フォトレジストパターン５ｇの立体形状計測（断面プロファイルすなわち断面の２次元的形状）を行う（立体形状計測工程S4）。すなわち、光源１１からの所定のバンド幅（ブロードバンド光）を持った検査光をビームスプリッタ１２で下方へ反射させ、対物光学系１３と偏光系１４を介して、ライン・アンド・スペース・パターン５g（１次元回折格子として作用する）を照射する。ここで、入射光は偏光系１４により電場が紙面に垂直なTEモードと電場が紙面に平行で且つライン・アンド・スペース・パターン５gの各ラインと直行するTMモードに限定される（図１５に示すように、スキャトトメトリ装置の方式は各種あり、ここで説明するものに限定するものではない）。ライン・アンド・スペース・パターン５gからの０次回折光は先ほどの光路を逆行してビームスプリッタ１２を通過後、モノクロメータ１５（一般に回折格子）により分光され、ミラー１６を介して、アレー型検出器で検出される。ここで、前記各モードごとのスペクトラムが得られる。
このスペクトラムをスキャトロメータが解析することにより、フォトレジストパターン５ｇの断面プロファイルが得られる。ここで、図１１で説明するように、Lnはnで示す膜の厚さである。LWnはnで示す膜の所定の部分の幅である。SWAnはnで示す膜の所定の部分の内角を示す。下地膜１０の各構成膜の平均厚さおよびその変動範囲は事前にスキャトロメータに与えられている。これらのパラメータのうち、直接フォトレジスト膜５に関するものが、フォトレジスト膜断面プロファイルに関するパラメータ群である。
ここで得られた各パラメータ（フォトレジスト膜断面プロファイルに関するパラメータ群）を図１４で説明されるフォーカス値推定式に投入することにより、露光量（ドーズ量）と独立にフォーカス値（デフォーカス量、フォーカス設定値、フォーカス位置、フォーカスのオフセット量などとも言う）を推定することができる（フォーカス状態算出工程S5）。
ここで、図１における第２のウエハに対する処理に移る。前に第１のウエハについて図２で説明したように、下地被処理膜１０および先と実質的に同一のフォトレジスト膜５を形成する（フォトレジスト塗布工程S6）。その後、第１のウエハの処理に用いたものと同一の縮小投影露光装置、ほぼ同一の製品パターンC1とほぼ同一の検査パターンC2からC７を搭載したマスクM（一般に第１のウエハに用いたものと同一のマスク）、ほぼ同一の露光光を用いて、マスクM上の製品回路パターンC1および検査用ライン・アンド・スペース・パターンC2からC7をフォトレジスト膜５上に露光する（露光工程S７）。このとき、先に推定されたフォーカス値に基づいて、前記縮小投影露光装置のフォーカス値の設定が修正されている（フードバック）。このことにより、フォーカスがより正確に設定されるので、第２のウエハの主面上に形成された製品回路パターン５P（図４）は、一般に第１のウエハ上のものよりも精度が高いものとなる。このようなフィードバック（先行するウエハにおけるプロファイル測定とそれに基づくフォーカス推定および後続のウエハの露光条件修正）を所定の頻度で（頻度は毎ウエハ、またはN枚に一枚、すなわちバッチに一枚または数枚、あるいはKバッチに一枚または数枚等要求精度による）繰り返すことにより、フォーカスのオフセットを最小限に抑えることができる。
その後、第２のウエハ（なお、第１のウエハが製品ウエハのときは、ここの現像より後の工程は、第２の上はと同様に処理される）は、第１のウエハと同様に図４に示すように、レジストの現像処理が行われる（現像工程S8）。ここで、第２のウエハが検査対象であるときは、先の第１のウエハと同様に立体形状計測処理（立体形状計測工程S4）が施されたのち、エッチング工程S9に進む。また、検査対象でない場合は直接エッチング工程S9に進み、図６および７に示すように、反射防止膜４とポリシリコン膜３のエッチングが行われる。不要な反射防止膜は、図８のようにその後、除去される。
次に図９から図１３により、図１４のフォーカス推測式の導出手順を説明する。まず、前記同一の縮小投影露光装置を用いて、ウエハの各ショット領域（チップ領域の整数倍の領域で、ステップアンドリピート方式またはステップアンドスキャン方式の露光装置の単位ステップで露光できる範囲を言う）にフォーカス値とドーズ量をゼロを中心に上下に変化させた（図１０参照）ＦＥＭウエハ(Focus Exposure Matrix Wafer)を用意する（ＦＥＭサンプルウエハ作成工程S11）。ここで、図１０の各ショット領域の数値は、図１１の立体形状モデルの際に得られるスキャトロメトリの理論的波形と実測の波形の一致度の評価をＭＳＥ(Mean Square Error)によって、示したものである。これから太い黒枠内でほぼ「４．０」以下の良好な数値を示すことがわかる。
次にこのサンプルウエハに対して、検査用ライン・アンド・スペース・パターンC2からC7に関して、第１のウエハに対するフォトレジスト塗布S1からフォーカス状態算出S４までの処理とほぼ同様の処理を施す。つまり、検査用ライン・アンド・スペース・パターンを図４と同様に形成し、図５と同様に、スキャトロメータでプロファイル解析を行う（フォトレジスト形状計測工程S12）。これにより、各ドーズ量に対して図１１に示すフォトレジスト膜５の断面プロファイル・パラメータ群を取得する（形状計測結果記録工程S13）。その結果を多変量解析の一種である線形重回帰解析の改良された方式であるＰＬＳ回帰法(Partial Least Square Regression Method)を用いて、露光量と独立にフォーカス値を推定する推定式を導出する（推定式作成工程S14）。この方式は、多重共線性(Multicollinearity)がある場合にも適用できることが知られている。この方法は、たとえば図１２に示すように、ドーズ量またはフォーカス値に依存する多数のパラメータから相互に独立なt1,t2のような潜在変数(Latent Variable)を抽出することで、高精度の推定を可能としている。実際に、このようなやり方で得られた式（式の一例を図１４に示す）による予測値と実際の露光装置のフォーカス設定値を対比させたのが図１３である。なお、このような推定式は、ＰＬＳ回帰法のみでなく、通常の線形（場合により非線形）の多変量回帰解析により、同様の手順で得られることは言うまでもない。
次に本実施形態で利用するスキャトロメータについて、説明する。図１５に現在利用可能な主なスキャトロメータを示す。本実施形態では使用の便宜上、ナノメトリックス社製の垂直入射型のＡＴＬＡＳを用いた例について説明するが、本実施形態はそれに限定されることなく、他の装置を用いた方法にも適用できうることは言うまでもない。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、検査パターンとしてライン・アンド・スペース・パターンを利用するものを例のとって説明したが、本発明はそれに限定されるものではなく、その他の孤立パターン、検査専用パターン、他の周期パターン、非周期パターンを計測対象とするものでもよいことはいうまでもない。
１ ウエハ
５ フォトレジスト膜
５ｇ フォトレジスト膜によるライン・アンド・スペース・パターン
５ｐ フォトレジスト膜による回路パターン
９ 縮小投影露光系
１０ 下地被処理膜
Ｌｎ，ＬＷｎ，ＳＷＡｎ 断面の２次元形状に関するパラメータ群
５ フォトレジスト膜
５ｇ フォトレジスト膜によるライン・アンド・スペース・パターン
５ｐ フォトレジスト膜による回路パターン
９ 縮小投影露光系
１０ 下地被処理膜
Ｌｎ，ＬＷｎ，ＳＷＡｎ 断面の２次元形状に関するパラメータ群
Claims (15)
- 以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態を推定する工程；
（ｆ）推定された前記フォーカス状態に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程、
ここで、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出するものであり、前記多変量回帰解析は、前記フォトレジスト膜の断面に関する多層分割モデルを用いたＰＬＳ法によるものである。 - 前記請求項１の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。
- 前記請求項２の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。
- 前記請求項２の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。
- 前記請求項１の半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。
- 以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、露光量を推定する工程；
（ｆ）推定された前記露光量に基づいて、前記縮小投影露光装置の露光条件の内の露光量設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程、
ここで、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出するものであり、前記多変量回帰解析は、前記フォトレジスト膜の断面に関する多層分割モデルを用いたＰＬＳ法によるものである。 - 前記請求項６の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。
- 前記請求項７の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。
- 前記請求項７の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。
- 前記請求項６の半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。
- 以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第１及び第２のウエハの各々の第１の主面上に、下地被処理膜を形成する工程；
（ｂ）前記第１及び第２のウエハの各々の前記第１の主面上の前記下地被処理膜上にフォトレジスト膜を形成する工程；
（ｃ）前記第１のウエハの前記第１の主面上の前記フォトレジスト膜を、縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜によるライン・アンド・スペース・パターンを形成する工程；
（ｄ）前記第１のウエハの前記第１の主面上の前記ライン・アンド・スペース・パターンをスキャトロメトリにより光学的に計測することにより、前記ライン・アンド・スペース・パターンの断面の２次元形状に関するパラメータを取得する工程；
（ｅ）前記パラメータに基づいて、フォーカス状態および露光量を独立に推定する工程；
（ｆ）推定された前記フォーカス状態および露光量に基づいて、前記縮小投影露光装置の露光条件の内のフォーカス設定および露光量設定を修正する工程；
（ｇ）修正した前記露光条件により、前記第２のウエハの前記第１の主面上の前記フォトレジスト膜を、前記縮小投影露光装置により露光して現像することによって、前記フォトレジスト膜による回路パターンを形成する工程、
ここで、工程（ｅ）における推定は、工程（ｄ）において得られた前記パラメータと多変量回帰解析によって得られた推測式により算出するものであり、前記多変量回帰解析は、前記フォトレジスト膜の断面に関する多層分割モデルを用いたＰＬＳ法によるものである。 - 前記請求項１１の半導体集積回路装置の製造方法において、前記第１のウエハおよび前記第２のウエハはともに製品ウエハである。
- 前記請求項１２の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンは製品パターンである。
- 前記請求項１３の半導体集積回路装置の製造方法において、前記第１のウエハの前記ライン・アンド・スペース・パターンはＴＥＧパターンである。
- 前記請求項１１の半導体集積回路装置の製造方法において、前記スキャトロメトリに使用するスキャトロメータは垂直入射方式もしくは斜入射方式である。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007136071A JP5270109B2 (ja) | 2007-05-23 | 2007-05-23 | 半導体集積回路装置の製造方法 |
| US12/101,956 US7879516B2 (en) | 2007-05-23 | 2008-04-11 | Manufacturing method of semiconductor integrated circuit device |
| TW097114656A TWI451476B (zh) | 2007-05-23 | 2008-04-22 | Manufacturing method of semiconductor integrated circuit device |
| CN2008100983163A CN101312120B (zh) | 2007-05-23 | 2008-05-23 | 半导体集成电路装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007136071A JP5270109B2 (ja) | 2007-05-23 | 2007-05-23 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008294094A JP2008294094A (ja) | 2008-12-04 |
| JP5270109B2 true JP5270109B2 (ja) | 2013-08-21 |
Family
ID=40072724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007136071A Expired - Fee Related JP5270109B2 (ja) | 2007-05-23 | 2007-05-23 | 半導体集積回路装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7879516B2 (ja) |
| JP (1) | JP5270109B2 (ja) |
| CN (1) | CN101312120B (ja) |
| TW (1) | TWI451476B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102473600A (zh) | 2009-07-01 | 2012-05-23 | 株式会社尼康 | 曝光条件设定方法及表面检查装置 |
| NL2005162A (en) | 2009-07-31 | 2011-02-02 | Asml Netherlands Bv | Methods and scatterometers, lithographic systems, and lithographic processing cells. |
| JP5391055B2 (ja) * | 2009-12-25 | 2014-01-15 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体装置の製造システム |
| KR101793584B1 (ko) * | 2010-04-30 | 2017-11-03 | 가부시키가이샤 니콘 | 검사 장치 및 검사 방법 |
| CN103765316B (zh) | 2011-08-18 | 2016-06-29 | Asml荷兰有限公司 | 光刻设备和器件制造方法 |
| JPWO2013081072A1 (ja) * | 2011-11-29 | 2015-04-27 | 株式会社ニコン | 測定装置、測定方法および半導体デバイス製造方法 |
| KR102250062B1 (ko) * | 2014-07-04 | 2021-05-11 | 삼성전자주식회사 | 반도체 소자의 제조 방법 및 장치 |
| KR102246872B1 (ko) * | 2014-07-29 | 2021-04-30 | 삼성전자 주식회사 | 포커스 계측 마크를 포함하는 포토마스크, 포커스 모니터 패턴을 포함하는 계측용 기판 타겟, 노광 공정 계측 방법, 및 집적회로 소자의 제조 방법 |
| WO2018202414A1 (en) * | 2017-05-04 | 2018-11-08 | Asml Holding N.V. | Method, substrate and apparatus to measure performance of optical metrology |
| CN112764316B (zh) * | 2019-10-21 | 2024-05-14 | 联华电子股份有限公司 | 步进曝光机的控制设备与控制方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945604A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 露光方法及び露光装置 |
| JP3854539B2 (ja) * | 2002-05-29 | 2006-12-06 | 株式会社日立ハイテクノロジーズ | 半導体ウェハの微細パターンの寸法及び３次元形状測定方法とその測定装置 |
| JPH10135112A (ja) | 1996-11-01 | 1998-05-22 | Hitachi Ltd | レジスト感光パラメータの測定方法およびそれを用いた半導体リソグラフィ方法 |
| US5867276A (en) * | 1997-03-07 | 1999-02-02 | Bio-Rad Laboratories, Inc. | Method for broad wavelength scatterometry |
| EP1257781A4 (en) * | 2000-01-26 | 2006-12-13 | Timbre Tech Inc | USE OF A MEMORY IN IN-LINE LAYER CALCULATIONS FOR QUICK RIGOROUS ANALYSIS OF COUPLED WAVES |
| AU2001279247A1 (en) * | 2000-08-10 | 2002-02-25 | Sensys Instruments Corporation | Database interpolation method for optical measurement of diffractive microstructures |
| US7099005B1 (en) * | 2000-09-27 | 2006-08-29 | Kla-Tencor Technologies Corporation | System for scatterometric measurements and applications |
| JP2002175964A (ja) * | 2000-12-06 | 2002-06-21 | Nikon Corp | 観察装置およびその製造方法、露光装置、並びにマイクロデバイスの製造方法 |
| US7382447B2 (en) * | 2001-06-26 | 2008-06-03 | Kla-Tencor Technologies Corporation | Method for determining lithographic focus and exposure |
| JP3839306B2 (ja) * | 2001-11-08 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体装置の製造方法および製造システム |
| JP2003151884A (ja) * | 2001-11-14 | 2003-05-23 | Nikon Corp | 合焦方法、位置計測方法および露光方法並びにデバイス製造方法 |
| JP2003224057A (ja) * | 2002-01-30 | 2003-08-08 | Hitachi Ltd | 半導体装置の製造方法 |
| JP4302965B2 (ja) * | 2002-11-01 | 2009-07-29 | 株式会社日立ハイテクノロジーズ | 半導体デバイスの製造方法及びその製造システム |
| JP2007088497A (ja) * | 2002-12-06 | 2007-04-05 | Tokyo Electron Ltd | プロセス制御システム、プロセス制御方法およびプロセス処理装置 |
| JP4317701B2 (ja) * | 2003-03-12 | 2009-08-19 | 東京エレクトロン株式会社 | 処理結果の予測方法及び予測装置 |
| US7119893B2 (en) | 2003-04-10 | 2006-10-10 | Accent Optical Technologies, Inc. | Determination of center of focus by parameter variability analysis |
| JP3848332B2 (ja) * | 2003-08-29 | 2006-11-22 | キヤノン株式会社 | 露光方法及びデバイス製造方法 |
| US20050185174A1 (en) * | 2004-02-23 | 2005-08-25 | Asml Netherlands B.V. | Method to determine the value of process parameters based on scatterometry data |
| US8773657B2 (en) * | 2004-02-23 | 2014-07-08 | Asml Netherlands B.V. | Method to determine the value of process parameters based on scatterometry data |
| JP2005274143A (ja) * | 2004-03-22 | 2005-10-06 | Horiba Ltd | 多成分水溶液の分析方法 |
| JP2005337777A (ja) * | 2004-05-25 | 2005-12-08 | Sumitomo Chemical Co Ltd | 結晶の定量方法 |
| WO2006054459A1 (ja) * | 2004-11-16 | 2006-05-26 | Tokyo Electron Limited | 露光条件設定方法、基板処理装置およびコンピュータプログラム |
| JP2006228843A (ja) * | 2005-02-16 | 2006-08-31 | Renesas Technology Corp | 半導体デバイスのプロセス制御方法および製造方法 |
-
2007
- 2007-05-23 JP JP2007136071A patent/JP5270109B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-11 US US12/101,956 patent/US7879516B2/en active Active
- 2008-04-22 TW TW097114656A patent/TWI451476B/zh not_active IP Right Cessation
- 2008-05-23 CN CN2008100983163A patent/CN101312120B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101312120B (zh) | 2011-09-14 |
| US20080292977A1 (en) | 2008-11-27 |
| TWI451476B (zh) | 2014-09-01 |
| TW200908087A (en) | 2009-02-16 |
| CN101312120A (zh) | 2008-11-26 |
| US7879516B2 (en) | 2011-02-01 |
| JP2008294094A (ja) | 2008-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5270109B2 (ja) | 半導体集積回路装置の製造方法 | |
| US10394137B2 (en) | Inspection method, lithographic apparatus, mask and substrate | |
| TWI572993B (zh) | 用於判定一微影製程之製程窗之方法、相關設備及一電腦程式 | |
| US9704810B2 (en) | Method and apparatus for determining an overlay error | |
| US7273685B2 (en) | Method for controlling semiconductor device production process and a method for producing semiconductor devices | |
| US7061615B1 (en) | Spectroscopically measured overlay target | |
| US8908147B2 (en) | Method and apparatus for determining an overlay error | |
| EP1881374B1 (en) | Inspection method and apparatus, lithographic apparatus, lithographic process line and device manufacturing method | |
| US8294907B2 (en) | Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method | |
| US9360769B2 (en) | Method of determining focus corrections, lithographic processing cell and device manufacturing method | |
| US7396620B2 (en) | Exposure method and exposure management system | |
| EP2020621A1 (en) | Inspection method and apparatus, lithographic apparatus and lithographic processing cell | |
| US20030121022A1 (en) | Method and its apparatus for manufacturing simiconductor device | |
| CN112485971A (zh) | 用于倾斜装置设计的计量目标设计 | |
| US8043772B2 (en) | Manufacturing method and manufacturing system of semiconductor device | |
| NL2004815A (en) | Method of overlay measurement, lithographic apparatus, inspection apparatus, processing apparatus and lithographic processing cell. | |
| US9518936B2 (en) | Method and apparatus for determining lithographic quality of a structure | |
| WO2014016056A1 (en) | Inspection method and apparatus, lithographic system and device manufacturing method | |
| US7738103B2 (en) | Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method for determining a parameter of a target pattern | |
| JP2005026362A (ja) | 加熱処理装置の温度校正方法、現像処理装置の調整方法、及び半導体装置の製造方法 | |
| WO2012175253A1 (en) | Inspection method and apparatus | |
| US20100165312A1 (en) | Method of Determining a Characteristic | |
| KR100788345B1 (ko) | 사진 공정에서 플레어 효과를 측정하는 방법 | |
| Lafferty et al. | Gauge control for sub-170-nm DRAM product features | |
| Kawachi et al. | Highly sensitive focus monitoring on production wafer by scatterometry measurements for 90/65-nm node devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100407 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5270109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |