[go: up one dir, main page]

KR100980257B1 - 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법 - Google Patents

액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법 Download PDF

Info

Publication number
KR100980257B1
KR100980257B1 KR1020080123191A KR20080123191A KR100980257B1 KR 100980257 B1 KR100980257 B1 KR 100980257B1 KR 1020080123191 A KR1020080123191 A KR 1020080123191A KR 20080123191 A KR20080123191 A KR 20080123191A KR 100980257 B1 KR100980257 B1 KR 100980257B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon film
film
optical system
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080123191A
Other languages
English (en)
Other versions
KR20100064659A (ko
Inventor
이중환
박지종
이재호
하우종
홍민기
권현목
Original Assignee
케이맥(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이맥(주) filed Critical 케이맥(주)
Priority to KR1020080123191A priority Critical patent/KR100980257B1/ko
Publication of KR20100064659A publication Critical patent/KR20100064659A/ko
Application granted granted Critical
Publication of KR100980257B1 publication Critical patent/KR100980257B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법은 액정표시소자(Liquid Crystal Display)의 박막 트랜지스터(Thin Film Transistor)를 형성하는 과정 중 식각 후 도핑된 비정질 규소막 또는 비정질 규소막의 두께 감소량을 측정하기 위해 박막 트랜지스터 기판의 상면에서 반도체 영역 식각된 막의 두께를 측정하고 식각되지 않은 금속막의 하부에서 식각되지 않은 막의 두께를 측정하여 두 측정 결과값의 차이로부터 식각 공정으로 도핑된 비정질 규소막 또는 비정질 규소막의 식각량을 정확하게 측정할 수 있기 때문에 공정 모니터링의 정확도와 생산 수율을 향상시킬 수 있다.
액정표시소자, 박막트랜지스터, 패턴 깊이, 측정, 상부광학계, 하부광학계

Description

액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법{Pattern Depth Measuring Apparatus and Measuring Method of Thin-Film Transistor for Liquid Crystal Display Device}
본 발명은 액정표시소자 제조 공정의 한가지인 4마스크, 3마스크 공정을 통하여 생산되는 박막 트랜지스터 액정표시소자 제품의 생산 공정 중 식각 공정에 의해 식각된 도핑된 비정질 규소층 또는 식각된 비정질 규소층의 두께 변화량을 측정하는 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법에 관한 것이다.
일반적으로 액정표시소자 제조 공정 중 4마스크 혹은 3마스크 공정으로 하판 박막 트랜지스터를 생성하기 위해서는 게이트 절연막, 비정질 규소막, 도핑된 비정질 규소막으로 구성된 반도체 3층막과 소스와 드레인 역할을 하는 금속막을 연속 증착 후 한 개의 마스크로 연속 패터닝과 식각 공정을 진행하여 박막 트랜지스터 반도체가 제조된다. 연속 증착 후 한 개의 마스크로 연속 패턴 공정을 하므로 박막 트랜지스터의 채널부를 제외하고는 도핑된 비정질 규소막이 드러난 부분이 없고 금속 막으로 덮여 있다.
박막 트랜지스터 반도체의 채널을 식각 후 채널의 막의 구조와 두께 측정은 가능하지만, 금속막 식각 전단계에서는 가시광선이 금속막을 투과할 수 없기 때문에 소스, 드레인 금속막 코팅 후 하부 막의 두께를 측정할 수 없어 공정에 의해 식각된 도핑된 비정질 규소막 또는 비정질 규소막의 감소량을 측정하는 것이 어려웠다.
이러한 비정질 규소막의 식각량을 정확하게 관리하지 못하면 박막 트랜지스터 동작특성의 불량 원인이 되므로 비정질 규소막 식각 후의 남아 있는 비정질 규소막 층의 두께 관리가 매우 중요하다.
기존에는 식각된 도핑된 비정질 규소막 또는 비정질 규소막의 패턴 깊이 측정방법으로는 식각되기 전의 두께를 측정하고 제조 공정을 진행한 후에 측정한 값과의 두께 차이로 식각된 량을 알 수 있거나, 실제 측정해야 하는 위치와 다른 위치에 위치한 패널의 외곽에 실제와 유사한 테스트 패턴을 만들어 접촉식 방법으로 측정하는 방법이 사용되었다.
이러한 경우에는 동일한 글래스(Glass)가 아니므로 식각 전, 후의 관리와 실제 측정위치의 차이로 발생하는 오차로 인하여 정확한 두께 측정이 어려운 문제점이 있었다.
또한, 대부분의 박막 트랜지스터 두께 측정장비는 박막 트랜지스터 반도체 채널을 식각 후 채널의 막의 구조와 두께 측정은 가능하지만, 소스와 드레인 역할을 하는 금속막을 증착 한 후에는 가시광선이 금속막을 통과하지 못하기 때문에 식각전의 두께를 가시광선을 이용한 광학계로는 측정이 불가한 문제점이 있었다. 이 에 따라 4마스크 공정과 3마스크 공정의 특성인 연속 증착과 연속 패턴 공정으로 인해 박막 트랜지스트 채널 부의 도핑된 비정질 규소막 또는 비정질 규소막의 두께 측정은 대부분 상면에서만 이루어지게 된다. 이에 따라 도핑된 비정질 규소막 또는 비정질 규소막의 감소된 두께 측정은 식각 후 광학계를 이용하여 측정할 수 있으나, 동일 샘플에서 식각 전의 도핑된 비정질 규소막 또는 비정질 규소막의 두께 측정이 불가능하여 정확한 두께 감소량 측정이 불가한 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체 층을 형성하는 공정 완료 후의 동일 샘플에서 식각 되지 않은 반도체 3층막의 두께와 식각된 반도체 막의 두께를 기판의 양면에서 동시에 측정하여 공정 후의 잔류 비정질 규소막의 두께를 정확히 측정하여 공정 관리 효율과 생산성을 향상시키는 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법을 제공하는데 있다.
본 발명의 액정표시소자용 박막 트랜지스터 패턴 깊이 측정방법은 기판(1)에 접합된 게이트 전극(2) 상부에 게이트 절연막(3), 비정질 규소막(4), 도핑된 비정질 규소막(5)으로 구성된 반도체 3층막과 소스(6)와 드레인(7) 역할을 하는 금속막(8)을 연속 증착하여 한 개의 마스크로 연속 패터닝과 식각 공정을 하는 4마스크 혹은 3마스크 공정으로 제작된 액정표시소자용 박막 트랜지스터 패턴 깊이 측정방법에 있어서, a) 상부광학계(10)를 이용하여 시료의 상면 미세 측정 패턴에 조사하여 막의 구조와 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께를 측정하는 단계; b) 하부광학계(20)를 이용하여 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께를 측정하는 단계; c) a) 단계에서 측정된 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께와 b)단계에서 측정된 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께의 차이를 이용하여 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 식각량을 산출하는 단 계; 를 포함하여 이루어지는 것을 특징으로 한다.
또한, a) 단계에서 상기 상부광학계(10)는 상기 게이트 전극(2) 상부에 위치하며, b) 단계에서 상기 하부광학계(20)는 식각되지 않은 상기 금속막(8)의 하부에 위치하는 것을 특징으로 한다.
아울러, 상기 a) 단계와 b) 단계는 상부광학계(10) 및 하부광학계(20)로부터 입사된 광으로부터 얻은 반사스펙트럼을 각각 획득하여 막 구조와 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께 및 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께를 측정하며, c) 단계에서는 상기 a) 단계와 b) 단계로부터 얻은 반사스펙트럼으로부터 측정된 두께값의 차이를 이용하여 막의 구조와 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 식각량을 산출하는 것을 특징으로 한다.
또한, 상기 a) 단계와 b) 단계에서 상기 상부광학계(10) 및 하부광학계(20)의 위치를 각각 조정하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.
아울러, 본 발명의 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치는 기판(1)에 접합된 게이트 전극(2) 상부에 게이트 절연막(3), 비정질 규소막(4), 도핑된 비정질 규소막(5)으로 구성된 반도체 3층막과 소스(6)와 드레인(7) 역할을 하는 금속막(8)을 연속 증착하여 한 개의 마스크로 연속 패터닝과 식각 공정을 하는 4마스크 혹은 3마스크 공정으로 제작된 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치에 있어서, 시료의 상면 미세 측정 패턴의 막의 구조와 식각된 도핑된 비정질 규소막(5)의 두께를 측정하기 위해 시료의 상면 미세 측정 패턴에 광을 입사 시키는 상부광학계(10); 막의 구조와 도핑된 비정질 규소막(5)의 원래 두께를 측정하기 위해 시료의 하부에 광을 입사시키는 하부광학계(20); 상기 상부광학계(10)로부터 입사되어 반사된 광과 상기 하부광학계(20)로부터 입사되어 반사된 광을 각각 분석하여 막의 구조와 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께 및 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께를 분석하는 분석기(30); 상기 분석기(30)로부터 얻어진 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께와 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께의 차이를 이용하여 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 식각량을 산출하는 연산부(40); 를 포함하여 이루어지는 것을 특징으로 한다.
또한, 상기 상부 광학계(10)는 상기 게이트 전극(2) 상부에 위치하는 시료의 상면 미세 측정 패턴에 위치하며, 상기 하부 광학계(20)는 식각되지 않은 상기 금속막(8)의 하부에 위치하는 시료의 하부에 위치하는 것을 특징으로 한다.
또, 상기 분석기(30)는 상기 상부광학계(10) 및 하부광학계(20)로부터 입사된 광으로부터 얻은 반사스펙트럼을 각각 획득하여 막 구조와 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께 및 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께를 측정하며, 상기 연산부(40)는 각각 얻은 반사스펙트럼으로부터 측정된 두께값의 차이를 이용하여 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 식각량을 산출하는 것을 특징으로 한다.
아울러, 상기 상부광학계(10) 및 하부광학계(20)의 위치를 조정하기 위한 위 치조정부(60)가 더 구비된 것을 특징으로 한다.
4마스크 공정과 3마스크 공정의 특성인 연속 증착과 연속 패턴 공정으로 인해 박막 트랜지스트의 채널 부 도핑된 비정질 규소막 또는 비정질 규소막의 두께 감소량을 상면에서만의 측정으로 정확한 측정이 불가한 문제점을 개선하여 상부의 감소된 후 두께와 하부의 변화가 없는 반도체 3층막의 두께 차이를 비교하면 동시에 빠르고 정확하게 감소량을 측정할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법을 설명한다.
도 1은 본 발명에 의한 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치의 개략적인 구조를 나타낸 도면이고, 도 2는 액정표시소자용 박막 트랜지스터의 식각전과 식각후의 상태를 나타낸 단면도이다.
도시된 바와 같이, 본 발명의 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치는 식각된 도핑된 비정질 규소막의 두께를 측정하기 위해 광을 입사시키는 상부광학계(10); 식각되지 않은 막의 구조와 도핑된 비정질 규소막의 원래 두께를 측정하기 위해 광을 입사시키는 하부광학계(20); 상기 상부광학계(10)로부터 입사되어 반사된 광과 상기 하부광학계(20)로부터 입사되어 반사된 광을 분석하여 막의 구조와 식각된 도핑된 비정질 규소막 또는 식각된 비정질 규소막의 두께 및 도핑된 비정질 규소막 또는 비정질 규소막의 원래 두께를 분석하는 분석기(30); 상기 분석기(30)로부터 얻어진 식각된 도핑된 비정질 규소막 또는 식각된 비정질 규소막의 두께와 식각되기전 도핑된 비정질 규소막 또는 비정질 규소막의 원래 두께의 차이를 이용하여 도핑된 비정질 규소막 또는 비정질 규소막의 식각량을 산출하는 연산부(40); 를 포함하여 이루어진다.
박막 트랜지스터 반도체는 일반적으로 게이트 절연막(3), 비정질 규소막(4), 도핑된 비정질 규소막(5)으로 구성된 반도체 3층막과 소스와 드레인 역할을 하는 금속막(8)을 연속 증착 후 한 개의 마스크로 연속 패터닝과 식각 공정을 진행하는 4마스크 혹은 3마스크 공정으로 제조된다. 금속막(8) 연속 증착 후(도 2의 (a) 참조) 한 개의 마스크로 연속 패턴 공정을 하므로, 박막 트랜지스터의 채널부(9)를 제외하고는 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)이 드러난 부분이 없고 금속막(8)으로 덮여 있게 된다(도 2의 (b) 참조).
도 2의 (a)는 금속막(8) 연속증착 후의 액정표시소자용 박막 트랜지스터를 나타낸 단면도로 식각되지 전의 상태이며, 기판(1) 상부에 게이트 전극(2)이 부착되고 게이트 전극(2)이 부착된 기판(1)의 상부에 차례로 게이트 절연막(3), 비정질 규소막(4), 도핑된 비정질 규소막(5), 금속막(8)이 증착된 상태이다. 금속막(8) 상부에는 패터닝되도록 하는 포토레지스트가 입혀진 상태이다.
도 2의 (b)는 식각 후의 액정표시소자용 박막 트랜지스터를 나타낸 단면도로, 금속막(8)이 식각되어 게이트 전극(2) 양쪽에 소스(6)와 드레인(7)이 형성되고 소스(6)와 드레인(7) 사이에 미세 채널부(9)가 형성된 상태이며, 금속막(8) 식각시 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)도 일부 식각된 상태이다. 이때, 미세 채널부(9)에 도핑된 비정질 규소막(5)이 남아 있는 경우에는 불량인 상태이며, 도핑된 비정질 규소막(5)이 남아 있지 않고 비정질 규소막(4)이 일부 식각된 상태는 양호한 상태이다. 도면에서는 도핑된 비정질 규소막(5)이 남아 있지 않고 비정질 규소막(4)이 일부 식각된 양호한 상태를 도시하였다.
스테이지(50)에는 측정할 박막 트랜지스터 액정표시소자 기판이 안착된다. 이때 스테이지(50)는 하부면에서도 측정을 해야 하므로 하부 입사광이 샘플에 조사될 수 있도록 구성되어야 한다.
본 발명의 목적을 달성하기 위해서는 박막 트랜지스터 액정표시소자 패널의 상부와 하부에 각각 막의 두께를 측정할 수 있는 광학계를 구성해야 하며 미세 패턴 매칭 기술과 미세 패턴 영역을 측정할 수 있는 미세 측정 스폿(spot)으로 구성된 광학 측정 기구물이 구성되어야 한다.
상부광학계(10)는 박막 트랜지스터 반도체의 채널 폭이 수 um 이하로 폭이 좁으므로 이를 측정할 수 있을 만큼 작은 크기의 측정 스폿으로 구성해야 하며, 하부광학계(20)의 측정 스폿의 사이즈도 소스와 드레인 금속 영역 및 데이터 라인의 미세 패턴을 측정해야 하므로 작은 크기로 구성되어야 한다.
상부광학계(10)에서는 박막 트랜지스터 채널부(9) 내부의 막의 구조와 두께를 측정한 정보를 얻게 되며, 상부광학계(10)의 측정위치와 인접한 위치 혹은 패널의 외곽에 형성된 동일 구조의 미세패턴 및 테스트 패턴의 두께는 하부광학계(20)를 이용하여 막의 구조와 두께를 측정한다.
상부광학계(10)는 측정 패턴의 이미지를 획득 후에 패턴 매칭하여 정확한 측정 위치를 찾을 수 있도록 2D CCD 카메라와 미세 측정 패턴을 측정할 수 있는 고배율 렌즈와 광섬유로 구성되어 있다.
상부 광원은 채널부(9) 안쪽에 초점 렌즈를 이용하여 수직으로 입사광을 조사한다. 상부광학계(10)에서는 박막 트랜지스터의 채널부(9) 반도체 막의 반사 스펙트럼을 획득한다(도 2의 (b) 참조).
상부광학계(10)로 얻은 결과는 에칭과 식각공정에 의해 일부 막이 깎여 나간 상태이다.
하부광학계(20)도 상부광학계(10)와 동일한 구조로 대칭된 형태이며, 하부광학계(20)는 식각되지 않은 금속막(8)의 하부 즉, 소스(6)나 드레인(7)의 하부 또는 인접한 식각되지 않은 금속막(8) 하부에 위치하여(도 2의 (b) 참조) 데이터 금속 라인의 반도체 3층막이나 소스, 드레인 부분의 반도체 3층막의 반사 스펙트럼을 획득한다.
하부광학계(20)를 이용하여 측정한 막의 구조와 두께는 패턴 공정에 의해 막의 손상을 받지 않은 초기 증착 단계의 구조와 두께에 대한 정보를 가지고 있는데, 그 구조는 데이터 금속 라인/도핑된 비정질 규소막/비정질 규소막/게이트 절연막/유리 기판의 구조이다.
상기 분석기(30)는 상기 상부광학계(10)로부터 입사되어 반사된 광과 상기 하부광학계(20)로부터 입사되어 반사된 광을 분석하여 막의 구조와 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께 및 도핑된 비정질 규소 막(5) 또는 비정질 규소막(4)의 원래 두께를 분석한다.
이때, 상기 분석기(30)는 상기 상부광학계(10) 및 하부광학계(20)로부터 입사된 광으로부터 얻은 반사스펙트럼을 각각 획득하여 막 구조와 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께 및 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께를 측정하게 된다.
상기 연산부(40)는 상기 분석기(30)로부터 얻어진 식각된 도핑된 비정질 규소막 또는 식각된 비정질 규소막의 두께와 도핑된 비정질 규소막 또는 비정질 규소막의 원래 두께의 차이를 이용하여 막의 구조와 도핑된 비정질 규소막 또는 비정질 규소막의 식각량을 산출한다.
이때, 연산부(40)는 상부, 하부광학계(10,20)에서 획득한 반사 스펙트럼을 두께 측정 알고리즘으로 구현된 측정 프로그램으로 각각의 막의 구조와 두께를 측정한 후 상부와 하부의 도핑된 비정질 규소막 또는 비정질 규소막의 두께 차이를 계산하게 된다.
이와 같이 본 발명은 1) 패턴하기 전 증착 상태의 두께는 이미 알고 있고, 2) 공정에 의해 깎여 나간 후의 막의 두께를 측정함으로써 3) 두 값의 차이로부터 공정에 의해 감소된 도핑된 비정질 규소막 또는 비정질 규소막의 양을 정확하게 측정할 수 있다.
또, 상기 분석기(30)로 얻어지는 각각의 반사스펙트럼이 동일구조를 갖는 반사스펙트럼을 갖도록 상기 상부광학계(10) 및 하부광학계(20)의 위치를 조정하기 위한 위치조정부(60)가 더 구비된 것이 바람직하다.
상기 위치조정부(60)는 상기 상부광학계(10) 및 하부광학계(20)의 위치를 조정하여 측정하려는 미세 패턴을 찾고 초점을 맞출 수 있도록 구동수단에 의해 제어된다.
디스플레이부(70)에서는 상기 상부와 하부의 측정 이미지와 계산 진행과정을 표시해주며 최종으로 비정질 규소막의 두께 차이를 표시해 준다.
이하, 상기와 같은 구조로 된 본 발명에 따른 박막 트랜지스터 액정표시소자 패널의 제조 공정에 의해 식각되는 도핑된 비정질 규소막 또는 비정질 규소막의 감소량을 측정하는 방법을 설명한다.
도 3은 본 발명에 따른 액정표시소자용 박막 트랜지스터 패턴 깊이 측정방법을 나타낸 흐름도이다.
먼저, 샘플의 절대 반사도를 측정한다.
샘플의 절대 반사도를 측정하기 위해서는, Bare 실리콘을 레퍼런스로 하여 입사광의 세기를 측정하고, 입사광이 반사하지 않는 분광 센서의 노이즈 정도를 측정하기 위해 다크를 측정한다. 이러한 과정을 마친 후에 실제로 측정하려는 샘플을 측정해야 절대 반사도를 얻을 수 있다.
이렇게 광간섭에 의해 얻은 샘플의 절대 반사도로부터 막의 구조와 두께에 대한 정보를 계산할 수 있는 것이다.
절대 반사도 측정 후 상부광학계(10) 및 하부광학계(20)의 위치를 조정한다.
박막 트랜지스터 반도체를 형성하기 위해 식각 공정을 한 시료의 측정 패턴을 찾아 패턴 매칭 알고리즘을 이용하여 측정 스폿의 중앙에 측정하고자 하는 패턴의 중앙을 일치시킨다.
금속막 상부에 위치하는 상부광학계(10)를 이용하여 시료의 상면 미세 측정 패턴에 조사하여 막의 구조와 식각된 도핑된 비정질 규소막 또는 비정질 규소막의 두께를 측정한다.
여기서 상기의 박막 트랜지스터 패널은 진동이 없는 스테이지(50) 위에 안착이 되고 상부 광원은 미세 채널부(9) 안쪽에 초점 렌즈를 이용하여 수직으로 입사광을 조사한다.
채널부 내부의 미세 패턴으로부터 반사되어 나온 간섭광을 분석하여 채널부(9) 미세 패턴의 막 구조와 두께를 분석한 정보를 저장한다.
상부광학계(10)에 의한 측정 후에는 식각되지 않은 상기 금속막(8)의 하부에 위치하는 하부광학계(20)를 이용하여 도핑된 비정질 규소막 또는 비정질 규소막의 원래 두께를 측정한다. 이때, 하부광학계(20)에 의한 측정은 상부광학계(10)에 의한 측정과 동시에 이루어질 수 있다.
4마스크 혹은 3마스크 공정으로 형성된 소스와 드레인 패턴 및 데이터 금속 라인의 하부에는 반도체 3층막이 그대로 존재하게 되는데, 유리 기판의 뒷면에서 보게 되면 막의 구조는 상부광학계(10)로 관찰한 구조와 반대의 구조를 갖고 두께는 증착 당시의 두께를 갖게 된다.
상기의 방법과 같은 원리로 기판의 하부에 위치한 하부광학계(20)를 이용하여 소스와 드레인과 연결되는 데이터 라인의 하부에 있는 반도체 막을 측정할 수 있는데 이때의 막의 구조는 상부와는 대칭이 되는 구조이다.
상기의 방법으로 얻은 반사 스펙트럼을 분석하면 하부에서 측정한 반도체 3층막의 구조와 두께를 계산할 수 있다.
이와 같이 상부광학계(10)에서 측정된 반사 스펙트럼과 하부광학계(20)에서 측정된 반사 스펙트럼을 비교함으로써 막의 구조와 도핑된 비정질 규소막 또는 비정질 규소막의 식각량을 산출한다.
상기의 방법으로 상부광학계(10)로 얻은 채널부(9) 안의 반도체 막의 구조는 예를 든다면 일반적으로 도핑된 비정질 규소막/비정질 규소막/게이트 절연막/게이트 전극/유리 기판의 구조이다. 하지만 식각 공정에 의해 도핑된 비정질 규소막 층은 제거되었으므로 실제로는 일부 식각된 비정질 규소막/게이트 절연막/게이트 전극/유리 기판의 구조이다.
기판의 하부에 위치한 하부광학계(20)를 이용하여 측정하는 막의 구조는 소스와 드레인 금속 아래 도핑된 비정질 규소막/비정질 규소막/게이트 절연막/유리 기판의 구조를 하고 있으므로 추가 공정에 의해 막의 손상이나 식각이 되지 않은 증착 초기의 상태의 구조와 두께를 그대로 유지하고 있다.
이렇게, 하부광학계(20)에서 측정한 반사 스펙트럼을 분석하여 얻은 막의 구 조와 두께 정보를 상부광학계(10)에서 측정한 결과와 두께 차이를 비교했을 때 게이트 절연막으로 사용하는 실리콘 질화막의 두께는 거의 같으며 반도체 층의 두께는 다를 수 있다. 즉, 하부광학계(20)에서 측정하여 얻은 증착 초기의 옴닉층인 도핑된 비정질 규소막과 반도체 층인 비정질 규소막 두께의 합에서 상부에서 식각 공정으로 식각 후 측정한 비정질 규소막의 두께를 차감하게 되면 실제로 식각 공정에 의해서 비정질 규소막의 식각량을 정확하게 계산할 수 있다.
종래의 4마스크 혹은 3마스크 공정에서 옴닉컨택층인 도핑된 비정질 규소막의 식각된 량을 알기 위해서는 동일 기판은 아니지만 금속 소스, 드레인 막을 증착하기 전에 반도체 3층막의 증착 초기의 두께를 측정한 후에 공정을 진행한다. 공정 진행 후 식각 공정으로 형성된 반도체 채널부 두께를 측정하여 차이를 이용하여 비정질 규소막의 변화량을 관찰하였다.
위의 방법은 동일 기판이라고 하더라도 상기의 초기 두께 정보와 생산 공정이 상당량 진행된 후의 식각 후의 두께 차이를 계산하는 방법, 혹은 실패턴이 아닌 패널의 외곽에 유사하면서 실제 박막 트랜지스터 반도체 패턴과는 다른 테스트 패턴을 만들어 접촉식으로 측정하는 방법 모두 오차를 갖고 있다. 이러한 오차는 액정표시소자 패널의 성능 및 불량이 발생했을 때 다량의 불량이 발생하기 때문에 생산 수율이 많이 저하될 수 있다.
본 발명은 동일 기판에서 동시에 실제 패턴과 인접한 곳의 막 두께를 측정하 기 때문에 공정에 의해 변화하는 도핑된 비정질 규소막 또는 비정질 규소막의 두께 변화량을 정확하게 측정하여 박막 트랜지스터 액정표시소자의 성능 및 생산성을 크게 향상 시킬 수 있는 측정 방법에 대한 발명이다.
상기에서는 본 발명의 바람직한 실시 예를 설명하였지만, 해당 기술 분야에 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 시킬 수 있다.
도 1은 본 발명에 의한 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치의 개략적인 구조를 나타낸 도면.
도 2는 액정표시소자용 박막 트랜지스터의 식각전과 식각후의 상태를 나타낸 단면도.
도 3은 본 발명에 따른 액정표시소자용 박막 트랜지스터 패턴 깊이 측정방법을 나타낸 흐름도.
*도면의 주요 부분에 대한 부호의 설명*
10: 상부광학계 20: 하부광학계
30: 분석기 40: 연산부
50: 스테이지 60: 위치조정부
70: 디스플레이부

Claims (8)

  1. 기판(1)에 접합된 게이트 전극(2) 상부에 게이트 절연막(3), 비정질 규소막(4), 도핑된 비정질 규소막(5)으로 구성된 반도체 3층막과 소스(6)와 드레인(7) 역할을 하는 금속막(8)을 연속 증착하여 한 개의 마스크로 연속 패터닝과 식각 공정으로 제작된 액정표시소자용 박막 트랜지스터 패턴 깊이 측정방법에 있어서,
    a) 상부광학계(10)를 이용하여 시료의 상면 미세 측정 패턴에 광을 조사하여 막의 구조와 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께를 측정하는 단계;
    b) 하부광학계(20)를 이용하여 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께를 측정하는 단계;
    c) a) 단계에서 측정된 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께와 b)단계에서 측정된 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께의 차이를 이용하여 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 식각량을 산출하는 단계; 를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자용 박막 트랜지스터 패턴 깊이 측정방법.
  2. 제 1 항에 있어서,
    a) 단계에서 상기 상부광학계(10)는 상기 게이트 전극(2) 상부에 위치하며,
    b) 단계에서 상기 하부광학계(20)는 식각되지 않은 상기 금속막(8)의 하부에 위치하는 것을 특징으로 하는 액정표시소자용 박막 트랜지스터 패턴 깊이 측정방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 a) 단계와 b) 단계는 상부광학계(10) 및 하부광학계(20)로부터 입사된 광으로부터 얻은 반사스펙트럼을 각각 획득하여 막 구조와 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께 및 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께를 측정하며,
    c) 단계에서는 상기 a) 단계와 b) 단계로부터 얻은 반사스펙트럼으로부터 측정된 두께값의 차이를 이용하여 막의 구조와 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 식각량을 산출하는 것을 특징으로 하는 액정표시소자용 박막 트랜지스터 패턴 깊이 측정방법.
  4. 제 3 항에 있어서,
    상기 a) 단계와 b) 단계에서 상기 상부광학계(10) 및 하부광학계(20)의 위치를 각각 조정하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정표시소자용 박막 트랜지스터 패턴 깊이 측정방법.
  5. 기판(1)에 접합된 게이트 전극(2) 상부에 게이트 절연막(3), 비정질 규소막(4), 도핑된 비정질 규소막(5)으로 구성된 반도체 3층막과 소스(6)와 드레인(7) 역할을 하는 금속막(8)을 연속 증착하여 한 개의 마스크로 연속 패터닝과 식각 공정으로 제작된 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치에 있어서,
    시료의 상면 미세 측정 패턴의 막의 구조와 식각된 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 두께를 측정하기 위해 시료의 상면 미세 측정 패턴에 광을 입사시키는 상부광학계(10);
    막의 구조와 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께를 측정하기 위해 시료의 하부에 광을 입사시키는 하부광학계(20);
    상기 상부광학계(10)로부터 입사되어 반사된 광과 상기 하부광학계(20)로부터 입사되어 반사된 광을 각각 분석하여 막의 구조와 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께 및 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께를 분석하는 분석기(30);
    상기 분석기(30)로부터 얻어진 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께와 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께의 차이를 이용하여 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 식각량을 산출하는 연산부(40); 를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치.
  6. 제 5 항에 있어서,
    상기 상부 광학계(10)는 상기 게이트 전극(2) 상부에 위치하는 시료의 상면 미세 측정 패턴에 위치하며,
    상기 하부 광학계(20)는 식각되지 않은 상기 금속막(8)의 하부에 위치하는 시료의 하부에 위치하는 것을 특징으로 하는 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 분석기(30)는 상기 상부광학계(10) 및 하부광학계(20)로부터 입사된 광으로부터 얻은 반사스펙트럼을 각각 획득하여 막 구조와 식각된 도핑된 비정질 규소막(5) 또는 식각된 비정질 규소막(4)의 두께 및 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 원래 두께를 측정하며,
    상기 연산부(40)는 각각 얻은 반사스펙트럼으로부터 측정된 두께값의 차이를 이용하여 도핑된 비정질 규소막(5) 또는 비정질 규소막(4)의 식각량을 산출하는 것을 특징으로 하는 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치.
  8. 제 7 항에 있어서,
    상기 상부광학계(10) 및 하부광학계(20)의 위치를 조정하기 위한 위치조정부(60)가 더 구비된 것을 특징으로 하는 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치.
KR1020080123191A 2008-12-05 2008-12-05 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법 Active KR100980257B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080123191A KR100980257B1 (ko) 2008-12-05 2008-12-05 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080123191A KR100980257B1 (ko) 2008-12-05 2008-12-05 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법

Publications (2)

Publication Number Publication Date
KR20100064659A KR20100064659A (ko) 2010-06-15
KR100980257B1 true KR100980257B1 (ko) 2010-09-07

Family

ID=42364237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080123191A Active KR100980257B1 (ko) 2008-12-05 2008-12-05 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법

Country Status (1)

Country Link
KR (1) KR100980257B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5560227B2 (ja) * 2011-04-11 2014-07-23 株式会社ジャパンディスプレイ 液晶表示装置の製造方法及び液晶表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316279A (ja) * 1995-02-14 1996-11-29 Internatl Business Mach Corp <Ibm> 半導体基体の厚さ測定方法及びその測定装置
KR100673880B1 (ko) 2000-07-20 2007-01-25 주식회사 하이닉스반도체 광학적 방법을 이용한 금속막 두께 측정 장치 및 그를이용한 금속막 두께 측정 방법
KR100838658B1 (ko) 2007-07-09 2008-06-16 (주)쎄미시스코 실시간 모니터링이 가능한 식각 깊이 측정시스템
KR100914192B1 (ko) 2002-12-23 2009-08-27 엘지디스플레이 주식회사 박막두께 측정장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316279A (ja) * 1995-02-14 1996-11-29 Internatl Business Mach Corp <Ibm> 半導体基体の厚さ測定方法及びその測定装置
KR100673880B1 (ko) 2000-07-20 2007-01-25 주식회사 하이닉스반도체 광학적 방법을 이용한 금속막 두께 측정 장치 및 그를이용한 금속막 두께 측정 방법
KR100914192B1 (ko) 2002-12-23 2009-08-27 엘지디스플레이 주식회사 박막두께 측정장치
KR100838658B1 (ko) 2007-07-09 2008-06-16 (주)쎄미시스코 실시간 모니터링이 가능한 식각 깊이 측정시스템

Also Published As

Publication number Publication date
KR20100064659A (ko) 2010-06-15

Similar Documents

Publication Publication Date Title
TWI303090B (en) Method for in-situ monitoring of patterned substrate processing using reflectometry
US6753972B1 (en) Thin film thickness measuring method and apparatus, and method and apparatus for manufacturing a thin film device using the same
KR101890663B1 (ko) 막두께 분포 측정 방법
US8227265B2 (en) Method of measuring pattern shape, method of manufacturing semiconductor device, and process control system
KR101656436B1 (ko) 박막 웨이퍼의 막두께 분포 측정 방법
KR20100092058A (ko) 주사 간섭계를 사용해서 표면 구조를 분석하는 방법 및 장치
US7733502B2 (en) Roughness evaluation method and system
JP4773155B2 (ja) 基板に形成されたパターンの検査方法、及びこれを行うための検査装置
CN111426701B (zh) 一种晶圆缺陷检测方法及其装置
US7580129B2 (en) Method and system for improving accuracy of critical dimension metrology
KR20230025201A (ko) 박막 두께 실시간 측정 장치
CN112729133B (zh) 一种基于探测光栅衍射强度测量薄膜厚度的方法及装置
US20020163649A1 (en) Film thickness measuring method and apparatus, and thin film device manufacturing method and manufacturing apparatus using same
KR100980257B1 (ko) 액정표시소자용 박막 트랜지스터 패턴 깊이 측정장치 및 측정방법
TW201736799A (zh) 帶薄膜晶圓的膜厚度分布檢測方法
KR101379915B1 (ko) 종말점 검출 장치 및 이를 구비한 식각 장치 그리고 종말점검출방법
JP2000097648A (ja) 段差測定装置および段差測定方法
JP3865637B2 (ja) 半導体デバイスの製造方法
JP2010169749A (ja) フォトマスクの製造方法、表示デバイスの製造方法、及びフォトマスク基板処理装置
JP2005337927A (ja) 膜厚計測方法および膜厚計測装置
KR20140130294A (ko) 포토마스크 투과율 측정 시스템
CN117685899B (zh) 一种图形结构形貌参数的测量方法
CN114543688B (zh) 台阶高度标准样块、制备方法以及白光干涉仪校准方法
KR20100066820A (ko) 서로 다른 계면들을 갖도록 표면처리된 마스크결함 검출방법
KR20230025202A (ko) 박막 두께 실시간 측정 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081205

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100510

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100823

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100831

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100901

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160720

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180830

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190902

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200609

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20230704

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20240716

Start annual number: 15

End annual number: 15