[go: up one dir, main page]

JP2005294435A - 半導体光検出素子及び光検出装置 - Google Patents

半導体光検出素子及び光検出装置 Download PDF

Info

Publication number
JP2005294435A
JP2005294435A JP2004105590A JP2004105590A JP2005294435A JP 2005294435 A JP2005294435 A JP 2005294435A JP 2004105590 A JP2004105590 A JP 2004105590A JP 2004105590 A JP2004105590 A JP 2004105590A JP 2005294435 A JP2005294435 A JP 2005294435A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
region
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004105590A
Other languages
English (en)
Other versions
JP4443981B2 (ja
Inventor
Yoshimarou Fujii
義磨郎 藤井
Koji Okamoto
浩二 岡本
Akira Sakamoto
坂本　　明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2004105590A priority Critical patent/JP4443981B2/ja
Publication of JP2005294435A publication Critical patent/JP2005294435A/ja
Priority to US11/429,454 priority patent/US7649236B2/en
Application granted granted Critical
Publication of JP4443981B2 publication Critical patent/JP4443981B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Light Receiving Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 高速応答性を維持しつつ、小型薄型化が可能な半導体光検出素子及び光検出装置を提供する。
【解決手段】 半導体光検出素子１０は、（１１１）表面を有する第１導電型の低比抵抗の第１半導体基板１と、第１半導体基板１上に貼り合わせられ、（１００）表面を有する第１導電型の高比抵抗の第２半導体基板２とを備えている。第２半導体基板２の表面側には第２導電型の半導体領域３が形成されており、この半導体領域３の周囲の領域は、第１半導体基板１が露出するまでエッチングされている。また、第１電極１ｅ及び第２電極２ｅは、第１半導体基板１の露出表面及び半導体領域３に、それぞれ電気的に接続されている
【選択図】 図１

Description

本発明は、半導体光検出素子及び光検出装置に関する。
近年、光半導体装置、とりわけ光検出素子の分野においては、これまで以上に高速な応答性を有するものが要求されている。特に、大容量の情報を送受信する情報通信用光検出素子においては、発光素子の様々な波長に対して、高速応答、高Ｓ／Ｎ比及び低コスト等の要望が強くなってきており、同時に小型化が求められている。
例えば、特許文献１には、高速応答特性を備えた光通信用のＰＩＮホトダイオードが記載されている。このＰＩＮホトダイオードは、低比抵抗のＮ型半導体シリコン基板上に、高比抵抗のＮ型半導体領域がエピタキシャル成長されている。このＮ型半導体領域（エピタキシャル層）内に、Ｐ型半導体領域からなる光検出領域が形成されている。これらのＮ型及びＰ型半導体領域はＰＮ接合を構成しており、逆バイアスを印加して使用される。
従来、このような構造のＰＩＮホトダイオードは、カンパッケージ内に配置されていた。このカンタイプの光半導体装置は、薄型化、小型化には不向きであるため、情報通信分野で求められる小型化要求を満足させることはできない。そこで、より小型化を目指してモールドタイプの開発が行われ始めている。また、下記特許文献２、特許文献３に記載の光検出素子も知られている。
特開平５−６７８００号公報 特開平４−２４９８０号公報 特開昭５１−０５１７号公報
しかしながら、基板の一方面側に正電極及び負電極を設ければ素子全体を小型薄型化しやすくなるが、この場合には、空乏層が光吸収領域内に広がりにくく、高光検出感度、高速応答性を維持することができないという問題がある。
本発明は、このような課題に鑑みてなされたものであり、高速応答性を維持しつつ、小型薄型化が可能な半導体光検出素子及び光検出装置を提供することを目的とする。
上述の課題を解決するため、本発明にかかる半導体光検出素子は、（１１１）表面を有する第１導電型の低比抵抗の第１半導体基板と、第１半導体基板上に貼り合わせられ、（１００）表面を有する第１導電型の高比抵抗の第２半導体基板とを備え、第２半導体基板の表面側には第２導電型の半導体領域が形成されており、第２半導体基板における半導体領域の周囲の領域は、第１半導体基板が露出するまでエッチングされており、バイアス電圧が印加される第１及び第２電極が、第１半導体基板の露出表面及び半導体領域に、それぞれ電気的に接続されていることを特徴とする。
なお、「高比抵抗」及び「低比抵抗」なる用語は、比抵抗の相対関係を意味するものとする。
この場合、双方の第１及び第２電極（パッド）が、素子の一方面（露出表面、半導体領域）に電気的に接続されているため、素子を小型化することができる。第２半導体基板の周囲の領域はエッチングされているので、第２半導体基板の形状は「メサ」を構成し、エッチングされた部分の第１半導体基板は完全に露出している。２枚の半導体基板を貼りあわせた場合、界面に酸化物が局所的に介在することがあるが、エッチングされた部分の酸化物は除去される。したがって、この部分の平坦性が向上し、電極の取り付け精度が向上する。
また、このメサ型形状の場合、光吸収層となる第２半導体基板の厚み方向に、第１及び第２電極を介してバイアス電圧を印加することができる。第１半導体基板は低比抵抗であるため、第１電極の電位は第２半導体基板の界面側に均一に伝達される。したがって、第１電極と第２電極との間にバイアス電圧を印加することにより、高比抵抗の第２半導体基板においては、第１半導体基板との界面と、半導体領域との間に、バイアス電圧が印加されることとなる。
したがって、バイアス電圧の印加に伴って、第２半導体基板の厚み方向に広く空乏層を形成することができ、光検出感度を高めることができる。また、第２半導体基板の厚みを、動作に必要な空乏層厚以上にならないように薄く設定することで、高速応答性を維持することができる。好適には、高速応答性を維持可能なように、第２半導体基板に形成される空乏層の厚みは３０μｍ以下に設定する。
また、第２半導体基板の側面上には遮光膜が形成されていることが好ましい。この場合、第２半導体基板の側面からは内部に光が入射しないため、不要なキャリアの発生を抑制することができる。
第１及び第２半導体基板の合計厚みは、１００μｍ以下であり、第１及び第２半導体基板は樹脂モールドされていることが好ましい。すなわち、第２半導体基板の厚みを必要な空乏層厚以上にならないように薄く設定し、更に、第１半導体基板の厚みもできるだけ薄く設定することで、高速且つ小型薄型の素子を形成することができる。また、素子をモールドする保護用の樹脂の厚みが薄くなるため、基板と樹脂層との間の熱膨張係数差に起因する基板の反りを抑制し、素子の信頼性を向上させることができる。
本発明に係る光検出装置は、半導体光検出素子を配線基板または集積回路チップの少なくとも一方の上に載置し、樹脂モールドしたことを特徴とする。この場合、半導体光検出素子及び配線基板または集積回路チップは、樹脂によって保護される。集積回路には半導体光検出素子の出力が入力され、増幅やＡＤ変換などの機能を有するものである。
本発明の半導体光検出素子及び光検出装置によれば、高速応答性を維持しつつ、小型薄型化が可能となる。
図１は、実施の形態に係る半導体光検出素子の平面図である。また、図２（Ａ）は、図１に示した光検出素子のＩＩ−ＩＩ矢印断面図である。
この半導体光検出素子１０は、低比抵抗でＮ型（第１導電型）の第１半導体基板１と、高比抵抗でＮ型の第２半導体基板２と、Ｐ型（第２導電型）の不純物添加領域（半導体領域）３とを備えている。なお、「高比抵抗」及び「低比抵抗」なる用語は、比抵抗の相対関係を意味するものとする。すなわち、第２半導体基板２は、第１半導体基板１よりも高い比抵抗を有する。高比抵抗の場合には不純物濃度が相対的に低く、低比抵抗の場合には不純物濃度が相対的に高くなる。
第１半導体基板１の比抵抗は、例えば、０．００１Ω・ｃｍ程度である。第２半導体基板２の比抵抗は、例えば、１０００Ω・ｃｍ（＝１０Ω・ｍ）程度である。空乏層は、半導体内の不純物濃度が低いほど厚くなるため、高比抵抗の低不純物濃度の第２半導体基板２を用いることにより、ＰＮ接合の接合容量を低減してＣＲ時定数を小さくすることができる。なお、８５０ｎｍ以下のＬＤ、ＬＥＤからの光を検出する場合、第２半導体基板（光吸収層）の厚みは３０μｍで充分である。
すなわち、第２半導体基板２の厚さは、その表面側に形成されたＰ型の不純物添加領域３の底面から基板貼り合わせ界面までの厚さが、半導体光検出素子１０に印加される逆バイアス電圧によって拡がる空乏層の幅と等しくなるように設定することが好ましい。これにより、光検出素子における応答速度の高速化を好適に実現することができる。第２半導体基板２の厚さは、空乏層により、その全てが空乏化するように設定しても良い。これによっても、半導体光検出素子１０における応答速度の高速化を好適に実現することができる。
更に、面方位が異なる半導体基板による貼合基板を用いることにより、暗電流の増大を抑制することができる。
第１半導体基板１と第２半導体基板２とは貼りあわせられており、これらから貼合基板が構成されている。また、面方位が異なる半導体基板による貼合基板を用いることにより、暗電流の増大を抑制することが可能である。Ｐ型の不純物添加領域３は、第２半導体基板２の表面側（第１半導体基板１との界面とは逆側）に形成されている。第２半導体基板２における高比抵抗の領域をＩ型と規定すると、Ｐ型の不純物添加領域３、Ｉ型の第２半導体基板２、Ｎ型の第１半導体基板１は、ＰＩＮホトダイオードを構成している。なお、第２半導体基板２の導電型は実際には低濃度のＮ型であるため、Ｐ型の半導体領域３との間にはＰＮ接合が形成されている。
なお、以下においては、これらの要素の半導体材料としてシリコン（Ｓｉ）を用いた場合について説明する。第１半導体基板１の表面の面方位は（１１１）である。第２半導体基板２の表面の面方位は、第１半導体基板１とは異なり、（１００）である。
第２半導体基板２における基板表面側に形成されたＰ型の不純物添加領域３の周囲の領域は、例えばアルカリエッチングにより、第１半導体基板１の表面が露出するまでエッチングされている。このように、第２半導体基板２はメサ形状を有している。半導体領域３の周囲には、メサ型の第２半導体基板２の側面が位置する。第２半導体基板２の側面上には、不要キャリアの発生を抑制するための低比抵抗層４が形成されている。低比抵抗層４の導電型はＮ型（第１導電型）である。低比抵抗層（高不純物濃度の半導体層）４は、第１半導体基板１の露出表面まで延びている。
第１半導体基板１の露出表面、第２半導体基板２の側面及び頂面は、ＳｉＯ２などのパッシベーション膜８によって覆われている。パッシベーション膜８には第１電極用のコンタクトホール５１、第２電極用のコンタクトホール５２が穿設されている。第１電極用のコンタクトホール５１は、この中に形成される第１電極１ｅが、低比抵抗層４に電気的に接触・接続されるように設けられる。第２電極用のコンタクトホール５２は、この中に形成される第２電極２ｅが半導体領域３に電気的に接触・接続されるように設けられる。
すなわち、第１電極１ｅ及び第２電極２ｅは、第１半導体基板１の露出表面及び半導体領域３に、それぞれ電気的に接続されている。本例では、第１電極１ｅは、第２半導体基板２の頂面上において低比抵抗層４に接触しているが、これは、図２（Ｂ）に示すように、第１半導体基板１の露出表面上において低比抵抗層４に接触してもよい。
また、本例では、第１電極１ｅはアルミニウムなどの導電性材料からなり、遮光膜を構成している。この遮光膜（１ｅ）は、第１半導体基板１の露出表面、第２半導体基板２の側面及び頂面の周辺部を覆っている。遮光膜（１ｅ）は、第２半導体基板２の側面上に少なくとも形成されており、第２半導体基板２の頂面の中央部は開口している。この場合、第２半導体基板２の中央からは内部に光が入射するが、その側面からは内部に光が入射しないため、不要なキャリアの発生を抑制することができる。
第１電極１ｅ及び第２電極２ｅは、素子の一方面（第１半導体基板露出表面、半導体領域３）上に形成されているため、素子を小型薄型化することができる。第２半導体基板２の周囲の領域は第１半導体基板１が完全に露出するまでエッチングされているので、第２半導体基板２の形状はメサ型となっている。
２枚の半導体基板を貼りあわせた場合、界面に酸化物（ＳｉＯ２）が局所的に介在することがあるが、双方の基板の面方位が異なるため、面方位によるエッチング速度が異なることを利用して、第２半導体基板２の該当部分を完全にエッチングにより除去することができる。これにより、エッチングされた部分の酸化物は除去される。したがって、この部分の平坦性が向上し、電極の取り付け精度が向上する。
第１半導体基板１は低比抵抗であるため、第１電極１ｅの電位は、低比抵抗層４を介して、第２半導体基板の界面側に均一に伝達される。第１電極１ｅと第２電極２ｅとの間にバイアス電圧を印加すると、高比抵抗の第２半導体基板２においては、第１半導体基板１との界面と、半導体領域３との間に、バイアス電圧が印加される。なお、Ｐ型の半導体領域３はアノードであり、Ｎ型の半導体基板１はカソードである。
逆バイアス電圧の印加に伴って、光吸収層としての第２半導体基板２の厚み方向に沿って、ＰＮ接合面から貼り合わせ界面に向かって空乏層が十分に広がり、したがって、光検出感度を高めることができる。第２半導体基板２の厚みｔ２を必要な空乏層厚以上にならないように薄く設定することで、高速応答性を維持することができる。好適には、高速応答性を維持可能なように、第２半導体基板２に形成される空乏層の厚みは３０μｍ以下に設定する。
半導体光検出素子の配線／回路基板への実装時においては、第１半導体基板１の厚みｔ１と、第２半導体基板２の厚みｔ２の合計厚みは、１００μｍ以下であって、第１半導体基板１及び第２半導体基板２は樹脂モールドされる。第２半導体基板２の厚みｔ２を必要な空乏層厚以上にならないように薄く設定し、更に、第１半導体基板１の厚みｔ１も薄く設定することで、高速且つ小型薄型の素子を形成することができる。樹脂は、素子を保護するが、この樹脂の厚みを薄くすると、基板と樹脂層との間の熱膨張係数差に起因する基板の反りが抑制され、素子の信頼性を向上させることができる。
この半導体基板の薄型化は、機械研磨によって実現することができる。
次に、上述の半導体光検出素子の製造方法について、図３〜図９を用いて説明する。
図３は、基板貼り合わせ工程の説明図である。
まず、第１半導体基板１及び第２半導体基板２を用意する。第１半導体基板１は、高不純物濃度（１１１）Ｓｉ基板であり、第２半導体基板２は低不純物濃度（１００）Ｓｉ基板である。好適な一例としては、第１半導体基板ｔ１の厚さｔ１＝２７０μｍ、第２半導体基板２の厚さｔ２＝３００μｍに設定する。
貼り合わせ時の温度は、好適には１１００℃程度に設定する。この温度では、不純物濃度の高い第１半導体基板１から、第２半導体基板２へ拡散する不純物の拡散距離を１μｍ以下に抑制することができる。すなわち、貼り合わせ時の温度を１１００℃程度に設定することにより、貼り合わせ基板界面近傍における基板厚み方向の不純物濃度プロファイルを急峻に保つことができる。
第１半導体基板１内の不純物が、第２半導体基板２内に這い上がって、第２半導体基板２内のＮ型不純物濃度が上がると、以下の問題（１）〜（３）が生じる可能性があるが、本例では接合時の温度が１１００℃程度であるため、これらの問題は発生しない。
（１）逆バイアス印加時に第２半導体基板２の空乏層が拡がるのが妨げられ、検出感度が低下する。
（２）空乏層の厚みが小さくなることによって接合容量・時定数が大きくなり応答速度が低下する。
（３）第１半導体基板１の不純物濃度が低下することで不要キャリア寿命が増加し光検出精度が低下する。
すなわち、本例では、検出感度、応答速度、光検出精度を増加させることができる。
図４は、研磨工程の説明図である。
次に、第２半導体基板２の表面を機械研磨し、その厚みｔ２を減少させる。本例では、厚みｔ２が３０μｍになるまで研磨を行う。
図５は、不純物層形成工程の説明図である。
次に、第２半導体基板２の表面上に中央部が開口したマスクを形成し、中央部領域内にＰ型不純物を添加する。しかる後、周辺部領域が開口した別のマスクを第２半導体基板２の表面上に形成して、周辺部領域内にＮ型不純物を添加する。また、基板は適当な時期にアニールされ、内部の不純物が活性化され、Ｐ型不純物が添加されたＰ型不純物添加領域３、Ｎ型不純物が添加されたＮ型不純物添加領域４ａが形成される。
Ｐ型不純物添加領域３のシート抵抗ρ＝４４Ω／sq．、厚さｔ＝０．５μｍであり、Ｎ型不純物添加領域４ａのシート抵抗ρ＝１２Ω／sq．、厚さｔ＝１．０μｍである。なお、Ｐ型不純物としては、Ｂなどがあり、Ｎ型不純物としてはＰ，Ａｓなどがある。次に、第２半導体基板２の表面上に、第１マスク５を形成する。第１マスク５はＳｉＯ２からなり、第２半導体基板２を熱酸化することによって形成される。
図６は、マスクエッチング工程の説明図である。
第１半導体基板１及び第２半導体基板２からなる複合半導体基板（貼合基板）Ｃの表面及び裏面上に第２マスク６、第３マスク７をそれぞれ形成する。第２マスク６はＳｉＮ膜からなる。第２マスク６，第３マスク７の形成方法は、ＣＶＤ法などを用いる。なお、基板表面側のＳｉＮ膜は、第１マスク５に接触するように形成される。第２マスク６、第３マスク７の厚みｔ＝０．１μｍに設定される。
次に、第２マスク６及び第１マスク５のチップ周辺部領域をエッチングし、第２半導体基板２の周辺部領域を露出させる。ＳｉＮやＳｉＯ２膜のエッチングには、反応性イオンを用いたドライエッチングを用いることができる。
図７は、周辺部除去工程の説明図である。
図６に示した第１マスク５、第２マスク６を用いて、第２半導体基板２の周辺部領域をウエットエッチングする。エッチング液にはＫＯＨ水溶液（アルカリエッチング）を用いる。第１半導体基板１と第２半導体基板２は、面方位が異なり、エッチング速度が異なるので、かかるエッチングは第１半導体基板１の表面で停止する。したがって、第２半導体基板２はメサ型になり、第１半導体基板１の露出面に対して５５°傾斜した側面を有することとなる。次に、第２半導体基板２の中央部に残留するマスクと、第１半導体基板１の裏面に設けられたマスク７を除去する。
図８は、パッシベーション膜形成工程の説明図である。
第２半導体基板２の周辺部領域が開口したＳｉＯ２からなるマスクを第２半導体基板２上に形成し、第２半導体基板２の側面及び第１半導体基板１の露出表面からＮ型不純物を添加する（イオン注入：イオン種：Ａｓ、注入エネルギー８０ｋｅＶ、２×１０１５／ｃｍ２）。第２半導体基板２の側面にはＮ型不純物添加領域４ｂが形成され、第１半導体基板１の露出面側にはＮ型不純物添加領域４ｃが形成される。これらのＮ型不純物添加領域４ａ，４ｂ，４ｃ（４）は連続し、第２半導体基板２の中央部領域を囲むこととなる。なお、Ｎ型不純物添加領域４ａ，４ｂ，４ｃ（４）は、熱拡散によって形成することもできる。
次に、第２半導体基板２の中央部領域上に残留するマスクを除去し、基板表面を酸化し、厚さｔ＝０．１μｍのパッシベーション膜（ＳｉＯ２）８を第２半導体基板２の中央部領域、側面、第１半導体基板１の露出面上に形成する。
図９は、電極形成工程の説明図である。
Ｎ型不純物添加領域４ａ，４ｂ，４ｃ（４）のいずれかの上に位置するパッシベーション膜８上にコンタクトホールを形成する。また、Ｐ型不純物添加領域３の上に位置するパッシベーション膜８上にコンタクトホールを形成する。そして、これらのコンタクトホール内に第１電極１ｅ及び第２電極２ｅを形成する。第１電極１ｅ及び第２電極２ｅは、それぞれ、アルミニウムなどからなり、厚さｔ＝１μｍである。
しかる後、複合半導体基板Ｃをｔ１＋ｔ２＝１００μｍとなるまで裏面研磨することで、上述の半導体光検出素子が完成する。なお、第１電極１ｅは、Ｎ型不純物添加領域４ａ，４ｂ，４ｃ上を覆っており、すなわち、第２半導体基板２の側面も覆っており、遮光膜を構成している。
図１０は、図１及び図２（Ａ）に示した半導体光検出素子１０を備えた光検出装置の縦断面図である。
この光検出装置は、半導体光検出素子１０を配線基板（回路基板）１１Ａ上に搭載している。配線基板１１Ａ上には、電極パッド１１ｐ、電極パッド１２ｐが形成されている。第１電極１ｅはボンディングワイヤＷ１によって電極パッド１１ｐに接続されており、第２電極２ｅはボンディングワイヤＷ２によって電極パッド１２ｐに接続されている。配線基板１１Ａの底面側には、電極パッド１１ｐ、電極パッド１２ｐにそれぞれ電気的に接続されたリードピン又はバンプＢが設けられている。配線基板１１Ａ上の半導体光検出素子１０は、樹脂Ｒによってモールドされている。
図１１は、図１及び図２（Ａ）に示した半導体光検出素子１０を備えた光検出装置の縦断面図である。
この光検出装置は、半導体光検出素子１０を集積回路チップ１４上に載置している。集積回路チップ１４は、配線基板（回路基板）１１Ｂ上に搭載されており、第１電極１ｅはボンディングワイヤＷ１によって電極パッド１１ｐに接続されており、第２電極２ｅはボンディングワイヤＷ２によって電極パッド１２ｐに接続されている。配線基板１１Ｂ上の半導体光検出素子１０は、樹脂モールドされている。
この場合、半導体光検出素子１０及び集積回路チップ１４は、樹脂Ｒによって保護されている。この集積回路には半導体光検出素子１０の出力が入力される。集積回路は、増幅やＡＤ変換などの機能を有するものである。
集積回路チップ１４の裏面側にはリード又はバンプＢ１が複数設けられている。バンプＢ１は、配線基板１１Ｂの下部に複数設けられたリード又はバンプＢ２に電気的に接続されている。
図１２は、実施の形態に係る光検出装置の縦断面図である。
配線基板１１上の第１電極１ｅはボンディングワイヤＷ１によって電極パッド１１ｐに接続されており、第２電極２ｅはボンディングワイヤＷ２によって電極パッド１２ｐに接続されている。図１１に示したものとの相違点は、半導体光検出素子１０の数が複数であるという点のみであり、他の構成は同一である。この場合、入射位置の異なる信号光を各半導体光検出素子１０によって検出することができる。
上述の樹脂モールド構造を用いた場合、チップ全体が薄くなった為、ワイヤＷ１，Ｗ２を含めてモールド樹脂が被覆する必要がある領域の厚さを薄くすることができるため、モールド樹脂層の引張り応力を抑えることができ、配線基板１１の反り、変形がなくなる。したがって、ワイヤの断線、裏面電極の剥離による電気的断線、導通不良を防止することができる。
なお、本発明は上述の実施形態に限られるものではなく、第１半導体基板１の導電型はＰ型であっても良く、第２半導体基板２の導電型は、第１半導体基板とは異なる導電型であっても良い。また、第１半導体基板１及び第２半導体基板２のそれぞれの面方位についても、互いに異なる面方位であって、エッチング速度が異なり、第２半導体基板の方のエッチレートが大きければ、上述の面方位に限られない。
また、上述の第１半導体基板１及び第２半導体基板２の貼り合わせにおいては、貼り合わせる両面がともに平坦であれば、圧力を加えなくても重ねて加熱するだけで、自然に貼り合わせることができる。なお、第２半導体基板２は、高比低抗半導体基板であるため、その厚さを白在に制御できる点で有利である。
樹脂Ｒとして用いることができるエポキシ系樹脂は、４０ｐｐｍ／℃（１５０℃）の熱膨張係数を有する。例えば、６０ｍｍ×９０ｍｍ角で、基板厚み０．３ｍｍのプリント配線基板では、樹脂厚が大きくなるほど、モールド後の反りは大きくなる。樹脂層の厚みが０．１７ｍｍでは反りが８ｍｍ、厚みが０．２６ｍｍでは反りは１１ｍｍ、０．３５ｍｍでは反りは１３ｍｍ、０．５４ｍｍでは反りは１３ｍｍである。チップ厚さを５０μｍ程度にすれば、全体の厚みは０．３ｍｍ以下とすることもできる。
本発明は、半導体光検出素子及び光検出装置に利用できる。
実施の形態に係る光検出素子の平面図である。 図１に示した光検出素子のＩＩ−ＩＩ矢印断面図（図２（Ａ））、その変形例の断面図（図２（Ｂ））である。 基板貼り合わせ工程の説明図である。 研磨工程の説明図である。 不純物層形成工程の説明図である。 マスクエッチング工程の説明図である。 周辺部除去工程の説明図である。 パッシベーション膜形成工程の説明図である。 電極形成工程の説明図である。 図１及び図２（Ａ）に示した半導体光検出素子１０を備えた光検出装置の縦断面図である。 図１及び図２（Ａ）に示した半導体光検出素子１０を備えた光検出装置の縦断面図である。 実施の形態に係る光検出装置の縦断面図である。
符号の説明
１・・・第１半導体基板、１ｅ・・・電極、２・・・第２半導体基板、２ｅ・・・電極、３・・・不純物添加領域、４・・・低比抵抗層、５・・・マスク、６・・・マスク、７・・・マスク、８・・・パッシベーション膜、１０・・・半導体光検出素子、１１Ａ，１１Ｂ・・・配線基板、１１ｐ・・・電極パッド、１２ｐ・・・電極パッド、１４・・・集積回路チップ、５１・・・コンタクトホール、５２・・・コンタクトホール、Ｂ・・・バンプ、Ｂ１・・・バンプ、Ｂ２・・・バンプ、Ｃ・・・複合半導体基板、Ｒ・・・樹脂、Ｗ１・・・ボンディングワイヤ、Ｗ２・・・ボンディングワイヤ。

Claims (4)

  1. 半導体光検出素子において、
    （１１１）表面を有する第１導電型の低比抵抗の第１半導体基板と、
    前記第１半導体基板上に貼り合わせられ、（１００）表面を有する第１導電型の高比抵抗の第２半導体基板と、
    を備え、
    前記第２半導体基板の表面側には第２導電型の半導体領域が形成されており、
    前記第２半導体基板における前記半導体領域の周囲の領域は、前記第１半導体基板が露出するまでエッチングされており、
    バイアス電圧が印加される第１及び第２電極が、前記第１半導体基板の露出表面及び前記半導体領域に、それぞれ電気的に接続されていることを特徴とする半導体光検出素子。
  2. 前記第２半導体基板の側面上には遮光膜が形成されていることを特徴とする請求項１に記載の半導体光検出素子。
  3. 前記第１及び第２半導体基板の合計厚みは１００μｍ以下であり、前記第１及び第２半導体基板は樹脂モールドされていることを特徴とする請求項１に記載の半導体光検出素子。
  4. 請求項１〜３のいずれか１項に記載の半導体光検出素子を、配線基板または集積回路チップの少なくとも一方の上に載置し、樹脂モールドしたことを特徴とする光検出装置。
JP2004105590A 2004-03-31 2004-03-31 半導体光検出素子及び光検出装置 Expired - Fee Related JP4443981B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004105590A JP4443981B2 (ja) 2004-03-31 2004-03-31 半導体光検出素子及び光検出装置
US11/429,454 US7649236B2 (en) 2004-03-31 2006-05-08 Semiconductor photodetector and photodetecting device having layers with specific crystal orientations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004105590A JP4443981B2 (ja) 2004-03-31 2004-03-31 半導体光検出素子及び光検出装置

Publications (2)

Publication Number Publication Date
JP2005294435A true JP2005294435A (ja) 2005-10-20
JP4443981B2 JP4443981B2 (ja) 2010-03-31

Family

ID=35327050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105590A Expired - Fee Related JP4443981B2 (ja) 2004-03-31 2004-03-31 半導体光検出素子及び光検出装置

Country Status (2)

Country Link
US (1) US7649236B2 (ja)
JP (1) JP4443981B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686529B2 (en) 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
US7279731B1 (en) * 2006-05-15 2007-10-09 Udt Sensors, Inc. Edge illuminated photodiodes
US8519503B2 (en) 2006-06-05 2013-08-27 Osi Optoelectronics, Inc. High speed backside illuminated, front side contact photodiode array
US8120023B2 (en) 2006-06-05 2012-02-21 Udt Sensors, Inc. Low crosstalk, front-side illuminated, back-side contact photodiode array
US7709921B2 (en) 2008-08-27 2010-05-04 Udt Sensors, Inc. Photodiode and photodiode array with improved performance characteristics
KR20080015363A (ko) * 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
US9178092B2 (en) 2006-11-01 2015-11-03 Osi Optoelectronics, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
MX2011002852A (es) 2008-09-15 2011-08-17 Udt Sensors Inc Fotodiodo de espina de capa activa delgada con una capa n+ superficial y metodo para fabricacion del mismo.
US8399909B2 (en) 2009-05-12 2013-03-19 Osi Optoelectronics, Inc. Tetra-lateral position sensing detector
US8912615B2 (en) 2013-01-24 2014-12-16 Osi Optoelectronics, Inc. Shallow junction photodiode for detecting short wavelength light

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5157174A (en) 1974-11-14 1976-05-19 Hamamatsu Tv Co Ltd Kodenhenkansoshino seisakuho
US5252852A (en) * 1989-03-14 1993-10-12 Fujitsu Limited Semiconductor device having flip chip bonding pads matched with pin photodiodes in a symmetrical layout configuration
JP2700356B2 (ja) 1991-01-07 1998-01-21 シャープ株式会社 受光素子
JPH0567800A (ja) 1991-09-06 1993-03-19 Matsushita Electron Corp 光半導体装置
JPH06224458A (ja) 1993-01-27 1994-08-12 Sharp Corp 受光素子
JP2000261026A (ja) 1999-03-05 2000-09-22 Hitachi Ltd 光伝送受信機
JP4242980B2 (ja) 1999-09-29 2009-03-25 京セラ株式会社 操作キー照明構造
JP2002076326A (ja) 2000-09-04 2002-03-15 Shindengen Electric Mfg Co Ltd 半導体装置
US6559539B2 (en) * 2001-01-24 2003-05-06 Hsiu Wen Tu Stacked package structure of image sensor
JP3963760B2 (ja) 2002-04-03 2007-08-22 浜松ホトニクス株式会社 エネルギー線弁別器
JP4153355B2 (ja) 2003-04-25 2008-09-24 浜松ホトニクス株式会社 光検出素子

Also Published As

Publication number Publication date
US20060267126A1 (en) 2006-11-30
JP4443981B2 (ja) 2010-03-31
US7649236B2 (en) 2010-01-19

Similar Documents

Publication Publication Date Title
US7420257B2 (en) Backside-illuminated photodetector
US7649236B2 (en) Semiconductor photodetector and photodetecting device having layers with specific crystal orientations
JP4046067B2 (ja) 固体撮像素子の製造方法
TWI312199B (en) A photo electric diodes array and the manufacturing method of the same and a radiation ray detector
US20040104351A1 (en) Photodiode array, method of making the same, and radiation detector
US7768086B2 (en) Backside-illuminated photodetector
KR20050117674A (ko) 3차원 구조의 영상센서와 그 제작방법
WO2008093880A1 (ja) 半導体装置及びその製造方法
KR101004243B1 (ko) 이면 입사형 포토다이오드 어레이, 그 제조방법 및반도체장치
CN100438053C (zh) 光电二极管阵列及其制造方法和放射线检测器
CN101373783A (zh) 光电二极管阵列及其制造方法和放射线检测器
JP4220818B2 (ja) ホトダイオードアレイおよびその製造方法並びに放射線検出器
JPH0818091A (ja) 複数のフォトダイオードを有する半導体光電変換素子
CN111211140B (zh) 一种固态图像拾取装置及其制造方法
TWI776195B (zh) 受光元件單元
JP2002319669A (ja) 裏面入射型ホトダイオード及びホトダイオードアレイ
JP5044319B2 (ja) 半導体装置
JP2010056147A (ja) 半導体受光素子
US20220208824A1 (en) Optoelectronic device, photonic detector and method of producing an optoelectronic device
JP2000269537A (ja) 半導体受光装置
JP2006229098A (ja) 光半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100113

R150 Certificate of patent or registration of utility model

Ref document number: 4443981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees