JPH06224458A - 受光素子 - Google Patents
受光素子Info
- Publication number
- JPH06224458A JPH06224458A JP50A JP1166293A JPH06224458A JP H06224458 A JPH06224458 A JP H06224458A JP 50 A JP50 A JP 50A JP 1166293 A JP1166293 A JP 1166293A JP H06224458 A JPH06224458 A JP H06224458A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photodetector
- resistivity
- layer
- czochralski
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 受光素子の光感度を高くしかつ応答速度を高
速にする。 【構成】 ＣＺ基板１にＦＺ基板２を接着し、ＦＺ基板
側を受光面とする。
速にする。 【構成】 ＣＺ基板１にＦＺ基板２を接着し、ＦＺ基板
側を受光面とする。
Description
【０００１】
【産業上の利用分野】本発明は、受光素子の構造の改良
に関するもので、光感度を高くし、応答速度を高速にす
るものである。
に関するもので、光感度を高くし、応答速度を高速にす
るものである。
【０００２】
【従来の技術】単結晶シリコンを用いた受光素子として
一般的に用いられているものには、以下のようなものが
ある。
一般的に用いられているものには、以下のようなものが
ある。
【０００３】図３は、フォトダイオードの一例の略断面
図である。たとえばＰ型の半導体基板１１の表面にＮ+
型拡散層３を形成してある。
図である。たとえばＰ型の半導体基板１１の表面にＮ+
型拡散層３を形成してある。
【０００４】図４は、フォトダイオードと信号処理回路
をモノリシック化した回路内蔵受光素子の一例の略断面
図である。
をモノリシック化した回路内蔵受光素子の一例の略断面
図である。
【０００５】たとえばＰ型の半導体基板１１の表面には
Ｎ型エピタキシャル層４を形成し、その一方の表面にＮ
+ 型拡散層３を形成し、受光素子が形成されている。Ｐ
+ 型の分離拡散層７を介して他方の表面にはＮＰＮトラ
ンジスタが形成されている。これは半導体基板１１にＮ
+ 型拡散層８を予め埋込んでおき、表面から逐次不純物
を拡散しベースとなるＰ+ 型拡散層５およびエミッタと
なるＮ+ 型拡散層３−１を形成し、表面からＮ+ 型拡散
層８に至るＮ+ 型コレクタ補償拡散層６を形成して構成
されている。
Ｎ型エピタキシャル層４を形成し、その一方の表面にＮ
+ 型拡散層３を形成し、受光素子が形成されている。Ｐ
+ 型の分離拡散層７を介して他方の表面にはＮＰＮトラ
ンジスタが形成されている。これは半導体基板１１にＮ
+ 型拡散層８を予め埋込んでおき、表面から逐次不純物
を拡散しベースとなるＰ+ 型拡散層５およびエミッタと
なるＮ+ 型拡散層３−１を形成し、表面からＮ+ 型拡散
層８に至るＮ+ 型コレクタ補償拡散層６を形成して構成
されている。
【０００６】これらの受光素子の光感度，応答速度を向
上させるには、半導体基板１１を高比抵抗化することが
有力な手段となる。これは以下の理由による。
上させるには、半導体基板１１を高比抵抗化することが
有力な手段となる。これは以下の理由による。
【０００７】半導体基板１１を高比抵抗化することによ
り、フォトダイオードのＰＮ接合部の空乏層領域を広げ
ることができるため、フォトダイオード部で発生する光
キャリアのうち、空乏層領域で発生するものの割合が増
加し、量子効率の向上およびキャリア移動速度の向上が
達成できる。また、空乏層領域が広がることで接合容量
が低減されるため、ＣＲ時定数が小さくなり、応答速度
が向上する。
り、フォトダイオードのＰＮ接合部の空乏層領域を広げ
ることができるため、フォトダイオード部で発生する光
キャリアのうち、空乏層領域で発生するものの割合が増
加し、量子効率の向上およびキャリア移動速度の向上が
達成できる。また、空乏層領域が広がることで接合容量
が低減されるため、ＣＲ時定数が小さくなり、応答速度
が向上する。
【０００８】半導体基板１１の高比抵抗化により、少数
キャリアのライフタイムが長くなるため、光感度が向上
する。
キャリアのライフタイムが長くなるため、光感度が向上
する。
【０００９】
【発明が解決しようとする課題】前述のように半導体基
板１１を高比抵抗化することで、図３および図４に示さ
れるような受光素子の光感度および応答速度を向上させ
ることができ、その効果は比抵抗を上げれば上げるほど
大きくなる。しかしこのとき次のような問題が発生す
る。
板１１を高比抵抗化することで、図３および図４に示さ
れるような受光素子の光感度および応答速度を向上させ
ることができ、その効果は比抵抗を上げれば上げるほど
大きくなる。しかしこのとき次のような問題が発生す
る。
【００１０】図３および図４に示されるような受光素子
に用いられるシリコンの半導体基板は、その製法上から
大きくフローティングゾーン法により形成された基板
（以下ＦＺ基板という）と、チョクラルスキー法により
形成された基板（以下ＣＺ基板という）に分類される。
このうちＦＺ基板においては数千Ωｃｍ程度までの高比
抵抗基板を安定して作成することができるが、ＣＺ基板
では結晶内部に混入している酸素原子の濃度が高く、
（１×１０17atoms/cm3 以上）、この酸素原子がドナー
として働くため、それほどの高比抵抗を安定して達成す
ることができず、１００Ωｃｍ程度が限界である。すな
わち、高比抵抗化の面からはＦＺ基板のほうが優れてい
るということであるが、ＦＺ基板では逆に酸素濃度が低
い（１×１０ 17atoms/cm3 以下）ため、ＣＺ基板のよう
にウェハ内部での酸素析出が起こらず、不純物等のゲッ
タリング能力がＣＺ基板に比べて劣るという問題点があ
る。このためＦＺ基板を用いた場合には、受光素子の製
造工程中の不安定要因（重金属汚染等）の影響を受けや
すくなり、製造歩留まりが不安定になるという問題が生
じる。この問題は図４のような回路内蔵受光素子におい
て特に顕著に現われる。
に用いられるシリコンの半導体基板は、その製法上から
大きくフローティングゾーン法により形成された基板
（以下ＦＺ基板という）と、チョクラルスキー法により
形成された基板（以下ＣＺ基板という）に分類される。
このうちＦＺ基板においては数千Ωｃｍ程度までの高比
抵抗基板を安定して作成することができるが、ＣＺ基板
では結晶内部に混入している酸素原子の濃度が高く、
（１×１０17atoms/cm3 以上）、この酸素原子がドナー
として働くため、それほどの高比抵抗を安定して達成す
ることができず、１００Ωｃｍ程度が限界である。すな
わち、高比抵抗化の面からはＦＺ基板のほうが優れてい
るということであるが、ＦＺ基板では逆に酸素濃度が低
い（１×１０ 17atoms/cm3 以下）ため、ＣＺ基板のよう
にウェハ内部での酸素析出が起こらず、不純物等のゲッ
タリング能力がＣＺ基板に比べて劣るという問題点があ
る。このためＦＺ基板を用いた場合には、受光素子の製
造工程中の不安定要因（重金属汚染等）の影響を受けや
すくなり、製造歩留まりが不安定になるという問題が生
じる。この問題は図４のような回路内蔵受光素子におい
て特に顕著に現われる。
【００１１】以上述べたように、図３および図４に示さ
れるような受光素子の高光感度化あるいは応答速度の高
速化を達成するために、半導体基板１１を高比抵抗化す
るには限界があり、十分な特性の向上を得られなかっ
た。
れるような受光素子の高光感度化あるいは応答速度の高
速化を達成するために、半導体基板１１を高比抵抗化す
るには限界があり、十分な特性の向上を得られなかっ
た。
【００１２】
【課題を解決するための手段】本発明の受光素子におい
ては、高比抵抗（たとえば１００〜１０００Ωｃｍ程
度）のＦＺ基板と、格子間酸素濃度が十分高い（たとえ
ば１×１０17atoms/cm3以上）のＣＺ基板を接着し、こ
のＦＺ基板側を活性層として受光素子を形成する。
ては、高比抵抗（たとえば１００〜１０００Ωｃｍ程
度）のＦＺ基板と、格子間酸素濃度が十分高い（たとえ
ば１×１０17atoms/cm3以上）のＣＺ基板を接着し、こ
のＦＺ基板側を活性層として受光素子を形成する。
【００１３】
【作用】前記の構造とすることにより、受光素子の活性
層部分は高比抵抗層とすることができるため、十分な高
光感度化と応答速度の高速化を達成することができ、か
つ、ＣＺ基板部分では格子間酸素濃度が十分に高いの
で、十分なゲッタリング能力をも有し、安定して製造す
ることも可能となる。
層部分は高比抵抗層とすることができるため、十分な高
光感度化と応答速度の高速化を達成することができ、か
つ、ＣＺ基板部分では格子間酸素濃度が十分に高いの
で、十分なゲッタリング能力をも有し、安定して製造す
ることも可能となる。
【００１４】
【実施例】図１および図２は、それぞれ本発明の一実施
例の略断面図である。図１は、図３に示されるような単
体フォトダイオードに対する適用例であり、図２は図４
に示されるような回路内蔵受光素子に対する適用例であ
る。いずれも同一の部分は同一の符号を付してある。
例の略断面図である。図１は、図３に示されるような単
体フォトダイオードに対する適用例であり、図２は図４
に示されるような回路内蔵受光素子に対する適用例であ
る。いずれも同一の部分は同一の符号を付してある。
【００１５】図１および図２の素子が図３および図４の
素子と異なるところは基板の構成である。ＣＺ基板１の
上面にＦＺ基板２が接着されている。ＦＺ基板２の比抵
抗はたとえば１００〜１０００Ωｃｍ程度であり、酸素
濃度は１×１０17atoms/cm3以下であり、ＣＺ基板１の
酸素濃度はたとえば１×１０17atoms/cm3 以上である。
素子と異なるところは基板の構成である。ＣＺ基板１の
上面にＦＺ基板２が接着されている。ＦＺ基板２の比抵
抗はたとえば１００〜１０００Ωｃｍ程度であり、酸素
濃度は１×１０17atoms/cm3以下であり、ＣＺ基板１の
酸素濃度はたとえば１×１０17atoms/cm3 以上である。
【００１６】製造工程を以下に説明する。表面を十分に
清浄化したＣＺ基板１とＦＺ基板２の表面同士を密着さ
せておき、１０００℃程度の温度で熱処理を行なうと基
板は互いに接着する。この接着工程は公知である。この
接着した基板をそのまま使用して受光素子を形成しても
よいが、通常は活性層の厚さを最適化するためにＦＺ基
板２の受光面側を研磨する。その後に不純物拡散等の通
常の受光素子製造工程を経ることにより、図１あるいは
図２に示されるような受光素子をＦＺ基板２の表面に形
成することができる。
清浄化したＣＺ基板１とＦＺ基板２の表面同士を密着さ
せておき、１０００℃程度の温度で熱処理を行なうと基
板は互いに接着する。この接着工程は公知である。この
接着した基板をそのまま使用して受光素子を形成しても
よいが、通常は活性層の厚さを最適化するためにＦＺ基
板２の受光面側を研磨する。その後に不純物拡散等の通
常の受光素子製造工程を経ることにより、図１あるいは
図２に示されるような受光素子をＦＺ基板２の表面に形
成することができる。
【００１７】このとき、ＣＺ基板１側を十分低比抵抗
（０．０１Ωｃｍ程度）としておき、ＦＺ基板２側の研
磨後の厚さをフォトダイオード部の空乏層幅と等しくな
るようにしておけば、フォトダイオード直列抵抗の低減
あるいは光キャリア拡散電流成分の低減により、応答速
度高速化に対しては最適な構造となる。
（０．０１Ωｃｍ程度）としておき、ＦＺ基板２側の研
磨後の厚さをフォトダイオード部の空乏層幅と等しくな
るようにしておけば、フォトダイオード直列抵抗の低減
あるいは光キャリア拡散電流成分の低減により、応答速
度高速化に対しては最適な構造となる。
【００１８】以上、本実施例においてはＰ型基板を用い
た場合について説明を加えたが、Ｎ型基板を用いた場合
にも適用できる。
た場合について説明を加えたが、Ｎ型基板を用いた場合
にも適用できる。
【００１９】
【発明の効果】本発明によれば、受光素子の活性層をた
とえば１００〜１０００Ωｃｍ程度まで高比抵抗化する
ことができ、高光感度化および応答速度の高速化を達成
することができる。
とえば１００〜１０００Ωｃｍ程度まで高比抵抗化する
ことができ、高光感度化および応答速度の高速化を達成
することができる。
【図１】本発明の一実施例の略断面図である。
【図２】本発明の他の実施例の略断面図である。
【図３】従来の一例の略断面図である。
【図４】従来の他の例の略断面図である。
１ ＣＺ基板 ２ ＦＺ基板 ３，３−１ Ｎ+ 型拡散層 ４ Ｎ型エピタキシャル層 ５ Ｐ+ 型拡散層 ６ Ｎ+ 型コレクタ補償拡散層 ７ 分離拡散層 ８ Ｎ+ 型拡散層 １１ 半導体基板
Claims (1)
- 【請求項１】 低酸素濃度で高比抵抗のフローティング
ゾーン法により形成した半導体基板と、高酸素濃度のチ
ョクラルスキー法により形成した半導体基板とを接着
し、フローティングゾーン法により形成した半導体基板
側を活性層とすることを特徴とする受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06224458A (ja) | 1993-01-27 | 1993-01-27 | 受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06224458A (ja) | 1993-01-27 | 1993-01-27 | 受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224458A true JPH06224458A (ja) | 1994-08-12 |
Family
ID=11784198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Withdrawn JPH06224458A (ja) | 1993-01-27 | 1993-01-27 | 受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224458A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077401A (ja) * | 1999-09-06 | 2001-03-23 | Sharp Corp | 受光素子および回路内蔵型受光素子 |
| US7649236B2 (en) | 2004-03-31 | 2010-01-19 | Hamamatsu Photonics K.K. | Semiconductor photodetector and photodetecting device having layers with specific crystal orientations |
-
1993
- 1993-01-27 JP JP50A patent/JPH06224458A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077401A (ja) * | 1999-09-06 | 2001-03-23 | Sharp Corp | 受光素子および回路内蔵型受光素子 |
| US7649236B2 (en) | 2004-03-31 | 2010-01-19 | Hamamatsu Photonics K.K. | Semiconductor photodetector and photodetecting device having layers with specific crystal orientations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6027956A (en) | Process for producing planar dielectrically isolated high speed pin photodiode | |
| US6458619B1 (en) | Process for producing an isolated planar high speed pin photodiode with improved capacitance | |
| Yamamoto et al. | Si-OEIC with a built-in PIN-photodiode | |
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| US4649409A (en) | Photoelectric transducer element | |
| JPH06224458A (ja) | 受光素子 | |
| JPH09260715A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JP2934111B2 (ja) | 半導体素子の製造方法 | |
| JPS6136713B2 (ja) | ||
| JPS5996781A (ja) | ホトダイオ−ド | |
| JP2700356B2 (ja) | 受光素子 | |
| JPH0779154B2 (ja) | 回路内蔵受光素子 | |
| JPH02262379A (ja) | 半導体受光装置及びその製造方法 | |
| JP2657120B2 (ja) | 光半導体装置 | |
| JP2657119B2 (ja) | 光半導体装置 | |
| CN113889546B (zh) | 一种雪崩光电二极管及其制备方法 | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JPS6328505B2 (ja) | ||
| JP2839413B2 (ja) | 回路内蔵受光素子 | |
| JPH0541535A (ja) | 半導体装置 | |
| JPH02196463A (ja) | 回路内蔵受光素子 | |
| JP3553715B2 (ja) | 光半導体装置 | |
| JP2001144022A (ja) | 半導体装置の製造方法 | |
| JP2561141B2 (ja) | 半導体装置の製造方法 | |
| JPH0242768A (ja) | 回路内蔵受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |