[go: up one dir, main page]

JP2005258115A - 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法 - Google Patents

薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法 Download PDF

Info

Publication number
JP2005258115A
JP2005258115A JP2004070113A JP2004070113A JP2005258115A JP 2005258115 A JP2005258115 A JP 2005258115A JP 2004070113 A JP2004070113 A JP 2004070113A JP 2004070113 A JP2004070113 A JP 2004070113A JP 2005258115 A JP2005258115 A JP 2005258115A
Authority
JP
Japan
Prior art keywords
film
substrate
thin film
film transistor
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004070113A
Other languages
English (en)
Inventor
Kazuyoshi Inoue
一吉 井上
Shigekazu Tomai
重和 笘井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2004070113A priority Critical patent/JP2005258115A/ja
Priority to US10/592,280 priority patent/US8038857B2/en
Priority to KR1020067018342A priority patent/KR101101456B1/ko
Priority to EP05719804A priority patent/EP1724790A4/en
Priority to CN2012103401052A priority patent/CN103121799A/zh
Priority to CN2005800045035A priority patent/CN1918672B/zh
Priority to PCT/JP2005/003489 priority patent/WO2005086180A1/ja
Priority to TW100136734A priority patent/TWI419337B/zh
Priority to TW094106827A priority patent/TWI390732B/zh
Publication of JP2005258115A publication Critical patent/JP2005258115A/ja
Priority to US13/219,814 priority patent/US8773628B2/en
Priority to US13/219,827 priority patent/US8507111B2/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 エッチングによる残渣などの発生が、ほとんどない透明導電膜を備える薄膜トランジスタ型基板、及びその製造方法、及びその薄膜トランジスタ型基板を用いた液晶表示装置を提供する。
【解決手段】 透明基板と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられた透明画素電極と、を具備してなる薄膜トランジスタ型基板において、前記透明画素電極が、酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物と、を含む透明導電膜であり、前記透明画素電極は、前記ソース電極又は前記ドレイン電極と電気的に接続している薄膜トランジスタ型基板、及びその製造方法、及びその薄膜トランジスタ型基板を用いた液晶表示装置である。
【選択図】 図1









Description

本発明は、液晶表示装置の液晶を駆動する薄膜トランジスタ型基板に関する。また、本発明は、その薄膜トランジスタ型基板を製造する方法に関し、その薄膜トランジスタ型基板を用いた液晶表示装置に関する。
従来から、液晶表示装置は鋭意研究開発されている。特に、近年、大型テレビ用液晶表示装置が登場して以来、さらに活発に研究開発されている。
この液晶表示装置の画素電極の材料には、一般的に、ITO(Indium Tin Oxide:インジウム・スズ酸化物)が使用されている。これは、ITOが導電性、透明性に優れ、且つ、強酸(王水、塩酸系エッチャント)により、容易にエッチングできるからである。
しかしながら、スパッタリングにより大型基板へ成膜されるITOは、結晶質の膜であるために、基板温度や、雰囲気ガス及びプラズマ密度の状態などにより、結晶の状態が種々変化し、同一の基板上に、結晶質の膜と、非晶質の膜と、が混在してしまう場合がある。この混在が原因で、エッチング不良(隣接する電極との導通、オーバーエッチングによる画素電極の細り、エッチング残渣による画素不良等)が、発生するという問題がしばしば生じていた。
エッチング時に生じる問題を解決するために、例えば、特許文献1には、ITO画素電極膜を非晶質にすることにより、HCl−HNO−HO系のエッチング液に対するITO/Alエッチングスピード比を大きくし、エッチング時に生じるAlの溶出を改善する方法が開示されている。
また、上記ITOからなるターゲットは、長時間の連続成膜時に、ターゲット表面に黒色の粒子(ノジュール)を発生し、異常放電を引き起こしたり、異物を発生して画素不良を引き起こしたりすることも、しばしば問題となっていた。
そこで、ITOを成膜する際に、スパッタガス中に水や水素を添加することにより、非晶質状態のITOを成膜し、この成膜したITOをエッチングした後、加熱して結晶化する方法が検討されている。しかしながら、成膜時に水や水素を添加すると、下地基板に対する密着性が低下したり、ITO表面が還元されてノジュールが大量に発生する場合がしばしば生じていた。
これらの問題を解決する目的で、上記ITOの代わりに、IZO(登録商標:出光興産株式会社、Indium Zinc Oxide:インジウム・亜鉛酸化物)が使用されている。このIZOは、成膜時にほぼ完全な非晶質膜を成膜でき、弱酸である蓚酸系エッチャントによりエッチングでき、燐酸・酢酸・硝酸の混酸や、硝酸第二セリウムアンモニウム水溶液などでもエッチングできるなど、有用性に富むものである。また、このIZOは、ITOに比べて、より弱い酸でエッチングすることが可能である。また、このIZOからなるターゲットは、スパッタリング時にノジュールの発生が少なく、異物の発生も抑えられることから、有用なターゲットであるといえる。
上記IZOを含むターゲットとして、例えば、下記特許文献2には、一般式In(ZnO)(m=2〜20)で表される六方晶層状化合物を含む酸化物の焼結体からなるターゲットが開示されている。このターゲットによれば、耐湿性(耐久性)に優れた透明導電膜を成膜することが可能となる。
また、上記IZOを含む透明導電膜として、例えば、下記特許文献3には、インジウム化合物と、亜鉛化合物と、をアルカノールアミン存在下に溶解させて調製したコーティング溶液を、基板に塗布して焼成した後、還元処理することにより、透明導電膜を製造する方法が開示されている。この透明導電膜の製造方法によれば、耐湿性(耐久性)に優れた透明導電膜を得ることができる。
また、上記IZOを含む透明導電膜をエッチングする方法として、例えば、下記特許文献4には、In−ZnOからなる透明導電膜を、蓚酸水溶液でエッチングすることにより、画素電極を形成する液晶表示装置の製造方法が開示されている。この液晶表示装置の製造方法によれば、蓚酸溶液を用いてエッチングを行うため、画素電極のパターンを容易に形成できる。このため、、歩留まりを向上することができる。
特開昭63−184726号公報 特開平6−234565号公報 特開平6−187832号公報 特開平11−264995号公報
しかしながら、透明な画素電極の材料として、一般的に用いられているITOは、Alと接触している場合、電池反応を起こしやすいという問題があった。また、結晶質のITOは、王水や塩酸などの強酸でないとエッチングできず、エッチング中に、例えばTFTの配線材料などを腐食してしまう問題が生じることもあった。一方、非晶質のITOの場合には、下地基板との密着性の低下がしばしば見られたり、TFT配線材料との接触抵抗の増大を招く場合もあった。また、エッチング時に残渣を発生し、電極間のショートや液晶駆動のトラブルを発生する恐れもあった。
これに対して、非晶質系の材料としてIZOが考案されているが、この材料は、酸化インジウムと、酸化亜鉛と、から特殊な六方晶層状化合物を生成させなければならず、製造工程が煩雑となるうえ、コストが高くなることが課題であった。
本発明は、上記課題に鑑みなされたものであり、エッチングによる残渣などの発生が、ほとんどない透明導電膜を備える薄膜トランジスタ型基板を提供することを目的とする。また、本発明の他の目的は、上記薄膜トランジスタ型基板を利用した液晶表示装置を提供することである。また、本発明のさらに他の目的は、上記薄膜トランジスタ型基板を効率よく得られる製造方法を提供することである。
本発明の上記目的は、透明画素電極として、酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物を含む透明導電膜を用いることにより、達成される。この透明導電膜は、酸性のエッチング液でパターン化することにより、透明画素電極の形状に形成される。具体的に述べれば、本発明は、下記の手段を採用する。
(1)まず、本発明は、透明基板と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられた透明画素電極と、を具備してなる薄膜トランジスタ型基板において、前記透明画素電極が、酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物を含む透明導電膜であり、前記透明画素電極が、前記ソース電極又は前記ドレイン電極と電気的に接続していることを特徴する薄膜トランジスタ型基板である。
なお、本特許で「酸化インジウムを主成分として含む」とは、酸化インジウムを主要な成分として含むことを意味し、概ね原子組成比率で50%以上の場合を意味する。また、上記透明画素電極を成膜する際に、酸化インジウムを主成分とし、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物よりなるターゲットを使用すると、このターゲットに、ノジュールはほとんど発生しない。
透明導電膜に、酸化タングステン、酸化モリブデン、酸化ニッケル、又は酸化ニオブを添加することにより、非晶質の透明導電膜を成膜後、成膜した非晶質の透明導電膜を蓚酸を含むエッチャントを用いて、エッチングすることが可能となる。成膜基板温度は、R.T.(室温)〜200℃であることが好ましく、より好ましくは、80〜180℃である。成膜時の基板温度を上記範囲とする理由としては、基板温度を室温以下に制御するためには、冷却が必要でエネルギーの損失になり、一方、基板温度を200℃超とすると、透明導電膜の結晶化などにより、蓚酸を含むエッチャントでのエッチングができなくなる場合があるからである。また、成膜時の雰囲気ガス中に、水や水素を添加することもできる。これにより、成膜された透明導電膜を、蓚酸を含むエッチャントを用いて、エッチングしやすくなり、より残渣を低減することができる。
また、上記金属酸化物の添加により、成膜した上記透明導電膜をエッチングした後、基板の温度を200℃超に加熱することにより、基板上の透明導電膜を簡単に結晶化することができる。この結晶化の温度は、好適には220℃であり、より好ましくは230℃以上である。
透明導電膜を結晶化させることにより、透明導電膜がAlと電気的に接続した状態で、電解質に接触しても、電池反応が抑制される。このため、Alの断線などのエッチング不良は、ほとんど発生しない。
このように成膜された透明導電膜の比抵抗は、ITOと同程度に低減されている。また、この透明導電膜は、透明性に優れている。
透明導電膜の膜厚は、好ましくは20〜500nmであり、より好ましくは30〜300nmであり、さらに好ましくは30〜200nmである。透明導電膜の膜厚が20nm未満では、透明導電膜の表面抵抗が上昇したりする場合があり、一方、透明導電膜の膜厚が500nm超では、透過率が低下したり、加工精度に問題が生じる場合がある。
透明導電膜中の組成は、原子比としてInの組成比率(以下、原子比と記載することもある)が、[In]/[全メタル]の値が、0.85から0.99であることが好ましい。Inの組成比率が0.85未満では、透明導電膜の抵抗値が増大したり、透明導電膜が成膜した基板を200℃以上に加熱しても、透明導電膜が結晶化しなくなる場合がある。また、Inの組成比率が0.99超では、透明導電膜の成膜時に、透明導電膜が結晶化して、蓚酸を含むエッチャントでエッチングできなかったり、残渣が大量に発生したりしてしまう場合があるからである。ここで、[In]は、透明導電膜中の単位体積当たりのインジウム原子の数を表し、[全メタル]は、透明導電膜中の単位体積当たりの全金属原子の数を表す。
また、第3の原子として、上記透明導電膜中に、Sn、Znを添加することも好ましい。なお、第1の原子とは、酸化インジウム中のインジウム原子であり、第2の原子とは、酸化タングステン、酸化ニオブ、酸化ニッケル、酸化モリブデンから選ばれた一種又は二種以上の酸化物中のタングステン原子、ニオブ原子、ニッケル原子、及びモリブデン原子である。
Snを添加する場合には、原子比としてSnの組成比率は、[Sn]/[全メタル]<0.2であることが好ましく、より好ましくは、[Sn]/[全メタル]<0.1である。透明導電膜中の[Sn]/[全メタル]の値が、0.2以上になると、エッチング時に残渣が発生したりする場合がある。ここで、[Sn]は、透明導電膜中の単位体積当たりのスズ原子の数を表す。
また、Znを添加する場合には、原子比としてZnの組成比率は、[Zn]/[全メタル]<0.1であることが好ましく、より好ましくは、[Zn]/[全メタル]<0.05である。ここで、[Zn]は、透明導電膜中の単位体積当たりの亜鉛原子の数を表す。
(2)また、本発明は、透明基板と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられた透明画素電極と、を具備してなる薄膜トランジスタ型基板と、複数色の着色パターンが設けられたカラーフィルター基板と、前記薄膜トランジスタ型基板と、前記カラーフィルター基板と、に挟まれた液晶層と、を具備してなる薄膜トランジスタ型液晶表示装置において、前記透明画素電極が、酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物を含む透明導電膜であり、前記透明画素電極が、前記ソース電極又は前記ドレイン電極と電気的に接続していることを特徴する薄膜トランジスタ型液晶表示装置である。
上記薄膜トランジスタ型基板は、その製造工程において、Al断線などのエッチング不良が、ほとんど発生しない。このため、このような薄膜トランジスタ型基板を用いれば、表示欠陥の少ない薄膜トランジスタ型液晶表示装置を製造することができる。
(3)また、本発明は、上記(1)に記載の薄膜トランジスタ型基板を製造する方法において、前記透明基板上に前記透明導電膜を堆積するステップと、前記堆積した前記透明導電膜を、酸性のエッチャントを用いて、エッチングすることによって、前記透明画素電極を形成するステップと、を含むことを特徴とする薄膜トランジスタ型基板の製造方法である。
酸性の上記エッチャントは、弱酸であることが好ましい。上記透明導電膜は、弱酸のエッチャントを用いてエッチングした場合にも、エッチングによる残渣がほとんど発生しない。
蓚酸を含むエッチャントの蓚酸濃度は、1〜10wt%であることが好ましく、より好ましくは、1〜5wt%である。蓚酸濃度が1wt%未満では、透明導電層のエッチング速度が遅くなる場合があり、10wt%超では、蓚酸の結晶が、蓚酸を含むエッチャントの水溶液中に析出する場合があるからである。
(4)また、本発明は、酸性の前記エッチャントが、蓚酸、燐酸・酢酸・硝酸からなる混酸、又は硝酸第二セリウムアンモニウムのいずれか一種又は二種以上を含むことを特徴とする上記(3)に記載の薄膜トランジスタ型基板の製造方法である。
上記の通り、本発明の薄膜トランジスタ型基板における透明導電膜は、製造時に、弱酸(有機酸など)を用いたエッチングによる残渣がほとんど発生しない。このため、本発明の薄膜トランジスタ型基板は、加工性に優れ、歩留まりが向上する。また、本発明の薄膜トランジスタ型液晶表示装置は、上記薄膜トランジスタ型基板を備えるため、製造効率が向上する。
また、本発明の薄膜トランジスタ型基板の製造方法によれば、所定の酸性のエッチャントを用いた透明導電膜のエッチングによる残渣等が、ほとんど発生しないため、上記薄膜トランジスタ型基板を効率よく製造することが可能となる。
以下、図面を用いて、本実施の形態の好適な例について説明する。
図1には、本実施例1におけるα−SiTFT(アモルファスシリコン薄膜トランジスタ)アクティブマトリックス基板100の近傍の断面図が示されている。透光性のガラス基板1上に、高周波スパッタリングにより、その膜厚が1500オングストロームとなるように金属Alを堆積した。なお、このガラス基板1は、特許請求の範囲に記載の透明基板の一例に相当する。
次に、燐酸・酢酸・硝酸・水(その体積比は12:6:1:1である)系水溶液をエッチング液として用いたホトエッチング法により、上記堆積した金属Alを図1に示す形状にエッチングし、ゲート電極2及びゲート電極配線12を形成した。
次に、グロー放電CVD法により、上記ガラス基板1、上記ゲート電極2、及び上記ゲート電極配線12上に、ゲート絶縁膜3となる窒化シリコン膜(以下、SiN膜と記載することもある)を、その膜厚が3000オングストロームとなるように堆積した。続いて、このゲート絶縁膜3上に、α−Si:H(i)膜4を、その膜厚が3500オングストロームとなるように堆積し、さらに、チャンネル保護層5となる窒化シリコン膜(SiN膜)を、上記α−Si:H(i)膜4上に、その膜厚が3000オングストロームとなるように堆積した。
この時、放電ガスとして、SiN膜から形成されるゲート絶縁膜3及びチャンネル保護層5については、SiH−NH−N系混合ガスを用い、一方、α−Si:H(i)膜4については、SiH−N系混合ガスをそれぞれ用いた。また、このSiN膜から形成されるチャンネル保護層5は、CHF系ガスを用いたドライエッチングによりエッチングし、図1に示す形状を形成した。
続いて、α−Si:H(n)膜6を、SiH−H−PH系の混合ガスを用いて、上記α−Si:H(i)膜4及び上記チャンネル保護層5上に、その膜厚が3000オングストロームとなるように堆積した。
次に、堆積したこのα−Si:H(n)膜6上に、さらに、金属Mo/金属Al二層膜を、下層の金属Moの膜厚が0.05μmとなり、金属Alの膜厚が0.2μmとなるように、順にスパッタリング法により堆積した。
燐酸・酢酸・硝酸・水(その体積比は9:8:1:2である)系水溶液をエッチング液として用いたホトエッチング法により、この金属Mo/金属Al二層膜を、図1に示す形状にエッチングし、ドレイン電極7のパターン及びソース電極8のパターンとした。
さらに、CHF系ガスを用いたドライエッチング、及びヒドラジン(NHNH・HO)水溶液を用いたウェットエッチングを併用することにより、α−Si:H膜から形成されるα−Si:H(i)膜4及びα−Si:H(n)膜6についてエッチングを行い、図1に示す形状のα−Si:H(i)膜4のパターン、及びα−Si:H(n)膜6のパターンとした。また、図1に示すように、透明樹脂レジスト10を用いて、保護膜を形成し、さらにスルーホールなどのパターンを形成した。
次に、上記処理を行った基板上に、酸化インジウムと酸化タングステンを主成分とする非晶質の透明導電膜9をスパッタリング法で堆積した。このスパッタリング法に用いるターゲットは、ターゲット中のInとWの原子比である[In]/([In]+[W])の値が、0.97となるように調製したIn−WO焼結体である。ここで、[In]は、透明導電膜9中の単位体積当たりのインジウム原子の数を表し、[W]は、透明導電膜9中の単位体積当たりのタングステン原子の数を表す。
スパッタリングは、このIn−WO焼結体をプレーナマグネトロン型のカソードに配置して用い、その膜厚が1000オングストロームとなるように、透明導電膜9を堆積した。この時、スパッタリング時の放電ガスとして、純アルゴンガス、又は1vol%程度の微量のOガスが混合したアルゴンガスを用いた。
前記タングステンがターゲット内に含まれる形態は、WO、WOなどの酸化タングステンの形で、酸化インジウム焼結体中に分散している形態でもよいが、In12などの酸化インジウム−酸化タングステン間の複合酸化物の形で、酸化インジウム焼結体中に分散している形態でもよい。好ましくは、タングステン原子が、酸化インジウムのインジウムサイトに置換固溶することにより、タングステンが酸化インジウム焼結体中に原子レベルで分散している形態である。このように、タングステンが酸化インジウム焼結体中に原子レベルで分散している方が、スパッタリングにおいて放電が安定し、低抵抗の透明導電膜9を得るためには有効である。
このIn−WO焼結体からなるターゲットの相対密度は、96%であった。なお、別の試験により、In−WO焼結体からなるターゲットの相対密度が、95%以上である場合には、ノジュールや異常放電が発生しないことを確認している。
また、上記スパッタリングにより、成膜されたIn−WO膜である透明導電膜9は、X線回折法で分析すると、ピークは観察されず非晶質膜であることが判明した。また、このIn−WO膜である透明導電膜9の比抵抗は、3.8×10−4Ω・cm程度であり、十分電極として使用できる膜であることが確認できた。なお、In−WO焼結体からなる上記ターゲットに、酸化スズを1〜10wt%添加することにより、成膜された透明導電膜9の比抵抗は、1.8×10−4Ω・cm以下になることも判明した。
このIn−WO膜である透明導電膜9について、蓚酸3.2wt%の水溶液をエッチャントとして用いたホトエッチング法により、透過画素電極のパターンになるように、エッチングを行った。これにより、図1に示す透明導電膜9の非晶質電極よりなる透過画素電極のパターンを形成した。
この時、ソース電極8のパターンと、透明導電膜9からなる透明画素電極のパターンと、が電気的に接続するように所望のパターンに形成した。また、この時、金属Alを含むドレイン電極7及びソース電極8が、エッチング液で溶出することはなかった。次に、このガラス基板1を250℃にて30分間熱処理した。なお、この蓚酸3.2wt%の水溶液は、特許請求の範囲に記載の蓚酸を含む酸性のエッチャントの一例に相当する。
この後、SiNパッシベーション膜(図示せず)及び遮光膜パターン(図示せず)を形成して、図1に示すα−SiTFTアクティブマトリックス基板100を製造した。なお、このα−SiTFTアクティブマトリックス基板100におけるガラス基板1上には、図1に示す画素部分等のパターンが、規則的に形成されている。すなわち実施例1のα−SiTFTアクティブマトリックス基板100は、アレイ基板となっている。なお、このα−SiTFTアクティブマトリックス基板100は、特許請求の範囲に記載の薄膜トランジスタ型基板の好適な一例に相当する。
このα−SiTFTアクティブマトリックス基板100上に、液晶層と、カラーフィルター基板と、を設けることにより、TFT−LCD方式平面ディスプレイを製造した。このTFT−LCD方式平面ディスプレイは、特許請求の範囲に記載の薄膜トランジスタ型液晶表示装置の一例に相当する。このTFT−LCD方式平面ディスプレイについて、点燈検査を行った結果、画素電極の不良もなく、良好な表示ができた。
実施例2におけるα−SiTFTアクティブマトリックス基板100は、上記実施例1におけるα−SiTFTアクティブマトリックス基板100の透明導電膜9の組成が異なるのみで、その構造は図1とほぼ同様である。したがって、実施例2のα−SiTFTアクティブマトリックス基板100についても、図1を用いて説明する。
図1に示すように、透光性のガラス基板1上に、高周波スパッタリングにより、その膜厚が1500オングストロームとなるように金属Alを堆積した。次に、燐酸・酢酸・硝酸・水(その体積比は12:6:1:1である)系水溶液をエッチング液として用いたホトエッチング法により、上記堆積した金属Alを図1に示す形状にエッチングし、ゲート電極2及びゲート電極配線12を形成した。なお、このガラス基板1は、特許請求の範囲に記載の透明基板の一例に相当する。
次に、グロー放電CVD法により、上記ガラス基板1、上記ゲート電極2、及び上記ゲート電極配線12上に、ゲート絶縁膜3となる窒化シリコン膜(以下、SiN膜と記載することもある)を、その膜厚が3000オングストロームとなるように堆積した。続いて、このゲート絶縁膜3上に、α−Si:H(i)膜4を、その膜厚が3500オングストロームとなるように堆積し、さらに、チャンネル保護層5となる窒化シリコン膜(SiN膜)を、上記α−Si:H(i)膜4上に、その膜厚が3000オングストロームとなるように堆積した。
この時、放電ガスとして、SiN膜から形成されるゲート絶縁膜3及びチャンネル保護層5については、SiH−NH−N系混合ガスを用い、一方、α−Si:H(i)膜4については、SiH−N系混合ガスをそれぞれ用いた。また、このSiN膜から形成されるチャンネル保護層5は、CHF系ガスを用いたドライエッチングにより、エッチングし、図1に示す形状を形成した。
続いて、α−Si:H(n)膜6を、SiH−H−PH系の混合ガスを用いて、上記α−Si:H(i)膜4及び上記チャンネル保護層5上に、その膜厚が3000オングストロームとなるように堆積した。
次に、堆積したこのα−Si:H(n)膜6上に、さらに、金属Mo/金属Al二層膜を、下層の金属Moの膜厚が0.05μmとなり、金属Alの膜厚が0.2μmとなるように、順にスパッタリング法により堆積した。
燐酸・酢酸・硝酸・水(その体積比は9:8:1:2である)系水溶液をエッチング液として用いたホトエッチング法により、この金属Mo/金属Al二層膜を、図1に示す形状にエッチングし、ドレイン電極7のパターン及びソース電極8のパターンとした。
さらに、CHF系ガスを用いたドライエッチング、及びヒドラジン(NHNH・HO)水溶液を用いたウェットエッチングを併用することにより、α−Si:H膜から形成されるα−Si:H(i)膜4及びα−Si:H(n)膜6についてエッチングを行い、図1に示す形状のα−Si:H(i)膜4のパターン、及びα−Si:H(n)膜6のパターンとした。また、図1に示すように、透明樹脂レジスト10を用いて、保護膜を形成し、さらにスルーホールなどのパターンを形成した。
次に、上記処理を行った基板上に、酸化インジウムと酸化モリブデンを主成分とする非晶質の透明導電膜9をスパッタリング法で堆積した。このスパッタリング法に用いるターゲットは、ターゲット中のInとMoの原子比である[In]/([In]+[Mo])の値が、0.90となるように調製したIn−MoO焼結体である。ここで、[In]は、透明導電膜9中の単位体積当たりのインジウム原子の数を表し、[Mo]は、透明導電膜9中の単位体積当たりのモリブデン原子の数を表す。
スパッタリングは、このIn−MoO焼結体をプレーナマグネトロン型のカソードに配置して用い、その膜厚が1000オングストロームとなるように、透明導電膜9を堆積した。この時、スパッタリング時の放電ガスとして、純アルゴンガス、又は1vol%程度の微量のOガスが混合したアルゴンガスを用いた。
前記モリブデン元素がターゲット内に含まれる形態は、MoO、MoOなどの酸化モリブデンの形で、酸化インジウム焼結体中に分散している形態でもよい。しかし、InMoやInMo12或いはIn11Mo62などのインジウムとモリブデンの複合酸化物の形で、酸化インジウム焼結体中に分散している形態でもよい。好ましくは、モリブデン原子が、酸化インジウムのインジウムサイトに置換固溶することにより、モリブデンが酸化インジウム結晶体中に原子レベルで分散している形態である。このように、モリブデンが酸化インジウム焼結体中に原子レベルで分散している方が、スパッタリングにおいて放電が安定し、低抵抗の透明導電膜9を得るためには有効である。
このIn−MoO焼結体からなるターゲットの相対密度は、96%であった。なお、別の試験により、In−MoO焼結体からなるターゲットの相対密度が、95%以上である場合には、ノジュールや異常放電が発生しないことを確認している。
また、上記スパッタリングにより、成膜されたIn−MoO膜である透明導電膜9は、X線回折法で分析すると、ピークは観察されず非晶質膜であることが判明した。また、このIn−MoO膜である透明導電膜9の比抵抗は、3.4×10−4Ω・cm程度であり、十分電極として使用できる膜であることが確認できた。なお、In−MoO焼結体からなる上記ターゲットに、酸化スズを1〜10wt%添加することにより、成膜された透明導電膜9の比抵抗は、1.9×10−4Ω・cm以下になることも判明した。
このIn−MoO膜である透明導電膜9について、蓚酸3.2wt%の水溶液をエッチャントとして用いたホトエッチング法により、透過画素電極のパターンになるように、エッチングを行った。これにより、図1に示す透明導電膜9の非晶質電極よりなる透過画素電極のパターンを形成した。
この時、ソース電極8のパターンと、透明導電膜9からなる透明画素電極のパターンと、が電気的に接続するように所望のパターンに形成した。また、この時、金属Alのドレイン電極7及びソース電極8が、エッチング液で溶出することはなかった。次に、このガラス基板1を250℃にて30分間熱処理した。なお、この蓚酸3.2wt%の水溶液は、特許請求の範囲に記載の蓚酸を含む酸性のエッチャントに相当する。
この後、SiNパッシベーション膜(図示せず)及び遮光膜パターン(図示せず)を形成して、図1に示すα−SiTFTアクティブマトリックス基板100を製造した。なお、このα−SiTFTアクティブマトリックス基板100におけるガラス基板1上には、図1に示す画素部分等のパターンが、規則的に形成されている。。すなわち実施例2のα−SiTFTアクティブマトリックス基板100は、アレイ基板となっている。なお、このα−SiTFTアクティブマトリックス基板100は、実施例1と同様に、特許請求の範囲に記載の薄膜トランジスタ型基板の好適な一例に相当する。
このα−SiTFTアクティブマトリックス基板100上に、液晶層と、カラーフィルター基板と、を設けることにより、TFT−LCD方式平面ディスプレイを製造した。このTFT−LCD方式平面ディスプレイは、特許請求の範囲に記載の薄膜トランジスタ型液晶表示装置の一例に相当する。このTFT−LCD方式平面ディスプレイについて、点燈検査を行った結果、画素電極の不良もなく、良好な表示ができた。
本実施例3におけるα−SiTFTアクティブマトリックス基板100は、上記実施例1及び2におけるα−SiTFTアクティブマトリックス基板100における透明導電膜9の組成が異なるのみで、その構造は図1とほぼ同様である。したがって、実施例3のα−SiTFTアクティブマトリックス基板100についても、図1を用いて説明する。
透光性のガラス基板1上に、高周波スパッタリングにより、その膜厚が2000オングストロームとなるように金属Al(合金)(その組成重量%は、Al:Ni=99:1である)を堆積した。次に、燐酸・酢酸・硝酸・水(その体積比は9:6:1:2である)系水溶液をエッチング液として用いたホトエッチング法により、上記堆積した金属Alを、図1のゲート電極2及びゲート電極配線12と同様の形状にエッチングし、ゲート電極及びゲート電極配線を形成した。なお、このガラス基板1は、特許請求の範囲に記載の透明基板の一例に相当する。
次に、グロー放電CVD法により、上記ガラス基板1、上記ゲート電極2、及び上記ゲート電極配線12上に、ゲート絶縁膜3となる窒化シリコン膜(以下、SiN膜と記載することもある)を、その膜厚が3000オングストロームとなるように堆積した。続いて、このゲート絶縁膜3上に、α−Si:H(i)膜4を、その膜厚が3500オングストロームとなるように堆積し、さらに、チャンネル保護層5となる窒化シリコン(SiN)膜を、上記α−Si:H(i)膜4上に、その膜厚が3000オングストロームとなるように堆積した。
この時、放電ガスとして、SiN膜から形成されるゲート絶縁膜3及びチャンネル保護層5については、SiH−NH−N系混合ガスを用い、一方、α−Si:H(i)膜4については、SiH−N系混合ガスをそれぞれ用いた。また、このSiN膜から形成されるチャンネル保護層5は、CHF系ガスを用いたドライエッチングによりエッチングし、図1に示す形状を形成した。
続いて、α−Si:H(n)膜6を、SiH−H−PH系の混合ガスを用いて、上記α−Si:H(i)膜4及び上記チャンネル保護層5上に、その膜厚が3000オングストロームとなるように堆積した。
次に、堆積したこのα−Si:H(n)膜6上に、さらに、金属Mo/金属Al二層膜を、下層の金属Moの膜厚が0.05μmとなり、金属Alの膜厚が0.2μmとなるように、順にスパッタリング法により堆積した。
燐酸・酢酸・硝酸・水(その体積比は9:6:1:2である)系水溶液をエッチング液として用いたホトエッチング法により、この金属Mo/金属Al二層膜を、図1に示す形状にエッチングし、ドレイン電極7のパターン及びソース電極8のパターンとした。
さらに、CHF系ガスを用いたドライエッチング、及びヒドラジン(NHNH・HO)水溶液を用いたウェットエッチングを併用することにより、α−Si:H膜から形成されるα−Si:H(i)膜4及びα−Si:H(n)膜6についてエッチングを行い、図1に示す形状のα−Si:H(i)膜4のパターン、及びα−Si:H(n)膜6のパターンとした。また、図1に示すように、透明樹脂レジスト10を用いて、保護膜を形成し、さらにスルーホールなどのパターンを形成した。
次に、上記処理を行った基板上に、図1に示すように、酸化インジウムと酸化ニオブを主成分とする非晶質の透明導電膜9をスパッタリング法で堆積した。このスパッタリング法に用いるターゲットは、ターゲット中のInとNbの原子比である[In]/([In]+[Nb])の値が0.95となるように調製したIn−Nb焼結体である。ここで、[In]は、透明導電膜9中の単位体積当たりのインジウムの原子の数を表し、[Nb]は、透明導電膜9中の単位体積当たりのニオブの原子の数を表す。
スパッタリングは、このIn−Nb焼結体をプレーナマグネトロン型のカソードに配置して用い、その膜厚が1000オングストロームとなるように、透明導電膜9を堆積した。この時、スパッタリング時の放電ガスは、純アルゴンガス、又は1vol%程度の微量のOガスが混合したアルゴンガスを用いた。
前記ニオブ元素がターゲット内に含まれる形態は、Nb、Nbなどの酸化ニオブの形で、酸化インジウム焼結体中に分散している形態でもよい。しかし、InNbOなどのインジウムとニオブの複合酸化物の形態で、酸化インジウム焼結体中に分散している形態でもよい。好ましくは、ニオブ原子が、酸化インジウムのインジウムサイトに置換固溶することにより、ニオブが酸化インジウム焼結体中に原子レベルで分散している形態である。このように、ニオブが酸化インジウム焼結体中に原子レベルで分散している方が、スパッタリングにおいて放電が安定し、低抵抗の透明導電膜9を得るためには有効である。
このIn−Nb焼結体からなるターゲットの相対密度は、97%であった。なお、別の試験により、In−Nb焼結体からなるターゲットの相対密度が、95%以上である場合には、ノジュールや異常放電が発生しないことを確認している。
また、上記スパッタリングにより、成膜されたIn−Nb膜である透明導電膜9は、X線回折法で分析すると、ピークは観察されず非晶質膜であることが判明した。また、このIn−Nb膜である透明導電膜9の比抵抗は、3.6×10−4Ω・cm程度であり、十分電極として使用できる膜であることが確認できた。なお、In−Nb焼結体からなる上記ターゲットに、酸化スズを1〜10%添加することにより、成膜された透明導電膜9の比抵抗は、1.7×10−4Ω・cm以下になることも判明した。
このIn−Nb膜である透明導電膜9について、蓚酸3.2wt%の水溶液をエッチャントとして用いたホトエッチング法により、透過画素電極のパターンになるように、エッチングを行った。これにより、図1に示す透明導電膜9の非晶質電極よりなる透過画素電極のパターンを形成した。なお、この蓚酸3.2wt%の水溶液は、特許請求の範囲に記載の蓚酸を含む酸性のエッチャントの一例に相当する。
この時、ソース電極8のパターンと、透過画素電極パターンが電気的に接続するように所望のパターンに形成した。また、この時、ソース電極8及びドレイン電極7がエッチング時に断線又は線細りすることはなかった。次に、このガラス基板1を250℃にて30分間熱処理した。
この後、SiNパッシベーション膜(図示せず)及び遮光膜パターン(図示せず)を形成することにより、図1に示すα−SiTFTアクティブマトリックス基板100を製造した。なお、このα−SiTFTアクティブマトリックス基板100におけるガラス基板1上には、図1に示す画素部分等のパターンが、規則的に形成されている。すなわち実施例3のα−SiTFTアクティブマトリックス基板100は、アレイ基板となっている。なお、このα−SiTFTアクティブマトリックス基板100は、実施例1及び2と同様に、特許請求の範囲に記載の薄膜トランジスタ型基板の好適な一例に相当する。
このα−SiTFTアクティブマトリックス基板100上に、液晶層と、カラーフィルター基板と、を設けることにより、TFT−LCD方式平面ディスプレイを製造した。このTFT−LCD方式平面ディスプレイは、特許請求の範囲に記載の液晶表示装置の一例に相当する。このTFT−LCD方式平面ディスプレイについて、点燈検査を行った結果、表示が良好であることが判明した。
実施例4におけるα−SiTFTアクティブマトリックス基板100は、上記実施例1〜3におけるα−SiTFTアクティブマトリックス基板100の透明導電膜9の組成が異なるのみで、その構造は図1とほぼ同様である。したがって、実施例4のα−SiTFTアクティブマトリックス基板100についても、図1を用いて説明する。
図1に示すように、透光性のガラス基板1上に、金属Al(合金)(その組成重量%は、Al:Ni=99:1である)を高周波スパッタにより、その膜厚2000オングストロームとなるように堆積する。燐酸・酢酸・硝酸・水(その体積比は9:6:1:2である)系水溶液をエッチング液として用いたホトエッチング法により、この堆積した金属Alからなる薄膜を、図1に示す形状にエッチングし、ゲート電極2及びゲート電極配線12を形成した。なお、このガラス基板1は、特許請求の範囲に記載の透明基板の一例に相当する。
次に、グロー放電CVD法により、図1に示すように、ゲート絶縁膜3となる窒化シリコン膜(以下、SiN膜と記載することもある)を、その膜厚が3000オングストローム堆積した。続いて、図1に示すように、α−Si:H(i)膜4を、その膜厚が3500オングストロームとなるように堆積し、さらにチャンネル保護層5となる窒化シリコン膜(SiN)を、その膜厚が3000オングストロームとなるように椎積した。
この時、放電ガスとして、SiN膜から形成されるゲート絶縁膜3及びチャンネル保護膜5は、SiH−NH−N系混合ガスを用い、一方、α−Si:H(i)膜4については、SiH−N系の混合ガスをそれぞれ用いた。また、このSiN膜からなるチャンネル保護膜5は、CHF系ガスを用いたドライエッチングにより、エッチングし、図1に示す形状を形成した。
続いてα−Si:H(n)膜6を、SiH−H−PH系の混合ガスを用いて、図1に示すように、その膜厚が3000オングストロームとなるように堆積した。
次に、堆積したこのα−Si:H(n)膜6上に、さらに、金属Mo/金属Al(合金)(その組成重量%は、Al:Ni=99:1である)二層膜を、下層のMoの膜厚が0.05μmとなり、上層のAlの膜厚が0.2μmとなるように、順にスパッタリング法により堆積した。
燐酸・酢酸・硝酸・水(その堆積比は9:6:1:2である)系エッチング液用いたホトエッチング法により、この金属Mo/金属Al二層膜を、図1に示す形状にエッチングし、ドレイン電極7のパターン及びソース電極8のパターンとした。
次に、CHF系ガスを用いたドライエッチング、及びヒドラジン(NHNH・HO)水溶液を用いたウェットエッチングを併用することにより、α−Si:H膜から形成されるα−Si:H(i)膜4のパターン、α−Si:H(n)膜6のパターンを形成した。また、図1に示すように、透明樹脂レジスト10を用いて、保護膜を形成し、その後、スルーホールなどのパターンを形成した。
次に、上記処理を行った基板上に、酸化インジウムと酸化ニッケルを主成分とする非晶質の透明導電膜9をスパッタリング法で推積した。このスパッタリングに用いるターゲットは、ターゲット中のInとNiの原子比である[In]/([In]+[Ni])の値が、を0.95となるように調製したIn−NiO焼結体である。ここで、ここで、[In]は、透明導電膜9中の単位体積当たりのインジウム原子の数を表し、[Ni]は、透明導電膜9中の単位体積当たりのニッケル原子の数を表す。
スパッタリングは、このIn−NiO焼結体をプレーナマグネトロン型のカソードに設置して用い、その膜厚が1000オングストロームとなるように、透明導電膜9を堆積した。この時、スパッタリング時の放電ガスとして、純アルゴン、又は1vol%程度の徹量のOガスを混入したArガスを用いた。
前記ニッケル元素がターゲット内に含まれる形態は、NiOなどの酸化ニッケルの形で酸化インジウム焼結体中に分散している形態でもよい。しかし、InNiOなどのインジウムとニッケルの複合酸化物の形態で酸化インジウム焼結体中に分散している形態でもよい。好ましくは、ニッケル原子が酸化インジウムのインジウムサイトに置換固溶することにより、ニッケルが酸化インジウム焼結体中に原子レベルで分散している形態である。このように、ニッケルが酸化インジウム焼結体中に原子レベルで分散している方が、スパッタリングにおいて放電が安定し、低抵抗の透明導電膜9を得るためには有効である。 このIn−NiO焼結体からなるターゲットの相対密度は、97%であった。別の試験により、In−NiO焼結体からなるターゲットの相対密度が95%以上でる場合には、ノジュールや異常放電が発生しないことを確認している。
また、上記スパッタリングにより、成膜されたIn−NiO膜である透明導電膜9は、X線回折法で分析すると、ピークは観測されず非晶質膜であることが判明した。また、このIn−NiO膜である透明導電膜9の比抵抗は、4.6×10−4Ω・cm程度であり、十分電極として使用できる膜であることが確認できた。なお、上記ターゲットに、酸化スズを1〜10wt%添加することにより、成膜された透明導電膜9の比抵抗は、2.2×10−4Ω・cm以下になることも判明した。
このIn−NiO膜である透明導電膜9について、蓚酸3.2重量%の水溶液をエッチャントとして用いたホトエッチング法により、透過画素電極のパターンになるように、エッチングを行った。これにより、図1に示す透明導電膜9の非晶質電極よりなる透明画素電極のパターンを形成した。
この時、ソース電極8のパターンと、透明導電膜9からなる透過画素電極パターンと、が電気的に接続するように所望のパターンに形成した。また、この時、金属Alのドレイン電極7及びソース電極8が、エッチング時に、断線又は線細りすることはなかった。 次に、このガラス基板1を250℃にて30分間熱処理した。なお、この蓚酸3.2重量%の水溶液は、特許請求の範囲に記載の蓚酸を含む酸性のエッチャントに相当する。
この後、SiNパッシベーション膜(図示せず)及び遮光膜パターン(図示せず)を形成して、図1に示すα−SiTFTアクティブマトリックス基板100を製造した。なお、このα−SiTFTアクティブマトリックス基板100におけるガラス基板1上には、図1に示す画素部分等のパターンが、規則的に形成されている。。すなわち実施例4のα−SiTFTアクティブマトリックス基板100は、アレイ基板となっている。なお、このα−SiTFTアクティブマトリックス基板100は、実施例1と同様に、特許請求の範囲に記載の薄膜トランジスタ型基板の好適な一例に相当する。
このα−SiTFTアクティブマトリックス基板100上に、液晶層と、カラーフィルター基板と、を設けることにより、TFT−LCD方式平面ディスプレイを製造した。このTFT−LCD方式平面ディスプレイは、特許請求の範囲に記載の薄膜トランジスタ型液晶表示装置の一例に相当する。このTFT−LCD方式平面ディスプレイについて、点燈検査を行った結果、画素電極の不良もなく、良好な表示ができた。
上記実施例1〜4においては、透明導電膜9をエッチングする際に用いるエッチャントについては、蓚酸3.2wt%の水溶液である例について示した。しかしながら、透明導電膜9をエッチングする際に用いるエッチャントは、上記蓚酸系水溶液の他にも、燐酸・酢酸・硝酸からなる混酸であることも好ましく、又は、硝酸第二セリウムアンモニウム水溶液であることも好ましい。
上記実施例1〜4において述べたように、本実施の形態においては各透明導電膜9として、種々の酸化物を利用した。本実施例6では、これら酸化物の、Ag/AgCl標準電極に対する電極電位を測定した。測定は、各種の電解質(液)中の電極電位を測定することによって実行した。
表1には、電解質としてTMAH(テトラメチルアンモニウム・ハイドロオキサイド)2.8wt%水溶液を用いた場合の測定例が示されている。一方、表2には、電解質として剥離液を用いた場合の測定例が示されている。
Figure 2005258115

表1に示されているように、上記実施例1において用いたIn−WOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.352Vであった。Alとの電位差の絶対値は、0.543Vである(表1参照)。
また、上記実施例2において用いたIn−MoOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.386Vであった(表1参照)。Alとの電位差の絶対値は、0.509Vである(表1参照)。
また、上記実施例3において用いたIn−Nbによる透明導電膜の電位(対Ag/AgCl電極)は、−0.365Vであった(表1参照)。Alとの電位差の絶対値は、0.530Vである(表1参照)。
また、上記実施例4において用いたIn−NiOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.378Vであった(表1参照)。Alとの電位差の絶対値は、0.517Vである(表1参照)。
一方、ITOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.238Vであった(表1参照)。Alとの電位差の絶対値は、0.657Vである(表1参照)。
また、IZOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.247Vであった(表1参照)。Alとの電位差の絶対値は、0.648Vである(表1参照)。
さて、これまで比較の対象としてきたAlの電位(対Ag/AgCl電極)は、−0.895Vであり(表1参照)、Al−Nd(Ndの組成比率:1wt%)合金の電位(対Ag/AgCl電極)は、−0.848Vであった(表1参照)。
このように、Alと透明電極が電気的に接触している状態で、電解質にも接触した場合は、表1に示すような電位差(起電力)が発生する。この電位差(起電力)によってAl電極の腐食が加速されると考えられる。表1に示すように、本発明の透明電極は、ITOやIZOと比較して、Alとの電位差(起電力)を約0.1V以上小さくすることができる。このように、本発明によれば、電位差(起電力)が小さくなることから、電極の腐食反応が抑制されることが明らかである。
次に、電解質を剥離液とした場合の測定結果が表2に示されている。この剥離液は、ジエタノールアミンとN−メチルピロリドンを30vol%:70vol%で混合した溶液である。
Figure 2005258115

表2に示されているように、上記実施例1において用いたIn−WOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.248Vであった。Alとの電位差の絶対値は、0.472Vである(表2参照)。
また、上記実施例2において用いたIn−MoOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.268Vであった(表2参照)。Alとの電位差の絶対値は、0.452Vである(表2参照)。
また、上記実施例3において用いたIn−Nbによる透明導電膜の電位(対Ag/AgCl電極)は、−0.256Vであった(表2参照)。Alとの電位差の絶対値は、0.464Vである(表2参照)。
また、上記実施例4において用いたIn−NiOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.287Vであった(表2参照)。Alとの電位差の絶対値は、0.433Vである(表2参照)。
一方、ITOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.120Vであった(表2参照)。Alとの電位差の絶対値は、0.600Vである(表2参照)。
さて、これまで比較の対象としてきたAlの電位(対Ag/AgCl電極)は、−0.720Vである(表2参照)。
このように、Alと透明電極が電気的に接触している状態で、電解質にも接触した場合は、表2に示すような電位差(起電力)が発生する。この電位差(起電力)によってAl電極の腐食が加速されると考えられる。表2に示すように、本発明の透明電極は、ITOやIZOと比較して、Alとの電位差(起電力)を約0.1V以上小さくすることができる。このように、本発明によれば、電位差(起電力)が小さくなることから、電極の腐食反応が抑制されることが明らかである。
『変形実施例1』
図2には、本実施例における別のα−SiTFTアクティブマトリックス基板200の近傍の断面図が示されている。本変形実施例1のα−SiTFTアクティブマトリックス基板200において特徴的なことは、図2に示すように、透明樹脂レジストを設けずに、透明導電膜9を直接ソース電極108上に設けたことである。
また、図2に示すように、本変形実施例1のドレイン電極7及びソース電極8は、金属Cr/金属Al二層膜から構成されているが、上記実施例1〜4と同様に、ドレイン電極7及びソース電極8が、金属Mo/金属Al二層膜から構成されることも好ましい。なお、図2のドレイン電極7及びソース電極8において、下層は金属Crからなる層であり、上層は金属Alからなる層である。
また、図2に示すように、本変形実施例1におけるゲート電極102は、金属Al層から構成される単層構造である例を示したが、このゲート電極102は、上記実施例1及び2のゲート電極2と同様に、Al層とMo層とから構成される二層構造であることも好ましい。また、上記実施例3と同様に、金属Al層が、金属Al(合金)(その組成重量%は、Al:Ni=99:1である)から構成されることも好ましい。
なお、図2に示す本変形実施例1のα−SiTFTアクティブマトリックス基板200は、上記実施例1〜4のα−SiTFTアクティブマトリックス基板100と同様の作用効果を奏する。
本実施例1〜3のα−SiTFTアクティブマトリックス基板の近傍の断面図である。 本変形実施例1のα−SiTFTアクティブマトリックス基板の近傍の断面図である。
符号の説明
1 ガラス基板
2 ゲート電極
3 ゲート絶縁膜
4 α−Si:H(i)膜
5 チャンネル保護層
6 α−Si:H(n)膜
7 ドレイン電極
8 ソース電極
9 透明導電膜
10 透明樹脂レジスト
11 反射電極
12 ゲート電極配線
100 α−SiTFTアクティブマトリックス基板
102 ゲート電極
107 ドレイン電極
108 ソース電極
200 α−SiTFTアクティブマトリックス基板

Claims (4)

  1. 透明基板と、
    前記透明基板上に設けられたソース電極と、
    前記透明基板上に設けられたドレイン電極と、
    前記透明基板上に設けられた透明画素電極と、
    を具備してなる薄膜トランジスタ型基板において、前記透明画素電極が、
    酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物、
    を含む透明導電膜であり、前記透明画素電極が、前記ソース電極又は前記ドレイン電極と電気的に接続していることを特徴する薄膜トランジスタ型基板。
  2. 透明基板と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられた透明画素電極と、を具備してなる薄膜トランジスタ型基板と、
    複数色の着色パターンが設けられたカラーフィルター基板と、
    前記薄膜トランジスタ型基板と、前記カラーフィルター基板と、に挟まれた液晶層と、
    を具備してなる薄膜トランジスタ型液晶表示装置において、前記透明画素電極が、
    酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物、
    を含む透明導電膜であり、前記透明画素電極が、前記ソース電極又は前記ドレイン電極と電気的に接続していることを特徴する薄膜トランジスタ型液晶表示装置。
  3. 請求項1に記載の薄膜トランジスタ型基板を製造する方法において、
    前記透明基板上に前記透明導電膜を堆積するステップと、
    前記堆積した前記透明導電膜を、酸性のエッチャントを用いて、エッチングすることによって、前記透明画素電極を形成するステップと、
    を含むことを特徴とする薄膜トランジスタ型基板の製造方法。
  4. 酸性の前記エッチャントが、
    蓚酸、燐酸・酢酸・硝酸からなる混酸、又は硝酸第二セリウムアンモニウムのいずれか一種又は二種以上を含むことを特徴とする請求項3に記載の薄膜トランジスタ型基板の製造方法。
















JP2004070113A 2004-03-09 2004-03-12 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法 Withdrawn JP2005258115A (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2004070113A JP2005258115A (ja) 2004-03-12 2004-03-12 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
CN2005800045035A CN1918672B (zh) 2004-03-09 2005-03-02 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
KR1020067018342A KR101101456B1 (ko) 2004-03-09 2005-03-02 박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명도전막, 투명 전극, 및 관련된 장치 및 방법
EP05719804A EP1724790A4 (en) 2004-03-09 2005-03-02 THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHODS OF MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY UNIT USING THE SAME, AND RELATED DEVICE AND METHOD, AND SPRAY TARGET AND TRANSPARENT CONDUCTIVE FILM FORMED THEREFOR BY USE OF
CN2012103401052A CN103121799A (zh) 2004-03-09 2005-03-02 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置
US10/592,280 US8038857B2 (en) 2004-03-09 2005-03-02 Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes
PCT/JP2005/003489 WO2005086180A1 (ja) 2004-03-09 2005-03-02 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法
TW100136734A TWI419337B (zh) 2004-03-09 2005-03-07 薄膜電晶體及薄膜電晶體基板及此等之製造方法及使用此等之液晶顯示裝置及相關之裝置與方法、以及噴鍍靶及使用其成膜之透明導電膜及透明電極及相關之裝置與方法
TW094106827A TWI390732B (zh) 2004-03-09 2005-03-07 薄膜電晶體及薄膜電晶體基板及此等之製造方法及使用此等之液晶顯示裝置及相關之裝置與方法、以及噴鍍靶及使用其成膜之透明導電膜及透明電極及相關之裝置與方法
US13/219,814 US8773628B2 (en) 2004-03-09 2011-08-29 Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes
US13/219,827 US8507111B2 (en) 2004-03-09 2011-08-29 Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004070113A JP2005258115A (ja) 2004-03-12 2004-03-12 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005258115A true JP2005258115A (ja) 2005-09-22

Family

ID=35083874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070113A Withdrawn JP2005258115A (ja) 2004-03-09 2004-03-12 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法

Country Status (1)

Country Link
JP (1) JP2005258115A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344584A (ja) * 2005-05-13 2006-12-21 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
WO2008069057A2 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Etching amorphous semiconductor oxides with alkaline etchant solution
JP2010107570A (ja) * 2008-10-28 2010-05-13 Kobe Steel Ltd 表示装置の製造方法
US8168544B2 (en) 2006-08-01 2012-05-01 Canon Kabushiki Kaisha Oxide etching method
US8999836B2 (en) 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2019187269A1 (ja) * 2018-03-30 2019-10-03 三井金属鉱業株式会社 酸化物焼結体、スパッタリングターゲットおよび透明導電膜
WO2020031410A1 (ja) * 2018-08-09 2020-02-13 Jx金属株式会社 酸化物スパッタリングターゲット及びその製造方法、並びに当該酸化物スパッタリングターゲットを用いて成膜した酸化物薄膜

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344584A (ja) * 2005-05-13 2006-12-21 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
US8999836B2 (en) 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US9419064B2 (en) 2005-05-13 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8168544B2 (en) 2006-08-01 2012-05-01 Canon Kabushiki Kaisha Oxide etching method
WO2008069057A2 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Etching amorphous semiconductor oxides with alkaline etchant solution
US7960289B2 (en) 2006-12-05 2011-06-14 Canon Kabushiki Kaisha Etching method, pattern forming process, thin-film transistor fabrication process, and etching solution
JP2010107570A (ja) * 2008-10-28 2010-05-13 Kobe Steel Ltd 表示装置の製造方法
WO2019187269A1 (ja) * 2018-03-30 2019-10-03 三井金属鉱業株式会社 酸化物焼結体、スパッタリングターゲットおよび透明導電膜
JPWO2019187269A1 (ja) * 2018-03-30 2021-04-08 三井金属鉱業株式会社 酸化物焼結体、スパッタリングターゲットおよび透明導電膜
JP7203088B2 (ja) 2018-03-30 2023-01-12 三井金属鉱業株式会社 酸化物焼結体、スパッタリングターゲットおよび透明導電膜
WO2020031410A1 (ja) * 2018-08-09 2020-02-13 Jx金属株式会社 酸化物スパッタリングターゲット及びその製造方法、並びに当該酸化物スパッタリングターゲットを用いて成膜した酸化物薄膜
JPWO2020031410A1 (ja) * 2018-08-09 2020-08-20 Jx金属株式会社 酸化物スパッタリングターゲット及びその製造方法、並びに当該酸化物スパッタリングターゲットを用いて成膜した酸化物薄膜

Similar Documents

Publication Publication Date Title
CN105887091B (zh) 用于银薄层的蚀刻剂组合物,使用其形成金属图案的方法和使用其制作阵列基板的方法
CN100373249C (zh) 显示装置
EP1983499A1 (en) Reflective tft substrate and method for manufacturing reflective tft substrate
US20080258143A1 (en) Thin film transitor substrate and method of manufacturing the same
TWI445179B (zh) A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
WO2007088722A1 (ja) Tft基板及び反射型tft基板並びにそれらの製造方法
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
JP2009008770A (ja) 積層構造およびその製造方法
US20090302321A1 (en) Thin Film Transistor Substrate and Method of Manufacturing the Same
EP1916702A2 (en) Method of manufacturing a thin-film transistor substrate
JP2007258675A (ja) Tft基板及び反射型tft基板並びにそれらの製造方法
JP2007235102A (ja) Tft基板及びtft基板の製造方法
JP5244295B2 (ja) Tft基板及びtft基板の製造方法
US7612850B2 (en) Semi-transmissive/semi-reflective electrode substrate, method for manufacturing same, and liquid crystal display using such semi-transmissive/semi-reflective electrode substrate
CN1869795A (zh) 液晶显示装置及其制造方法
US20060261335A1 (en) Liquid crystal display device
KR20040016908A (ko) Tft 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법
US12094888B2 (en) Array substrate
US7910053B2 (en) Semiconductor device and active matrix display device
TW201420812A (zh) 刻蝕劑組合物、金屬圖案的形成方法和陣列基板的製法
JP2005258115A (ja) 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
US20130109114A1 (en) Method of manufacturing array substrate for liquid crystal display device
CN1987570A (zh) 金属线路及其形成方法、显示器基板及其制造方法
JPH11264995A (ja) 液晶表示装置の製造方法
KR101875940B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060905

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126