[go: up one dir, main page]

JP2005258115A - Thin film transistor type substrate, thin film transistor type liquid crystal display device, and method of manufacturing thin film transistor type substrate - Google Patents

Thin film transistor type substrate, thin film transistor type liquid crystal display device, and method of manufacturing thin film transistor type substrate Download PDF

Info

Publication number
JP2005258115A
JP2005258115A JP2004070113A JP2004070113A JP2005258115A JP 2005258115 A JP2005258115 A JP 2005258115A JP 2004070113 A JP2004070113 A JP 2004070113A JP 2004070113 A JP2004070113 A JP 2004070113A JP 2005258115 A JP2005258115 A JP 2005258115A
Authority
JP
Japan
Prior art keywords
film
substrate
thin film
film transistor
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004070113A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Inoue
一吉 井上
Shigekazu Tomai
重和 笘井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2004070113A priority Critical patent/JP2005258115A/en
Priority to US10/592,280 priority patent/US8038857B2/en
Priority to KR1020067018342A priority patent/KR101101456B1/en
Priority to EP05719804A priority patent/EP1724790A4/en
Priority to CN2012103401052A priority patent/CN103121799A/en
Priority to CN2005800045035A priority patent/CN1918672B/en
Priority to PCT/JP2005/003489 priority patent/WO2005086180A1/en
Priority to TW100136734A priority patent/TWI419337B/en
Priority to TW094106827A priority patent/TWI390732B/en
Publication of JP2005258115A publication Critical patent/JP2005258115A/en
Priority to US13/219,814 priority patent/US8773628B2/en
Priority to US13/219,827 priority patent/US8507111B2/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 エッチングによる残渣などの発生が、ほとんどない透明導電膜を備える薄膜トランジスタ型基板、及びその製造方法、及びその薄膜トランジスタ型基板を用いた液晶表示装置を提供する。
【解決手段】 透明基板と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられた透明画素電極と、を具備してなる薄膜トランジスタ型基板において、前記透明画素電極が、酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物と、を含む透明導電膜であり、前記透明画素電極は、前記ソース電極又は前記ドレイン電極と電気的に接続している薄膜トランジスタ型基板、及びその製造方法、及びその薄膜トランジスタ型基板を用いた液晶表示装置である。
【選択図】 図1









PROBLEM TO BE SOLVED: To provide a thin film transistor type substrate provided with a transparent conductive film that hardly generates residues due to etching, a manufacturing method thereof, and a liquid crystal display device using the thin film transistor type substrate.
A transparent substrate, a source electrode provided on the transparent substrate, a drain electrode provided on the transparent substrate, and a transparent pixel electrode provided on the transparent substrate are provided. In the thin film transistor type substrate, the transparent pixel electrode contains indium oxide as a main component, and further contains one or more oxides selected from tungsten oxide, molybdenum oxide, nickel oxide, and niobium oxide. It is a conductive film, and the transparent pixel electrode is a thin film transistor type substrate electrically connected to the source electrode or the drain electrode, a manufacturing method thereof, and a liquid crystal display device using the thin film transistor type substrate.
[Selection] Figure 1









Description

本発明は、液晶表示装置の液晶を駆動する薄膜トランジスタ型基板に関する。また、本発明は、その薄膜トランジスタ型基板を製造する方法に関し、その薄膜トランジスタ型基板を用いた液晶表示装置に関する。   The present invention relates to a thin film transistor substrate for driving a liquid crystal of a liquid crystal display device. The present invention also relates to a method of manufacturing the thin film transistor substrate, and relates to a liquid crystal display device using the thin film transistor substrate.

従来から、液晶表示装置は鋭意研究開発されている。特に、近年、大型テレビ用液晶表示装置が登場して以来、さらに活発に研究開発されている。
この液晶表示装置の画素電極の材料には、一般的に、ITO(Indium Tin Oxide:インジウム・スズ酸化物)が使用されている。これは、ITOが導電性、透明性に優れ、且つ、強酸(王水、塩酸系エッチャント)により、容易にエッチングできるからである。
Conventionally, liquid crystal display devices have been intensively researched and developed. In particular, in recent years, since the appearance of liquid crystal display devices for large-sized televisions, research and development has been made more actively.
In general, ITO (Indium Tin Oxide) is used as the material of the pixel electrode of the liquid crystal display device. This is because ITO is excellent in conductivity and transparency and can be easily etched by a strong acid (aqua regia, hydrochloric acid-based etchant).

しかしながら、スパッタリングにより大型基板へ成膜されるITOは、結晶質の膜であるために、基板温度や、雰囲気ガス及びプラズマ密度の状態などにより、結晶の状態が種々変化し、同一の基板上に、結晶質の膜と、非晶質の膜と、が混在してしまう場合がある。この混在が原因で、エッチング不良(隣接する電極との導通、オーバーエッチングによる画素電極の細り、エッチング残渣による画素不良等)が、発生するという問題がしばしば生じていた。   However, since ITO deposited on a large substrate by sputtering is a crystalline film, the crystal state changes variously depending on the substrate temperature, the atmosphere gas, and the plasma density, and the like. In some cases, a crystalline film and an amorphous film coexist. Due to this mixture, there has often been a problem that etching defects (conduction with adjacent electrodes, pixel electrode thinning due to over-etching, pixel defects due to etching residue, etc.) occur.

エッチング時に生じる問題を解決するために、例えば、特許文献1には、ITO画素電極膜を非晶質にすることにより、HCl−HNO−HO系のエッチング液に対するITO/Alエッチングスピード比を大きくし、エッチング時に生じるAlの溶出を改善する方法が開示されている。
また、上記ITOからなるターゲットは、長時間の連続成膜時に、ターゲット表面に黒色の粒子(ノジュール)を発生し、異常放電を引き起こしたり、異物を発生して画素不良を引き起こしたりすることも、しばしば問題となっていた。
To solve the problems arising during etching, for example, Patent Document 1, by the ITO pixel electrode layer in an amorphous, HCl-HNO 3 -H 2 O system ITO / Al etching speed ratio to the etching solution of Is disclosed, and a method for improving the elution of Al generated during etching is disclosed.
In addition, the target made of ITO generates black particles (nodules) on the surface of the target during continuous film formation for a long time, which may cause abnormal discharge or cause foreign matters to cause pixel defects. It was often a problem.

そこで、ITOを成膜する際に、スパッタガス中に水や水素を添加することにより、非晶質状態のITOを成膜し、この成膜したITOをエッチングした後、加熱して結晶化する方法が検討されている。しかしながら、成膜時に水や水素を添加すると、下地基板に対する密着性が低下したり、ITO表面が還元されてノジュールが大量に発生する場合がしばしば生じていた。   Therefore, when ITO is formed, amorphous ITO is formed by adding water or hydrogen to the sputtering gas, and after this ITO is etched, it is heated and crystallized. A method is being considered. However, when water or hydrogen is added at the time of film formation, the adhesion to the base substrate is often lowered, or the ITO surface is reduced and a large amount of nodules is often generated.

これらの問題を解決する目的で、上記ITOの代わりに、IZO(登録商標:出光興産株式会社、Indium Zinc Oxide:インジウム・亜鉛酸化物)が使用されている。このIZOは、成膜時にほぼ完全な非晶質膜を成膜でき、弱酸である蓚酸系エッチャントによりエッチングでき、燐酸・酢酸・硝酸の混酸や、硝酸第二セリウムアンモニウム水溶液などでもエッチングできるなど、有用性に富むものである。また、このIZOは、ITOに比べて、より弱い酸でエッチングすることが可能である。また、このIZOからなるターゲットは、スパッタリング時にノジュールの発生が少なく、異物の発生も抑えられることから、有用なターゲットであるといえる。   In order to solve these problems, IZO (registered trademark: Idemitsu Kosan Co., Ltd., Indium Zinc Oxide) is used instead of the ITO. This IZO can form an almost complete amorphous film at the time of film formation, can be etched with a oxalic acid-based etchant which is a weak acid, can be etched with a mixed acid of phosphoric acid, acetic acid and nitric acid, an aqueous solution of ceric ammonium nitrate, etc. It is very useful. Also, this IZO can be etched with a weaker acid than ITO. Further, the target made of IZO is a useful target because it generates little nodules during sputtering and suppresses the generation of foreign matter.

上記IZOを含むターゲットとして、例えば、下記特許文献2には、一般式In(ZnO)(m=2〜20)で表される六方晶層状化合物を含む酸化物の焼結体からなるターゲットが開示されている。このターゲットによれば、耐湿性(耐久性)に優れた透明導電膜を成膜することが可能となる。
また、上記IZOを含む透明導電膜として、例えば、下記特許文献3には、インジウム化合物と、亜鉛化合物と、をアルカノールアミン存在下に溶解させて調製したコーティング溶液を、基板に塗布して焼成した後、還元処理することにより、透明導電膜を製造する方法が開示されている。この透明導電膜の製造方法によれば、耐湿性(耐久性)に優れた透明導電膜を得ることができる。
As a target containing the above IZO, for example, in Patent Document 2 below, an oxide sintered body containing a hexagonal layered compound represented by the general formula In 2 O 3 (ZnO) m (m = 2 to 20) is disclosed. A target is disclosed. According to this target, it becomes possible to form a transparent conductive film excellent in moisture resistance (durability).
As the transparent conductive film containing IZO, for example, in Patent Document 3 below, a coating solution prepared by dissolving an indium compound and a zinc compound in the presence of alkanolamine is applied to a substrate and baked. Thereafter, a method for producing a transparent conductive film by reducing treatment is disclosed. According to this method for producing a transparent conductive film, a transparent conductive film having excellent moisture resistance (durability) can be obtained.

また、上記IZOを含む透明導電膜をエッチングする方法として、例えば、下記特許文献4には、In−ZnOからなる透明導電膜を、蓚酸水溶液でエッチングすることにより、画素電極を形成する液晶表示装置の製造方法が開示されている。この液晶表示装置の製造方法によれば、蓚酸溶液を用いてエッチングを行うため、画素電極のパターンを容易に形成できる。このため、、歩留まりを向上することができる。 As a method for etching the transparent conductive film containing IZO, for example, in Patent Document 4 below, a pixel electrode is formed by etching a transparent conductive film made of In 2 O 3 —ZnO with an aqueous oxalic acid solution. A method for manufacturing a liquid crystal display device is disclosed. According to this method of manufacturing a liquid crystal display device, etching is performed using an oxalic acid solution, so that a pattern of pixel electrodes can be easily formed. For this reason, a yield can be improved.

特開昭63−184726号公報JP 63-184726 A 特開平6−234565号公報JP-A-6-234565 特開平6−187832号公報Japanese Patent Laid-Open No. 6-187832 特開平11−264995号公報Japanese Patent Application Laid-Open No. 11-264995

しかしながら、透明な画素電極の材料として、一般的に用いられているITOは、Alと接触している場合、電池反応を起こしやすいという問題があった。また、結晶質のITOは、王水や塩酸などの強酸でないとエッチングできず、エッチング中に、例えばTFTの配線材料などを腐食してしまう問題が生じることもあった。一方、非晶質のITOの場合には、下地基板との密着性の低下がしばしば見られたり、TFT配線材料との接触抵抗の増大を招く場合もあった。また、エッチング時に残渣を発生し、電極間のショートや液晶駆動のトラブルを発生する恐れもあった。
これに対して、非晶質系の材料としてIZOが考案されているが、この材料は、酸化インジウムと、酸化亜鉛と、から特殊な六方晶層状化合物を生成させなければならず、製造工程が煩雑となるうえ、コストが高くなることが課題であった。
However, ITO, which is generally used as a transparent pixel electrode material, has a problem that battery reaction is likely to occur when it is in contact with Al. In addition, crystalline ITO cannot be etched unless it is a strong acid such as aqua regia or hydrochloric acid, and there may be a problem that, for example, the wiring material of the TFT is corroded during the etching. On the other hand, in the case of amorphous ITO, the adhesiveness with the underlying substrate is often lowered, and the contact resistance with the TFT wiring material may be increased. In addition, a residue is generated during etching, which may cause a short circuit between the electrodes and a problem of liquid crystal driving.
In contrast, IZO has been devised as an amorphous material, but this material must produce a special hexagonal layered compound from indium oxide and zinc oxide, and the manufacturing process is The problem is that it is complicated and the cost is high.

本発明は、上記課題に鑑みなされたものであり、エッチングによる残渣などの発生が、ほとんどない透明導電膜を備える薄膜トランジスタ型基板を提供することを目的とする。また、本発明の他の目的は、上記薄膜トランジスタ型基板を利用した液晶表示装置を提供することである。また、本発明のさらに他の目的は、上記薄膜トランジスタ型基板を効率よく得られる製造方法を提供することである。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a thin film transistor substrate including a transparent conductive film that hardly generates residues due to etching. Another object of the present invention is to provide a liquid crystal display device using the thin film transistor substrate. Still another object of the present invention is to provide a production method capable of efficiently obtaining the thin film transistor substrate.

本発明の上記目的は、透明画素電極として、酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物を含む透明導電膜を用いることにより、達成される。この透明導電膜は、酸性のエッチング液でパターン化することにより、透明画素電極の形状に形成される。具体的に述べれば、本発明は、下記の手段を採用する。   The above-mentioned object of the present invention is a transparent conductive material containing indium oxide as a main component as a transparent pixel electrode, and further containing one or more oxides selected from tungsten oxide, molybdenum oxide, nickel oxide, and niobium oxide. This is achieved by using a membrane. This transparent conductive film is formed in the shape of a transparent pixel electrode by patterning with an acidic etchant. Specifically, the present invention employs the following means.

(1)まず、本発明は、透明基板と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられた透明画素電極と、を具備してなる薄膜トランジスタ型基板において、前記透明画素電極が、酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物を含む透明導電膜であり、前記透明画素電極が、前記ソース電極又は前記ドレイン電極と電気的に接続していることを特徴する薄膜トランジスタ型基板である。   (1) First, the present invention provides a transparent substrate, a source electrode provided on the transparent substrate, a drain electrode provided on the transparent substrate, a transparent pixel electrode provided on the transparent substrate, In the thin film transistor substrate, the transparent pixel electrode contains indium oxide as a main component, and one or more oxides selected from tungsten oxide, molybdenum oxide, nickel oxide, and niobium oxide. A thin film transistor substrate, wherein the transparent pixel electrode is electrically connected to the source electrode or the drain electrode.

なお、本特許で「酸化インジウムを主成分として含む」とは、酸化インジウムを主要な成分として含むことを意味し、概ね原子組成比率で50%以上の場合を意味する。また、上記透明画素電極を成膜する際に、酸化インジウムを主成分とし、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物よりなるターゲットを使用すると、このターゲットに、ノジュールはほとんど発生しない。   In this patent, “comprising indium oxide as a main component” means that indium oxide is contained as a main component, and generally means that the atomic composition ratio is 50% or more. Further, when forming the transparent pixel electrode, a target composed of one or more oxides selected from tungsten oxide, molybdenum oxide, nickel oxide, and niobium oxide, which is mainly composed of indium oxide, is used. In this target, nodules are hardly generated.

透明導電膜に、酸化タングステン、酸化モリブデン、酸化ニッケル、又は酸化ニオブを添加することにより、非晶質の透明導電膜を成膜後、成膜した非晶質の透明導電膜を蓚酸を含むエッチャントを用いて、エッチングすることが可能となる。成膜基板温度は、R.T.(室温)〜200℃であることが好ましく、より好ましくは、80〜180℃である。成膜時の基板温度を上記範囲とする理由としては、基板温度を室温以下に制御するためには、冷却が必要でエネルギーの損失になり、一方、基板温度を200℃超とすると、透明導電膜の結晶化などにより、蓚酸を含むエッチャントでのエッチングができなくなる場合があるからである。また、成膜時の雰囲気ガス中に、水や水素を添加することもできる。これにより、成膜された透明導電膜を、蓚酸を含むエッチャントを用いて、エッチングしやすくなり、より残渣を低減することができる。   An amorphous transparent conductive film is formed by adding tungsten oxide, molybdenum oxide, nickel oxide, or niobium oxide to the transparent conductive film, and the formed amorphous transparent conductive film is then etched with oxalic acid. It is possible to perform etching using The film formation substrate temperature is R.I. T.A. It is preferable that it is (room temperature) -200 degreeC, More preferably, it is 80-180 degreeC. The reason why the substrate temperature at the time of film formation is within the above range is that, in order to control the substrate temperature to room temperature or lower, cooling is required and energy is lost. On the other hand, if the substrate temperature exceeds 200 ° C., the transparent conductive This is because etching with an etchant containing oxalic acid may not be possible due to crystallization of the film. In addition, water or hydrogen can be added to the atmospheric gas during film formation. Thereby, it becomes easy to etch the formed transparent conductive film using the etchant containing oxalic acid, and the residue can be further reduced.

また、上記金属酸化物の添加により、成膜した上記透明導電膜をエッチングした後、基板の温度を200℃超に加熱することにより、基板上の透明導電膜を簡単に結晶化することができる。この結晶化の温度は、好適には220℃であり、より好ましくは230℃以上である。
透明導電膜を結晶化させることにより、透明導電膜がAlと電気的に接続した状態で、電解質に接触しても、電池反応が抑制される。このため、Alの断線などのエッチング不良は、ほとんど発生しない。
このように成膜された透明導電膜の比抵抗は、ITOと同程度に低減されている。また、この透明導電膜は、透明性に優れている。
In addition, the transparent conductive film on the substrate can be easily crystallized by etching the transparent conductive film formed by adding the metal oxide and then heating the temperature of the substrate to over 200 ° C. . The crystallization temperature is preferably 220 ° C., more preferably 230 ° C. or higher.
By crystallizing the transparent conductive film, the battery reaction is suppressed even when the transparent conductive film is in electrical connection with Al and in contact with the electrolyte. For this reason, etching defects such as disconnection of Al hardly occur.
The specific resistance of the transparent conductive film thus formed is reduced to the same extent as that of ITO. Moreover, this transparent conductive film is excellent in transparency.

透明導電膜の膜厚は、好ましくは20〜500nmであり、より好ましくは30〜300nmであり、さらに好ましくは30〜200nmである。透明導電膜の膜厚が20nm未満では、透明導電膜の表面抵抗が上昇したりする場合があり、一方、透明導電膜の膜厚が500nm超では、透過率が低下したり、加工精度に問題が生じる場合がある。
透明導電膜中の組成は、原子比としてInの組成比率(以下、原子比と記載することもある)が、[In]/[全メタル]の値が、0.85から0.99であることが好ましい。Inの組成比率が0.85未満では、透明導電膜の抵抗値が増大したり、透明導電膜が成膜した基板を200℃以上に加熱しても、透明導電膜が結晶化しなくなる場合がある。また、Inの組成比率が0.99超では、透明導電膜の成膜時に、透明導電膜が結晶化して、蓚酸を含むエッチャントでエッチングできなかったり、残渣が大量に発生したりしてしまう場合があるからである。ここで、[In]は、透明導電膜中の単位体積当たりのインジウム原子の数を表し、[全メタル]は、透明導電膜中の単位体積当たりの全金属原子の数を表す。
The film thickness of a transparent conductive film becomes like this. Preferably it is 20-500 nm, More preferably, it is 30-300 nm, More preferably, it is 30-200 nm. If the film thickness of the transparent conductive film is less than 20 nm, the surface resistance of the transparent conductive film may increase. On the other hand, if the film thickness of the transparent conductive film exceeds 500 nm, the transmittance may decrease or the processing accuracy may be problematic. May occur.
The composition in the transparent conductive film has an In composition ratio (hereinafter sometimes referred to as an atomic ratio) as an atomic ratio, and a value of [In] / [all metals] is 0.85 to 0.99. It is preferable. When the In composition ratio is less than 0.85, the resistance value of the transparent conductive film may increase, or the transparent conductive film may not crystallize even if the substrate on which the transparent conductive film is formed is heated to 200 ° C. or higher. . If the In composition ratio exceeds 0.99, when the transparent conductive film is formed, the transparent conductive film is crystallized and cannot be etched with an etchant containing oxalic acid, or a large amount of residue is generated. Because there is. Here, [In] represents the number of indium atoms per unit volume in the transparent conductive film, and [All Metals] represents the number of all metal atoms per unit volume in the transparent conductive film.

また、第3の原子として、上記透明導電膜中に、Sn、Znを添加することも好ましい。なお、第1の原子とは、酸化インジウム中のインジウム原子であり、第2の原子とは、酸化タングステン、酸化ニオブ、酸化ニッケル、酸化モリブデンから選ばれた一種又は二種以上の酸化物中のタングステン原子、ニオブ原子、ニッケル原子、及びモリブデン原子である。
Snを添加する場合には、原子比としてSnの組成比率は、[Sn]/[全メタル]<0.2であることが好ましく、より好ましくは、[Sn]/[全メタル]<0.1である。透明導電膜中の[Sn]/[全メタル]の値が、0.2以上になると、エッチング時に残渣が発生したりする場合がある。ここで、[Sn]は、透明導電膜中の単位体積当たりのスズ原子の数を表す。
また、Znを添加する場合には、原子比としてZnの組成比率は、[Zn]/[全メタル]<0.1であることが好ましく、より好ましくは、[Zn]/[全メタル]<0.05である。ここで、[Zn]は、透明導電膜中の単位体積当たりの亜鉛原子の数を表す。
Moreover, it is also preferable to add Sn and Zn as the third atom in the transparent conductive film. Note that the first atom is an indium atom in indium oxide, and the second atom is one or more kinds of oxides selected from tungsten oxide, niobium oxide, nickel oxide, and molybdenum oxide. A tungsten atom, a niobium atom, a nickel atom, and a molybdenum atom.
When adding Sn, the composition ratio of Sn as an atomic ratio is preferably [Sn] / [all metals] <0.2, and more preferably [Sn] / [all metals] <0. 1. If the value of [Sn] / [all metals] in the transparent conductive film is 0.2 or more, a residue may be generated during etching. Here, [Sn] represents the number of tin atoms per unit volume in the transparent conductive film.
When Zn is added, the composition ratio of Zn as an atomic ratio is preferably [Zn] / [all metals] <0.1, and more preferably [Zn] / [all metals] <0.1. 0.05. Here, [Zn] represents the number of zinc atoms per unit volume in the transparent conductive film.

(2)また、本発明は、透明基板と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられた透明画素電極と、を具備してなる薄膜トランジスタ型基板と、複数色の着色パターンが設けられたカラーフィルター基板と、前記薄膜トランジスタ型基板と、前記カラーフィルター基板と、に挟まれた液晶層と、を具備してなる薄膜トランジスタ型液晶表示装置において、前記透明画素電極が、酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物を含む透明導電膜であり、前記透明画素電極が、前記ソース電極又は前記ドレイン電極と電気的に接続していることを特徴する薄膜トランジスタ型液晶表示装置である。   (2) Further, the present invention provides a transparent substrate, a source electrode provided on the transparent substrate, a drain electrode provided on the transparent substrate, a transparent pixel electrode provided on the transparent substrate, A thin film transistor comprising: a thin film transistor substrate comprising: a color filter substrate provided with a plurality of colored patterns; a thin film transistor substrate; and a liquid crystal layer sandwiched between the color filter substrates. Type transparent liquid crystal display device, wherein the transparent pixel electrode contains indium oxide as a main component and further contains one or more oxides selected from tungsten oxide, molybdenum oxide, nickel oxide, and niobium oxide. A thin film transistor, wherein the transparent pixel electrode is electrically connected to the source electrode or the drain electrode. It is a Njisuta type liquid crystal display device.

上記薄膜トランジスタ型基板は、その製造工程において、Al断線などのエッチング不良が、ほとんど発生しない。このため、このような薄膜トランジスタ型基板を用いれば、表示欠陥の少ない薄膜トランジスタ型液晶表示装置を製造することができる。   In the thin film transistor type substrate, etching defects such as Al disconnection hardly occur in the manufacturing process. Therefore, if such a thin film transistor type substrate is used, a thin film transistor type liquid crystal display device with few display defects can be manufactured.

(3)また、本発明は、上記(1)に記載の薄膜トランジスタ型基板を製造する方法において、前記透明基板上に前記透明導電膜を堆積するステップと、前記堆積した前記透明導電膜を、酸性のエッチャントを用いて、エッチングすることによって、前記透明画素電極を形成するステップと、を含むことを特徴とする薄膜トランジスタ型基板の製造方法である。   (3) Further, the present invention provides a method of manufacturing the thin film transistor substrate according to (1) above, wherein the step of depositing the transparent conductive film on the transparent substrate and the depositing the transparent conductive film are acidified. And forming the transparent pixel electrode by etching using an etchant. The method of manufacturing a thin film transistor substrate, comprising:

酸性の上記エッチャントは、弱酸であることが好ましい。上記透明導電膜は、弱酸のエッチャントを用いてエッチングした場合にも、エッチングによる残渣がほとんど発生しない。
蓚酸を含むエッチャントの蓚酸濃度は、1〜10wt%であることが好ましく、より好ましくは、1〜5wt%である。蓚酸濃度が1wt%未満では、透明導電層のエッチング速度が遅くなる場合があり、10wt%超では、蓚酸の結晶が、蓚酸を含むエッチャントの水溶液中に析出する場合があるからである。
The acidic etchant is preferably a weak acid. Even when the transparent conductive film is etched using an etchant of weak acid, almost no residue is generated by etching.
The oxalic acid concentration of the etchant containing oxalic acid is preferably 1 to 10 wt%, and more preferably 1 to 5 wt%. If the oxalic acid concentration is less than 1 wt%, the etching rate of the transparent conductive layer may be slow, and if it exceeds 10 wt%, oxalic acid crystals may be precipitated in an aqueous solution of an etchant containing oxalic acid.

(4)また、本発明は、酸性の前記エッチャントが、蓚酸、燐酸・酢酸・硝酸からなる混酸、又は硝酸第二セリウムアンモニウムのいずれか一種又は二種以上を含むことを特徴とする上記(3)に記載の薄膜トランジスタ型基板の製造方法である。   (4) Moreover, the present invention is characterized in that the acidic etchant contains one or more of oxalic acid, a mixed acid composed of phosphoric acid / acetic acid / nitric acid, and ceric ammonium nitrate (3) Is a method for producing a thin film transistor type substrate.

上記の通り、本発明の薄膜トランジスタ型基板における透明導電膜は、製造時に、弱酸(有機酸など)を用いたエッチングによる残渣がほとんど発生しない。このため、本発明の薄膜トランジスタ型基板は、加工性に優れ、歩留まりが向上する。また、本発明の薄膜トランジスタ型液晶表示装置は、上記薄膜トランジスタ型基板を備えるため、製造効率が向上する。
また、本発明の薄膜トランジスタ型基板の製造方法によれば、所定の酸性のエッチャントを用いた透明導電膜のエッチングによる残渣等が、ほとんど発生しないため、上記薄膜トランジスタ型基板を効率よく製造することが可能となる。
As described above, the transparent conductive film in the thin film transistor substrate of the present invention hardly generates residues due to etching using a weak acid (such as an organic acid) during production. For this reason, the thin film transistor substrate of the present invention is excellent in processability and yield is improved. Moreover, since the thin film transistor type liquid crystal display device of the present invention includes the thin film transistor type substrate, the manufacturing efficiency is improved.
In addition, according to the method for manufacturing a thin film transistor substrate of the present invention, a residue or the like due to etching of the transparent conductive film using a predetermined acidic etchant is hardly generated, so that the thin film transistor substrate can be efficiently manufactured. It becomes.

以下、図面を用いて、本実施の形態の好適な例について説明する。   Hereinafter, a preferred example of the present embodiment will be described with reference to the drawings.

図1には、本実施例1におけるα−SiTFT(アモルファスシリコン薄膜トランジスタ)アクティブマトリックス基板100の近傍の断面図が示されている。透光性のガラス基板1上に、高周波スパッタリングにより、その膜厚が1500オングストロームとなるように金属Alを堆積した。なお、このガラス基板1は、特許請求の範囲に記載の透明基板の一例に相当する。   FIG. 1 shows a cross-sectional view of the vicinity of an α-Si TFT (amorphous silicon thin film transistor) active matrix substrate 100 in the first embodiment. Metal Al was deposited on the translucent glass substrate 1 by high frequency sputtering so that the film thickness became 1500 angstroms. The glass substrate 1 corresponds to an example of a transparent substrate described in the claims.

次に、燐酸・酢酸・硝酸・水(その体積比は12:6:1:1である)系水溶液をエッチング液として用いたホトエッチング法により、上記堆積した金属Alを図1に示す形状にエッチングし、ゲート電極2及びゲート電極配線12を形成した。
次に、グロー放電CVD法により、上記ガラス基板1、上記ゲート電極2、及び上記ゲート電極配線12上に、ゲート絶縁膜3となる窒化シリコン膜(以下、SiN膜と記載することもある)を、その膜厚が3000オングストロームとなるように堆積した。続いて、このゲート絶縁膜3上に、α−Si:H(i)膜4を、その膜厚が3500オングストロームとなるように堆積し、さらに、チャンネル保護層5となる窒化シリコン膜(SiN膜)を、上記α−Si:H(i)膜4上に、その膜厚が3000オングストロームとなるように堆積した。
Next, the deposited metal Al is formed into the shape shown in FIG. 1 by a photoetching method using a phosphoric acid / acetic acid / nitric acid / water (volume ratio of 12: 6: 1: 1) aqueous solution as an etching solution. Etching was performed to form the gate electrode 2 and the gate electrode wiring 12.
Next, a silicon nitride film (hereinafter also referred to as a SiN film) that becomes the gate insulating film 3 is formed on the glass substrate 1, the gate electrode 2, and the gate electrode wiring 12 by glow discharge CVD. The film was deposited so that the film thickness was 3000 angstroms. Subsequently, an α-Si: H (i) film 4 is deposited on the gate insulating film 3 so as to have a film thickness of 3500 angstroms, and further, a silicon nitride film (SiN film) serving as the channel protective layer 5 ) Was deposited on the α-Si: H (i) film 4 so as to have a film thickness of 3000 Å.

この時、放電ガスとして、SiN膜から形成されるゲート絶縁膜3及びチャンネル保護層5については、SiH−NH−N系混合ガスを用い、一方、α−Si:H(i)膜4については、SiH−N系混合ガスをそれぞれ用いた。また、このSiN膜から形成されるチャンネル保護層5は、CHF系ガスを用いたドライエッチングによりエッチングし、図1に示す形状を形成した。
続いて、α−Si:H(n)膜6を、SiH−H−PH系の混合ガスを用いて、上記α−Si:H(i)膜4及び上記チャンネル保護層5上に、その膜厚が3000オングストロームとなるように堆積した。
At this time, the SiH 4 —NH 3 —N 2 mixed gas is used as the discharge gas for the gate insulating film 3 and the channel protective layer 5 formed from the SiN film, while the α-Si: H (i) film is used. For No. 4 , SiH 4 —N 2 mixed gas was used. Further, the channel protective layer 5 formed from this SiN film was etched by dry etching using a CHF-based gas to form the shape shown in FIG.
Subsequently, the α-Si: H (n) film 6 is formed on the α-Si: H (i) film 4 and the channel protective layer 5 by using a mixed gas of SiH 4 —H 2 —PH 3. The film was deposited so that the film thickness was 3000 angstroms.

次に、堆積したこのα−Si:H(n)膜6上に、さらに、金属Mo/金属Al二層膜を、下層の金属Moの膜厚が0.05μmとなり、金属Alの膜厚が0.2μmとなるように、順にスパッタリング法により堆積した。   Next, on the deposited α-Si: H (n) film 6, a metal Mo / metal Al bilayer film is further formed. The film thickness of the lower metal Mo is 0.05 μm, and the film thickness of the metal Al is The layers were sequentially deposited by sputtering so as to have a thickness of 0.2 μm.

燐酸・酢酸・硝酸・水(その体積比は9:8:1:2である)系水溶液をエッチング液として用いたホトエッチング法により、この金属Mo/金属Al二層膜を、図1に示す形状にエッチングし、ドレイン電極7のパターン及びソース電極8のパターンとした。
さらに、CHF系ガスを用いたドライエッチング、及びヒドラジン(NHNH・HO)水溶液を用いたウェットエッチングを併用することにより、α−Si:H膜から形成されるα−Si:H(i)膜4及びα−Si:H(n)膜6についてエッチングを行い、図1に示す形状のα−Si:H(i)膜4のパターン、及びα−Si:H(n)膜6のパターンとした。また、図1に示すように、透明樹脂レジスト10を用いて、保護膜を形成し、さらにスルーホールなどのパターンを形成した。
This metal Mo / metal Al bilayer film is shown in FIG. 1 by a photoetching method using a phosphoric acid / acetic acid / nitric acid / water (volume ratio is 9: 8: 1: 2) aqueous solution as an etching solution. Etching into a shape made the pattern of the drain electrode 7 and the pattern of the source electrode 8.
Furthermore, α-Si: H formed from the α-Si: H film by using dry etching using a CHF-based gas and wet etching using a hydrazine (NH 2 NH 2 .H 2 O) aqueous solution in combination. (I) The film 4 and the α-Si: H (n) film 6 are etched to form a pattern of the α-Si: H (i) film 4 having the shape shown in FIG. 1 and the α-Si: H (n) film. The pattern was 6. Further, as shown in FIG. 1, a protective film was formed using a transparent resin resist 10, and a pattern such as a through hole was further formed.

次に、上記処理を行った基板上に、酸化インジウムと酸化タングステンを主成分とする非晶質の透明導電膜9をスパッタリング法で堆積した。このスパッタリング法に用いるターゲットは、ターゲット中のInとWの原子比である[In]/([In]+[W])の値が、0.97となるように調製したIn−WO焼結体である。ここで、[In]は、透明導電膜9中の単位体積当たりのインジウム原子の数を表し、[W]は、透明導電膜9中の単位体積当たりのタングステン原子の数を表す。 Next, an amorphous transparent conductive film 9 mainly composed of indium oxide and tungsten oxide was deposited on the substrate subjected to the above treatment by a sputtering method. The target used for this sputtering method was In 2 O 3 − prepared so that the value of [In] / ([In] + [W]), which is the atomic ratio of In and W in the target, was 0.97. WO 3 sintered body. Here, [In] represents the number of indium atoms per unit volume in the transparent conductive film 9, and [W] represents the number of tungsten atoms per unit volume in the transparent conductive film 9.

スパッタリングは、このIn−WO焼結体をプレーナマグネトロン型のカソードに配置して用い、その膜厚が1000オングストロームとなるように、透明導電膜9を堆積した。この時、スパッタリング時の放電ガスとして、純アルゴンガス、又は1vol%程度の微量のOガスが混合したアルゴンガスを用いた。 For the sputtering, this In 2 O 3 —WO 3 sintered body was used by being placed on a planar magnetron type cathode, and a transparent conductive film 9 was deposited so that the film thickness became 1000 Å. At this time, pure argon gas or argon gas mixed with a trace amount of O 2 gas of about 1 vol% was used as a discharge gas during sputtering.

前記タングステンがターゲット内に含まれる形態は、WO、WOなどの酸化タングステンの形で、酸化インジウム焼結体中に分散している形態でもよいが、In12などの酸化インジウム−酸化タングステン間の複合酸化物の形で、酸化インジウム焼結体中に分散している形態でもよい。好ましくは、タングステン原子が、酸化インジウムのインジウムサイトに置換固溶することにより、タングステンが酸化インジウム焼結体中に原子レベルで分散している形態である。このように、タングステンが酸化インジウム焼結体中に原子レベルで分散している方が、スパッタリングにおいて放電が安定し、低抵抗の透明導電膜9を得るためには有効である。 The form in which the tungsten is contained in the target is in the form of tungsten oxide such as WO 3 or WO 2 and may be dispersed in the indium oxide sintered body, but indium oxide such as In 2 W 3 O 12. -It may be in the form of a complex oxide between tungsten oxides and dispersed in the indium oxide sintered body. Preferably, tungsten atoms are dispersed and dissolved in the indium sites of indium oxide, so that tungsten is dispersed at the atomic level in the indium oxide sintered body. Thus, it is more effective for tungsten to be dispersed in the indium oxide sintered body at the atomic level in order to obtain a transparent conductive film 9 with low discharge and stable discharge during sputtering.

このIn−WO焼結体からなるターゲットの相対密度は、96%であった。なお、別の試験により、In−WO焼結体からなるターゲットの相対密度が、95%以上である場合には、ノジュールや異常放電が発生しないことを確認している。
また、上記スパッタリングにより、成膜されたIn−WO膜である透明導電膜9は、X線回折法で分析すると、ピークは観察されず非晶質膜であることが判明した。また、このIn−WO膜である透明導電膜9の比抵抗は、3.8×10−4Ω・cm程度であり、十分電極として使用できる膜であることが確認できた。なお、In−WO焼結体からなる上記ターゲットに、酸化スズを1〜10wt%添加することにより、成膜された透明導電膜9の比抵抗は、1.8×10−4Ω・cm以下になることも判明した。
The relative density of the target made of this In 2 O 3 —WO 3 sintered body was 96%. In addition, according to another test, when the relative density of the target made of the In 2 O 3 —WO 3 sintered body is 95% or more, it is confirmed that no nodules and abnormal discharge occur.
Moreover, when the transparent conductive film 9 which is the In 2 O 3 —WO 3 film formed by the above sputtering was analyzed by the X-ray diffraction method, no peak was observed and it was found that the film was an amorphous film. Moreover, the specific resistance of the transparent conductive film 9 which is this In 2 O 3 —WO 3 film is about 3.8 × 10 −4 Ω · cm, and it was confirmed that the film can be used as a sufficient electrode. In addition, the specific resistance of the transparent conductive film 9 formed by adding 1 to 10 wt% of tin oxide to the target made of the In 2 O 3 —WO 3 sintered body is 1.8 × 10 −4. It was also found that it was less than Ω · cm.

このIn−WO膜である透明導電膜9について、蓚酸3.2wt%の水溶液をエッチャントとして用いたホトエッチング法により、透過画素電極のパターンになるように、エッチングを行った。これにより、図1に示す透明導電膜9の非晶質電極よりなる透過画素電極のパターンを形成した。
この時、ソース電極8のパターンと、透明導電膜9からなる透明画素電極のパターンと、が電気的に接続するように所望のパターンに形成した。また、この時、金属Alを含むドレイン電極7及びソース電極8が、エッチング液で溶出することはなかった。次に、このガラス基板1を250℃にて30分間熱処理した。なお、この蓚酸3.2wt%の水溶液は、特許請求の範囲に記載の蓚酸を含む酸性のエッチャントの一例に相当する。
The transparent conductive film 9 which is this In 2 O 3 —WO 3 film was etched by a photoetching method using an aqueous solution of 3.2 wt% oxalic acid as an etchant so as to form a pattern of a transmissive pixel electrode. As a result, a transmissive pixel electrode pattern made of an amorphous electrode of the transparent conductive film 9 shown in FIG. 1 was formed.
At this time, the pattern of the source electrode 8 and the pattern of the transparent pixel electrode made of the transparent conductive film 9 were formed in a desired pattern so as to be electrically connected. At this time, the drain electrode 7 and the source electrode 8 containing metal Al were not eluted with the etching solution. Next, this glass substrate 1 was heat-treated at 250 ° C. for 30 minutes. The aqueous solution of 3.2 wt% oxalic acid corresponds to an example of an acidic etchant containing oxalic acid described in the claims.

この後、SiNパッシベーション膜(図示せず)及び遮光膜パターン(図示せず)を形成して、図1に示すα−SiTFTアクティブマトリックス基板100を製造した。なお、このα−SiTFTアクティブマトリックス基板100におけるガラス基板1上には、図1に示す画素部分等のパターンが、規則的に形成されている。すなわち実施例1のα−SiTFTアクティブマトリックス基板100は、アレイ基板となっている。なお、このα−SiTFTアクティブマトリックス基板100は、特許請求の範囲に記載の薄膜トランジスタ型基板の好適な一例に相当する。   Thereafter, a SiN passivation film (not shown) and a light shielding film pattern (not shown) were formed, and the α-Si TFT active matrix substrate 100 shown in FIG. 1 was manufactured. 1 is regularly formed on the glass substrate 1 of the α-Si TFT active matrix substrate 100. As shown in FIG. That is, the α-Si TFT active matrix substrate 100 of Example 1 is an array substrate. The α-Si TFT active matrix substrate 100 corresponds to a preferred example of the thin film transistor substrate described in the claims.

このα−SiTFTアクティブマトリックス基板100上に、液晶層と、カラーフィルター基板と、を設けることにより、TFT−LCD方式平面ディスプレイを製造した。このTFT−LCD方式平面ディスプレイは、特許請求の範囲に記載の薄膜トランジスタ型液晶表示装置の一例に相当する。このTFT−LCD方式平面ディスプレイについて、点燈検査を行った結果、画素電極の不良もなく、良好な表示ができた。   A TFT-LCD type flat display was manufactured by providing a liquid crystal layer and a color filter substrate on the α-Si TFT active matrix substrate 100. This TFT-LCD type flat display corresponds to an example of a thin film transistor type liquid crystal display device described in claims. As a result of a dot inspection on the TFT-LCD type flat display, there was no defect of the pixel electrode, and a good display was obtained.

実施例2におけるα−SiTFTアクティブマトリックス基板100は、上記実施例1におけるα−SiTFTアクティブマトリックス基板100の透明導電膜9の組成が異なるのみで、その構造は図1とほぼ同様である。したがって、実施例2のα−SiTFTアクティブマトリックス基板100についても、図1を用いて説明する。
図1に示すように、透光性のガラス基板1上に、高周波スパッタリングにより、その膜厚が1500オングストロームとなるように金属Alを堆積した。次に、燐酸・酢酸・硝酸・水(その体積比は12:6:1:1である)系水溶液をエッチング液として用いたホトエッチング法により、上記堆積した金属Alを図1に示す形状にエッチングし、ゲート電極2及びゲート電極配線12を形成した。なお、このガラス基板1は、特許請求の範囲に記載の透明基板の一例に相当する。
The α-Si TFT active matrix substrate 100 in Example 2 is substantially the same as FIG. 1 except for the composition of the transparent conductive film 9 of the α-Si TFT active matrix substrate 100 in Example 1 described above. Therefore, the α-Si TFT active matrix substrate 100 of Example 2 will also be described with reference to FIG.
As shown in FIG. 1, metal Al was deposited on a translucent glass substrate 1 by high frequency sputtering so that the film thickness was 1500 angstroms. Next, the deposited metal Al is formed into the shape shown in FIG. 1 by a photoetching method using a phosphoric acid / acetic acid / nitric acid / water (volume ratio of 12: 6: 1: 1) aqueous solution as an etching solution. Etching was performed to form the gate electrode 2 and the gate electrode wiring 12. The glass substrate 1 corresponds to an example of a transparent substrate described in the claims.

次に、グロー放電CVD法により、上記ガラス基板1、上記ゲート電極2、及び上記ゲート電極配線12上に、ゲート絶縁膜3となる窒化シリコン膜(以下、SiN膜と記載することもある)を、その膜厚が3000オングストロームとなるように堆積した。続いて、このゲート絶縁膜3上に、α−Si:H(i)膜4を、その膜厚が3500オングストロームとなるように堆積し、さらに、チャンネル保護層5となる窒化シリコン膜(SiN膜)を、上記α−Si:H(i)膜4上に、その膜厚が3000オングストロームとなるように堆積した。   Next, a silicon nitride film (hereinafter also referred to as a SiN film) that becomes the gate insulating film 3 is formed on the glass substrate 1, the gate electrode 2, and the gate electrode wiring 12 by glow discharge CVD. The film was deposited so that the film thickness was 3000 angstroms. Subsequently, an α-Si: H (i) film 4 is deposited on the gate insulating film 3 so as to have a film thickness of 3500 angstroms, and further, a silicon nitride film (SiN film) serving as the channel protective layer 5 ) Was deposited on the α-Si: H (i) film 4 so as to have a film thickness of 3000 Å.

この時、放電ガスとして、SiN膜から形成されるゲート絶縁膜3及びチャンネル保護層5については、SiH−NH−N系混合ガスを用い、一方、α−Si:H(i)膜4については、SiH−N系混合ガスをそれぞれ用いた。また、このSiN膜から形成されるチャンネル保護層5は、CHF系ガスを用いたドライエッチングにより、エッチングし、図1に示す形状を形成した。 At this time, the SiH 4 —NH 3 —N 2 mixed gas is used as the discharge gas for the gate insulating film 3 and the channel protective layer 5 formed from the SiN film, while the α-Si: H (i) film is used. For No. 4 , SiH 4 —N 2 mixed gas was used. The channel protective layer 5 formed from this SiN film was etched by dry etching using a CHF-based gas to form the shape shown in FIG.

続いて、α−Si:H(n)膜6を、SiH−H−PH系の混合ガスを用いて、上記α−Si:H(i)膜4及び上記チャンネル保護層5上に、その膜厚が3000オングストロームとなるように堆積した。
次に、堆積したこのα−Si:H(n)膜6上に、さらに、金属Mo/金属Al二層膜を、下層の金属Moの膜厚が0.05μmとなり、金属Alの膜厚が0.2μmとなるように、順にスパッタリング法により堆積した。
燐酸・酢酸・硝酸・水(その体積比は9:8:1:2である)系水溶液をエッチング液として用いたホトエッチング法により、この金属Mo/金属Al二層膜を、図1に示す形状にエッチングし、ドレイン電極7のパターン及びソース電極8のパターンとした。
Subsequently, the α-Si: H (n) film 6 is formed on the α-Si: H (i) film 4 and the channel protective layer 5 by using a mixed gas of SiH 4 —H 2 —PH 3. The film was deposited so that the film thickness was 3000 angstroms.
Next, on the deposited α-Si: H (n) film 6, a metal Mo / metal Al bilayer film is further formed. The film thickness of the lower metal Mo is 0.05 μm, and the film thickness of the metal Al is The layers were sequentially deposited by sputtering so as to have a thickness of 0.2 μm.
This metal Mo / metal Al bilayer film is shown in FIG. 1 by a photoetching method using a phosphoric acid / acetic acid / nitric acid / water (volume ratio is 9: 8: 1: 2) aqueous solution as an etching solution. Etching into a shape made the pattern of the drain electrode 7 and the pattern of the source electrode 8.

さらに、CHF系ガスを用いたドライエッチング、及びヒドラジン(NHNH・HO)水溶液を用いたウェットエッチングを併用することにより、α−Si:H膜から形成されるα−Si:H(i)膜4及びα−Si:H(n)膜6についてエッチングを行い、図1に示す形状のα−Si:H(i)膜4のパターン、及びα−Si:H(n)膜6のパターンとした。また、図1に示すように、透明樹脂レジスト10を用いて、保護膜を形成し、さらにスルーホールなどのパターンを形成した。 Furthermore, α-Si: H formed from the α-Si: H film by using dry etching using a CHF-based gas and wet etching using a hydrazine (NH 2 NH 2 .H 2 O) aqueous solution in combination. (I) The film 4 and the α-Si: H (n) film 6 are etched to form a pattern of the α-Si: H (i) film 4 having the shape shown in FIG. 1 and the α-Si: H (n) film. The pattern was 6. Further, as shown in FIG. 1, a protective film was formed using a transparent resin resist 10, and a pattern such as a through hole was further formed.

次に、上記処理を行った基板上に、酸化インジウムと酸化モリブデンを主成分とする非晶質の透明導電膜9をスパッタリング法で堆積した。このスパッタリング法に用いるターゲットは、ターゲット中のInとMoの原子比である[In]/([In]+[Mo])の値が、0.90となるように調製したIn−MoO焼結体である。ここで、[In]は、透明導電膜9中の単位体積当たりのインジウム原子の数を表し、[Mo]は、透明導電膜9中の単位体積当たりのモリブデン原子の数を表す。 Next, an amorphous transparent conductive film 9 mainly composed of indium oxide and molybdenum oxide was deposited on the substrate subjected to the above treatment by a sputtering method. The target used for this sputtering method was In 2 O 3 − prepared so that the value of [In] / ([In] + [Mo]), which is the atomic ratio of In to Mo in the target, was 0.90. This is a MoO 3 sintered body. Here, [In] represents the number of indium atoms per unit volume in the transparent conductive film 9, and [Mo] represents the number of molybdenum atoms per unit volume in the transparent conductive film 9.

スパッタリングは、このIn−MoO焼結体をプレーナマグネトロン型のカソードに配置して用い、その膜厚が1000オングストロームとなるように、透明導電膜9を堆積した。この時、スパッタリング時の放電ガスとして、純アルゴンガス、又は1vol%程度の微量のOガスが混合したアルゴンガスを用いた。
前記モリブデン元素がターゲット内に含まれる形態は、MoO、MoOなどの酸化モリブデンの形で、酸化インジウム焼結体中に分散している形態でもよい。しかし、InMoやInMo12或いはIn11Mo62などのインジウムとモリブデンの複合酸化物の形で、酸化インジウム焼結体中に分散している形態でもよい。好ましくは、モリブデン原子が、酸化インジウムのインジウムサイトに置換固溶することにより、モリブデンが酸化インジウム結晶体中に原子レベルで分散している形態である。このように、モリブデンが酸化インジウム焼結体中に原子レベルで分散している方が、スパッタリングにおいて放電が安定し、低抵抗の透明導電膜9を得るためには有効である。
For the sputtering, this In 2 O 3 —MoO 3 sintered body was used by being placed on a planar magnetron type cathode, and a transparent conductive film 9 was deposited so that the film thickness was 1000 angstroms. At this time, pure argon gas or argon gas mixed with a trace amount of O 2 gas of about 1 vol% was used as a discharge gas during sputtering.
The form in which the molybdenum element is contained in the target may be a form of molybdenum oxide such as MoO 3 or MoO 2 and dispersed in the indium oxide sintered body. However, it may be in the form of a composite oxide of indium and molybdenum such as In 2 Mo 4 O 6 , In 2 Mo 3 O 12 or In 11 Mo 4 O 62 and dispersed in the indium oxide sintered body. Preferably, molybdenum atoms are dispersed and dissolved in the indium sites of indium oxide, so that molybdenum is dispersed at the atomic level in the indium oxide crystal. Thus, it is more effective to obtain a transparent conductive film 9 having low resistance because molybdenum is dispersed in an indium oxide sintered body at an atomic level so that discharge is stable in sputtering.

このIn−MoO焼結体からなるターゲットの相対密度は、96%であった。なお、別の試験により、In−MoO焼結体からなるターゲットの相対密度が、95%以上である場合には、ノジュールや異常放電が発生しないことを確認している。
また、上記スパッタリングにより、成膜されたIn−MoO膜である透明導電膜9は、X線回折法で分析すると、ピークは観察されず非晶質膜であることが判明した。また、このIn−MoO膜である透明導電膜9の比抵抗は、3.4×10−4Ω・cm程度であり、十分電極として使用できる膜であることが確認できた。なお、In−MoO焼結体からなる上記ターゲットに、酸化スズを1〜10wt%添加することにより、成膜された透明導電膜9の比抵抗は、1.9×10−4Ω・cm以下になることも判明した。
The relative density of the target made of this In 2 O 3 —MoO 3 sintered body was 96%. In addition, according to another test, when the relative density of the target made of the In 2 O 3 —MoO 3 sintered body is 95% or more, it has been confirmed that no nodules and abnormal discharge occur.
Moreover, when the transparent conductive film 9 which is an In 2 O 3 —MoO 3 film formed by the above sputtering was analyzed by an X-ray diffraction method, no peak was observed, and it was found to be an amorphous film. Moreover, the specific resistance of the transparent conductive film 9 which is this In 2 O 3 —MoO 3 film is about 3.4 × 10 −4 Ω · cm, and it was confirmed that the film can be used as a sufficient electrode. In addition, the specific resistance of the transparent conductive film 9 formed by adding 1 to 10 wt% of tin oxide to the target made of an In 2 O 3 —MoO 3 sintered body is 1.9 × 10 −4. It was also found that it was less than Ω · cm.

このIn−MoO膜である透明導電膜9について、蓚酸3.2wt%の水溶液をエッチャントとして用いたホトエッチング法により、透過画素電極のパターンになるように、エッチングを行った。これにより、図1に示す透明導電膜9の非晶質電極よりなる透過画素電極のパターンを形成した。
この時、ソース電極8のパターンと、透明導電膜9からなる透明画素電極のパターンと、が電気的に接続するように所望のパターンに形成した。また、この時、金属Alのドレイン電極7及びソース電極8が、エッチング液で溶出することはなかった。次に、このガラス基板1を250℃にて30分間熱処理した。なお、この蓚酸3.2wt%の水溶液は、特許請求の範囲に記載の蓚酸を含む酸性のエッチャントに相当する。
The transparent conductive film 9 which is this In 2 O 3 —MoO 3 film was etched by a photoetching method using an aqueous solution of 3.2 wt% oxalic acid as an etchant so as to form a transmissive pixel electrode pattern. As a result, a transmissive pixel electrode pattern made of an amorphous electrode of the transparent conductive film 9 shown in FIG. 1 was formed.
At this time, the pattern of the source electrode 8 and the pattern of the transparent pixel electrode made of the transparent conductive film 9 were formed in a desired pattern so as to be electrically connected. At this time, the metal Al drain electrode 7 and source electrode 8 were not eluted by the etching solution. Next, this glass substrate 1 was heat-treated at 250 ° C. for 30 minutes. The aqueous solution of 3.2 wt% oxalic acid corresponds to the acidic etchant containing oxalic acid described in the claims.

この後、SiNパッシベーション膜(図示せず)及び遮光膜パターン(図示せず)を形成して、図1に示すα−SiTFTアクティブマトリックス基板100を製造した。なお、このα−SiTFTアクティブマトリックス基板100におけるガラス基板1上には、図1に示す画素部分等のパターンが、規則的に形成されている。。すなわち実施例2のα−SiTFTアクティブマトリックス基板100は、アレイ基板となっている。なお、このα−SiTFTアクティブマトリックス基板100は、実施例1と同様に、特許請求の範囲に記載の薄膜トランジスタ型基板の好適な一例に相当する。   Thereafter, a SiN passivation film (not shown) and a light shielding film pattern (not shown) were formed, and the α-Si TFT active matrix substrate 100 shown in FIG. 1 was manufactured. 1 is regularly formed on the glass substrate 1 of the α-Si TFT active matrix substrate 100. As shown in FIG. . That is, the α-Si TFT active matrix substrate 100 of Example 2 is an array substrate. The α-Si TFT active matrix substrate 100 corresponds to a preferred example of the thin film transistor substrate described in the claims, as in the first embodiment.

このα−SiTFTアクティブマトリックス基板100上に、液晶層と、カラーフィルター基板と、を設けることにより、TFT−LCD方式平面ディスプレイを製造した。このTFT−LCD方式平面ディスプレイは、特許請求の範囲に記載の薄膜トランジスタ型液晶表示装置の一例に相当する。このTFT−LCD方式平面ディスプレイについて、点燈検査を行った結果、画素電極の不良もなく、良好な表示ができた。   A TFT-LCD type flat display was manufactured by providing a liquid crystal layer and a color filter substrate on the α-Si TFT active matrix substrate 100. This TFT-LCD type flat display corresponds to an example of a thin film transistor type liquid crystal display device described in claims. As a result of a dot inspection on the TFT-LCD type flat display, there was no defect of the pixel electrode, and a good display was obtained.

本実施例3におけるα−SiTFTアクティブマトリックス基板100は、上記実施例1及び2におけるα−SiTFTアクティブマトリックス基板100における透明導電膜9の組成が異なるのみで、その構造は図1とほぼ同様である。したがって、実施例3のα−SiTFTアクティブマトリックス基板100についても、図1を用いて説明する。
透光性のガラス基板1上に、高周波スパッタリングにより、その膜厚が2000オングストロームとなるように金属Al(合金)(その組成重量%は、Al:Ni=99:1である)を堆積した。次に、燐酸・酢酸・硝酸・水(その体積比は9:6:1:2である)系水溶液をエッチング液として用いたホトエッチング法により、上記堆積した金属Alを、図1のゲート電極2及びゲート電極配線12と同様の形状にエッチングし、ゲート電極及びゲート電極配線を形成した。なお、このガラス基板1は、特許請求の範囲に記載の透明基板の一例に相当する。
The α-SiTFT active matrix substrate 100 in Example 3 is substantially the same as that in FIG. 1 except that the composition of the transparent conductive film 9 in the α-SiTFT active matrix substrate 100 in Examples 1 and 2 is different. . Therefore, the α-Si TFT active matrix substrate 100 of Example 3 will also be described with reference to FIG.
On the light-transmitting glass substrate 1, metal Al (alloy) (its composition weight% is Al: Ni = 99: 1) was deposited by high frequency sputtering so as to have a film thickness of 2000 angstroms. Next, the deposited metal Al is deposited on the gate electrode of FIG. 1 by a photoetching method using a phosphoric acid / acetic acid / nitric acid / water (volume ratio of 9: 6: 1: 2) aqueous solution as an etching solution. 2 and the gate electrode wiring 12 were etched into the same shape to form a gate electrode and a gate electrode wiring. The glass substrate 1 corresponds to an example of a transparent substrate described in the claims.

次に、グロー放電CVD法により、上記ガラス基板1、上記ゲート電極2、及び上記ゲート電極配線12上に、ゲート絶縁膜3となる窒化シリコン膜(以下、SiN膜と記載することもある)を、その膜厚が3000オングストロームとなるように堆積した。続いて、このゲート絶縁膜3上に、α−Si:H(i)膜4を、その膜厚が3500オングストロームとなるように堆積し、さらに、チャンネル保護層5となる窒化シリコン(SiN)膜を、上記α−Si:H(i)膜4上に、その膜厚が3000オングストロームとなるように堆積した。   Next, a silicon nitride film (hereinafter also referred to as a SiN film) that becomes the gate insulating film 3 is formed on the glass substrate 1, the gate electrode 2, and the gate electrode wiring 12 by glow discharge CVD. The film was deposited so that the film thickness was 3000 angstroms. Subsequently, an α-Si: H (i) film 4 is deposited on the gate insulating film 3 so as to have a film thickness of 3500 angstroms, and further, a silicon nitride (SiN) film serving as the channel protective layer 5 Was deposited on the α-Si: H (i) film 4 so as to have a film thickness of 3000 Å.

この時、放電ガスとして、SiN膜から形成されるゲート絶縁膜3及びチャンネル保護層5については、SiH−NH−N系混合ガスを用い、一方、α−Si:H(i)膜4については、SiH−N系混合ガスをそれぞれ用いた。また、このSiN膜から形成されるチャンネル保護層5は、CHF系ガスを用いたドライエッチングによりエッチングし、図1に示す形状を形成した。 At this time, the SiH 4 —NH 3 —N 2 mixed gas is used as the discharge gas for the gate insulating film 3 and the channel protective layer 5 formed from the SiN film, while the α-Si: H (i) film is used. For No. 4 , SiH 4 —N 2 mixed gas was used. Further, the channel protective layer 5 formed from this SiN film was etched by dry etching using a CHF-based gas to form the shape shown in FIG.

続いて、α−Si:H(n)膜6を、SiH−H−PH系の混合ガスを用いて、上記α−Si:H(i)膜4及び上記チャンネル保護層5上に、その膜厚が3000オングストロームとなるように堆積した。
次に、堆積したこのα−Si:H(n)膜6上に、さらに、金属Mo/金属Al二層膜を、下層の金属Moの膜厚が0.05μmとなり、金属Alの膜厚が0.2μmとなるように、順にスパッタリング法により堆積した。
燐酸・酢酸・硝酸・水(その体積比は9:6:1:2である)系水溶液をエッチング液として用いたホトエッチング法により、この金属Mo/金属Al二層膜を、図1に示す形状にエッチングし、ドレイン電極7のパターン及びソース電極8のパターンとした。
Subsequently, the α-Si: H (n) film 6 is formed on the α-Si: H (i) film 4 and the channel protective layer 5 by using a mixed gas of SiH 4 —H 2 —PH 3. The film was deposited so that the film thickness was 3000 angstroms.
Next, on the deposited α-Si: H (n) film 6, a metal Mo / metal Al bilayer film is further formed. The film thickness of the lower metal Mo is 0.05 μm, and the film thickness of the metal Al is The layers were sequentially deposited by sputtering so as to have a thickness of 0.2 μm.
This metal Mo / metal Al bilayer film is shown in FIG. 1 by a photoetching method using an aqueous solution of phosphoric acid / acetic acid / nitric acid / water (the volume ratio is 9: 6: 1: 2) as an etching solution. Etching into a shape made the pattern of the drain electrode 7 and the pattern of the source electrode 8.

さらに、CHF系ガスを用いたドライエッチング、及びヒドラジン(NHNH・HO)水溶液を用いたウェットエッチングを併用することにより、α−Si:H膜から形成されるα−Si:H(i)膜4及びα−Si:H(n)膜6についてエッチングを行い、図1に示す形状のα−Si:H(i)膜4のパターン、及びα−Si:H(n)膜6のパターンとした。また、図1に示すように、透明樹脂レジスト10を用いて、保護膜を形成し、さらにスルーホールなどのパターンを形成した。 Furthermore, α-Si: H formed from the α-Si: H film by using dry etching using a CHF-based gas and wet etching using a hydrazine (NH 2 NH 2 .H 2 O) aqueous solution in combination. (I) The film 4 and the α-Si: H (n) film 6 are etched to form a pattern of the α-Si: H (i) film 4 having the shape shown in FIG. 1 and the α-Si: H (n) film. The pattern was 6. Further, as shown in FIG. 1, a protective film was formed using a transparent resin resist 10, and a pattern such as a through hole was further formed.

次に、上記処理を行った基板上に、図1に示すように、酸化インジウムと酸化ニオブを主成分とする非晶質の透明導電膜9をスパッタリング法で堆積した。このスパッタリング法に用いるターゲットは、ターゲット中のInとNbの原子比である[In]/([In]+[Nb])の値が0.95となるように調製したIn−Nb焼結体である。ここで、[In]は、透明導電膜9中の単位体積当たりのインジウムの原子の数を表し、[Nb]は、透明導電膜9中の単位体積当たりのニオブの原子の数を表す。 Next, as shown in FIG. 1, an amorphous transparent conductive film 9 mainly composed of indium oxide and niobium oxide was deposited on the substrate subjected to the above treatment by a sputtering method. The target used for this sputtering method was In 2 O 3 —Nb prepared so that the value of [In] / ([In] + [Nb]), which is the atomic ratio of In and Nb in the target, was 0.95. 2 O 5 sintered body. Here, [In] represents the number of indium atoms per unit volume in the transparent conductive film 9, and [Nb] represents the number of niobium atoms per unit volume in the transparent conductive film 9.

スパッタリングは、このIn−Nb焼結体をプレーナマグネトロン型のカソードに配置して用い、その膜厚が1000オングストロームとなるように、透明導電膜9を堆積した。この時、スパッタリング時の放電ガスは、純アルゴンガス、又は1vol%程度の微量のOガスが混合したアルゴンガスを用いた。
前記ニオブ元素がターゲット内に含まれる形態は、Nb、Nbなどの酸化ニオブの形で、酸化インジウム焼結体中に分散している形態でもよい。しかし、InNbOなどのインジウムとニオブの複合酸化物の形態で、酸化インジウム焼結体中に分散している形態でもよい。好ましくは、ニオブ原子が、酸化インジウムのインジウムサイトに置換固溶することにより、ニオブが酸化インジウム焼結体中に原子レベルで分散している形態である。このように、ニオブが酸化インジウム焼結体中に原子レベルで分散している方が、スパッタリングにおいて放電が安定し、低抵抗の透明導電膜9を得るためには有効である。
For sputtering, this In 2 O 3 —Nb 2 O 5 sintered body was used by placing it on a planar magnetron type cathode, and a transparent conductive film 9 was deposited so that its film thickness became 1000 Å. At this time, as the discharge gas at the time of sputtering, pure argon gas or argon gas mixed with a trace amount of O 2 gas of about 1 vol% was used.
The form in which the niobium element is contained in the target may be a form of niobium oxide such as Nb 2 O 5 or Nb 2 O 3 and dispersed in the indium oxide sintered body. However, it may be in the form of a complex oxide of indium and niobium such as InNbO 4 and dispersed in the indium oxide sintered body. Preferably, niobium atoms are dispersed and dissolved in the indium sites of indium oxide, so that niobium is dispersed at the atomic level in the indium oxide sintered body. Thus, it is more effective for the niobium to be dispersed in the indium oxide sintered body at the atomic level in order to obtain a low-resistance transparent conductive film 9 with stable discharge in sputtering.

このIn−Nb焼結体からなるターゲットの相対密度は、97%であった。なお、別の試験により、In−Nb焼結体からなるターゲットの相対密度が、95%以上である場合には、ノジュールや異常放電が発生しないことを確認している。
また、上記スパッタリングにより、成膜されたIn−Nb膜である透明導電膜9は、X線回折法で分析すると、ピークは観察されず非晶質膜であることが判明した。また、このIn−Nb膜である透明導電膜9の比抵抗は、3.6×10−4Ω・cm程度であり、十分電極として使用できる膜であることが確認できた。なお、In−Nb焼結体からなる上記ターゲットに、酸化スズを1〜10%添加することにより、成膜された透明導電膜9の比抵抗は、1.7×10−4Ω・cm以下になることも判明した。
The relative density of the target made of this In 2 O 3 —Nb 2 O 5 sintered body was 97%. In addition, according to another test, when the relative density of the target made of the In 2 O 3 —Nb 2 O 5 sintered body is 95% or more, it has been confirmed that no nodules and abnormal discharge occur.
Further, when the transparent conductive film 9 which is an In 2 O 3 —Nb 2 O 5 film formed by sputtering is analyzed by X-ray diffraction, no peak is observed and the film is found to be an amorphous film. did. Moreover, the specific resistance of the transparent conductive film 9 which is this In 2 O 3 —Nb 2 O 5 film is about 3.6 × 10 −4 Ω · cm, and it can be confirmed that the film can be used as a sufficient electrode. It was. In addition, the specific resistance of the transparent conductive film 9 formed by adding 1 to 10% of tin oxide to the target composed of the In 2 O 3 —Nb 2 O 5 sintered body is 1.7 × 10 6. It was also found to be -4 Ω · cm or less.

このIn−Nb膜である透明導電膜9について、蓚酸3.2wt%の水溶液をエッチャントとして用いたホトエッチング法により、透過画素電極のパターンになるように、エッチングを行った。これにより、図1に示す透明導電膜9の非晶質電極よりなる透過画素電極のパターンを形成した。なお、この蓚酸3.2wt%の水溶液は、特許請求の範囲に記載の蓚酸を含む酸性のエッチャントの一例に相当する。 The transparent conductive film 9 which is this In 2 O 3 —Nb 2 O 5 film was etched so as to form a transmissive pixel electrode pattern by a photo-etching method using an aqueous solution of 3.2 wt% oxalic acid as an etchant. . As a result, a transmissive pixel electrode pattern made of an amorphous electrode of the transparent conductive film 9 shown in FIG. 1 was formed. The aqueous solution of 3.2 wt% oxalic acid corresponds to an example of an acidic etchant containing oxalic acid described in the claims.

この時、ソース電極8のパターンと、透過画素電極パターンが電気的に接続するように所望のパターンに形成した。また、この時、ソース電極8及びドレイン電極7がエッチング時に断線又は線細りすることはなかった。次に、このガラス基板1を250℃にて30分間熱処理した。
この後、SiNパッシベーション膜(図示せず)及び遮光膜パターン(図示せず)を形成することにより、図1に示すα−SiTFTアクティブマトリックス基板100を製造した。なお、このα−SiTFTアクティブマトリックス基板100におけるガラス基板1上には、図1に示す画素部分等のパターンが、規則的に形成されている。すなわち実施例3のα−SiTFTアクティブマトリックス基板100は、アレイ基板となっている。なお、このα−SiTFTアクティブマトリックス基板100は、実施例1及び2と同様に、特許請求の範囲に記載の薄膜トランジスタ型基板の好適な一例に相当する。
At this time, the pattern of the source electrode 8 and the transmissive pixel electrode pattern were formed in a desired pattern so as to be electrically connected. At this time, the source electrode 8 and the drain electrode 7 were not disconnected or thinned during etching. Next, this glass substrate 1 was heat-treated at 250 ° C. for 30 minutes.
Thereafter, an α-Si TFT active matrix substrate 100 shown in FIG. 1 was manufactured by forming a SiN passivation film (not shown) and a light shielding film pattern (not shown). 1 is regularly formed on the glass substrate 1 of the α-Si TFT active matrix substrate 100. As shown in FIG. That is, the α-Si TFT active matrix substrate 100 of Example 3 is an array substrate. The α-Si TFT active matrix substrate 100 corresponds to a preferred example of the thin film transistor substrate described in the claims as in the first and second embodiments.

このα−SiTFTアクティブマトリックス基板100上に、液晶層と、カラーフィルター基板と、を設けることにより、TFT−LCD方式平面ディスプレイを製造した。このTFT−LCD方式平面ディスプレイは、特許請求の範囲に記載の液晶表示装置の一例に相当する。このTFT−LCD方式平面ディスプレイについて、点燈検査を行った結果、表示が良好であることが判明した。   A TFT-LCD type flat display was manufactured by providing a liquid crystal layer and a color filter substrate on the α-Si TFT active matrix substrate 100. This TFT-LCD type flat display corresponds to an example of a liquid crystal display device described in claims. This TFT-LCD type flat display was subjected to a dot inspection, and as a result, it was found that the display was good.

実施例4におけるα−SiTFTアクティブマトリックス基板100は、上記実施例1〜3におけるα−SiTFTアクティブマトリックス基板100の透明導電膜9の組成が異なるのみで、その構造は図1とほぼ同様である。したがって、実施例4のα−SiTFTアクティブマトリックス基板100についても、図1を用いて説明する。   The α-Si TFT active matrix substrate 100 in Example 4 is substantially the same as FIG. 1 except for the composition of the transparent conductive film 9 of the α-Si TFT active matrix substrate 100 in Examples 1 to 3 described above. Therefore, the α-Si TFT active matrix substrate 100 of Example 4 will also be described with reference to FIG.

図1に示すように、透光性のガラス基板1上に、金属Al(合金)(その組成重量%は、Al:Ni=99:1である)を高周波スパッタにより、その膜厚2000オングストロームとなるように堆積する。燐酸・酢酸・硝酸・水(その体積比は9:6:1:2である)系水溶液をエッチング液として用いたホトエッチング法により、この堆積した金属Alからなる薄膜を、図1に示す形状にエッチングし、ゲート電極2及びゲート電極配線12を形成した。なお、このガラス基板1は、特許請求の範囲に記載の透明基板の一例に相当する。   As shown in FIG. 1, a metal Al (alloy) (its composition weight% is Al: Ni = 99: 1) is formed on a translucent glass substrate 1 by high-frequency sputtering to have a film thickness of 2000 angstroms. To be deposited. The deposited thin film made of Al is formed into a shape shown in FIG. 1 by a photoetching method using an aqueous solution of phosphoric acid / acetic acid / nitric acid / water (volume ratio is 9: 6: 1: 2) as an etching solution. The gate electrode 2 and the gate electrode wiring 12 were formed. The glass substrate 1 corresponds to an example of a transparent substrate described in the claims.

次に、グロー放電CVD法により、図1に示すように、ゲート絶縁膜3となる窒化シリコン膜(以下、SiN膜と記載することもある)を、その膜厚が3000オングストローム堆積した。続いて、図1に示すように、α−Si:H(i)膜4を、その膜厚が3500オングストロームとなるように堆積し、さらにチャンネル保護層5となる窒化シリコン膜(SiN)を、その膜厚が3000オングストロームとなるように椎積した。   Next, as shown in FIG. 1, a silicon nitride film (hereinafter also referred to as a SiN film) to be the gate insulating film 3 was deposited by a glow discharge CVD method to a thickness of 3000 angstroms. Subsequently, as shown in FIG. 1, an α-Si: H (i) film 4 is deposited so as to have a film thickness of 3500 angstroms, and a silicon nitride film (SiN) to be a channel protective layer 5 is further formed. The spine was deposited so that the film thickness was 3000 angstroms.

この時、放電ガスとして、SiN膜から形成されるゲート絶縁膜3及びチャンネル保護膜5は、SiH−NH−N系混合ガスを用い、一方、α−Si:H(i)膜4については、SiH−N系の混合ガスをそれぞれ用いた。また、このSiN膜からなるチャンネル保護膜5は、CHF系ガスを用いたドライエッチングにより、エッチングし、図1に示す形状を形成した。 At this time, the SiH 4 —NH 3 —N 2 mixed gas is used for the gate insulating film 3 and the channel protective film 5 formed of the SiN film as the discharge gas, while the α-Si: H (i) film 4 is used. for, using a mixed gas of SiH 4 -N 2 system, respectively. Further, the channel protective film 5 made of this SiN film was etched by dry etching using a CHF-based gas to form the shape shown in FIG.

続いてα−Si:H(n)膜6を、SiH−H−PH系の混合ガスを用いて、図1に示すように、その膜厚が3000オングストロームとなるように堆積した。
次に、堆積したこのα−Si:H(n)膜6上に、さらに、金属Mo/金属Al(合金)(その組成重量%は、Al:Ni=99:1である)二層膜を、下層のMoの膜厚が0.05μmとなり、上層のAlの膜厚が0.2μmとなるように、順にスパッタリング法により堆積した。
燐酸・酢酸・硝酸・水(その堆積比は9:6:1:2である)系エッチング液用いたホトエッチング法により、この金属Mo/金属Al二層膜を、図1に示す形状にエッチングし、ドレイン電極7のパターン及びソース電極8のパターンとした。
Subsequently, an α-Si: H (n) film 6 was deposited using a SiH 4 —H 2 —PH 3 -based mixed gas so as to have a film thickness of 3000 Å as shown in FIG.
Next, on this deposited α-Si: H (n) film 6, a bilayer film of metal Mo / metal Al (alloy) (its composition weight% is Al: Ni = 99: 1) is further formed. The lower layer Mo was deposited by sputtering in order so that the film thickness of Mo became 0.05 μm and the film thickness of upper layer Al became 0.2 μm.
This metal Mo / metal Al bilayer film is etched into the shape shown in FIG. 1 by a photo-etching method using phosphoric acid / acetic acid / nitric acid / water (the deposition ratio is 9: 6: 1: 2). The pattern of the drain electrode 7 and the pattern of the source electrode 8 were used.

次に、CHF系ガスを用いたドライエッチング、及びヒドラジン(NHNH・HO)水溶液を用いたウェットエッチングを併用することにより、α−Si:H膜から形成されるα−Si:H(i)膜4のパターン、α−Si:H(n)膜6のパターンを形成した。また、図1に示すように、透明樹脂レジスト10を用いて、保護膜を形成し、その後、スルーホールなどのパターンを形成した。 Next, by using dry etching using a CHF-based gas and wet etching using a hydrazine (NH 2 NH 2 .H 2 O) aqueous solution, α-Si: formed from the α-Si: H film: A pattern of H (i) film 4 and a pattern of α-Si: H (n) film 6 were formed. Moreover, as shown in FIG. 1, the protective film was formed using the transparent resin resist 10, and patterns, such as a through hole, were formed after that.

次に、上記処理を行った基板上に、酸化インジウムと酸化ニッケルを主成分とする非晶質の透明導電膜9をスパッタリング法で推積した。このスパッタリングに用いるターゲットは、ターゲット中のInとNiの原子比である[In]/([In]+[Ni])の値が、を0.95となるように調製したIn−NiO焼結体である。ここで、ここで、[In]は、透明導電膜9中の単位体積当たりのインジウム原子の数を表し、[Ni]は、透明導電膜9中の単位体積当たりのニッケル原子の数を表す。 Next, an amorphous transparent conductive film 9 mainly composed of indium oxide and nickel oxide was deposited on the substrate subjected to the above treatment by a sputtering method. The target used for this sputtering was In 2 O 3 − prepared so that the value of [In] / ([In] + [Ni]), which is the atomic ratio of In to Ni in the target, was 0.95. NiO sintered body. Here, [In] represents the number of indium atoms per unit volume in the transparent conductive film 9, and [Ni] represents the number of nickel atoms per unit volume in the transparent conductive film 9.

スパッタリングは、このIn−NiO焼結体をプレーナマグネトロン型のカソードに設置して用い、その膜厚が1000オングストロームとなるように、透明導電膜9を堆積した。この時、スパッタリング時の放電ガスとして、純アルゴン、又は1vol%程度の徹量のOガスを混入したArガスを用いた。 For sputtering, the In 2 O 3 —NiO sintered body was used on a planar magnetron type cathode, and a transparent conductive film 9 was deposited so that the film thickness was 1000 angstroms. At this time, pure argon or Ar gas mixed with a total amount of O 2 gas of about 1 vol% was used as a discharge gas during sputtering.

前記ニッケル元素がターゲット内に含まれる形態は、NiOなどの酸化ニッケルの形で酸化インジウム焼結体中に分散している形態でもよい。しかし、InNiOなどのインジウムとニッケルの複合酸化物の形態で酸化インジウム焼結体中に分散している形態でもよい。好ましくは、ニッケル原子が酸化インジウムのインジウムサイトに置換固溶することにより、ニッケルが酸化インジウム焼結体中に原子レベルで分散している形態である。このように、ニッケルが酸化インジウム焼結体中に原子レベルで分散している方が、スパッタリングにおいて放電が安定し、低抵抗の透明導電膜9を得るためには有効である。 このIn−NiO焼結体からなるターゲットの相対密度は、97%であった。別の試験により、In−NiO焼結体からなるターゲットの相対密度が95%以上でる場合には、ノジュールや異常放電が発生しないことを確認している。 The form in which the nickel element is included in the target may be a form in which nickel oxide such as NiO is dispersed in the indium oxide sintered body. However, it may be in the form of a composite oxide of indium and nickel such as In 2 NiO 4 and dispersed in the indium oxide sintered body. Preferably, nickel atoms are dispersed and dissolved in the indium sites of indium oxide, so that nickel is dispersed at the atomic level in the indium oxide sintered body. Thus, it is effective for nickel to be dispersed in the indium oxide sintered body at the atomic level in order to obtain a low resistance transparent conductive film 9 with stable discharge in sputtering. The relative density of the target made of this In 2 O 3 —NiO sintered body was 97%. According to another test, it has been confirmed that no nodule or abnormal discharge occurs when the relative density of the target composed of the In 2 O 3 —NiO sintered body is 95% or more.

また、上記スパッタリングにより、成膜されたIn−NiO膜である透明導電膜9は、X線回折法で分析すると、ピークは観測されず非晶質膜であることが判明した。また、このIn−NiO膜である透明導電膜9の比抵抗は、4.6×10−4Ω・cm程度であり、十分電極として使用できる膜であることが確認できた。なお、上記ターゲットに、酸化スズを1〜10wt%添加することにより、成膜された透明導電膜9の比抵抗は、2.2×10−4Ω・cm以下になることも判明した。 Further, when the transparent conductive film 9 which is an In 2 O 3 —NiO film formed by sputtering is analyzed by an X-ray diffraction method, no peak is observed and it is found that the film is an amorphous film. Moreover, the specific resistance of the transparent conductive film 9 which is this In 2 O 3 —NiO film is about 4.6 × 10 −4 Ω · cm, and it was confirmed that the film can be used as a sufficient electrode. It was also found that the specific resistance of the formed transparent conductive film 9 was 2.2 × 10 −4 Ω · cm or less by adding 1 to 10 wt% of tin oxide to the target.

このIn−NiO膜である透明導電膜9について、蓚酸3.2重量%の水溶液をエッチャントとして用いたホトエッチング法により、透過画素電極のパターンになるように、エッチングを行った。これにより、図1に示す透明導電膜9の非晶質電極よりなる透明画素電極のパターンを形成した。
この時、ソース電極8のパターンと、透明導電膜9からなる透過画素電極パターンと、が電気的に接続するように所望のパターンに形成した。また、この時、金属Alのドレイン電極7及びソース電極8が、エッチング時に、断線又は線細りすることはなかった。 次に、このガラス基板1を250℃にて30分間熱処理した。なお、この蓚酸3.2重量%の水溶液は、特許請求の範囲に記載の蓚酸を含む酸性のエッチャントに相当する。
The transparent conductive film 9 that is this In 2 O 3 —NiO film was etched by a photoetching method using an aqueous solution of 3.2% by weight of oxalic acid as an etchant so as to form a transmissive pixel electrode pattern. As a result, a transparent pixel electrode pattern made of an amorphous electrode of the transparent conductive film 9 shown in FIG. 1 was formed.
At this time, the pattern of the source electrode 8 and the transmissive pixel electrode pattern made of the transparent conductive film 9 were formed in a desired pattern so as to be electrically connected. At this time, the drain electrode 7 and the source electrode 8 of metal Al were not disconnected or thinned during the etching. Next, this glass substrate 1 was heat-treated at 250 ° C. for 30 minutes. The 3.2% by weight aqueous solution of oxalic acid corresponds to the acidic etchant containing oxalic acid described in the claims.

この後、SiNパッシベーション膜(図示せず)及び遮光膜パターン(図示せず)を形成して、図1に示すα−SiTFTアクティブマトリックス基板100を製造した。なお、このα−SiTFTアクティブマトリックス基板100におけるガラス基板1上には、図1に示す画素部分等のパターンが、規則的に形成されている。。すなわち実施例4のα−SiTFTアクティブマトリックス基板100は、アレイ基板となっている。なお、このα−SiTFTアクティブマトリックス基板100は、実施例1と同様に、特許請求の範囲に記載の薄膜トランジスタ型基板の好適な一例に相当する。   Thereafter, a SiN passivation film (not shown) and a light shielding film pattern (not shown) were formed, and the α-Si TFT active matrix substrate 100 shown in FIG. 1 was manufactured. 1 is regularly formed on the glass substrate 1 of the α-Si TFT active matrix substrate 100. As shown in FIG. . That is, the α-Si TFT active matrix substrate 100 of Example 4 is an array substrate. The α-Si TFT active matrix substrate 100 corresponds to a preferred example of the thin film transistor substrate described in the claims, as in the first embodiment.

このα−SiTFTアクティブマトリックス基板100上に、液晶層と、カラーフィルター基板と、を設けることにより、TFT−LCD方式平面ディスプレイを製造した。このTFT−LCD方式平面ディスプレイは、特許請求の範囲に記載の薄膜トランジスタ型液晶表示装置の一例に相当する。このTFT−LCD方式平面ディスプレイについて、点燈検査を行った結果、画素電極の不良もなく、良好な表示ができた。   A TFT-LCD type flat display was manufactured by providing a liquid crystal layer and a color filter substrate on the α-Si TFT active matrix substrate 100. This TFT-LCD type flat display corresponds to an example of a thin film transistor type liquid crystal display device described in claims. As a result of a dot inspection on the TFT-LCD type flat display, there was no defect of the pixel electrode, and a good display was obtained.

上記実施例1〜4においては、透明導電膜9をエッチングする際に用いるエッチャントについては、蓚酸3.2wt%の水溶液である例について示した。しかしながら、透明導電膜9をエッチングする際に用いるエッチャントは、上記蓚酸系水溶液の他にも、燐酸・酢酸・硝酸からなる混酸であることも好ましく、又は、硝酸第二セリウムアンモニウム水溶液であることも好ましい。   In the said Examples 1-4, about the etchant used when etching the transparent conductive film 9, the example which is 3.2 wt% of oxalic acid aqueous solution was shown. However, the etchant used for etching the transparent conductive film 9 is preferably a mixed acid composed of phosphoric acid, acetic acid and nitric acid in addition to the oxalic acid aqueous solution, or may be a ceric ammonium nitrate aqueous solution. preferable.

上記実施例1〜4において述べたように、本実施の形態においては各透明導電膜9として、種々の酸化物を利用した。本実施例6では、これら酸化物の、Ag/AgCl標準電極に対する電極電位を測定した。測定は、各種の電解質(液)中の電極電位を測定することによって実行した。
表1には、電解質としてTMAH(テトラメチルアンモニウム・ハイドロオキサイド)2.8wt%水溶液を用いた場合の測定例が示されている。一方、表2には、電解質として剥離液を用いた場合の測定例が示されている。
As described in Examples 1 to 4, various oxides were used as the transparent conductive films 9 in the present embodiment. In Example 6, the electrode potential of these oxides with respect to an Ag / AgCl standard electrode was measured. The measurement was performed by measuring the electrode potential in various electrolytes (liquids).
Table 1 shows a measurement example in the case of using a TMAH (tetramethylammonium hydroxide) 2.8 wt% aqueous solution as the electrolyte. On the other hand, Table 2 shows a measurement example when a stripping solution is used as the electrolyte.

Figure 2005258115

表1に示されているように、上記実施例1において用いたIn−WOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.352Vであった。Alとの電位差の絶対値は、0.543Vである(表1参照)。
Figure 2005258115

As shown in Table 1, the potential (vs. Ag / AgCl electrode) of the transparent conductive film of In 2 O 3 —WO 3 used in Example 1 was −0.352V. The absolute value of the potential difference from Al is 0.543 V (see Table 1).

また、上記実施例2において用いたIn−MoOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.386Vであった(表1参照)。Alとの電位差の絶対値は、0.509Vである(表1参照)。
また、上記実施例3において用いたIn−Nbによる透明導電膜の電位(対Ag/AgCl電極)は、−0.365Vであった(表1参照)。Alとの電位差の絶対値は、0.530Vである(表1参照)。
また、上記実施例4において用いたIn−NiOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.378Vであった(表1参照)。Alとの電位差の絶対値は、0.517Vである(表1参照)。
Further, the potential of the transparent conductive film made of In 2 O 3 —MoO 3 used in Example 2 (vs. Ag / AgCl electrode) was −0.386 V (see Table 1). The absolute value of the potential difference from Al is 0.509 V (see Table 1).
Further, the potential of the transparent conductive film by In 2 O 3 —Nb 2 O 5 used in Example 3 (vs. Ag / AgCl electrode) was −0.365 V (see Table 1). The absolute value of the potential difference from Al is 0.530 V (see Table 1).
Further, the potential of the transparent conductive film by In 2 O 3 —NiO used in Example 4 (vs. Ag / AgCl electrode) was −0.378 V (see Table 1). The absolute value of the potential difference from Al is 0.517 V (see Table 1).

一方、ITOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.238Vであった(表1参照)。Alとの電位差の絶対値は、0.657Vである(表1参照)。   On the other hand, the potential of the transparent conductive film made of ITO (vs. Ag / AgCl electrode) was −0.238 V (see Table 1). The absolute value of the potential difference from Al is 0.657 V (see Table 1).

また、IZOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.247Vであった(表1参照)。Alとの電位差の絶対値は、0.648Vである(表1参照)。   The potential of the transparent conductive film by IZO (vs. Ag / AgCl electrode) was −0.247 V (see Table 1). The absolute value of the potential difference from Al is 0.648 V (see Table 1).

さて、これまで比較の対象としてきたAlの電位(対Ag/AgCl電極)は、−0.895Vであり(表1参照)、Al−Nd(Ndの組成比率:1wt%)合金の電位(対Ag/AgCl電極)は、−0.848Vであった(表1参照)。   Now, the potential of Al (vs. Ag / AgCl electrode) that has been compared so far is −0.895 V (see Table 1), and the potential of Al—Nd (Nd composition ratio: 1 wt%) alloy (vs. Ag / AgCl electrode) was −0.848 V (see Table 1).

このように、Alと透明電極が電気的に接触している状態で、電解質にも接触した場合は、表1に示すような電位差(起電力)が発生する。この電位差(起電力)によってAl電極の腐食が加速されると考えられる。表1に示すように、本発明の透明電極は、ITOやIZOと比較して、Alとの電位差(起電力)を約0.1V以上小さくすることができる。このように、本発明によれば、電位差(起電力)が小さくなることから、電極の腐食反応が抑制されることが明らかである。   As described above, when Al and the transparent electrode are in electrical contact with each other and the electrolyte is also contacted, a potential difference (electromotive force) as shown in Table 1 is generated. This potential difference (electromotive force) is considered to accelerate the corrosion of the Al electrode. As shown in Table 1, the transparent electrode of the present invention can reduce the potential difference (electromotive force) from Al by about 0.1 V or more as compared with ITO or IZO. Thus, according to the present invention, since the potential difference (electromotive force) is reduced, it is clear that the corrosion reaction of the electrode is suppressed.

次に、電解質を剥離液とした場合の測定結果が表2に示されている。この剥離液は、ジエタノールアミンとN−メチルピロリドンを30vol%:70vol%で混合した溶液である。   Next, Table 2 shows the measurement results when the electrolyte was used as the stripping solution. This stripping solution is a solution in which diethanolamine and N-methylpyrrolidone are mixed at 30 vol%: 70 vol%.

Figure 2005258115

表2に示されているように、上記実施例1において用いたIn−WOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.248Vであった。Alとの電位差の絶対値は、0.472Vである(表2参照)。
Figure 2005258115

As shown in Table 2, the potential (vs. Ag / AgCl electrode) of the transparent conductive film of In 2 O 3 —WO 3 used in Example 1 was −0.248V. The absolute value of the potential difference from Al is 0.472 V (see Table 2).

また、上記実施例2において用いたIn−MoOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.268Vであった(表2参照)。Alとの電位差の絶対値は、0.452Vである(表2参照)。
また、上記実施例3において用いたIn−Nbによる透明導電膜の電位(対Ag/AgCl電極)は、−0.256Vであった(表2参照)。Alとの電位差の絶対値は、0.464Vである(表2参照)。
The potential of the transparent conductive film made of In 2 O 3 —MoO 3 used in Example 2 (vs. Ag / AgCl electrode) was −0.268 V (see Table 2). The absolute value of the potential difference from Al is 0.452 V (see Table 2).
Further, the potential of the transparent conductive film by In 2 O 3 —Nb 2 O 5 used in Example 3 (vs. Ag / AgCl electrode) was −0.256 V (see Table 2). The absolute value of the potential difference from Al is 0.464 V (see Table 2).

また、上記実施例4において用いたIn−NiOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.287Vであった(表2参照)。Alとの電位差の絶対値は、0.433Vである(表2参照)。 Further, the potential of the transparent conductive film by In 2 O 3 —NiO used in Example 4 (vs. Ag / AgCl electrode) was −0.287 V (see Table 2). The absolute value of the potential difference from Al is 0.433 V (see Table 2).

一方、ITOによる透明導電膜の電位(対Ag/AgCl電極)は、−0.120Vであった(表2参照)。Alとの電位差の絶対値は、0.600Vである(表2参照)。   On the other hand, the potential of the transparent conductive film made of ITO (vs. Ag / AgCl electrode) was −0.120 V (see Table 2). The absolute value of the potential difference from Al is 0.600 V (see Table 2).

さて、これまで比較の対象としてきたAlの電位(対Ag/AgCl電極)は、−0.720Vである(表2参照)。   Now, the potential of Al that has been compared so far (vs. Ag / AgCl electrode) is −0.720 V (see Table 2).

このように、Alと透明電極が電気的に接触している状態で、電解質にも接触した場合は、表2に示すような電位差(起電力)が発生する。この電位差(起電力)によってAl電極の腐食が加速されると考えられる。表2に示すように、本発明の透明電極は、ITOやIZOと比較して、Alとの電位差(起電力)を約0.1V以上小さくすることができる。このように、本発明によれば、電位差(起電力)が小さくなることから、電極の腐食反応が抑制されることが明らかである。   As described above, when Al and the transparent electrode are in electrical contact with each other and the electrolyte is also contacted, a potential difference (electromotive force) as shown in Table 2 is generated. This potential difference (electromotive force) is considered to accelerate the corrosion of the Al electrode. As shown in Table 2, the transparent electrode of the present invention can reduce the potential difference (electromotive force) from Al by about 0.1 V or more as compared with ITO or IZO. Thus, according to the present invention, since the potential difference (electromotive force) is reduced, it is clear that the corrosion reaction of the electrode is suppressed.

『変形実施例1』
図2には、本実施例における別のα−SiTFTアクティブマトリックス基板200の近傍の断面図が示されている。本変形実施例1のα−SiTFTアクティブマトリックス基板200において特徴的なことは、図2に示すように、透明樹脂レジストを設けずに、透明導電膜9を直接ソース電極108上に設けたことである。
また、図2に示すように、本変形実施例1のドレイン電極7及びソース電極8は、金属Cr/金属Al二層膜から構成されているが、上記実施例1〜4と同様に、ドレイン電極7及びソース電極8が、金属Mo/金属Al二層膜から構成されることも好ましい。なお、図2のドレイン電極7及びソース電極8において、下層は金属Crからなる層であり、上層は金属Alからなる層である。
"Modification Example 1"
FIG. 2 shows a cross-sectional view of the vicinity of another α-Si TFT active matrix substrate 200 in this embodiment. A characteristic feature of the α-Si TFT active matrix substrate 200 of the first modification is that the transparent conductive film 9 is provided directly on the source electrode 108 without providing the transparent resin resist as shown in FIG. is there.
Further, as shown in FIG. 2, the drain electrode 7 and the source electrode 8 of the present modified example 1 are composed of a metal Cr / metal Al bilayer film. It is also preferable that the electrode 7 and the source electrode 8 are composed of a metal Mo / metal Al bilayer film. 2, the lower layer is a layer made of metal Cr, and the upper layer is a layer made of metal Al.

また、図2に示すように、本変形実施例1におけるゲート電極102は、金属Al層から構成される単層構造である例を示したが、このゲート電極102は、上記実施例1及び2のゲート電極2と同様に、Al層とMo層とから構成される二層構造であることも好ましい。また、上記実施例3と同様に、金属Al層が、金属Al(合金)(その組成重量%は、Al:Ni=99:1である)から構成されることも好ましい。
なお、図2に示す本変形実施例1のα−SiTFTアクティブマトリックス基板200は、上記実施例1〜4のα−SiTFTアクティブマトリックス基板100と同様の作用効果を奏する。
In addition, as shown in FIG. 2, the gate electrode 102 in the present modified example 1 has an example of a single layer structure composed of a metal Al layer. Similarly to the gate electrode 2, it is also preferable to have a two-layer structure composed of an Al layer and a Mo layer. Similarly to Example 3, it is also preferable that the metal Al layer is composed of metal Al (alloy) (its composition weight% is Al: Ni = 99: 1).
Note that the α-Si TFT active matrix substrate 200 of the first modification shown in FIG. 2 has the same operational effects as the α-Si TFT active matrix substrate 100 of the first to fourth embodiments.

本実施例1〜3のα−SiTFTアクティブマトリックス基板の近傍の断面図である。It is sectional drawing of the vicinity of the alpha-SiTFT active matrix substrate of the Examples 1-3. 本変形実施例1のα−SiTFTアクティブマトリックス基板の近傍の断面図である。It is sectional drawing of the vicinity of the alpha-SiTFT active matrix substrate of this modification 1.

符号の説明Explanation of symbols

1 ガラス基板
2 ゲート電極
3 ゲート絶縁膜
4 α−Si:H(i)膜
5 チャンネル保護層
6 α−Si:H(n)膜
7 ドレイン電極
8 ソース電極
9 透明導電膜
10 透明樹脂レジスト
11 反射電極
12 ゲート電極配線
100 α−SiTFTアクティブマトリックス基板
102 ゲート電極
107 ドレイン電極
108 ソース電極
200 α−SiTFTアクティブマトリックス基板
DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Gate electrode 3 Gate insulating film 4 α-Si: H (i) film 5 Channel protective layer 6 α-Si: H (n) film 7 Drain electrode 8 Source electrode 9 Transparent conductive film 10 Transparent resin resist 11 Reflection Electrode 12 Gate electrode wiring 100 α-Si TFT active matrix substrate 102 Gate electrode 107 Drain electrode 108 Source electrode 200 α-Si TFT active matrix substrate

Claims (4)

透明基板と、
前記透明基板上に設けられたソース電極と、
前記透明基板上に設けられたドレイン電極と、
前記透明基板上に設けられた透明画素電極と、
を具備してなる薄膜トランジスタ型基板において、前記透明画素電極が、
酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物、
を含む透明導電膜であり、前記透明画素電極が、前記ソース電極又は前記ドレイン電極と電気的に接続していることを特徴する薄膜トランジスタ型基板。
A transparent substrate;
A source electrode provided on the transparent substrate;
A drain electrode provided on the transparent substrate;
A transparent pixel electrode provided on the transparent substrate;
In the thin film transistor substrate, the transparent pixel electrode comprises:
Indium oxide as a main component, and one or more oxides selected from tungsten oxide, molybdenum oxide, nickel oxide, and niobium oxide,
A thin film transistor type substrate, wherein the transparent pixel electrode is electrically connected to the source electrode or the drain electrode.
透明基板と、前記透明基板上に設けられたソース電極と、前記透明基板上に設けられたドレイン電極と、前記透明基板上に設けられた透明画素電極と、を具備してなる薄膜トランジスタ型基板と、
複数色の着色パターンが設けられたカラーフィルター基板と、
前記薄膜トランジスタ型基板と、前記カラーフィルター基板と、に挟まれた液晶層と、
を具備してなる薄膜トランジスタ型液晶表示装置において、前記透明画素電極が、
酸化インジウムを主成分として含み、さらに、酸化タングステン、酸化モリブデン、酸化ニッケル、及び酸化ニオブから選ばれた一種又は二種以上の酸化物、
を含む透明導電膜であり、前記透明画素電極が、前記ソース電極又は前記ドレイン電極と電気的に接続していることを特徴する薄膜トランジスタ型液晶表示装置。
A thin film transistor substrate comprising: a transparent substrate; a source electrode provided on the transparent substrate; a drain electrode provided on the transparent substrate; and a transparent pixel electrode provided on the transparent substrate; ,
A color filter substrate provided with a coloring pattern of a plurality of colors;
A liquid crystal layer sandwiched between the thin film transistor substrate and the color filter substrate;
In the thin film transistor type liquid crystal display device comprising the transparent pixel electrode,
Indium oxide as a main component, and one or more oxides selected from tungsten oxide, molybdenum oxide, nickel oxide, and niobium oxide,
A thin film transistor type liquid crystal display device, wherein the transparent pixel electrode is electrically connected to the source electrode or the drain electrode.
請求項1に記載の薄膜トランジスタ型基板を製造する方法において、
前記透明基板上に前記透明導電膜を堆積するステップと、
前記堆積した前記透明導電膜を、酸性のエッチャントを用いて、エッチングすることによって、前記透明画素電極を形成するステップと、
を含むことを特徴とする薄膜トランジスタ型基板の製造方法。
In the method of manufacturing the thin film transistor substrate according to claim 1,
Depositing the transparent conductive film on the transparent substrate;
Etching the deposited transparent conductive film using an acidic etchant to form the transparent pixel electrode;
A method of manufacturing a thin film transistor substrate, comprising:
酸性の前記エッチャントが、
蓚酸、燐酸・酢酸・硝酸からなる混酸、又は硝酸第二セリウムアンモニウムのいずれか一種又は二種以上を含むことを特徴とする請求項3に記載の薄膜トランジスタ型基板の製造方法。
















The acidic etchant
4. The method of manufacturing a thin film transistor substrate according to claim 3, comprising one or more of oxalic acid, a mixed acid composed of phosphoric acid / acetic acid / nitric acid, or ceric ammonium nitrate.
















JP2004070113A 2004-03-09 2004-03-12 Thin film transistor type substrate, thin film transistor type liquid crystal display device, and method of manufacturing thin film transistor type substrate Withdrawn JP2005258115A (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2004070113A JP2005258115A (en) 2004-03-12 2004-03-12 Thin film transistor type substrate, thin film transistor type liquid crystal display device, and method of manufacturing thin film transistor type substrate
CN2005800045035A CN1918672B (en) 2004-03-09 2005-03-02 Thin film transistor, thin film transistor substrate, liquid crystal display device, sputtering target, transparent conductive film, transparent electrode, and manufacturing method thereof
KR1020067018342A KR101101456B1 (en) 2004-03-09 2005-03-02 Thin film transistors, thin film transistor substrates, methods of manufacturing the same, liquid crystal displays using the same, related devices and methods, and sputtering targets, transparent conductive films deposited using the same, transparent devices, and related devices and methods
EP05719804A EP1724790A4 (en) 2004-03-09 2005-03-02 THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF MANUFACTURING METHOD AND LIQUID CRYSTAL DISPLAY UNIT THEREFOR AND SUCH A FACILITY AND METHOD AND SPUTTER TARGET AND THEREFORE OF A TRANSPARENT CONDUCTIVE FILM AND TRANSPARENT ELECTRODE, AND METHOD AND METHOD THEREFOR
CN2012103401052A CN103121799A (en) 2004-03-09 2005-03-02 Sputtering target, transparent conductive film, thin film transistor substrate, method for manufacturing thin film transistor substrate, and liquid crystal display device
US10/592,280 US8038857B2 (en) 2004-03-09 2005-03-02 Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes
PCT/JP2005/003489 WO2005086180A1 (en) 2004-03-09 2005-03-02 Thin-film transistor and thin-film transistor substrate and production methods for them and liquid crystal display unit using these and related device and method, and, sputtering target and transparent conductive film formed by using this and transparent electrode and related device and method
TW100136734A TWI419337B (en) 2004-03-09 2005-03-07 Thin film transistor and thin film transistor substrate, manufacturing method thereof, liquid crystal display device and related device and method therefor, and sputtering target and transparent conductive film and transparent electrode using the same, and related devices method
TW094106827A TWI390732B (en) 2004-03-09 2005-03-07 Thin film transistor and thin film transistor substrate, manufacturing method thereof, liquid crystal display device and related device and method therefor, and sputtering target and transparent conductive film and transparent electrode using the same, and related devices method
US13/219,814 US8773628B2 (en) 2004-03-09 2011-08-29 Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes
US13/219,827 US8507111B2 (en) 2004-03-09 2011-08-29 Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004070113A JP2005258115A (en) 2004-03-12 2004-03-12 Thin film transistor type substrate, thin film transistor type liquid crystal display device, and method of manufacturing thin film transistor type substrate

Publications (1)

Publication Number Publication Date
JP2005258115A true JP2005258115A (en) 2005-09-22

Family

ID=35083874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070113A Withdrawn JP2005258115A (en) 2004-03-09 2004-03-12 Thin film transistor type substrate, thin film transistor type liquid crystal display device, and method of manufacturing thin film transistor type substrate

Country Status (1)

Country Link
JP (1) JP2005258115A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344584A (en) * 2005-05-13 2006-12-21 Semiconductor Energy Lab Co Ltd Display device, and fabricating method of display device
WO2008069057A2 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Etching amorphous semiconductor oxides with alkaline etchant solution
JP2010107570A (en) * 2008-10-28 2010-05-13 Kobe Steel Ltd Method for manufacturing display device
US8168544B2 (en) 2006-08-01 2012-05-01 Canon Kabushiki Kaisha Oxide etching method
US8999836B2 (en) 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2019187269A1 (en) * 2018-03-30 2019-10-03 三井金属鉱業株式会社 Oxide sintered body, sputtering target, and transparent conductive film
WO2020031410A1 (en) * 2018-08-09 2020-02-13 Jx金属株式会社 Oxide sputtering target and production method therefor, and oxide thin film formed using oxide sputtering target

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344584A (en) * 2005-05-13 2006-12-21 Semiconductor Energy Lab Co Ltd Display device, and fabricating method of display device
US8999836B2 (en) 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US9419064B2 (en) 2005-05-13 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8168544B2 (en) 2006-08-01 2012-05-01 Canon Kabushiki Kaisha Oxide etching method
WO2008069057A2 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Etching amorphous semiconductor oxides with alkaline etchant solution
US7960289B2 (en) 2006-12-05 2011-06-14 Canon Kabushiki Kaisha Etching method, pattern forming process, thin-film transistor fabrication process, and etching solution
JP2010107570A (en) * 2008-10-28 2010-05-13 Kobe Steel Ltd Method for manufacturing display device
WO2019187269A1 (en) * 2018-03-30 2019-10-03 三井金属鉱業株式会社 Oxide sintered body, sputtering target, and transparent conductive film
JPWO2019187269A1 (en) * 2018-03-30 2021-04-08 三井金属鉱業株式会社 Oxide sintered body, sputtering target and transparent conductive film
JP7203088B2 (en) 2018-03-30 2023-01-12 三井金属鉱業株式会社 Oxide sintered body, sputtering target and transparent conductive film
WO2020031410A1 (en) * 2018-08-09 2020-02-13 Jx金属株式会社 Oxide sputtering target and production method therefor, and oxide thin film formed using oxide sputtering target
JPWO2020031410A1 (en) * 2018-08-09 2020-08-20 Jx金属株式会社 Oxide sputtering target, manufacturing method thereof, and oxide thin film formed using the oxide sputtering target

Similar Documents

Publication Publication Date Title
CN105887091B (en) Etchant composition for silver thin layer, method of forming metal pattern using the same, and method of fabricating array substrate using the same
CN100373249C (en) display device
EP1983499A1 (en) Reflective tft substrate and method for manufacturing reflective tft substrate
US20080258143A1 (en) Thin film transitor substrate and method of manufacturing the same
TWI445179B (en) A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
WO2007088722A1 (en) Tft substrate, reflective tft substrate and method for manufacturing such substrates
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
JP2009008770A (en) Laminated structure and manufacturing method thereof
US20090302321A1 (en) Thin Film Transistor Substrate and Method of Manufacturing the Same
EP1916702A2 (en) Method of manufacturing a thin-film transistor substrate
JP2007258675A (en) TFT substrate, reflective TFT substrate, and manufacturing method thereof
JP2007235102A (en) TFT substrate and manufacturing method of TFT substrate
JP5244295B2 (en) TFT substrate and manufacturing method of TFT substrate
US7612850B2 (en) Semi-transmissive/semi-reflective electrode substrate, method for manufacturing same, and liquid crystal display using such semi-transmissive/semi-reflective electrode substrate
CN1869795A (en) Liquid crystal display apparatus and manufacturing method thereof
US20060261335A1 (en) Liquid crystal display device
KR20040016908A (en) Tft substrate, liquid crystal display using the same, and its manufacturing method
US12094888B2 (en) Array substrate
US7910053B2 (en) Semiconductor device and active matrix display device
TW201420812A (en) Etchant composition and method of forming metal pattern and method of manufacturing an array substrate
JP2005258115A (en) Thin film transistor type substrate, thin film transistor type liquid crystal display device, and method of manufacturing thin film transistor type substrate
US20130109114A1 (en) Method of manufacturing array substrate for liquid crystal display device
CN1987570A (en) Metal line, method of manufacturing the same, display substrate having the same and method of manufacturing the display substrate
JPH11264995A (en) Manufacturing method of liquid crystal display device
KR101875940B1 (en) Oxide thin film transistor and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060905

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126