JP2005197440A

JP2005197440A - 半導体装置

Info

Publication number: JP2005197440A
Application number: JP2004001907A
Authority: JP
Inventors: Masanobu Noumai; 雅信能米; Akiyoshi Tamura; 彰良田村; Keiichi Murayama; 啓一村山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-01-07
Filing date: 2004-01-07
Publication date: 2005-07-21
Also published as: CN100391006C; US7091528B2; EP1553634A1; US20050145884A1; CN1638142A

Abstract

【課題】高出力化したときの破壊耐圧を向上させる半導体装置を提供する。
【解決手段】ｎ型ＧａＡｓサブコレクタ層１０１と、コレクタ層１０３とサブコレクタ層１０１との間に形成されたｎ型ＧａＡｓ中間コレクタ層１０２と、ｎ型ＧａＡｓコレクタ層１０３と、ｐ型ＧａＡｓベース層１０４と、ｎ型ＩｎＧａＰ第２エミッタ層１０５と、ｎ型ＧａＡｓ第１エミッタ層１０６と、ｎ型ＩｎＧａＡｓエミッタコンタクト層１０７とを備え、中間コレクタ層１０２の不純物濃度は、コレクタ層１０３の不純物濃度よりも高く、かつサブコレクタ層１０１の不純物濃度よりも低い半導体装置。
【選択図】図１

Description

本発明は、送信用高出力電力増幅器に広く用いられているヘテロ接合バイポーラトランジスタに関するものである。

従来から、電界効果トランジスタ（以下、ＦＥＴと記載）あるいはヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと記載）等の化合物半導体装置は、携帯電話機の部品の一つである、送信用高出力電力増幅器等に用いられている。
図５は、典型的な従来のＨＢＴのデバイス構造を示す断面図である（例えば、特許文献１参照）。

図５に示されるように、従来のＨＢＴにおいては、ＭＯＣＶＤ法（有機金属化学気相成長法）あるいはＭＢＥ法（分子線エピタキシャル成長法）を用いた結晶成長により、半絶縁性のＧａＡｓ基板５００上に、ｎ型不純物を４×１０¹⁸ｃｍ^-3の濃度でドープして形成される膜厚６０００Åのｎ型ＧａＡｓサブコレクタ層５０１と、ｎ型不純物を１×１０¹⁶ｃｍ^-3の濃度でドープして形成される膜厚６０００Åのｎ型ＧａＡｓコレクタ層５０２と、ｐ型ＧａＡｓベース層５０３と、ｎ型ＩｎＧａＰ第２エミッタ層５０４と、ｎ型ＧａＡｓ第１エミッタ層５０５と、ｎ型ＩｎＧａＡｓエミッタコンタクト層５０６とが順次積層されている。また、リソグラフィ、エッチングおよび蒸着等のプロセス技術により加工が施されて、エミッタコンタクト層５０６、ベース層５０３およびサブコレクタ層５０１上には、エミッタ電極５０７、ベース電極５０８およびコレクタ電極５０９がそれぞれ形成されている。

次に、上記構造を有する従来のＨＢＴの典型的な電気特性の評価結果について説明する。
図６（ａ）は、ベースとコレクタとを共通にして動作させた場合のコレクタ電流Ｉ_cおよびベース電流Ｉ_bのベース・エミッタ間電圧Ｖ_be依存性を表すいわゆる「ガンメルプロット」であり、図６（ｂ）は、エミッタ接地で動作させた場合のコレクタ電流Ｉ_c−コレクタ・エミッタ間電圧Ｖ_ce特性を示す図である。このとき、図６（ａ）において、実線はＩ_cであり、点線はＩ_bである。また、図６（ｂ）において、Ｉ_c−Ｖ_ce特性は０、Ｉ_bm／１０、Ｉ_bm／２、Ｉ_bmと異なるＩ_b時におけるものであり、Ｉ_bmは図６（ａ）におけるＩ_bの最大値を示している。

図６から、Ｖ_ceが増大して一定の値に達すると、Ｉ_cが急激に増大してＨＢＴが破壊することがわかる。このように、Ｉ_cが特定のＶ_ceで急激に増大する現象をアバランシェブレークダウンという。このアバランシェブレークダウンは、コレクタ・ベース間の逆バイアス状態が強まり、やがて極度に電界が高くなったときに、コレクタ層内を高速で走行する電子が周囲の原子と衝突して次々と電子およびホールを生成していく現象であり、衝突イオン化とも呼ばれている。ここで、アバランシェブレークダウン発生時の電流は、αｎ、αｐを各々電子、ホールの衝突イオン化係数、J_n、J_pを各々電子、ホールの電流密度として、一般に（１）式で表される。

αｎJ_n＋αｐJ_p・・・（１）
このようなアバランシェブレークダウンは、電子やホール等のキャリア、およびチャネル内の電界強度の存在を起因として発生する。よって、キャリアの量が多いほどアバランシェブレークダウンが発生し易くなり、また電界強度が高いほどアバランシェブレークダウンが発生し易くなる。前者は、図６（ｂ）において、Ｉ_cが最大となるＩ_b＝Ｉ_bmで、アバランシェブレークダウン発生時のＶ_ceが最小となっていることから明らかである。後者は、図６（ｂ）において、キャリアが無い状態、つまりＩ_b＝０の場合でも、電界強度が臨界電界強度（４×１０⁵Ｖ／ｃｍ）に達すると、アバランシェブレークダウンが発生することから明らかである。
特開２００１−３２６２３１号公報

ところで、近年、ＨＢＴに対して高出力、高利得かつ低歪みの優れた特性が求められている。例えば、従来のＣＤＭＡ方式ではなく、ＧＳＭ方式の携帯電話機の送信用高出力電力増幅器としてＨＢＴを実用化する場合、特に高出力が要求される。
しかしながら、従来のＨＢＴでは、図６（ｂ）に示されるように、Ｉ_cが高くなると破壊が発生し易くなるという問題がある。すなわち、高出力化すると破壊耐圧が低下するという問題がある。

ここで、従来のＨＢＴの破壊時のデバイス内の様子について図７、８を用いて説明する。
図７（ａ）、図８（ａ）は、正にイオン化したドナー濃度（以下、設計濃度と記載）および負にあたる電子濃度を示す図であり、図７（ｂ）、図８（ｂ）は、電界強度（絶対値）を示す図である。ここで、図７（ａ）、図８（ａ）において、横軸は第２エミッタ層５０４表面からの距離、縦軸は濃度を示し、図７（ｂ）、図８（ｂ）において、横軸は第２エミッタ層５０４表面からの距離、縦軸は電界強度を示している。また、図７は、Ｉ_cが低い低電流時、すなわち図６でＩ_bがＩ_bm／１０の場合におけるものであり、図８は、Ｉ_cが高い高電流時、すなわち図６でＩ_bがＩ_bmの場合におけるものである。

図７（ａ）から、低電流時には、コレクタ層５０２内で設計濃度が電子濃度より高く、コレクタ層５０２内が正に帯電した状態となるのがわかる。ここで、図示してはいないが、ベース層５０３のコレクタ層５０２側に負に帯電しているイオン化したアクセプタの薄い層があり、ベース層５０３表面の負電荷とコレクタ層５０２の正電荷がつり合った状態となっている。

図７（ｂ）から、低電流時には、臨界電界強度に相当する高い電界がベース層５０３とコレクタ層５０２との界面に発生し、アバランシェブレークダウンが発生するのがわかる。ここで、電界の傾きは設定濃度を表しているため、設定濃度が高いほど傾きが急になり、より低いＶ_ceでアバランシェブレークダウンに達する。また、電界強度を積分した値、つまり面積はベース・コレクタ間にかかる電圧を表しているため、アバランシェブレークダウン発生時のこの面積が大きいほど破壊耐圧が高くなる。

図８（ａ）から、高電流時には、コレクタ層５０２内で設計濃度が電子濃度より低く、コレクタ層５０２内が負に帯電した状態となるのがわかる。ここで、図示してはいないが、サブコレクタ層５０１のコレクタ層５０２側に正に帯電している層があり、サブコレクタ層５０１表面の正電荷とコレクタ層５０２の負電荷がつり合った状態となっている。
図８（ｂ）から、高電流時には、最大電界がサブコレクタ層５０１とコレクタ層５０２との界面で発生し、アバランシェブレークダウンが発生するのがわかる（Ｋｉｒｋ効果）。このとき、サブコレクタ層５０１の電子濃度が高く、アバランシェブレークダウンが発生し易い状態となっているので、最大電界強度は、臨界電界強度よりも低い。なお、この現象については著者William Liuによる参考図書Fundamentals of III-V Devicesのページ190に詳細に説明されている。

以上の説明から、Ｉ_cが高い場合のＨＢＴの破壊は、サブコレクタ層とコレクタ層との界面での最大電界の発生を起因とすることがわかる。
そこで、本発明は、かかる問題点に鑑み、高出力化したときの破壊耐圧を向上させる半導体装置を提供することを目的とする。

上記目的を達成するために、本発明の半導体装置は、ヘテロ接合バイポーラトランジスタであって、コレクタ層と、サブコレクタ層と、前記コレクタ層と前記サブコレクタ層との間に形成された中間コレクタ層とを備え、前記中間コレクタ層の不純物濃度は、前記コレクタ層の不純物濃度よりも高く、かつ、前記サブコレクタ層の不純物濃度よりも低いことを特徴とする。ここで、前記コレクタ層、前記サブコレクタ層および前記中間コレクタ層は、それぞれＧａＡｓからなってもよいし、前記中間コレクタ層の膜厚は、前記コレクタ層の膜厚の１／３以下であってもよい。

これによって、高電流時におけるサブコレクタ層での最大電界の発生を抑制することができ、アバランシェブレークダウンを抑制することができるので、高出力化したときの破壊耐圧を向上させる半導体装置を実現することができる。
ここで、前記中間コレクタ層の不純物濃度は、前記コレクタ層との界面から前記サブコレクタ層との界面に向かう方向に高くなってもよい。また、前記中間コレクタ層の不純物濃度は、前記コレクタ層との界面から前記サブコレクタ層との界面に向けて段階的に変化してもよい。

これによって、サブコレクタ層での電界強度を低くし、アバランシェブレークダウンの発生を抑制することができるので、高出力化したときの破壊耐圧を更に向上させる半導体装置を実現することができる。
また、前記コレクタ層および前記サブコレクタ層は、それぞれＧａＡｓからなり、前記中間コレクタ層は、ＧａＡｓよりバンドギャップが大きな半導体材料からなってもよい。また、前記中間コレクタ層は、ＩｎＧａＰ又はＩｎＧａＡｓＰからなってもよい。

これによって、キャリアの発生確率を低くし、アバランシェブレークダウンの発生を抑制することができるので、破壊耐圧を更に向上させる半導体装置を実現することができる。

本発明に係る半導体装置によれば、高出力化したときの破壊耐圧を向上させるヘテロ接合バイポーラトランジスタを実現できる。
よって、本発明により、高出力化したときの破壊耐圧を向上させるヘテロ接合バイポーラトランジスタを提供することが可能となり、ＧＳＭ方式の端末送信部のパワーデバイスとして実用化可能なヘテロ接合バイポーラトランジスタを実現することができ、実用的価値は極めて高い。

以下、本発明の実施の形態における半導体装置について、図面を参照しながら説明する。
図１は、本実施の形態のＨＢＴのデバイス構造を示す断面図である。
本実施の形態のＨＢＴは、高出力化したときの破壊耐圧を向上させるＨＢＴを実現することを目的とするものであって、同ＨＢＴにおいては、ＭＯＣＶＤ法（有機金属化学気相成長法）あるいはＭＢＥ法（分子線エピタキシャル成長法）を用いた結晶成長により、半絶縁性のＧａＡｓ基板１００上に、ｎ型不純物を４×１０¹⁸ｃｍ^-3の濃度でドープして形成される膜厚６０００Åのｎ型ＧａＡｓサブコレクタ層１０１と、ｎ型ＧａＡｓ中間コレクタ層１０２と、ｎ型不純物を１×１０¹⁶ｃｍ^-3の濃度でドープして形成される膜厚４５００Åのｎ型ＧａＡｓコレクタ層１０３と、ｐ型ＧａＡｓベース層１０４と、ｎ型ＩｎＧａＰ第２エミッタ層１０５と、ｎ型ＧａＡｓ第１エミッタ層１０６と、ｎ型ＩｎＧａＡｓエミッタコンタクト層１０７とが順次積層されている。また、リソグラフィ、エッチングおよび蒸着等のプロセス技術により加工が施されて、エミッタコンタクト層１０７、ベース層１０４およびサブコレクタ層１０１上には、エミッタ電極１０８、ベース電極１０９およびコレクタ電極１１０がそれぞれ形成されている。

ここで、中間コレクタ層１０２の不純物濃度は、コレクタ層１０３よりも高く、かつサブコレクタ層１０１よりも低く、例えば５×１０¹⁶ｃｍ^-3とされる。また、中間コレクタ層１０２の膜厚は、コレクタ層１０３の膜厚の１／３以上であると電子濃度が高くなってキャリア濃度が高くなるので、コレクタ層１０３の膜厚の１／３以下、例えば１５００Åとされる。

次に、上記構造を有するＨＢＴの破壊時のデバイス内の様子について図２を用いて説明する。
図２（ａ）は、高電流時のデバイス内の設計濃度および電子濃度を示す図であり、図２（ｂ）は、高電流時のデバイス内の電界強度（絶対値）を示す図である。ここで、図２（ａ）において、横軸は第２エミッタ層１０５表面からの距離、縦軸は濃度を示し、図２（ｂ）において、横軸は第２エミッタ層１０５表面からの距離、縦軸は電界強度を示している。

図２（ａ）から、高電流時には、コレクタ層１０３内で設計濃度が電子濃度より低く、コレクタ層１０３内が負に帯電した状態となるのがわかる。一方、中間コレクタ層１０２内の設定濃度が電子濃度より高く、中間コレクタ層１０２内が正に帯電した状態となるのがわかる。
図２（ｂ）から、高電流時には、最大電界がコレクタ層１０３と中間コレクタ層１０２との界面で発生し、サブコレクタ層１０１から離れた位置で最大電界が発生していることがわかる。すなわち、アバランシェブレークダウンが発生し難くなっていることがわかる。このとき、中間コレクタ層１０２の不純物濃度が高濃度であると、中間コレクタ層１０２とコレクタ層１０３との界面での最大電界の発生を起因としてアバランシェブレークダウンが発生する。

次に、上記構造を有するＨＢＴの電気特性について説明する。
図３は、エミッタ接地で動作させた場合のＩ_c−Ｖ_ce特性を示す図である。このとき、図３において、Ｉ_c−Ｖ_ce特性は０、Ｉ_bm／１０、Ｉ_bm／２、Ｉ_bmと異なるＩ_b時におけるものであり、Ｉ_bmは、図６（ａ）におけるＩ_bの最大値を示している。また、破線は従来のＨＢＴのＩ_c−Ｖ_ce特性を示し、実線は本実施の形態のＨＢＴのＩ_c−Ｖ_ce特性を示している。

図３から、本実施の形態のＨＢＴは、従来のＨＢＴと比較して破壊時のＶ_ceが高くなり、破壊耐圧が高くなっていることがわかる。また、両者の破壊耐圧の差は、Ｉ_cが高くなるにつれて大きくなり、Ｉ_bm（最大値）のときに特に顕著になっていることがわかる。
以上のように本実施の形態のＨＢＴによれば、サブコレクタ層１０１とコレクタ層１０３との間には中間コレクタ層１０２が形成され、中間コレクタ層１０２の不純物濃度はコレクタ層１０３よりも高く、かつサブコレクタ層１０１よりも低い。よって、高電流時におけるサブコレクタ層での最大電界の発生を抑制することができ、アバランシェブレークダウンを抑制することができるので、本実施の形態のＨＢＴは、高出力化したときの破壊耐圧を向上させるＨＢＴを実現することができる。

なお、本実施の形態のＨＢＴにおいて、中間コレクタ層１０２は、サブコレクタ層１０１およびコレクタ層１０３と同様にＧａＡｓからなるとした。しかし、サブコレクタ層およびコレクタ層のＧａＡｓよりもバンドギャップの大きい半導体材料であればそれに限られず、中間コレクタ層は、例えば、ＩｎＧａＰあるいはＩｎＧａＡｓＰ等の他の半導体材料からなってもよい。これによって、キャリアの発生確率が低くなり、アバランシェブレークダウンの発生を抑制することができるので、破壊耐圧を更に向上させるＨＢＴを実現することができる。

また、本実施の形態のＨＢＴにおいて、中間コレクタ層１０２の不純物濃度は一定であるとした。しかし、中間コレクタ層の不純物濃度は、コレクタ層との界面からサブコレクタ層との界面に向けて段階的あるいは連続的に高くなってもよい。例えば、中間コレクタ層の不純物濃度は、コレクタ層との界面からサブコレクタ層との界面に向けて５００Å、１０００Å、１５００Åをそれぞれ境にして、５×１０¹⁶ｃｍ^-3、２×１０¹⁷ｃｍ^-3、５×１０¹⁷ｃｍ^-3と３段階に変化してもよい。このような構造を有するＨＢＴの破壊時のデバイス内の様子について図４を用いて説明する。

図４（ａ）は、高電流時のデバイス内の設計濃度および電子濃度を示す図であり、図４（ｂ）は、高電流時のデバイス内の電界強度（絶対値）を示す図である。ここで、図４（ａ）において、横軸は第２エミッタ層表面からの距離、縦軸は濃度を示し、図４（ｂ）において、横軸は第２エミッタ層表面からの距離、縦軸は電界強度を示している。なお、図４において位置Ａ、Ｂ、ＣおよびＤは、コレクタ層と中間コレクタ層との界面の位置、１回目の不純物濃度が変化する位置、２回目の不純物濃度が変化する位置、および中間コレクタ層とサブコレクタ層との界面の位置をそれぞれ示している。

図４（ａ）から、高電流時には、コレクタ層内で設計濃度が電子濃度より低く、コレクタ層内が負に帯電した状態となるのがわかる。一方、中間コレクタ層の位置Ａ、Ｂ、ＣおよびＤでの設定濃度はそれぞれ電子濃度より高く、中間コレクタ層内が正に帯電した状態となるのがわかる。
図４（ｂ）から、高電流時には、中間コレクタ層の位置Ｂ、Ｃで傾きが大きく変化し、図２のような中間コレクタ層の不純物濃度が低濃度で一定の場合と比較して、サブコレクタ層と中間コレクタ層との界面での電界強度が低くなっていることがわかる。すなわち、更にアバランシェブレークダウンが発生し難くなっていることがわかる。また、中間コレクタ層が高濃度で一定の場合と比較して、位置ＡからＣにかけて、低濃度による電界の傾きが緩やかになる分、電界強度の面積が大きくなり、耐圧を高くすることが出来る。また、中間コレクタ層内の電子濃度がＡＢ間の設定濃度よりも高い場合には、位置Ｂで最大電界が発生し、位置Ｃで傾きが大きく変化することになる。

以上のように、コレクタ層との界面からサブコレクタ層との界面に向けて中間コレクタ層の不純物濃度を段階的あるいは連続的に高くすることによって、低電子濃度の位置で電界を高めにし、また高電子濃度の位置で電界を低めにする事が出来、高電流時の耐圧を高めることが出来る。よって、アバランシェブレークダウンの発生を更に抑制することができるので、高出力化したときの破壊耐圧を更に向上させるＨＢＴを実現することができる。

本発明は、ヘテロ接合バイポーラトランジスタに利用でき、特に携帯電話機等に用いられる送信用高出力電力増幅器等に利用することができる。

本発明の実施の形態のＨＢＴのデバイス構造を示す断面図である。（ａ）同実施の形態のＨＢＴの高電流時の中間コレクタ層１０２およびコレクタ層１０３内の設計濃度および電子濃度を示す図である。（ｂ）同実施の形態のＨＢＴの高電流時の中間コレクタ層１０２およびコレクタ層１０３内の電界強度（絶対値）を示す図である。同実施の形態のＨＢＴのＩ_c−Ｖ_ce特性を示す図である。（ａ）同実施の形態のＨＢＴの高電流時の中間コレクタ層１０２およびコレクタ層１０３内の設計濃度および電子濃度を示す図である。（ｂ）同実施の形態のＨＢＴの高電流時の中間コレクタ層１０２およびコレクタ層１０３内の電界強度（絶対値）を示す図である。従来のＨＢＴのデバイス構造を示す断面図である。（ａ）従来のＨＢＴのガンメルプロットを示す図である。（ｂ）従来のＨＢＴのＩ_c−Ｖ_ce特性を示す図である。（ａ）従来のＨＢＴの低電流時のコレクタ層５０２内の設計濃度および電子濃度を示す図である。（ｂ）従来のＨＢＴの低電流時のコレクタ層５０２内の電界強度（絶対値）を示す図である。（ａ）従来のＨＢＴの高電流時のコレクタ層５０２内の設計濃度および電子濃度を示す図である。（ｂ）従来のＨＢＴの高電流時のコレクタ層５０２内の電界強度（絶対値）を示す図である。

符号の説明

１００、５００ＧａＡｓ基板
１０１、５０１サブコレクタ層
１０２中間コレクタ層
１０３、５０２コレクタ層
１０４、５０３ベース層
１０５、５０４第２エミッタ層
１０６、５０５第１エミッタ層
１０７、５０６エミッタコンタクト層
１０８、５０７エミッタ電極
１０９、５０８ベース電極
１１０、５０９コレクタ電極

Claims

ヘテロ接合バイポーラトランジスタであって、
コレクタ層と、
サブコレクタ層と、
前記コレクタ層と前記サブコレクタ層との間に形成された中間コレクタ層とを備え、
前記中間コレクタ層の不純物濃度は、前記コレクタ層の不純物濃度よりも高く、かつ、前記サブコレクタ層の不純物濃度よりも低い
ことを特徴とする半導体装置。
前記中間コレクタ層の不純物濃度は、前記コレクタ層との界面から前記サブコレクタ層との界面に向かう方向に高くなる
ことを特徴とする請求項１に記載の半導体装置。
前記中間コレクタ層の不純物濃度は、前記コレクタ層との界面から前記サブコレクタ層との界面に向けて段階的に変化する
ことを特徴とする請求項２に記載の半導体装置。
前記コレクタ層、前記サブコレクタ層および前記中間コレクタ層は、それぞれＧａＡｓからなる
ことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
前記コレクタ層および前記サブコレクタ層は、それぞれＧａＡｓからなり、
前記中間コレクタ層は、ＧａＡｓよりバンドギャップが大きな半導体材料からなる
ことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
前記中間コレクタ層は、ＩｎＧａＰ又はＩｎＧａＡｓＰからなる
ことを特徴とする請求項５に記載の半導体装置。
前記中間コレクタ層の膜厚は、前記コレクタ層の膜厚の１／３以下である
ことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。