KR100337942B1 - 이중 이종접합 쌍극성 트랜지스터 - Google Patents
이중 이종접합 쌍극성 트랜지스터 Download PDFInfo
- Publication number
- KR100337942B1 KR100337942B1 KR1019990054643A KR19990054643A KR100337942B1 KR 100337942 B1 KR100337942 B1 KR 100337942B1 KR 1019990054643 A KR1019990054643 A KR 1019990054643A KR 19990054643 A KR19990054643 A KR 19990054643A KR 100337942 B1 KR100337942 B1 KR 100337942B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ingap
- gaas
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
본 발명은 종래의 InGaP/GaAs/InGaP DHBT에서 발생되는 전위 장벽과 관련된 전류의 감소 문제를 해결하기 위한 방법으로 사용되는 스페이서 층 및 n+로 도핑된 층과 관련된 항복 전압의 감소를 해결할 수 있는 새로운 구조의 InGaP/GaAs/InGaP DHBT 구조에 관한 것으로, 이를 위하여 본 발명은 그레이딩된 AlxGa1-xAs 층을 이용하여 InGaP/GaAs/InGaP DHBT를 구현하므로써 베이스/콜렉터 접합의 전위 장벽을 제거하여 이상적인 콜렉터 전류 특성과 높은 항복 전압을 얻을 수 있는 효과가 있으며, 전력 특성을 대폭 향상시킬 수 있는 효과가 있다. 또한, 베이스/콜렉터 접합의 전위 장벽을 제거하여 전자가 전위 장벽의 방해 없이 전달되기 때문에 종래의 InGaP/GaAs/InGaP DHBT 구조에 비해 매우 향상된 속도 특성을 얻을 수 있는 효과가 있다.
Description
본 발명은 이중 이종접합 쌍극성 트랜지스터에 관한 것으로, 더욱 상세하게는 이중 이종접합 쌍극성 트랜지스터에서 베이스/콜렉터 접합의 전위 장벽에 의해 발생되는 콜렉터 전류 감소 현상을 해소하는데 적합한 개선된 이중 이종접합 쌍극성 트랜지스터의 구조에 관한 것이다.
잘 알려진 바와 같이, 갈륨비소(GaAs) 계열의 화합물 반도체 소자인 AlGaAs/GaAs 또는 InGaP/GaAs(이하, InGaP(AlGaAs)/GaAs로 표기 함) 이종접합 쌍극성 트랜지스터(HBT : Heterojunction Bipolar Transistor, 이하 HBT라 약칭함) 소자는 마이크로 웨이브 또는 밀리미터 웨이브(10 - 100 GHz) 대역의 소자 응용에 광범위하게 적용되고 있으며, 우수한 속도 특성 때문에 고주파 대역의 무선통신용 회로에 응용되고 있다. 그리고, 특히 높은 전력 밀도 특성 때문에 전력 증폭 트랜지스터 또는 전력증폭기의 제작에 널리 활용되고 있는 매우 중요한 고주파 소자이다.
일반적으로, InGaP(AlGaAs)/GaAs HBT는 에미터/베이스 접합이 InGaP(AlGaAs)/GaAs 이종접합(heterojunction)이며 베이스/콜렉터 접합은 GaAs 동종 접합이다. 그리고, InGaP/GaAs HBT의 전력 특성을 향상시키기 위해서 베이스/콜렉터 접합을 이종접합인 GaAs/InGaP로 대체하게 되는데, 이러한 소자가InGaP(AlGaAs)/GaAs/InGaP 이중 이종접합 트랜지스터(DHBT : Double Heterojunction Bipolar Transistor, 이하 DHBT라 약칭함)이다.
이러한 InGaP(AlGaAs)/GaAs/InGaP DHBT에서 콜렉터로 사용되는 InGaP는 InGaP(AlGaAs)/GaAs HBT에서 콜렉터로 사용되는 GaAs에 비해 임계전기장(critical electric field), 즉 브레이크다운(breakdown) 현상이 발생되는 최소 전계의 크기가 훨씬 크기 때문에 더 높은 콜렉터/베이스 전압을 가할 수 있게 된다. 그리고, 그로 인해, InGaP(AlGaAs)/GaAs/InGaP DHBT는 InGaP(AlGaAs)/GaAs HBT에 비해서 더 높은 전력을 증폭할 수 있게 된다.
도 2a는 종래 기술에 따른 InGaP(AlGaAs)/GaAs/InGaP DHBT의 에피구조에 대한 예를 도시한 도면이며, 표 1은 도 2a에 도시된 DHBT를 구성하는 각 층의 구성 물질 및 각 층의 불순물 농도, 그리고 각 층의 두께를 나타낸다.
| 층 | 물질 | 불순물 농도 | 층 두께(㎚) |
| 에미터 캡 층 | GaAs | n∼1×1019/㎤ | 100 |
| 에미터 층 | InGaP(AlGaAs) | n∼5×1017/㎤ | 200 |
| 제 2 스페이서 층 | GaAs | undoped | 2 |
| 베이스 층 | GaAs | p∼1×1020/㎤ | 70 |
| 제 1 스페이서 층 | GaAs | undoped | 20 |
| n+콜렉터 층 | InGaP | n∼5×1018/㎤ | 10 |
| 콜렉터 층 | InGaP | n∼5×1016/㎤ | 500 |
| 서브콜렉터 층 | GaAs | n∼8×1018/㎤ | 400 |
| 기판 | GaAs | Semi-insulating |
도 2a에 도시된 GaAs/InGaP 베이스/콜렉터 접합을 구성하는 각각의 결정층(21, 22, 23)의 역할을 도 2b에 도시된 에너지밴드 다이어그램과 도 2c의 트랜지스터 전류-전압 특성을 이용하여 설명하면 다음과 같다.
먼저, 제 1 결정층(21)과 제 2 결정층(22)이 없는 경우, 즉 제 1 스페이서 층과 n+콜렉터 층이 없는 경우에 따른 에너지밴드 다이어그램을 살펴보면, 베이스 영역 보다 더 높은 전위 장벽이 존재하여 전위 장벽이 베이스 영역에서 콜렉터로 전달되는 전자의 이동을 방해하게 된다. 그리고, 그로 인해 도 2c의 전류 전압 특성에 나타난 바와 같이 매우 낮은 콜렉터 전류가 흐르게 되어 트랜지스터로서의 성능이 현저하게 저하된다. 만일, 여기서 콜렉터/베이스 역전압을 증가시키면, 전위 장벽의 두께가 감소하여 터널링(tunneling)으로 전달되는 전자가 증가하지만 고성능 트랜지스터로의 역할은 수행하지 못하게 된다.
이와는 달리, 제 2 결정층(22)이 없는 경우, 즉 n+콜렉터 층이 없는 경우에 따른 에너지밴드 다이어그램을 살펴보면, 도 2b에 도시된 바와 같이 제 2 스페이서 층의 역할에 의해 전위 장벽이 베이스 층의 에너지 레벨보다 낮은 위치에 있게 된다. 그러나, 전위 장벽에 의한 전자의 반사 현상 때문에 전위 장벽이 없는 경우보다 약간 더 작은 전류가 흐르게 된다.
한편, 제 1 결정층(21)과 제 2 결정층(22)이 모두 존재하는 경우, 즉 제 1 스페이서 층과 n+콜렉터 층이 존재하는 경우에는 전위 장벽의 위치가 베이스 층의 에너지 레벨보다 낮음과 동시에 이 전위 장벽의 두께가 얇아서 도 2c의 전류 전압 특성에 나타난 바와 같이 낮은 콜렉터/베이스 전압에서도 전자의 전달이 매우 활발하고 전자의 반사 현상도 감소하여 전위 장벽이 없는 경우와 비슷한 크기의 콜렉터 전류가 흐르게 된다.
그러나, 이 경우에 n+로 도핑된 제 2 결정층(22) 때문에 베이스/콜렉터 항복 전압이 감소하게 되는데, 이 낮은 항복 전압은 HBT의 전력 용량을 감소시켜 전력 증폭 소자로서의 성능을 열화 시키는 문제점이 있다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 종래의 InGaP(AlGaAs)/GaAs/InGaP DHBT에서 발생되는 전위 장벽과 관련된 전류의 감소 문제를 해결하기 위한 방법으로 사용되는 스페이서 층 및 n+로 도핑된 층과 관련된 항복 전압의 감소를 해결할 수 있는 새로운 구조의 InGaP(AlGaAs)/GaAs/InGaP DHBT 구조를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 에미터/베이스 접합과 베이스/콜렉터 접합이 이종접합(heterojunction)된 이중 이종접합 쌍극성 트랜지스터에 있어서, 기판상의 콜렉터 층의 상부에 형성되어 상기 콜렉터 층과 베이스 층에 의한 전도대의 전위 장벽을 감소시키는 그레이딩 층과, 상기 그레이딩 층과 상기 베이스 층과의 사이에 형성되어 상기 베이스 층의 불순물이 상기 콜렉터 층으로 확산되는 것을 완충시키는 스페이서 층을 포함하는 것을 특징으로 한다.
도 1a는 본 발명의 바람직한 실시예에 따른 이중 이종접합 쌍극성 트랜지스터의 계층적인 구조를 나타낸 도면,
도 1b는 도 1a에 도시된 이중 이종접합 쌍극성 트랜지스터에 대한 접합을 형성하기 전 에너지밴드 다이어그램을 도시한 도면,
도 1c는 도 1a에 도시된 이중 이종접합 쌍극성 트랜지스터에 대한 접합을 형성한 후 에너지밴드 다이어그램을 도시한 도면,
도 2a는 종래 기술에 따른 이중 이종접합 쌍극성 트랜지스터의 계층적인 구조를 나타낸 도면,
도 2b는 도 2a에 도시된 종래의 이중 이종접합 쌍극성 트랜지스터에 대한 접합을 형성한 후 에너지밴드 다이어그램을 도시한 도면,
도 2c는 도 2a에 도시된 종래의 이중 이종접합 쌍극성 트랜지스터에 대한 전류-전압 특성을 도시한 도면.
＜도면의 주요부분에 대한 부호의 설명＞
14, 21 : 제 1 스페이서 층 15 : 그레이딩 층
22 : n+콜렉터 층 23 : 콜렉터 층
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
도 1a는 본 발명의 바람직한 실시예에 따른 InGaP(AlGaAs)/GaAs/InGaP DHBT 에피 구조를 설명하기 위해 도시한 도면이다.
그리고, 표 2는 본 발명에 따른 InGaP(AlGaAs)/GaAs/InGaP DHBT를 구성하는 각 층의 구성 물질 및 각 층의 불순물 농도, 그리고 각 층의 두께를 나타낸 도표이다.
| 층 | 물질 | 불순물 농도 | 층 두께(㎚) |
| 에미터 캡 층 | GaAs | n∼1×1019/㎤ | 100 |
| 에미터 층 | InGaP(AlGaAs) | n∼5×1017/㎤ | 200 |
| 제 2 스페이서 층 | GaAs | undoped | 2 |
| 베이스 층 | GaAs | p∼1×1020/㎤ | 70 |
| 제 1 스페이서 층 | GaAs | undoped | 5 |
| 그레이딩 층 | AlxGa1-xAs | n∼5×1016/㎤ | 10 |
| 콜렉터 층 | InGaP | n∼5×1016/㎤ | 500 |
| 서브콜렉터 층 | GaAs | n∼8×1018/㎤ | 400 |
| 기판 | GaAs | Semi-insulating |
먼저, 전술한 종래의 DHBT 구조와 비교했을 때 다른 점은 제 1 스페이서 층(14)의 두께가 도 2a에 도시된 제 1 스페이서층(21)의 두께 보다 더 얇다는 점이다. 상세히 설명하면, 종래의 DHBT 구조에서의 제 1 스페이서 층(21)은 베이스의 P형 불순물이 콜렉터 쪽으로 확산되는 것을 완충하는 부분과 전위 장벽을 베이스 에너지 레벨보다 낮추는 역할을 하는 부분으로 이루어지기 때문에 일반적으로 두꺼운 층을 형성하고 있으나, 본 발명에 따른 DHBT 구조에서의 제 1 스페이서 층(14)은 베이스 층의 P형 불순물이 콜렉터 쪽으로 확산되는 것을 완충하는 부분으로만 이루어져 있기 때문에 상대적으로 얇은 두께를 갖는 층으로 형성된다.이와 같은 그레이딩층의 형성에 의한 스페이서층의 두께 변화로 인한 효과는 도 2b를 통해 설명될 수 있다.종래 기술에서 제 1 스페이서 층의 역할은 전위 장벽의 위치를 베이스의 전위보다 아래쪽에 형성되게 하는 것이며, 제 1 스페이서의 두께를 증가시킬수록 전위 장벽의 위치가 베이스의 전위보다 더 아래쪽에 형성되므로 콜렉터쪽으로의 전자 이동이 더 자유러워 진다.그러나, 본 발명은 베이스와 콜렉터 사이에 그레이딩층을 형성하여 전위 장벽을 제거하였기 때문에 제 1 스페이서가 두꺼울 필요가 없으며, 극단적인 경우(베이스의 p형 불순물로 확산이 없는 C(탄소)를 사용할 경우) 두께가 0일 수도 있다. 또한 그레이딩층의 두께도 전위 장벽이 없기 때문에 두께의 제한이 없으며(어느 이상 두꺼울 필요가 없음) 기술적으로 가능한 만큼 얇게 만들 수 있다.따라서, 본 발명은 베이스와 콜렉터 사이에 있는 중간층의 두께가 얇아져 전자의 이동 거리 축소로 인하여 속도가 향상된다.
그리고, 도 1a에 도시된 그레이딩 층(15)은 그레이딩된 AlxGa1-xAs(여기서, x는 에피구조의 아래서부터 위 방향으로 x1에서 0으로 변함) 층이다. 이 AlxGa1-xAs의 밴드 갭 에너지(Eg)는 Al 성분(x)의 변화에 따라eV로 변화하게 되고, 전도대(conduction band)의 에너지 차는 ΔEc=0.7(1.087x＋0.438x2) eV로 변화하며, 그레이딩된 AlxGa1-xAs 층(15)은 도 2b 및 도 2c에 도시된 바와 같이 베이스로 사용되는 GaAs의 밴드 갭 에너지인 1.42eV와 콜렉터로 사용되는 In0.5Ga0.5P의 밴드 갭 에너지인 1.88eV의 차로부터 발생되는 전도대의 전위 장벽을 없애 주는 역할을 한다.
여기서, 그레이딩된 AlxGa1-xAs 층(15)이 InGaP 콜렉터 층과 만나는 지점에서의 x값을 x1이라 할 때, 이 x1의 값의 크기에 따라 그레이딩 층과 InGaP 콜렉터 계면에서의 에너지밴드 구조가 달라지게 된다. x1값이 AlxGa1-xAs와 InGaP 전도대 에너지 차이값(ΔEc)을 0으로 만들어 주는 값(x1')(InGaP/GaAs의 ΔEc가 0.2eV라 할 때, x1'는 약 0.22가 됨)일 경우에 도 2b와 도 2c에 도시된 바와 같이 베이스와 콜렉터 사이에 전위 장벽이 발생하지 않는 이상적인 p-n 접합이 형성된다.
x1 값이 x1'값보다 작을 경우(x1 ＜ x1')에는, 도 1c에 도시된 바와 같이 약간의 전위 장벽이 발생하게 되어 콜렉터 전류의 감소 현상이 발생하게 된다. 이와는 달리, x1 값이 x1' 값보다 클 경우(x1 ＞ x1')에는 전위 단층이 발생하게 되나 이는 전자의 전달을 방해하지 않기 때문에 콜렉터 전류 감소 현상이 발생하지 않는다. 그레이딩된 AlxGa1-xAs 층(여기서, x1 ≥ x1')을 사용할 경우 베이스/콜렉터 전압 사이에 전위 장벽이 발생하지 않기 때문에 콜렉터 전류 특성은 이상적이 되며, 동시에 종래 기술의 에피구조에서 사용하는 두꺼운 제 1 스페이서 층과 n+도핑층을 사용할 필요가 없게 되고, 그로 인해 높은 항복 전압을 얻을 수 있게 된다.
이상 설명한 바와 같이 본 발명에 따르면, 그레이딩된 AlxGa1-xAs 층을 이용하여 InGaP(AlGaAs)/GaAs/InGaP DHBT를 구현하므로써, 베이스/콜렉터 접합의 전위 장벽을 제거하여 이상적인 콜렉터 전류 특성과 높은 항복 전압을 얻을 수 있는 효과가 있으며, 전력 특성을 대폭 향상시킬 수 있는 효과가 있다. 또한, 베이스/콜렉터 접합의 전위 장벽을 제거하여 전자가 전위 장벽의 방해 없이 전달되기 때문에 종래의 InGaP(AlGaAs)/GaAs/InGaP DHBT 구조에 비해 매우 향상된 속도 특성을 얻을 수 있는 효과가 있다.
Claims (2)
- 에미터/베이스 접합과 베이스/콜렉터 접합이 이종접합(heterojunction)된 이중 이종접합 쌍극성 트랜지스터에 있어서,기판상의 콜렉터 층의 상부에 형성되어 상기 콜렉터 층과 베이스 층에 의한 전도대의 전위 장벽을 감소시키는 그레이딩 층과,상기 그레이딩 층과 상기 베이스 층과의 사이에 형성되어 상기 베이스 층의 불순물이 상기 콜렉터 층으로 확산되는 것을 완충시키는 스페이서 층을 포함하는 이중 이종접합 쌍극성 트랜지스터.
- 제 1 항에 있어서,상기 콜렉터 층은 InGaP 계열의 물질이며, 상기 그레이딩 층은 AlxGa1-xAs 계열의 물질이고, 상기 스페이서 층 및 베이스 층은 GaAs 계열의 물질로 된 것을 특징으로 한 이중 이종접합 쌍극성 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054643A KR100337942B1 (ko) | 1999-12-03 | 1999-12-03 | 이중 이종접합 쌍극성 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054643A KR100337942B1 (ko) | 1999-12-03 | 1999-12-03 | 이중 이종접합 쌍극성 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010054040A KR20010054040A (ko) | 2001-07-02 |
| KR100337942B1 true KR100337942B1 (ko) | 2002-05-24 |
Family
ID=19623346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990054643A Expired - Fee Related KR100337942B1 (ko) | 1999-12-03 | 1999-12-03 | 이중 이종접합 쌍극성 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100337942B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3573737B2 (ja) * | 2002-01-18 | 2004-10-06 | Ｎｅｃ化合物デバイス株式会社 | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121430A (ja) * | 1991-10-30 | 1993-05-18 | Sharp Corp | ヘテロ接合バイポーラトランジスタ |
-
1999
- 1999-12-03 KR KR1019990054643A patent/KR100337942B1/ko not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121430A (ja) * | 1991-10-30 | 1993-05-18 | Sharp Corp | ヘテロ接合バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010054040A (ko) | 2001-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0159273B1 (en) | Semiconductor device | |
| US6784450B2 (en) | Graded base GaAsSb for high speed GaAs HBT | |
| JP3292894B2 (ja) | 集積化受光回路 | |
| US10636897B2 (en) | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers | |
| KR20030063075A (ko) | 헤테로접합 바이폴라트랜지스터 및 이를 이용한반도체집적회로장치 | |
| US20060076577A1 (en) | High electron mobility transistors with Sb-based channels | |
| TWI695504B (zh) | 異質接面雙極性電晶體 | |
| US7009225B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6147371A (en) | Bipolar transistor and manufacturing method for same | |
| EP0278386B1 (en) | Heterojunction bipolar transistor | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| US7635879B2 (en) | InAlAsSb/InGaSb and InAlPSb/InGaSb heterojunction bipolar transistors | |
| KR20050105237A (ko) | 갈륨 비소 ｈｂｔ 및 그 제조 방법 | |
| Wu et al. | Small offset-voltage In/sub 0.49/Ga/sub 0.51/P/GaAs double-barrier bipolar transistor | |
| US4670767A (en) | Hetero-junction bipolar transistor having a high switching speed | |
| CN100391006C (zh) | 半导体器件 | |
| KR100337942B1 (ko) | 이중 이종접합 쌍극성 트랜지스터 | |
| JP2001144101A (ja) | 変成へテロ接合バイポーラ・トランジスタ | |
| Wang et al. | Minimization of the offset voltage in heterojunction dipolar transistors by using a thick spacer | |
| JP2010287603A (ja) | 化合物半導体素子及びその製造方法 | |
| KR100307757B1 (ko) | 발리스틱 콜렉터 이중 이종접합 쌍극성 트랜지스터 | |
| Mochizuki et al. | AlGaAs/GaAs HBTs with reduced base-collector capacitance by using buried SiO/sub 2/and polycrystalline GaAs in the extrinsic base and collector | |
| Loga et al. | Fabrication and characterization of circular geometry InP/InGaAs double heterojunction bipolar transistors | |
| JPH01149465A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19991203 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010730 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020430 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020513 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020514 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20050511 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050511 Start annual number: 4 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |