[go: up one dir, main page]

JP2005141237A - 液晶表示パネル及びその製造方法 - Google Patents

液晶表示パネル及びその製造方法 Download PDF

Info

Publication number
JP2005141237A
JP2005141237A JP2004324629A JP2004324629A JP2005141237A JP 2005141237 A JP2005141237 A JP 2005141237A JP 2004324629 A JP2004324629 A JP 2004324629A JP 2004324629 A JP2004324629 A JP 2004324629A JP 2005141237 A JP2005141237 A JP 2005141237A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
gate
liquid crystal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004324629A
Other languages
English (en)
Other versions
JP4532241B2 (ja
Inventor
Soon Sung Yoo
洵 城 柳
Youn Gyoung Chang
允 瓊 張
Heung Lyul Cho
興 烈 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2005141237A publication Critical patent/JP2005141237A/ja
Application granted granted Critical
Publication of JP4532241B2 publication Critical patent/JP4532241B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明は工程を単純化することができる液晶表示パネル及びその製造方法に関する。
【解決手段】本発明の液晶表示パネルはゲート絶縁膜を間に置いて交差して画素領域を決めるゲートラインとデータライン、そのゲートラインとデータラインに接続された薄膜トランジスタ、保護膜、前記画素領域で前記保護膜とゲート絶縁膜とを貫く画素開口部内に形成されて前記薄膜トランジスタと接続された画素電極を含む薄膜トランジスタ基板と、前記薄膜トランジスタ基板と対向して合着されたカラーフィルター基板と、前記ゲートライン、データライン、薄膜トランジスタの中から少なくともいずれかと重畳されるように前記薄膜トランジスタ基板及びカラーフィルター基板の間に形成されてセルのギャップを用意するパターンスペーサと、前記画素電極と重畳されるように前記薄膜トランジスタ基板及びカラーフィルター基板の間に前記パターンスペーサと同一層に形成されたリーブと、前記セルのギャップに満たされた液晶とを具備する。
【選択図】 図５

Description

本発明は液晶表示パネル及びその製造方法に関するもので、特に工程を単純化することができる液晶表示パネル及びその製造方法に関するものである。
液晶表示装置は電界を利用して液晶の光透過率を調節することによって画像を表示するようになる。このために液晶表示装置は液晶セルがマトリックス形態に配列された液晶表示パネル(以下、液晶パネル)と、液晶パネルを駆動するための駆動回路とを具備する。
液晶パネルは互いに対向する薄膜トランジスタ基板及びカラーフィルター基板と、二つの基板の間に注入された液晶と、二つの基板の間のセルのギャップを維持させるスペーサとを具備する。
薄膜トランジスタ基板はゲートライン及びデータラインと、そのゲートラインとデータラインの交差部ごとにスイッチ素子に形成された薄膜トランジスタと、液晶セル単位に形成されて薄膜トランジスタに接続された画素電極などと、その上に塗布された背向膜から構成される。ゲートラインとデータラインはそれぞれのパッド部を通じて駆動回路から信号を供給受ける。薄膜トランジスタはゲートラインに供給されるスキャン信号に応答してデータラインに供給される画素信号を画素電極に供給する。
カラーフィルター基板は液晶セル単位に形成されたカラーフィルターと、カラーフィルターの間の区分及び外部光反射のためのブラックマトリックスと、液晶セルに共通的に基準電圧を供給する共通電極などと、その上に塗布される背向膜から構成される。
液晶パネルは薄膜トランジスタ基板とカラーフィルター基板を別に製作して合着した後、液晶を注入して封入することによって完成するようになる。
このような液晶パネルにおいて薄膜トランジスタ基板は半導体工程を含むことと同時に多数のマスク工程を要するに沿って製造工程が複雑で液晶パネル製造単価上昇の重要原因になっている。これを解決するために、薄膜トランジスタ基板はマスク工程数を減らす方向に発展している。これは一つのマスク工程が薄膜蒸着工程、洗浄工程、フォトリソグラフィ工程、エッチング工程、フォトレジスト剥離工程、検査工程などのような多くの工程を含んでいるからである。これによって、最近には薄膜トランジスタ基板の標準マスク工程であった５マスク工程で一つのマスク工程を減らした４マスク工程が頭をもたげている。
図１は４マスク工程を採択した薄膜トランジスタ基板を例えば図示した平面図で、図２は図１に図示された薄膜トランジスタ基板をＩ-Ｉ'線に沿って切断して図示した断面図である。
図１及び図２に図示された薄膜トランジスタ基板は下部基板４２上にゲート絶縁膜４４を間に置いて交差するように形成されたゲートライン２及びデータライン４と、その交差部ごとに形成された薄膜トランジスタ６と、その交差構造に用意されたセル領域に形成された画素電極１８とを具備する。及び、薄膜トランジスタ基板は画素電極１８と前段ゲートライン２の重畳部に形成されたストレージキャパシタ２０と、ゲートライン２に接続されるゲートパッド部２６と、データライン４に接続されるデータパッド部３４とを具備する。
薄膜トランジスタ６はゲートライン２に供給されるスキャン信号に応答してデータライン４に供給される画素信号が画素電極１８に充電されて維持されるようにする。このために、薄膜トランジスタ６はゲートライン２に接続されたゲート電極８と、データライン４に接続されたソース電極１０と、画素電極１６に接続されたドレイン電極１２と、ゲート電極８と重畳されてソース電極１０とドレイン電極１２の間にチャンネルを形成する活性層１４とを具備する。
このようにソース電極１０及びドレイン電極１２と重畳されながらソース電極１０とドレイン電極１２の間のチャンネル部を含む活性層１４はデータライン４、データパッド下部電極３６、ストレージ電極２２とも重畳されるように形成される。このような活性層１４上にはデータライン４、ソース電極１０及びドレイン電極１２、データパッド下部電極３６、ストレージ電極２２とオーミック接触のためのオーミック接触層４８がさらに形成される。
画素電極１８は保護膜５０を貫く第１コンタクトホール１６を通じて薄膜トランジスタ６のドレイン電極１２と接続される。画素電極１８は充電された画素信号により図示しない上部基板に形成される共通電極と電位差を発生させるようになる。この電位差により薄膜トランジスタ基板と上部基板の間に位する液晶が誘電異方性により回転するようになって図示しない光源から画素電極１８を経由して入射される光を上部基板の方へ透過させるようになる。
ストレージキャパシタ２０は前段ゲートライン２と、そのゲートライン２とゲート絶縁膜４４、活性層１４及びオーミック接触層４８を間に置いて重畳されるストレージ上部電極２２と、そのストレージ上部電極２２と保護膜５０を間に置いて重畳されることと同時にその保護膜５０に形成された第２コンタクトホール２４を経由して接続された画素電極２２から構成される。このようなストレージキャパシタ２０は画素電極１８に充電された画素信号が次画素信号が充電されるまで安定的に維持されるようにする。
ゲートライン２はゲートパッド部２６を通じてゲートドライバ(図示しない)と接続される。ゲートパッド部２６はゲートライン２から延長されるゲート下部電極２８と、ゲート絶縁膜４４及び保護膜５０を貫く第３コンタクトホール３０を通じてゲート下部電極２８に接続されたゲートパッド上部電極３２から構成される。
データライン４はデータパッド部３４を通じてデータドライバ(図示しない)と接続される。データパッド部３４はデータライン４から延長されるデータ下部電極３６と、保護膜５０を貫く第４コンタクトホール３８を通じてデータパッド３６と接続されたデータパッド上部電極４０から構成される。
このような構成を持つ薄膜トランジスタ基板の製造方法を４マスク工程を利用して詳しくすると、図３a乃至図３dに図示されたところのようである。
図３aを参照すると、第１マスク工程を利用して下部基板４２上にゲートライン２、ゲート電極８、ゲートパッド下部電極２８を含むゲート金属パターンが形成される。
詳しくすると、下部基板４２上にスパッタリング方法などの蒸着方法を通じてゲート金属層が形成される。引き継いで、第１マスクを利用したフォトリソグラフィ工程とエッチング工程でゲート金属層がパターニングされることによってゲートライン２、ゲート電極８、ゲートパッド下部電極２８を含むゲート金属パターンが形成される。ゲート金属としてはクロム(Cr)、モリブデン(Mo)、アルミニウム系金属などが単一層または二中層構造に利用される。
図３bを参照すると、ゲート金属パターンが形成された下部基板４２上にゲート絶縁膜４４が塗布される。及び、第２マスク工程を利用してゲート絶縁膜４４上に活性層１４及びオーミック接触層４８を含む半導体パターンと、データライン４、ソース電極１０、ドレイン電極１２、データパッド下部電極３６、ストレージ電極２２を含むソース/ドレイン金属パターンが順次的に形成される。
詳しくすると、ゲート金属パターンが形成された下部基板４２上にPECVD、スパッタリングなどの蒸着方法を通じてゲート絶縁膜４４、非晶質シリコン層、n+非晶質シリコン層、及びソース/ドレイン金属層が順次的に形成される。ここで、ゲート絶縁膜４４の材料としては酸化シリコン(SiOx)または窒化シリコン(SiNx)などの無機絶縁物質が利用される。ソース/ドレイン金属としてはモリブデン(Mo)、チタン、タンタル、モリブデン合金(Mo alloy)などが利用される。
引き継いで、ソース/ドレイン金属層上に第２マスクを利用したフォトリソグラフィ工程でフォトレジストパターンを形成するようになる。この場合第２マスクでは薄膜トランジスタのチャンネル部に回折露光部を持つ回折露光マスクを利用することによってチャンネル部のフォトレジストパターンが他のソース/ドレインパターン部より低い高さを持つようにする。
引き継いで、フォトレジストパターンを利用した湿式エッチング工程でソース/ドレイン金属層がパターニングされることによってデータライン４、ソース電極１０、そのソース電極１０と一体化されたドレイン電極１２、ストレージ電極２２を含むソース/ドレイン金属パターンが形成される。
その次、同一なフォトレジストパターンを利用した乾式エッチング工程でn+非晶質シリコン層と非晶質シリコン層が同時にパターニングされることによってオーミック接触層４８と活性層１４が形成される。
そして、エシング(Ashing)工程でチャンネル部において相対的に低い高さを持つフォトレジストパターンが除去された後、乾式エッチング工程でチャンネル部のソース/ドレイン金属パターン及びオーミック接触層４８がエッチングされる。これによって、チャンネル部の活性層１４が露出してソース電極１０とドレイン電極１２が分離する。
引き継いで、ストリップ工程でソース/ドレインパターン部上に残っているフォトレジストパターンが除去される。
図３cを参照すると、ソース/ドレイン金属パターンが形成されたゲート絶縁膜４４上に第３マスク工程を利用して第１乃至第４コンタクトホール(１６, ２４, ３０, ３８)を含む保護膜５０が形成される。
詳しくすると、ソース/ドレイン金属パターンが形成されたゲート絶縁膜４４上にPECVDなどの蒸着方法で保護膜５０が全面形成される。引き継いで、保護膜５０は第３マスクを利用したフォトリソグラフィ工程とエッチング工程にパターニングされることによって第１乃至第４コンタクトホール(１６, ２４, ３０, ３８)が形成される。第１コンタクトホール１６は保護膜５０を貫いてドレイン電極１２が露出するように形成されて、第２コンタクトホール２４は保護膜５０を貫いてストレージ上部電極２２が露出するように形成される。第３コンタクトホール３０は保護膜５０及びゲート絶縁膜４４を貫いてゲートパッド下部電極２８が露出するように形成される。第４コンタクトホール３８は保護膜５０を貫いてデータパッド上部電極３６が露出するように形成される。
保護膜５０の材料としてはゲート絶縁膜４４のような無機絶縁物質や、誘電常数が小さなアクリル(acryl)系有機化合物、BCBまたはPFCBなどのような有機絶縁物質が利用される。
図３dを参照すると、第４マスク工程を利用して保護膜５０上に画素電極１８、ゲートパッド上部電極３２、データパッド上部電極４０を含む透明導電膜パターンが形成される。
保護膜５０上にスパッタリングなどの蒸着方法で透明導電膜が塗布される。引き継いで第４マスクを利用したフォトリソグラフィ工程とエッチング工程を通じて透明導電膜がパターニングされることによって、画素電極１８、ゲートパッド上部電極３２、データパッド上部電極４０を含む透明導電膜パターンが形成される。画素電極１８は第１コンタクトホール１６を通じてドレイン電極１２と電気的に接続されて、第２コンタクトホール２４を通じて前段ゲートライン２と重畳されるストレージ上部電極２２と電気的に接続される。ゲートパッド上部電極３２は第３コンタクトホール３０を通じてゲートパッド下部電極２８と電気的に接続される。データパッド上部電極４０は第４コンタクトホール３８を通じてデータ下部電極３６と電気的に接続される。ここで、透明導電膜の材料としてはインジウムスズ酸化物(Indium Tin Oxide : ITO)やスズ酸化物(Tin Oxide : TO)またはインジウム亜鉛酸化物(Indium Zinc Oxide : IZO)などが利用される。
このように従来の薄膜トランジスタ基板及びその製造方法は４マスク工程で工程を単純化して製造元価を節減することができるようになった。しかし、４マスク工程も相変らず製造工程が複雑で元価節減に限界があるから、製造工程をもっと単純化して製造単価をもっと減らすことができる方案が要求される。
一方、液晶パネルはカラーフィルター基板と薄膜トランジスタ基板とのセルのギャップを一定に維持するためのスペーサをさらに具備する。スペーサとしてはボールスペーサまたはカーラムスペーサが利用される。最近液晶パネルが大型化されながら積荷方式の液晶形成方法と連れてボールスペーサの代わりにパターンスペーサが主に利用されている。パターンスペーサはブラックマトリックスで覆われる領域、すなわち薄膜トランジスタ、データライン、ゲートラインと重畳されるように形成される。このようなパターンスペーサは薄膜トランジスタ基板またはカラーフィルター基板上に形成される。ところが、パターンスペーサを形成するためには新しいマスク工程が必要になるから、マスク工程が加えられるという短所を持つ。
また、VA構造の液晶パネルは一画素領域内でマルチドメインを形成するためのリーブをさらに具備する。このリーブは通常画素電極と重畳されるように形成されて、そのリーブに沿って液晶分子の配列が変わるようにすることによって一画素領域内で液晶分子の配列方向が互いに異なっているマルチドメインを形成するようになる。これによって、VA構造の液晶パネルは視野角を補償で広視野角を具現することができるようになる。ところが、ドメイン形成用リーブを形成するためには新しいマスク工程が必要になるから、マスク工程が加えられるという短所を持つ。また、ドメイン形成用リーブは薄膜トランジスタ基板(カラーフィルター基板)に形成される場合、カラーフィルター基板(薄膜トランジスタ基板)と所定のギャップを持つように形成されなければならない。これによって、VA構造の液晶パネルにパターンスペーサを適用する場合、パターンスペーサとドメイン形成用リーブが互いに異なっている高さに形成されなければならないから、互いに異なるマスク工程が加えられるという短所を持つ。
したがって、本発明の目的はリフト-オフ工程を利用して工程を単純化することができる液晶パネル及びその製造方法を提供するものである。
本発明の他の目的はパターンスペーサとマルチドメイン用リーブを同一なマスク工程で形成することによって工程を単純化することができる液晶パネル及びその製造方法を提供するものである。
上記目的を達成するために、本発明の実施例に係る液晶パネルは基板上に形成されたゲートライン、前記ゲートラインと交差して画素領域を定義するデータライン、前記ゲートライン及びデータラインの間のゲート絶縁膜、前記ゲートライン及びデータラインの交差部に形成された薄膜トランジスタ、前記第１基板上の保護膜、前記画素領域内で前記保護膜及びゲート絶縁膜を貫いて形成された画素開口部、前記画素開口部内に形成されて前記薄膜トランジスタと接続された画素電極を含む薄膜トランジスタ基板と、前記薄膜トランジスタ基板とセルのギャップを置いて合着されたカラーフィルター基板と、前記薄膜トランジスタ基板及びカラーフィルター基板の間に形成されて前記ゲートライン、データライン、薄膜トランジスタの中から少なくともいずれかと重畳されたパターンスペーサと、前記パターンスペーサと同一層で薄膜トランジスタ基板及びカラーフィルター基板の間に形成されて前記画素電極と重畳されたリーブと、前記薄膜トランジスタ基板及びカラーフィルター基板の間に満たされた液晶とを具備する。
前記パターンスペーサは前記保護膜上に、前記リーブは前記画素電極の上に形成される。
前記パターンスペーサは前記カラーフィルター基板と接触されて、前記リーブは前記カラーフィルター基板と所定のギャップを維持する。
前記パターンスペーサ及び前記カラーフィルター基板に形成される。
前記パターンスペーサは薄膜トランジスタ基板と接触されて、前記リーブは前記薄膜トランジスタ基板と所定のギャップを維持する。
前記薄膜トランジスタ基板は前記ゲートラインと接続されたゲートパッドを含んで、前記ゲートパッドは前記ゲートラインと接続されたゲートパッド下部電極、前記保護膜及びゲート絶縁膜を貫くコンタクトホールネに形成されて前記ゲートパッド下部電極と接続されたゲートパッド上部電極を含む。
前記薄膜トランジスタ基板は前記データラインと接続されたデータパッドを含んで、前記データパッドは前記データラインと接続されたデータパッド下部電極、前記保護膜を貫くコンタクトホールネに形成されて前記データパッド下部電極と接続されたデータパッド上部電極を含む。
及び、本発明はストレージキャパシタをさらに具備して、前記ストレージキャパシタは、前記ゲートラインと前記ゲート絶縁膜を間に置いて重畳されて前記画素電極と接続されたストレージ上部電極を含む。
本発明の実施例に係る液晶パネルの製造方法は薄膜トランジスタ基板とカラーフィルター基板が液晶を間に置いて合着された液晶表示パネルの製造方法で、前記薄膜トランジスタ基板の製造工程は、基板上にゲートライン、そのゲートラインと接続されたゲート電極を形成する段階と、前記ゲートライン及びゲート電極を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の所定領域に半導体層を形成する段階と、前記ゲート絶縁膜上に前記ゲートラインと交差して画素領域を決めるデータライン、そのデータラインと連結された前記ソース電極、そのソース電極と前記半導体層を間に置いて対向するドレイン電極を形成して薄膜トランジスタを完成する段階と、保護膜を全面形成する段階と、前記画素領域で前記保護膜及びゲート絶縁膜を貫く画素開口部を形成する段階と、前記画素開口部内に前記ドレイン電極と接続された画素電極を形成する段階と、前記ゲートライン、データライン、薄膜トランジスタの中から少なくともいずれかと重畳されたパターンスペーサを形成する段階と、前記パターンスペーサと同一な厚さで前記画素電極と重畳されたリーブを形成する段階とを含む。
本発明の実施例に係る液晶表示パネルの製造方法は薄膜トランジスタ基板とカラーフィルター基板が液晶を間に置いて合着された液晶表示パネルの製造方法で、前記薄膜トランジスタ基板の製造工程は、基板上にゲート金属層を形成して第１マスクを利用してゲートライン、ゲート電極を形成する段階と、ゲート絶縁膜、非晶質シリコン層、不純物がドーピングされた非晶質シリコン層、ソース/ドレイン金属層を積層する段階と、部分透過マスクである第２マスクを利用して前記ソース/ドレイン金属層、不純物がドーピングされた非晶質シリコン層、非晶質シリコン層をパターニングしてデータラインとソース電極及びドレイン電極と、半導体層を形成する段階と、保護膜を全面形成する段階と、第３マスクを利用して前記保護膜及びゲート絶縁膜を貫く画素開口部を形成して、その画素開口部内に前記ドレイン電極と接続された画素電極を形成する段階と、絶縁層を形成して第４マスクを利用して前記ゲートライン、データライン、薄膜トランジスタの中から少なくともいずれかと重畳されたパターンスペーサと、前記画素電極と重畳されたリーブを形成する段階とを含む。
本発明の実施例に係る液晶表示パネルの製造方法はゲート絶縁膜を間に置いて交差して画素領域を決めるゲートライン及びデータライン、そのゲートライン及びデータラインと接続された薄膜トランジスタ、保護膜、前記画素領域で前記保護膜及びゲート絶縁膜を貫く画素開口部内で前記保護膜と境界を成して形成されて前記薄膜トランジスタと接続された画素電極、背向膜を含む薄膜トランジスタ基板を用意する段階と、カラーフィルター基板を用意する段階と、前記ゲートライン、データライン、薄膜トランジスタの中から少なくともいずれかと重畳されるように前記カラーフィルター基板にパターンスペーサを形成する段階と、前記パターンスペーサと同一層で前記画素電極と重畳されるように前記カラーフィルター基板にリーブを形成する段階と、前記薄膜トランジスタ基板及びカラーフィルター基板を合着する段階と、前記薄膜トランジスタ基板及びカラーフィルター基板の間に液晶を形成する段階とを含む。
前記画素開口部及び画素電極を形成する段階は前記保護膜の上にフォトレジストパターンを形成する段階と、前記フォトレジストパターンを通じて露出した保護膜及びゲート絶縁膜をエッチングして前記画素開口部を形成する段階と、前記フォトレジストパターンが存在する基板上に透明導電層を形成する段階と、前記フォトレジストパターンと、その上の透明導電層を除去して前記画素電極を形成する段階とを含む。
及び、本発明の製造方法は前記ゲートラインと接続されたゲートパッド下部電極を形成する段階と、前記保護膜及びゲート絶縁膜を貫いて前記ゲートパッド下部電極を露出させるコンタクトホールを形成する段階と、前記コンタクトホール内に前記画素電極と同一層でゲートパッド上部電極を形成する段階とをさらに含む。
そして、本発明の製造方法は前記データラインと接続されたデータパッド下部電極を形成する段階と、前記保護膜を貫いて前記データパッド下部電極を露出させるコンタクトホールを形成する段階と、前記コンタクトホール内に前記画素電極と同一層でデータパッド上部電極を形成する段階とをさらに含む。
また、本発明の製造方法は前記ゲートラインと前記ゲート絶縁膜を間に置いて重畳されて前記画素電極と接続されるストレージ上部電極を形成する段階をさらに含む。
本発明に係る液晶パネル及びその製造方法はリフト-オフ工程適用で保護膜のパターニングとともに透明導電膜をパターニングすることができるようになる。また、本発明に係る液晶パネル及びその製造方法はリフト-オフ工程適用で薄膜トランジスタ基板の配線領域と画素領域が相対的に大きい段差を持つようにすることによってパターンスペーサとマルチドメイン用リーブを同一なマスク工程で形成することができるようにする。したがって、本発明に係る液晶パネル及びその製造方法はマスク工程数を減らして工程を単純化することによって製造元価を節減することができることと同時に製造収率を進めることができるようになる。
以下、本発明の望ましい実施例を図４乃至図１２を参照して詳細に説明する事にする。
図４は発明の実施例に係る液晶パネルを図示した平面図で、図５は図４に図示された液晶パネルをIII-III'線、IV-IV'線、Ｖ-Ｖ'線に沿って切断して図示した断面図である。
図４及び図５に図示された液晶パネルはパターンスペーサ１２７により用意されたセルのギャップを間に置いて接合された薄膜トランジスタ基板及びカラーフィルター基板２００と、そのセルのギャップに満たされた液晶１３３と、画素電極１１８上に形成されてカラーフィルター基板２００と所定のギャップ(D)を置いたドメイン形成用リーブ１２５とを具備する。
薄膜トランジスタ基板は下部基板１４２上にゲート絶縁膜１４４を間に置いて交差するように形成されたゲートライン１０２及びデータライン１０４と、その交差部ごとに形成された薄膜トランジスタ１０６と、その交差構造に用意された画素領域に形成された画素電極１１８とを具備する。及び、薄膜トランジスタ基板は画素電極１１８と接続されたストレージ上部電極１２２と前段ゲートライン１０２の重畳部に形成されたストレージキャパシタ１２０と、ゲートライン１０２に接続されるゲートパッド１２６と、データライン１０４に接続されるデータパッド１３４とを具備する。
薄膜トランジスタ１０６はゲートライン１０２に供給されるスキャン信号に応答してデータライン１０４に供給される画素信号が画素電極１１８に充電されて維持されるようにする。このために、薄膜トランジスタ１０６はゲートライン１０２と接続されたゲート電極１０８と、データライン１０４と接続されたソース電極１１０と、ソース電極１１０と対向するように位して画素電極１１８と接続されたドレイン電極１１２と、ゲート絶縁膜１４４を間に置いてゲート電極１０８と重畳されるように形成されてソース電極１１０とドレイン電極１１２の間にチャンネルを形成する活性層１１４、ソース電極１１０及びドレイン電極１１２とのオーミック接触のためにチャンネル部を除いた活性層１１４上に形成されたオーミック接触層１４６とを具備する。及び、活性層１１４及びオーミック接触層１４６はデータライン１０４、データパッド下部電極１３６、ストレージ上部電極１２２とも重畳されるように形成される。
画素電極１１８は画素領域で保護膜(Passivation)１５０及びゲート絶縁膜１４４を貫いて基板１４２を露出させる画素開口部１６４内に形成される。このような画素電極１１８は画素開口部１６４を通じて露出したドレイン電極１１８と接続される。このような画素電極１１８は薄膜トランジスタ１０６から供給された画素信号を充電して図示しないカラーフィルター基板に形成される共通電極と電位差を発生させるようになる。この電位差により薄膜トランジスタ基板とカラーフィルター基板に位する液晶が誘電異方性により回転するようになって、図示しない光源から画素電極１１８を経由して入射される光量を調節してカラーフィルター基板の方へ透過させるようになる。
ストレージキャパシタ１２０はストレージ下部電極の役目をする前段ゲートライン１０２と、そのストレージ下部電極とゲート絶縁層１４４を間に置いて重畳されたストレージ上部電極１２２とを具備する。画素電極１１８は画素開口部１６４を通じて露出したストレージ上部電極１２２と接続される。このようなストレージキャパシタ１２０は画素電極１１８に充電された画素信号が次画素信号が充電されるまでもっと安定的に維持されるようにする。
ゲートライン１０２はゲートパッド１２６を通じてゲートドライバ(図示しない)と接続される。ゲートパッド１２６はゲートライン１０２から延長されるゲートパッド下部電極１２８と、ゲートパッド下部電極１２８上に接続されたゲートパッド上部電極１３２から構成される。ここで、ゲートパッド上部電極１３２は保護膜１５０及びゲート絶縁膜１４４を貫く第２コンタクトホール１３０内に形成されてゲートパッド下部電極１２８と接続される。
データライン１０４はデータパッド１３４を通じてデータドライバ(図示しない)と接続される。データパッド１３４はデータライン１０４から延長されるデータパッド下部電極１３６と、データパッド下部電極１３６と側面接続されたデータパッド上部電極１４０から構成される。ここで、データパッド上部電極１４０は保護膜１５０を貫く第３コンタクトホール１３８内に形成されてデータパッド下部電極１３６と接続される。
パターンスペーサ１２７は配線領域、すなわち薄膜トランジスタ１０６、データライン１０４、またはゲートライン１０２と重畳されるように保護膜１５０上に形成される。
ドメイン形成用リーブ１２５は画素電極１１８上に形成される。このようなドメイン形成用リーブ１２５は基板１４２上に直接形成された画素電極１１８上に形成されることによって、パターンスペーサ１２７のような階に形成されても図５にように互いに異なっている高さを持つようになる。これは配線領域に形成されたパターンスペーサ１２７と基板１４２の間の厚さがゲート金属層、ゲート絶縁膜１４４、半導体層、ソース/ドレイン金属層、保護膜１５０によりドメイン形成用リーブ１２５と基板１４２との間に画素電極１１８だけ存在する場合より厚いからである。
及び、パターンスペーサ１２７及びドメイン形成用リーブ１２５が形成された薄膜トランジスタ基板の上には液晶背向のための背向膜(図示しない)がさらに形成される。
その次、液晶１３３を薄膜トランジスタ基板に積荷方式に形成された後、別に製作されたカラーフィルター基板と合着することによって液晶パネルが完成される。または、薄膜トランジスタ基板をカラーフィルター基板と合着した後、液晶１３３を注入して封止することで液晶パネルが完成される。この場合、セルのギャップ内の液晶１３３は図５のように画素領域でドメイン形成用リーブ１２５に沿って背向方向が互いに変わるようになることによって、マルチドメインを形成するようになる。ここで、カラーフィルター基板は画素領域単位に形成されたカラーフィルターと、カラーフィルターの間の区分及び外部光反射のためのブラックマトリックスと、カラーフィルターを平坦化するためのオーバーコート層、液晶セルに共通的に基準電圧を供給する共通電極、共通電極の上に塗布される背向膜から構成される。
このような構成を持つ液晶パネルで薄膜トランジスタ基板に形成された画素電極１１８とゲートパッド上部電極１３２及びデータパッド上部電極１４０を含む透明導電パターンは保護膜１５０及びゲート絶縁膜１４４のパターニングの時に利用されたフォトレジストパターンを除去するリフト-オフ(Lift-off)工程に形成される。また、パターンスペーサ１２７とドメイン形成用リーブ１２５は同一なマスク工程に同時に形成される。これによって、本発明に係る薄膜トランジスタ基板は次の図６a乃至図１２dに図示されたところのように４マスク工程に製造されることができるようになる。
図６a及び図６bは本発明の実施例に係る薄膜トランジスタ基板製造方法の中から第１マスク工程を説明するための平面図及び断面図を図示したものである。
第１マスク工程で下部基板１４２上にゲートライン１０２、ゲートライン１０２と接続されたゲート電極１０８及びゲートパッド下部電極１２８を含むゲート金属パターンが形成される。
詳しくすると、下部基板１４２上にスパッタリング方法などの蒸着方法を通じてゲート金属層が形成される。引き継いで、第１マスクを利用したフォトリソグラフィ工程とエッチング工程でゲート金属層がパターニングされることによってゲートライン１０２、ゲート電極１０８、ゲートパッド下部電極１２８を含むゲート金属パターンが形成される。ここで、ゲート金属としては Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)、Cr/Al(Nd)などが利用される。
図７a及び図７bは本発明の実施例に係る薄膜トランジスタ基板製造方法の中から第２マスク工程を説明するための平面図及び断面図を図示したことで、図８a乃至図８dは第２マスク工程を具体的に説明するための断面図を図示したものである。
まず、ゲート金属パターンが形成された下部基板１４２上にPECVD、スパッタリングなどの蒸着方法を通じて全面的なゲート絶縁膜１４４が形成される。ゲート絶縁膜１４４の材料としては酸化シリコン(SiOx)または窒化シリコン(SiNx)などの無機絶縁物質が利用される。
そして、第２マスク工程で全面的なゲート絶縁膜１４４上に積層された活性層１１４及びオーミック接触層１４６を含む半導体パターンと、データライン１０４、ソース電極１１０、ドレイン電極１１２、データパッド下部電極１３６、ゲートライン１０２と重畳されたストレージ上部電極１２２を含むソース/ドレイン金属パターンが形成される。
詳しくすると、図８aのように全面的なゲート絶縁膜１４４上に PECVD、スパッタリングなどの蒸着方法を通じて非晶質シリコン層(１１４A)、n+非晶質シリコン層(１４６A)、ソース/ドレイン金属層１０５が順次的に形成される。ソース/ドレイン金属としてはCr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)、Cr/Al(Nd)などが利用される。引き継いで、ソース/ドレイン金属層１０５上にフォトレジストを全面塗布した後、部分露光マスクである第２マスクを利用したフォトリソグラフィ工程で図８aのように段差を持つフォトレジストパターン１４８が形成される。この場合、第２マスクでは薄膜トランジスタのチャンネルが形成される部分で回折露光部(または半透過部)を持つ部分露光マスクを利用する。これによって、第２マスクの回折露光部(または半透過部)と対応するフォトレジストパターン１４８は第２マスクの透過部(または遮断部)と対応するフォトレジストパターン１４８より低い高さを持つようになる。言い換えて、チャンネル部分のフォトレジストパターン１４８が他のソース/ドレイン金属パターン部分のフォトレジストパターン１４８より低い高さを持つようになる。
このようなフォトレジストパターン１４８を利用した湿式エッチング工程でソース/ドレイン金属層１０５がパターニングされることによって図８bに図示されたところのようにデータライン１０４、薄膜トランジスタ部のソース電極１１０及びそれと一体化されたドレイン電極１１２、ゲートライン１０２との重畳されたストレージ上部電極１２２を含むソース/ドレイン金属パターンが形成される。及び、同一なフォトレジストパターン１４８を利用した乾式エッチング工程でn+非晶質シリコン層(１１４A)と非晶質シリコン層(１４６A)が同時にパターニングされることによって図８bに図示されたところのようにオーミック接触層１４６と活性層１１４が前記ソース/ドレイン金属パターンに沿って形成された構造を持つようになる。
その後、酸素(O2)プラズマを利用したエシング(Ashing)工程で図８cに図示されたところのように相対的に低い高さを持つチャンネル部分のフォトレジストパターン１４８は除去されて、他のソース/ドレイン金属パターン部分のフォトレジストパターン１４８は高さが低くなるようになる。引き継いで、残っているフォトレジストパターン１４８を利用した乾式エッチング工程で図８cに図示されたところのようにチャンネルが形成される部分でソース/ドレイン金属層及びオーミック接触層１４６がエッチングになることによってソース電極１１０とドレイン電極１１２が互いに分離して活性層１１４が露出する。これによって、ソース電極１１０とドレイン電極１１２の間には活性層１５４からなるチャンネルが形成される。
及び、ストリップ工程でソース/ドレイン金属パターン部分に残っていたフォトレジストパターン１４８が図８dに図示されたところのように全部除去される。
図９a及び図９bは本発明の実施例に係る薄膜トランジスタ基板製造方法の中から第３マスク工程を説明するための平面図及び断面図を図示したことで、図１０a乃至図１０dは第３マスク工程を具体的に説明するための断面図を図示したものである。
第３マスク工程で保護膜１５０及びゲート絶縁膜１４４がパターニングされて、画素電極１１８、ゲートパッド上部電極１３２、データパッド上部電極１４０、第２ストレージ上部電極１２５を含む透明導電パターンが形成される。ここで、透明導電パターンはパターニングされた保護膜１５０と重畳なしに境界を成して形成される。
詳しくすると、図１０aのようにソース/ドレイン金属パターンが形成されたゲート絶縁膜１４４上に保護膜１５０が全面形成される。保護膜１５０の材料としては前記ゲート絶縁膜(１４４A)と類似の無機絶縁物質や、有機絶縁物質が利用される。及び、全面的な保護膜１５０上に第３マスクを利用したフォトリソグラフィ工程で図１０aのように保護膜１５０が存在しなければならない部分にフォトレジストパターン１５２が形成される。
その次、前記フォトレジストパターン１５２を利用したエッチング工程で保護膜１５０及びゲート絶縁膜１４４がパターニングされることによって、図１０bのように画素開口部１６４と第１及び第２コンタクトホール(１３０, １３８)が形成される。具体的に、画素開口部１６４は画素領域に保護膜１５０及びゲート絶縁膜１４４を貫いて形成されて基板１４２を露出させることと同時にドレイン電極１１２及びストレージ上部電極１２２の一部を露出させる。第１コンタクトホール１３０はゲートパッド部で保護膜１５０及びゲート絶縁膜１４４を貫いて形成されてゲートパッド下部電極１２８を露出させる。第２コンタクトホール１３８はデータパッド部では保護膜１５０を貫いて形成されてデータパッド下部電極１３６を露出させる。
引き継いで、図１０cのように前記フォトレジストパターン１５２が存在する薄膜トランジスタ基板上に透明導電膜１５４がスパッタリングなどのような蒸着方法で全面形成される。透明導電膜１５４としてはインジウムスズ酸化物(Indium Tin Oxide : ITO)やスズ酸化物(Tin Oxide : TO)またはインジウム亜鉛酸化物(Indium Zinc Oxide : IZO)、SnO2などが利用される。
及び、リフト-オフ工程でフォトレジストパターン１５２と、その上の透明導電膜１５４が一緒に除去されることによって透明導電膜１５４がパターニングされる。これによって、図１０dのように画素電極１１８、ゲートパッド上部電極１３２、データパッド上部電極１４０を含む透明導電パターンが形成される。具体的に、画素電極１１８は画素開口部１６４内に保護膜１５０と境界を成して形成されて、露出したドレイン電極１１２及びストレージ上部電極１２２と接続される。ゲートパッド上部電極１３２は第１コンタクトホール１３０内に保護膜１５０と境界を成して形成されて、露出したゲートパッド下部電極１２８と接続される。データパッド上部電極１３２は第２コンタクトホール１３８内に保護膜１５０と境界を成して形成されて、露出したデータパッド下部電極１３６と接続される。
図１１a及び図１１bは本発明の実施例に係る薄膜トランジスタ基板製造方法の中から第４マスク工程を説明するための平面図及び断面図を図示したものである。
第４マスク工程でパターンスペーサ１２７及びドメイン形成用リーブ１２５が形成される。
具体的に、保護膜１５０が形成された薄膜トランジスタ基板上に蒸着方法またはコーティング方法を通じて絶縁層が形成される。この絶縁層としては無機絶縁物質または有機絶縁物質が利用される。引き継いで、第４マスクを利用したフォトリソグラフィ工程とエッチング工程で絶縁層がパターニングされることによってパターンスペーサ１２７及びドメイン形成用リーブ１２５が形成される。具体的に、パターンスペーサ１２７は配線領域、すなわちゲートライン１０２、データライン１０４、または薄膜トランジスタ１０６中からいずれかの保護膜１５０上に形成される。ドメイン形成用リーブ１２５は画素電極１１８上に形成される。この場合、配線領域と画素電極１１８の間の段差によりパターンスペーサ１２７とドメイン形成用リーブ１３５の高さが互いに異なるようになる。
図１２は本発明の他の実施例に係る液晶パネルを図５に図示された液晶パネルと対比されるように図示した断面図である。
図１２に図示された液晶パネルは図５に図示された液晶パネルと備えてパターンスペーサ１２７及びドメイン形成用リーブ１２５がカラーフィルター基板２００に形成されたことを除外しては、同一な構成要素を具備するから、重複される構成要素に対する説明は略する事にする。
図１２に図示されたパターンスペーサ１２７及びドメイン形成用リーブ１２５はカラーフィルター基板２００、すなわちカラーフィルター基板２００に含まれた共通電極(図示しない)に形成される。具体的に、パターンスペーサ１２７は前述したところのように薄膜トランジスタ基板の配線領域(ゲートライン１０２、データライン１０４、または薄膜トランジスタ１０６)と重畳されるように形成されて、ドメイン形成用リーブ１２５は画素電極１１８と重畳されるように形成される。この場合、薄膜トランジスタ基板の配線領域と画素電極１１８が持つ段差によりパターンスペーサ１２７は薄膜トランジスタ基板と接触される反面、ドメイン形成用リーブ１２５はその薄膜トランジスタ基板と所定のギャップ(D)を置くことができるようになる。これによって、パターンスペーサ１２７及びドメイン形成用リーブ１２５は一つのマスク工程に形成されることができるようになる。ここで、液晶２３３はドメイン形成用リーブ１２５に沿って互いに異なる方向に背向されることによって、マルチドメインが形成されるようにする。そして、薄膜トランジスタ基板は前記図６a乃至図１０dで前述したところのように３マスク工程に形成されることができるようになる。この結果、本発明は液晶パネルの製造工程を単純化することができるようになる。
従来の薄膜トランジスタ基板を部分的に図示した平面図。 図１に図示された薄膜トランジスタ基板をＩ-Ｉ'線に沿って切断して図示した断面図。 図２に図示された薄膜トランジスタ基板の製造方法を段階的に図示した断面図。 図２に図示された薄膜トランジスタ基板の製造方法を段階的に図示した断面図。 図２に図示された薄膜トランジスタ基板の製造方法を段階的に図示した断面図。 図２に図示された薄膜トランジスタ基板の製造方法を段階的に図示した断面図。 本発明の実施例に係る液晶パネルを部分的に図示した平面図。 図４に図示された液晶パネルをIII-III'、IV-IV'、Ｖ-Ｖ'線に沿って切断して図示した断面図。 本発明の実施例に係る液晶パネルの中から薄膜トランジスタ基板の製造方法の中から第１マスク工程を説明するための平面図。 本発明の実施例に係る液晶パネルの中から薄膜トランジスタ基板の製造方法の中から第１マスク工程を説明するための断面図。 本発明の実施例に係る液晶パネルの中から薄膜トランジスタ基板の製造方法の中から第２マスク工程を説明するための平面図。 本発明の実施例に係る液晶パネルの中から薄膜トランジスタ基板の製造方法の中から第２マスク工程を説明するための断面図。 本発明の第２マスク工程を具体的に説明するための断面図。 本発明の第２マスク工程を具体的に説明するための断面図。 本発明の第２マスク工程を具体的に説明するための断面図。 本発明の第２マスク工程を具体的に説明するための断面図。 本発明の実施例に係る液晶パネルの中から薄膜トランジスタ基板の製造方法の中から第３マスク工程を説明するための平面図。 本発明の実施例に係る液晶パネルの中から薄膜トランジスタ基板の製造方法の中から第３マスク工程を説明するための断面図。 本発明の第３マスク工程を具体的に説明するための断面図。 本発明の第３マスク工程を具体的に説明するための断面図。 本発明の第３マスク工程を具体的に説明するための断面図。 本発明の第３マスク工程を具体的に説明するための断面図。 本発明の実施例に係る液晶パネルの中から薄膜トランジスタ基板の製造方法の中から第４マスク工程を説明するための平面図。 本発明の実施例に係る液晶パネルの中から薄膜トランジスタ基板の製造方法の中から第４マスク工程を説明するための断面図。 本発明の他の実施例に係る液晶パネルを部分的に図示した断面図。
符号の説明
２、１０２:ゲートライン
４、１０４:データライン
６、１０６:薄膜トランジスタ
８、１０８:ゲート電極
１０、１１０:ソース電極
１２、１１２:ドレイン電極
１４、１１４:活性層
１６、２４、３０、３８、１２４、１３０、１３８:コンタクトホール
１８、１１８:画素電極
２０、１２０:ストレージキャパシタ
２２、１２２:ストレージ上部電極
２６、１２６:ゲートパッド部
２８、１２８:ゲートパッド下部電極
３２、１３２:ゲートパッド上部電極
３４、１３４:データパッド部
３６、１３６:データパッド下部電極
４０、１４０:データパッド上部電極
４２、１４２:基板
４４、１４４:ゲート絶縁膜
４８、１４８:オーミック接触層
５０、１５０:保護膜
１５２:フォトレジストパターン
１２５:リーブ
１２７:スペーサ
１３３、２３３:液晶
２００:上板

Claims (17)

  1. 第１基板上に形成されたゲートライン、前記ゲートラインと交差して画素領域を定義するデータライン、前記ゲートライン及びデータラインの間のゲート絶縁膜、前記ゲートラインとデータラインの交差部に形成された薄膜トランジスタ、前記第１基板上の保護膜、前記画素領域内で前記保護膜とゲート絶縁膜とを貫いて形成された画素開口部、及び前記画素開口部内に形成されて前記薄膜トランジスタと接続された画素電極を含む薄膜トランジスタ基板と、
    前記薄膜トランジスタ基板とセルのギャップを置いて合着されたカラーフィルター基板と、
    前記薄膜トランジスタ基板とカラーフィルター基板の間に形成され、前記ゲートライン、データライン、薄膜トランジスタの少なくともいずれかと重畳されたパターンスペーサと、
    前記パターンスペーサと同一層で薄膜トランジスタ基板とカラーフィルター基板との間に形成された、前記画素電極と重畳されたリーブと、
    前記薄膜トランジスタ基板とカラーフィルター基板との間に満たされた液晶とを具備することを特徴とする液晶表示パネル。
  2. 前記パターンスペーサは前記保護膜上に、前記リーブは前記画素電極の上に形成されたことを特徴とする請求項１記載の液晶表示パネル。
  3. 前記パターンスペーサは前記カラーフィルター基板と接触されて、前記リーブは前記カラーフィルター基板との所定のギャップを維持することを特徴とする請求項２記載の液晶表示パネル。
  4. 前記パターンスペーサが前記カラーフィルター基板に形成されたことを特徴とする請求項１記載の液晶表示パネル。
  5. 前記パターンスペーサが薄膜トランジスタ基板と接触されて、前記リーブが前記薄膜トランジスタ基板との所定のギャップを維持することを特徴とする請求項４記載の液晶表示パネル。
  6. 前記薄膜トランジスタ基板は前記ゲートラインと接続されたゲートパッドを含み、前記ゲートパッドは、前記ゲートラインと接続されたゲートパッド下部電極と、前記保護膜及びゲート絶縁膜を貫くコンタクトホール内に形成された前記ゲートパッド下部電極と接続するゲートパッド上部電極とを含むことを特徴とする請求項１記載の液晶表示パネル。
  7. 前記薄膜トランジスタ基板は前記データラインと接続されたデータパッドを含み、前記データパッドは、前記データラインと接続されたデータパッド下部電極と、前記保護膜を貫くコンタクトホール内に形成された前記データパッド下部電極と接続するデータパッド上部電極とを含むことを特徴とする請求項１記載の液晶表示パネル。
  8. ストレージキャパシタをさらに具備し、前記ストレージキャパシタは、前記ゲートラインと前記ゲート絶縁膜を間に置いて重畳して前記画素電極と接続されたストレージ上部電極を含むことを特徴とする請求項１記載の液晶表示パネル。
  9. 薄膜トランジスタ基板とカラーフィルター基板が液晶を間に置いて合着された液晶表示パネルの製造方法において、前記薄膜トランジスタ基板の製造工程は、基板上に、ゲートラインと前記ゲートラインと接続したゲート電極とを形成する段階と、前記ゲートラインとゲート電極とを覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の所定領域に半導体層を形成する段階と、前記ゲート絶縁膜上に前記ゲートラインと交差して画素領域を決めるデータラインと前記データラインと連結された前記ソース電極と前記ソース電極と前記半導体層を間に置いて対向するドレイン電極とを形成して薄膜トランジスタを完成する段階と、保護膜を全面形成する段階と、前記画素領域で前記保護膜とゲート絶縁膜とを貫く画素開口部を形成する段階と、前記画素開口部内に前記ドレイン電極と接続された画素電極を形成する段階と、前記ゲートライン、データライン、薄膜トランジスタの中から少なくともいずれかと重畳されたパターンスペーサを形成する段階と、前記パターンスペーサと同一な厚さで前記画素電極と重畳されたリーブを形成する段階とを含むことを特徴とする液晶表示パネルの製造方法。
  10. 薄膜トランジスタ基板とカラーフィルター基板が液晶を間に置いて合着された液晶表示パネルの製造方法において、前記薄膜トランジスタ基板の製造工程は、基板上にゲート金属層を形成して第１マスクを利用してゲートラインとゲート電極とを形成する段階と、ゲート絶縁膜と非晶質シリコン層と不純物がドーピングされた非晶質シリコン層とソース/ドレイン金属層とを積層する段階と、部分透過マスクである第２マスクを利用して、前記ソース/ドレイン金属層と不純物がドーピングされた非晶質シリコン層と非晶質シリコン層とをパターニングして、データラインとソース電極及びドレイン電極と半導体層とを形成する段階と、保護膜を全面形成する段階と、第３マスクを利用して前記保護膜及びゲート絶縁膜を貫く画素開口部を形成して、その画素開口部内に前記ドレイン電極と接続された画素電極を形成する段階と、絶縁層を形成して第４マスクを利用して、前記ゲートライン、データライン、薄膜トランジスタの中から少なくともいずれかと重畳されたパターンスペーサと前記画素電極と重畳されたリーブとを形成する段階とを含むことを特徴とする液晶表示パネルの製造方法。
  11. ゲート絶縁膜を間に置いて交差して画素領域を決めるゲートラインとデータライン、前記ゲートラインとデータラインとに接続された薄膜トランジスタ、保護膜、前記画素領域で前記保護膜とゲート絶縁膜とを貫く画素開口部内で前記保護膜と境界を成して形成された、前記薄膜トランジスタと接続する画素電極、及び背向膜を含む薄膜トランジスタ基板を用意する段階と、カラーフィルター基板を用意する段階と、前記ゲートライン、データライン、薄膜トランジスタの中から少なくともいずれかと重畳されるように前記カラーフィルター基板にパターンスペーサを形成する段階と、前記パターンスペーサと同一層で前記画素電極と重畳されるように前記カラーフィルター基板にリーブを形成する段階と、前記薄膜トランジスタ基板及びカラーフィルター基板を合着する段階と、前記薄膜トランジスタ基板及びカラーフィルター基板の間に液晶を形成する段階とを含むことを特徴とする液晶表示パネルの製造方法。
  12. 前記画素開口部及び画素電極を形成する段階は前記保護膜の上にフォトレジストパターンを形成する段階と、前記フォトレジストパターンを通じて露出した保護膜及びゲート絶縁膜をエッチングして前記画素開口部を形成する段階と、前記フォトレジストパターンが存在する基板上に透明導電層を形成する段階と、前記フォトレジストパターンとその上の透明導電層を除去して前記画素電極を形成する段階とを含むことを特徴とする請求項９乃至１１記載の中からいずれかの液晶表示パネルの製造方法。
  13. 前記ゲートラインと接続されたゲートパッド下部電極を形成する段階と、前記保護膜とゲート絶縁膜とを貫いて前記ゲートパッド下部電極を露出させるコンタクトホールを形成する段階と、前記コンタクトホール内に前記画素電極と同一層でゲートパッド上部電極を形成する段階とをさらに含むことを特徴とする請求項９乃至１１記載の中からいずれかの液晶表示パネルの製造方法。
  14. 前記データラインと接続されたデータパッド下部電極を形成する段階と、前記保護膜を貫いて前記データパッド下部電極を露出させるコンタクトホールを形成する段階と、前記コンタクトホール内に前記画素電極と同一層でデータパッド上部電極を形成する段階とをさらに含むことを特徴とする請求項９乃至１１記載の中からいずれかの液晶表示パネルの製造方法。
  15. 前記ゲートラインと前記ゲート絶縁膜を間に置いて重畳されて前記画素電極と接続されられるストレージ上部電極を形成する段階をさらに含むことを特徴とする請求項９乃至１１記載の中からいずれかの液晶表示パネルの製造方法。
  16. 前記パターンスペーサは前記カラーフィルター基板と接触されて、前記リーブは前記カラーフィルター基板と所定のギャップを維持するように形成されたことを特徴とする請求項９及び１０記載の中からいずれかの液晶表示パネルの製造方法。
  17. 前記パターンスペーサは前記薄膜トランジスタ基板と接触されて、前記リーブは前記薄膜トランジスタ基板と所定のギャップを維持するように形成されたことを特徴とする請求項１１記載の液晶表示パネルの製造方法。
JP2004324629A 2003-11-10 2004-11-09 液晶表示パネル及びその製造方法 Expired - Fee Related JP4532241B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030079080A KR100682358B1 (ko) 2003-11-10 2003-11-10 액정 표시 패널 및 제조 방법

Publications (2)

Publication Number Publication Date
JP2005141237A true JP2005141237A (ja) 2005-06-02
JP4532241B2 JP4532241B2 (ja) 2010-08-25

Family

ID=33536474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004324629A Expired - Fee Related JP4532241B2 (ja) 2003-11-10 2004-11-09 液晶表示パネル及びその製造方法

Country Status (8)

Country Link
US (2) US7206057B2 (ja)
JP (1) JP4532241B2 (ja)
KR (1) KR100682358B1 (ja)
CN (1) CN100350319C (ja)
DE (1) DE102004053587B4 (ja)
FR (1) FR2862141B1 (ja)
GB (1) GB2407908B (ja)
TW (1) TWI254911B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715756B1 (ko) * 2004-03-09 2007-05-08 샤프 가부시키가이샤 액정 표시 장치
KR101126396B1 (ko) 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101174145B1 (ko) * 2005-04-11 2012-08-14 엘지디스플레이 주식회사 액정표시장치
KR100971089B1 (ko) * 2005-05-31 2010-07-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100740041B1 (ko) * 2005-06-30 2007-07-16 엘지.필립스 엘시디 주식회사 듀얼 컬럼 스페이서를 구비한 액정 패널 및 그 제조 방법
KR101157978B1 (ko) * 2005-06-30 2012-06-25 엘지디스플레이 주식회사 액정표시패널의 제조방법
KR101146532B1 (ko) 2005-09-13 2012-05-25 삼성전자주식회사 액정표시패널 및 그 제조방법
KR101250316B1 (ko) * 2005-10-18 2013-04-03 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TW200722795A (en) * 2005-11-02 2007-06-16 Fujifilm Corp Substrate with dividing walls for an inkjet color filter, method for manufacturing the substrate, color filter including the substrate with dividing walls for an inkjet color filter and method of menufacturing the color filter, and liquid crystal display
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7432737B2 (en) 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US7608858B2 (en) * 2006-06-06 2009-10-27 Hannstar Display Corporation Spacing architecture for liquid crystal display and spacing method thereof
TWI298513B (en) * 2006-07-03 2008-07-01 Au Optronics Corp Method for forming an array substrate
TWI478351B (zh) * 2006-07-20 2015-03-21 Au Optronics Corp 陣列基板之形成方法
TWI309089B (en) * 2006-08-04 2009-04-21 Au Optronics Corp Fabrication method of active device array substrate
JP5727120B2 (ja) * 2006-08-25 2015-06-03 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
TW200837463A (en) * 2007-03-05 2008-09-16 Innolux Display Corp LCD with hybrid photoresist spacer and method of fabricating the same
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR20090095988A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 표시 기판 및 이의 제조 방법
TWI353641B (en) 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
KR101273632B1 (ko) * 2008-06-12 2013-06-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US20100124709A1 (en) * 2008-11-20 2010-05-20 Daniel Warren Hawtof Image mask assembly for photolithography
TWI472837B (zh) * 2009-12-17 2015-02-11 Au Optronics Corp 液晶顯示器
KR101910340B1 (ko) * 2011-10-12 2018-10-23 삼성디스플레이 주식회사 내로우 베젤을 갖는 액정표시장치
TWI441122B (zh) * 2011-12-30 2014-06-11 Au Optronics Corp 顯示面板之陣列基板結構及其製作方法
CN104122695B (zh) * 2013-07-19 2017-07-07 深超光电（深圳）有限公司 用于液晶显示面板的阵列基板及阵列基板的制造方法
CN104035239A (zh) * 2014-05-08 2014-09-10 京东方科技集团股份有限公司 一种基板及显示器件
CN104090403A (zh) * 2014-06-24 2014-10-08 深圳市华星光电技术有限公司 显示面板的支撑结构及显示面板
CN106405964A (zh) * 2016-11-01 2017-02-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
CN109212799B (zh) * 2018-10-26 2021-10-29 Tcl华星光电技术有限公司 液晶面板的外围电路结构以及液晶显示母板
CN111208677A (zh) * 2020-03-16 2020-05-29 Tcl华星光电技术有限公司 阵列基板及液晶显示面板
US11106095B1 (en) 2020-05-18 2021-08-31 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN111580311B (zh) * 2020-05-18 2022-04-08 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN113964086A (zh) * 2020-07-01 2022-01-21 咸阳彩虹光电科技有限公司 一种基于poa的显示面板的制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102528A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
JP3104687B2 (ja) * 1998-08-28 2000-10-30 日本電気株式会社 液晶表示装置
JP2000098393A (ja) * 1998-09-21 2000-04-07 Sharp Corp 液晶表示装置
KR100313949B1 (ko) * 1998-11-11 2002-09-17 엘지.필립스 엘시디 주식회사 멀티도메인액정표시소자
JP4215905B2 (ja) 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
US6400440B1 (en) * 1999-06-23 2002-06-04 International Business Machines Corporation Passive liquid crystal display having pre-tilt control structure and light absorbent material at a center
US6657695B1 (en) * 1999-06-30 2003-12-02 Samsung Electronics Co., Ltd. Liquid crystal display wherein pixel electrode having openings and protrusions in the same substrate
JP2001133792A (ja) * 1999-08-23 2001-05-18 Sharp Corp 液晶表示装置
US6493050B1 (en) * 1999-10-26 2002-12-10 International Business Machines Corporation Wide viewing angle liquid crystal with ridge/slit pretilt, post spacer and dam structures and method for fabricating same
KR100587364B1 (ko) * 2000-01-12 2006-06-08 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
JP4132528B2 (ja) * 2000-01-14 2008-08-13 シャープ株式会社 液晶表示装置の製造方法
KR100670062B1 (ko) 2000-08-14 2007-01-16 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 그 제조 방법
US6690441B2 (en) * 2000-09-22 2004-02-10 Dai Nippon Printing Co., Ltd. Multi-domain vertical alignment mode liquid crystal display having spacers formed over zigzag like alignment-controlling projection
KR100720093B1 (ko) * 2000-10-04 2007-05-18 삼성전자주식회사 액정 표시 장치
JP3601788B2 (ja) * 2000-10-31 2004-12-15 シャープ株式会社 液晶表示装置
JP3680730B2 (ja) * 2000-12-08 2005-08-10 株式会社日立製作所 液晶表示装置
JP3875125B2 (ja) * 2001-04-11 2007-01-31 シャープ株式会社 液晶表示装置
AU2002354321A1 (en) * 2001-11-22 2003-06-10 Samsung Electronics Co., Ltd Liquid crystal display and thin film transistor array panel
KR20020077280A (ko) * 2002-03-11 2002-10-11 프라임 뷰 인터내셔널 코오포레이션 리미티드 다중 도메인 액정 디스플레이의 반사체 구조 및, 그것의제조 방법
US6922219B2 (en) * 2002-08-14 2005-07-26 Lg. Philips Lcd Co., Ltd. Transflective liquid crystal display
TW200411260A (en) * 2002-09-26 2004-07-01 Samsung Electronics Co Ltd Liquid crystal display, panel therefor, and manufacturing method thereof
US7388631B2 (en) * 2002-10-10 2008-06-17 Samsung Electronics, Co., Ltd. Parallax compensating color filter and black mask for display apparatus
JP4283020B2 (ja) * 2003-03-28 2009-06-24 シャープ株式会社 液晶パネルおよびその製造方法
US7561245B2 (en) * 2004-02-25 2009-07-14 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same

Also Published As

Publication number Publication date
CN100350319C (zh) 2007-11-21
US20050099579A1 (en) 2005-05-12
DE102004053587B4 (de) 2008-10-09
GB0424721D0 (en) 2004-12-08
GB2407908B (en) 2005-12-14
DE102004053587A1 (de) 2005-09-01
TWI254911B (en) 2006-05-11
TW200516539A (en) 2005-05-16
US7470932B2 (en) 2008-12-30
US20070170435A1 (en) 2007-07-26
KR20050045124A (ko) 2005-05-17
GB2407908A (en) 2005-05-11
FR2862141B1 (fr) 2007-02-16
FR2862141A1 (fr) 2005-05-13
JP4532241B2 (ja) 2010-08-25
KR100682358B1 (ko) 2007-02-15
CN1619391A (zh) 2005-05-25
US7206057B2 (en) 2007-04-17

Similar Documents

Publication Publication Date Title
JP4532241B2 (ja) 液晶表示パネル及びその製造方法
JP4107662B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
US7556988B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
JP4335845B2 (ja) 液晶表示装置及びその製造方法
KR101157978B1 (ko) 액정표시패널의 제조방법
US7599034B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
JP4117281B2 (ja) 表示素子用薄膜トランジスタ基板及びその製造方法
JP4408271B2 (ja) 液晶表示装置及びその製造方法
US20040189919A1 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP2005338855A (ja) 液晶表示装置およびその製造方法
JP2007011340A (ja) 液晶表示装置とその製造方法
JP2008165230A (ja) フリンジフィールド型液晶表示パネル及びその製造方法
JP2006189775A (ja) 液晶表示装置及びその製造方法
JP4727201B2 (ja) 水平電界型の液晶表示パネル
JP4475578B2 (ja) 薄膜トランジスタアレイ基板の製造方法
US7656500B2 (en) Liquid crystal display device and fabricating method thereof
JP4392390B2 (ja) 液晶表示装置およびその製造方法
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101085137B1 (ko) 액정 표시 패널 및 그 제조방법
JP2005115348A (ja) 薄膜トランジスタアレイ基板、それを有する液晶表示パネル及びそれらの製造方法
JP4537929B2 (ja) 液晶表示装置および液晶表示装置の製造方法
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR100583314B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees