JP2005115049A

JP2005115049A - アクティブマトリクス基板

Info

Publication number: JP2005115049A
Application number: JP2003349384A
Authority: JP
Inventors: Kazuo Fukuda; 和郎福田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-10-08
Filing date: 2003-10-08
Publication date: 2005-04-28

Abstract

【課題】静電気に対する耐性および表示動作の信頼性の良いアクティブマトリクス基板を実現する。
【解決手段】アクティブマトリクス基板１は、複数の走査線３と、複数の信号線４と、複数の予備配線７と、各走査線３および各信号線４とこれらの各交点にて接続され、画素電極に対して駆動信号のスイッチングを行う画素用半導体素子とを備えている。さらに、走査線３、信号線４、および予備配線７の各線を、駆動信号が基板に入力されないときに接続させ、前記駆動信号が基板に入力されるときに断線させるように切換えるＴＦＴ素子１０を備えている。これにより、駆動信号の入力がない場合、静電気による高電圧印加から基板を保護でき、駆動信号の入力がある場合、走査線３および信号線４のリーク不良の発生を抑制できる。
【選択図】図１

Description

本発明は、アクティブマトリクス基板に関し、より詳細には、画素電極にスイッチング素子を介して駆動電圧を印加し、対向電極との電位差によって液晶を駆動して表示を行うアクティブマトリクス基板に関するものである。

従来より、アクティブマトリクス型の液晶表示装置においては、液晶パネルに個々の独立した画素部がマトリクス状に配置され、これら画素部に、画素電極およびスイッチング素子がそれぞれ設けられている。

上記アクティブマトリクス型の液晶表示装置は、スイッチング素子を介して駆動電圧信号（駆動信号）を画素電極に印加し、この画素電極と、液晶を介して画素電極に対向して配置されている対向電極との電位差によって液晶を駆動し、透過光もしくは反射光を光変調することで液晶パネルに画像を表示するようになっている。

上記液晶表示装置では、スイッチング素子として、ＭＩＭ（Metal Insulator Metal）素子やＴＦＴ（Thin Film Transistor）素子が用いられている。特に、ＴＦＴ素子を用いた液晶パネルは、その品質やコストの面から、アクティブマトリクス型の液晶表示装置として、現在、最も広く用いられている。

上記のＴＦＴ素子を用いた液晶表示装置は、マトリクス状に配置された画素部に対して、スイッチング素子を制御する走査信号を入力するための走査線と、液晶パネルに表示する画像の駆動信号を入力するための信号線とが縦横に配置されている。

また、走査線あるいは信号線に欠陥があったときに、レーザ等を用いてこれら走査線あるいは信号線に接続されるべく、予備配線が配設されている液晶表示装置も多い。

ところで、ＴＦＴ素子などのスイッチング素子は、一般に強電界に対して弱い。このため、液晶表示装置の製造工程や実装工程などにおいて発生する静電気が走査線や信号線に不所望に入力された場合、上記スイッチング素子を破壊（静電破壊）することがある。

また、予備配線は、走査線あるいは信号線に欠陥があったときに使用されるものであり、元来は電気的に浮かされた状態で設置されている。このため、予備配線は、極めて高インピーダンスであり、静電気による高電圧が印加された場合、走査線または信号線との交差部において、高電圧による絶縁破壊を引き起こし、その結果、電気的な不具合を生じることがある。絶縁破壊を起こさない場合であっても、走査線あるいは信号線の電位が予備配線の電位近傍にまで突き上げられ、その結果、上記スイッチング素子の動作に不具合が生じることもある。

そこで、走査線，信号線，および予備配線における入力端子の近傍において、隣接する走査線あるいは信号線を接続する保護回路や、予備配線と走査線または信号線とを接続する保護回路を設けることが行われている。これらの技術は、例えば、特許文献１に開示されている。

図４は、従来のアクティブマトリクス基板５１の構成を概略的に示す平面図である。液晶パネルは、アクティブマトリクス基板５１と対向基板５２とがシール材（図示せず）によって貼り合わされ、両基板５１・５２間に液晶（図示せず）が封入されて構成されている。

アクティブマトリクス基板５１上には、複数の走査線５３および複数の信号線５４が縦横に配置されている。この走査線５３と信号線５４とで区分された各領域が画素部５５となり、画素部５５がマトリクス状に配置されることにより有効表示領域５６が構成される。

また、アクティブマトリクス基板５１上には、信号線５４の入力側と非入力側とに複数の予備配線５７が配設されている。

さらに、アクティブマトリクス基板５１上には、各走査線５３、各信号線５４、および各予備配線の端部において、走査線入力端子５８，信号線入力端子５９、および予備配線５７の端子部６３がそれぞれ形成されている。そして、保護回路６０は、アクティブマトリクス基板５１上に、隣接する各走査線５３間、隣接する各信号線５４間、隣接する各予備配線５７間、予備配線５７と走査線５３との間、および予備配線５７と信号線５４との間に設けられる。全ての保護回路６０は、同様の構造を有している。

図５に保護回路６０の電気回路図を示す。保護回路６０は、図５に示すように、ダイオード接続された二つのスイッチング素子（半導体素子）６０ａ・６０ｂが、互いに逆方向に、かつ、並列に接続されたダイオードリング構造を有している。

保護回路６０のスイッチング素子６０ａは、ソース部とゲート部とが短絡している。ソース部とゲート部とが短絡されているため、スイッチング素子６０ａは、ダイオードとして機能する。スイッチング素子６０ａのソース部およびゲート部の両部は、スイッチング素子６０ｂのドレイン部、ならびに、走査線５３、信号線５４、または予備配線５７のいずれか１本の配線と電気的に接続されている。また、スイッチング素子６０ａのドレイン部は、ソース部およびゲート部の両部が接続されている配線に隣接する配線と電気的に接続され、かつ、スイッチング素子６０ｂのソース部およびゲート部に接続されている。

一方、スイッチング素子６０ｂは、ソース部とゲート部とが短絡している。ソース部とゲート部とが短絡されているため、スイッチング素子６０ｂは、ダイオードとして機能する。スイッチング素子６０ｂのソース部およびゲート部の両部は、スイッチング素子６０ａのドレイン部と電気的に接続されている。また、スイッチング素子６０ｂのドレイン部は、スイッチング素子６０ａのソース部およびゲート部に接続されている。

図６に保護回路６０の平面図を示す。ここでは、保護回路６０が予備配線５７と走査線５３との間に設けられたものとして説明する。

上記スイッチング素子６０ａは、図６に示すように、予備配線５７と一体に形成された金属膜６５ａ上に半導体薄膜６７等を設けて構成されている。この半導体薄膜６７のソース部にソース配線となる金属層６９ａが接続され、ドレイン部にドレイン配線となる金属層６９ｂが接続されている。金属層６９ｂは、走査線５３と一体に形成された金属膜６５ｂに接続されている。

一方、スイッチング素子６０ｂは、走査線５３と一体に形成された金属膜６５ｂ上に半導体薄膜６７等を設けて構成されている。この半導体薄膜６７のソース部にソース配線となる金属層６９ａが接続され、ドレイン部にドレイン配線となる金属層６９ｂが接続されている。金属層６９ｂは、金属膜６５ａに接続されている。

図６に示した保護回路６０では、予備配線５７が静電気などによって帯電した場合には、その電荷はスイッチング素子６０ａを介して走査線５３に逃がされる。走査線５３に電荷が発生した場合には、その電荷はスイッチング素子６０ｂを介して予備配線５７に逃がされる。

このように、走査線５３、信号線５４、および予備配線５７のうちいずれかの配線に静電気による高電圧が印加された場合、保護回路６０によって隣接する他の配線へ電荷が流入し、特定の配線に電界が集中するのを避けることができる。そのため、上述の静電破壊による不良の発生を防止することができる。さらに、予備配線５７と信号線４との交差部６４における、上述の絶縁破壊や信号線４の電位の突き上げを防止することができる。

また、図６に示すように、保護回路６０のスイッチング素子６０ａ・６０ｂのチャネル長をＬ、チャネル幅をＷとする。Ｗ／Ｌ比を変更することで、ダイオードとして機能するスイッチング素子６０ａ・６０ｂの抵抗値を制御することができる。
特開平１１−２７１７２２号公報（公開日１９９９年１０月８日）

しかしながら、上記従来の構成では、電荷を他の配線に逃がすとともに、表示装置に使用された場合にも表示動作を支障なく行うために、保護回路６０の抵抗値をある一定の範囲内に設定する必要があった。

すなわち、ある配線に印加された静電気は、保護回路６０の抵抗値で決定される時定数にしたがって、隣接する配線に放電されるが、静電気ができる限り速やかに放電され、高電圧がかかる時間をできるだけ短くすることが重要であり、この点からは、保護回路６０の抵抗値ができる限り小さくなるように設定することが望ましい。一方、液晶表示装置が表示上問題なく駆動し、信頼性上も問題を起こさないためには、信号線間や走査線間の抵抗値の下限を設定する必要がある。該下限を設けることにより、静電気に対する耐性の向上には限界があった。

また、上記従来の構成では、保護回路の抵抗値が上記下限を満足するために、上記Ｗ／Ｌ比が所定の値になるように保護回路を設計・製造し、各保護回路におけるＷ／Ｌ比のばらつきも抑えなければならないという問題があった。Ｗ／Ｌ比のばらつきが大きく、信号線間や走査線間の抵抗値が低い保護回路が存在すると、駆動信号が隣接する配線に漏れてしまうからである。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、静電気に対する耐性および表示動作の信頼性の良いアクティブマトリクス基板を提供することにある。

本発明のアクティブマトリクス基板は、上記の課題を解決するために、平行に配設された複数の走査線と、該走査線と交差するように平行に配設された複数の信号線と、各走査線および各信号線とこれらの各交点にて接続され、画素電極に対して駆動信号のスイッチングを行う画素用半導体素子とを備えるアクティブマトリクス基板において、前記走査線および信号線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子を備えることを特徴としている。

また、本発明のアクティブマトリクス基板は、上記の課題を解決するために、平行に配設された複数の走査線と、該走査線と交差するように平行に配設された複数の信号線と、各走査線および各信号線とこれらの各交点にて接続され、画素電極に対して駆動信号のスイッチングを行う画素用半導体素子と、走査線または信号線の少なくとも一方の入力側および非入力側に、走査線または信号線と交差するように配設された複数の予備配線とを備えるアクティブマトリクス基板において、前記走査線、信号線、および予備配線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子を備えることを特徴としている。

本発明に係るアクティブマトリクス基板は、以上のように、走査線および信号線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子を備えている。

上記構成により、前記画素電極に駆動信号が入力されない場合、つまり、表示装置に使用されたときに点灯無しの場合、走査線および信号線の各線間が接続され、短絡される。そのため、走査線あるいは信号線のいずれかの線に静電気による高電圧が印加されても、すべての走査線および信号線に放電され、局部的に高電圧がかからないようにすることができる。これにより、走査線および信号線に接続された画素用半導体素子が高電圧により破壊されることがなく、静電破壊を防止することができる。

上記従来の構成の場合、保護回路の抵抗値に下限を設ける必要があったが、本構成では、そのような制限はなく、駆動信号が入力されないときに、各線間の抵抗値をできるだけ下げることができる。そのため、静電気による高電圧を従来よりも高速に分散させることができ、静電気に対する耐性をより向上させることができる。

また、上記構成により、前記画素電極に駆動信号が入力される場合、つまり、表示装置に使用されたときに点灯有の場合、走査線および信号線の各線間が遮断（断線）される。そのため、ある１本の走査線または信号線に入力される駆動信号が、他の走査線または信号線に漏れることがなく、リーク不良による電気的不具合をより確実に解消することができる。これにより、表示装置に使用された場合に、表示動作の信頼性が向上する。

それゆえ、静電気に対する耐性および表示動作の信頼性の良いアクティブマトリクス基板を提供することができるという効果を奏する。

また、本発明に係るアクティブマトリクス基板は、以上のように、走査線または信号線の少なくとも一方の入力側および非入力側に、走査線または信号線と交差するように配設された複数の予備配線と、前記走査線、信号線、および予備配線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子とを備えている。

上記予備配線を備えていることで、走査線または信号線に欠陥があったときに、予備配線を欠陥のある線に接続し、修復させることができる。

また、上記構成により、前記画素電極に駆動信号が入力されない場合、つまり、表示装置に使用されるときに点灯無しの場合、走査線、信号線、および予備配線の各線間が接続され、短絡される。そのため、走査線、信号線、あるいは予備配線のいずれかの線に静電気による高電圧が印加されても、すべての走査線、信号線、および予備配線に放電され、局部的に高電圧がかからないようにすることができる。これにより、走査線および信号線に接続された画素用半導体素子が高電圧により破壊されることがなく、静電破壊を防止することができる。さらに、予備配線に静電気による高電圧が印加されても、予備配線と走査線または信号線との交差部における絶縁破壊を防止し、走査線または信号線の電位の突き上げを防止することができる。

また、上記構成により、前記画素電極に駆動信号が入力される場合、つまり、表示装置に使用されるときに点灯有りの場合、走査線、信号線、あるいは予備配線の各線間が遮断される。そのため、リーク不良による電気的不具合をより確実に解消することができ、表示動作の信頼性が向上する。

本発明の実施の一形態について図１に基づいて説明すれば、以下の通りである。図１は、本実施形態のアクティブマトリクス基板１の構成を概略的に示す平面図である。

アクティブマトリクス基板１は、液晶表示装置の液晶パネルに用いられるものであり、液晶パネルは、アクティブマトリクス基板１と対向基板１５とがシール材（図示せず）によって貼り合わされ、両基板１・１５間に液晶（図示せず）が封入されて構成されている。

アクティブマトリクス基板１上には、複数の走査線３および複数の信号線４が互いに交差するように配置されている。前記走査線３と信号線４とで区分された各領域が画素部５となり、画素部５がマトリクス状に配置されることにより有効表示領域６が構成される。

さらに、信号線４の入力側および非入力側のそれぞれに、信号線４と交差するように複数の予備配線７が配設されている。予備配線７は、信号線４のある１本に欠陥が見つかったときに、該信号線４と接続され、修復するためのものである。そのため、欠陥がない場合、予備配線７は、信号線４と非接続の状態にある。

また、走査線３、信号線４、および予備配線７のいずれか１本または複数本に静電気による高電圧が印加したときに、高電圧からアクティブマトリクス基板１を保護するため、アクティブマトリクス基板１は、共通配線１６・１７、ＴＦＴ素子１０・１１を備えている。共通配線１６・１７およびＴＦＴ素子１０・１１についての詳細な説明は、後述する。

さらに、アクティブマトリクス基板１上には、各走査線３および各信号線４の端部において、走査線入力端子８および信号線入力端子９がそれぞれ形成されており、各予備配線７の端部において、端子１３が形成されている。走査線３，信号線４，および予備配線７には、それぞれ走査線入力端子８，信号線入力端子９，および端子１３を介して、信号が入力される。

また、アクティブマトリクス基板１は、点灯検査終了後にアクティブマトリクス基板１が分断線２に沿って切断されることで、アクティブマトリクス基板１から取り除かれる領域１９を備えている。

アクティブマトリクス基板１では、外部回路を実装するべき端子８・９・１３よりも外側の領域１９に、それぞれ点灯検査用の複数の端子１８・１２・１４が設けられている。各端子１８には、点灯検査をより容易に行うために、複数本の走査線３が短絡配線により電気的に束ねられ接続されており、端子１２も、点灯検査をより容易に行うために、例えば赤（Ｒ）・緑（Ｇ）・青（Ｂ）の各色に対応した複数の端子１２Ｒ・１２Ｇ・１２Ｂに分かれている。各端子１２Ｒ・１２Ｇ・１２Ｂには、それぞれＲ・Ｇ・Ｂ用の複数本の信号線４が短絡配線により電気的に束ねられ接続されている。一方、各端子１４は、それぞれ対応する予備配線７の端子１３に接続されている。

図２は、上記のアクティブマトリクス基板１における画素部５の平面図である。同図に示すように、アクティブマトリクス基板１における、走査線３および信号線４によって区分された画素部５の領域内には、ＴＦＴ素子（画素用半導体素子）３３、画素電極３４、補助容量配線３５、コンタクトホール２４、および、透明導電膜２５が形成されている。

走査線３は、ＴＦＴ素子３３のゲート電極に接続されている。走査線３には、走査線入力端子８を介して、ＴＦＴ素子３３を制御する走査信号が入力される。該走査信号に応じて、ＴＦＴ素子３３は、ＯＮ／ＯＦＦを切換える。

信号線４は、ＴＦＴ素子３３のソース電極に接続されている。信号線４には、信号線入力端子９を介して、画素電極３４に印加する駆動信号が入力される。該駆動信号は、信号線４およびＴＦＴ素子３３を介して、画素電極３４に入力される。

走査信号が入力された走査線３と駆動信号が入力された信号線４との交点に位置する画素部５においては、ＴＦＴ素子３３がＯＮ状態となり、駆動信号が画素電極３４に入力される。アクティブマトリクス基板１が液晶表示装置に使用されている場合、該駆動信号が画素電極３４に入力すると、画素電極３４と、液晶を介して画素電極３４に対向して配置されている対向電極（図示しない）との電位差によって液晶が駆動され、透過光もしくは反射光が光変調することで、液晶パネルに画像が点灯される。よって、いずれかの画素部５において、画素電極３４に駆動信号を入力させ、点灯させるためには、走査信号および駆動信号の両方を、該画素部５に対応する走査線３および信号線４に入力する必要がある。

ＴＦＴ素子３３のドレイン電極には、画素電極３４が接続され、さらに、透明導電膜２５を介して画素部５の補助容量における一方の端子が接続されている。補助容量配線３５は、補助容量の他方の端子として機能する。この補助容量配線３５は、画素電極３４に対向して配置されている対向電極（図示せず）と接続されている。画素電極３４は、後述の層間絶縁膜３２を貫くように形成されているコンタクトホール２４を介して、ＴＦＴ素子３３のドレイン電極と接続されている。

ＴＦＴ素子３３は、図３に示すような構成であり、次のように形成されている。ガラス等からなる透明の絶縁体基板３１の上にゲート電極２６が形成され、これを覆うようにゲート絶縁膜２７が形成されている。ゲート電極２６の上部に、ゲート絶縁膜２７を介して半導体薄膜２８が形成されている。この半導体薄膜２８のソース部にｎ⁺−シリコン層よりなるソース電極２９ａが形成され、ドレイン部に同じくｎ⁺−シリコン層よりなるドレイン電極２９ｂが形成されている。

上記ソース電極２９ａに対してソース配線となる金属層３０ａが接続されており、上記ドレイン電極２９ｂに対してドレイン配線となる金属層３０ｂが接続されている。このＴＦＴ素子３３の表面は、層間絶縁膜３２によって覆われている。さらに、層間絶縁膜３２の上に画素電極３４が形成されている。画素電極３４は、コンタクトホール２４を介してＴＦＴ素子３３のドレイン側の金属層３０ｂと接続されている。

次に、本実施形態のアクティブマトリクス基板１における、静電気による高電圧印加より基板を保護することを目的とした特徴的構造について説明する。

図１で示すように、アクティブマトリクス基板１は、走査線３、信号線４、および予備配線７の各配線を短絡させるための共通配線１７と、各配線と共通配線１７との間に設けられた複数のＴＦＴ素子１０と、各ＴＦＴ素子１０のゲート電極に接続された共通配線１６と、共通配線１６を介して各ＴＦＴ素子１０のゲート電極にハイレベルあるいはローレベルの電圧を印加するためのＴＦＴ素子１１とを備えている。

ＴＦＴ素子１０は、例えば、ｎチャンネルＭＯＳトランジスタであり、ゲート電極に所定以上の電圧（ハイレベルの電圧）が印加されると、ドレイン−ソース間が導通状態（ＯＮ状態）となる。一方、ゲート電極に所定未満の電圧（ローレベルの電圧）が印加された場合、ドレインーソース間は遮断状態（ＯＦＦ状態）となる。

ＴＦＴ素子１０のドレイン−ソースは、走査線３、信号線４、および予備配線７の各配線と共通配線１７との間に接続されている。そのため、全てのＴＦＴ素子１０がＯＮ状態となると、走査線３、信号線４、および予備配線７の各配線間が接続される。逆に、全てのＴＦＴ素子１０がＯＦＦ状態となると、走査線３、信号線４、および予備配線７の各配線間が遮断される。すなわち、ＴＦＴ素子１０は、ゲート電極に入力される信号に応じて、走査線３、信号線４、および予備配線７の各配線間を、接続状態と遮断状態とに切換えるスイッチング素子である。

共通配線１６は、各ＴＦＴ素子１０のゲート電極に接続されているとともに、ＴＦＴ素子１１のドレイン端子にも接続されている。

ＴＦＴ素子１１は、共通配線１６を介して、各ＴＦＴ素子１０のゲート電極にハイレベルまたはローレベルの電圧を印加するために設けられているものであり、例えば、ｎチャンネルＭＯＳトランジスタである。ＴＦＴ素子１１のドレイン端子は、共通配線１６および抵抗２１を介して端子２０に接続されている。端子２０には、所定値の電圧が印加されている。また、ＴＦＴ素子１１のソース端子は、接地されている。さらに、ＴＦＴ素子１１のゲート端子には、画素部５を点灯するためにＴＦＴ素子３３を介して画素電極３４に印加される駆動信号が、画素電極３４に印加されると同時に入力される。

ＴＦＴ素子１１のゲート電極に駆動信号が入力されると、ドレイン−ソース間が導通状態となり、ドレイン端子は、ローレベルの電位を有することとなる。よって、ＴＦＴ素子１１は、共通配線１６を介して、ＴＦＴ素子１０のゲート電極にローレベルの信号を出力する。

一方、ＴＦＴ素子１１のゲート電極に駆動信号が入力されない場合、ドレイン−ソース間が遮断状態となり、ドレイン端子は、ハイレベルの電位を有することとなる。よって、ＴＦＴ素子１１は、共通配線１６を介して、ＴＦＴ素子１０のゲート電極にハイレベルの信号を出力する。

このように、ＴＦＴ素子１１は、入力される駆動信号に対して、ＮＯＴ回路となるように配線されている。ＴＦＴ素子１０のゲート電極には、ＮＯＴ回路を介して、駆動信号が入力されるといえる。

画素部５を点灯させる場合、すなわち、画素電極３４およびＴＦＴ素子１１に駆動信号が入力される場合、ＴＦＴ素子１１は、共通配線１６を介して、ＴＦＴ素子１０のゲート電極に、ローレベルの信号電圧を出力する（ＯＦＦ出力）。これにより、ＴＦＴ素子１０のドレイン−ソース間は遮断状態（ＯＦＦ状態）となり、走査線３、信号線４、および予備配線７の各配線間が断線される。すなわち、ＴＦＴ素子１０は、画素電極３４に駆動信号が入力されるとき、走査線３、信号線４、および予備配線７の各配線間を遮断するように切換える。

この結果、画素部５の点灯時、各配線間での漏れ電流（リーク電流）の発生がなくなり、電気的不具合を解消することができる。

また、画素部５を点灯させない場合、すなわち、画素電極３４およびＴＦＴ素子１１にに駆動信号が入力されない場合、ＴＦＴ素子１１は、共通配線１６を介して、ＴＦＴ素子１０のゲート電極に、ハイレベルの信号電圧を出力する（ＯＮ出力）。これにより、ＴＦＴ素子１０のドレイン−ソース間は導通状態（ＯＮ状態）となり、走査線３、信号線４、および予備配線７の各配線間が接続され、短絡される。すなわち、ＴＦＴ素子１０は、画素電極３４に駆動信号が入力されないとき、走査線３、信号線４、および予備配線７の各配線間を接続するように切換える。

この結果、画素部５が点灯しない場合、静電気によって高電圧が走査線３または信号線４のいずれかの１本の線に印加されても、該高電圧が走査線３、信号線４、および予備配線７の全線に分散され、局部的な高電圧印加を避けることができる。これにより、高電圧が印加された走査線３または信号線４に接続されたＴＦＴ素子３３は、静電破壊されることがない。

また、静電気によって高電圧が予備配線７のいずれか１本の線に印加されても、該高電圧が走査線３、信号線４、および予備配線７の全線に分散され、局部的な高電圧印加を避けることができる。これにより、高電圧が印加された予備配線７と信号線４との交差部において、絶縁破壊の発生を防止することができる。

さらに、高電圧が印加された予備配線７と交差する信号線４の電位の突き上げも防止することができる。これにより、該信号線４と接続されたＴＦＴ素子３３の特性劣化を防止することができる。

本実施形態においては、予備配線７を信号線４の入力側および非入力側で、信号線４に交差するように配設した。しかし、予備配線７は、欠陥のある走査線３を修復するために、走査線３の入力側および非入力側で、走査線３に交差するように配設してもよい。さらに、走査線３および信号線４の両方の入力側および非入力側に配設してもよい。

また、本実施形態においては、予備配線７を配設したアクティブマトリクス基板１について説明した。これは、走査線３または信号線４に欠陥があった場合に即座に修復できる好ましい構成である。しかし、これに限らず、画素部５を点灯させるために必要最小限の構成である走査線３および信号線４のみを備えており、予備配線７が備えられていなくてもよい。この場合、上記ＴＦＴ素子１０は、画素電極３４への駆動信号の入力の有無に応じて、走査線３および信号線４の各配線間を接続状態と遮断状態とに切換える。つまり、ＴＦＴ素子１０は、走査線３および信号線４の各配線間を、画素電極３４に駆動信号が入力されないときに接続させ、画素電極３４に駆動信号が入力されるときに遮断させるように切換える。

また、本実施形態において、ＴＦＴ素子１１には駆動信号が入力されるとしたが、これに限らず、走査信号が入力される構成であってもよい。ＴＦＴ素子１１は、画素電極３４への駆動信号の入力が有の場合、つまり、画素部５の点灯が有の場合、ＴＦＴ素子１０にＯＦＦ信号を出力し、画素電極３４への駆動信号の入力が無の場合、つまり、画素部５の点灯が無の場合、ＴＦＴ素子１０にＯＮ信号を出力すればよい。画素部５を点灯させるためには、駆動信号および走査信号を同時に信号線４および走査線３に入力させる必要があるため、ＴＦＴ素子１１が、駆動信号を利用しても、走査信号を利用しても、同じ効果を得ることができる。

本発明のアクティブマトリクス基板であれば、静電気に対する耐性および表示動作の信頼性がよいため、アクティブマトリクス型の液晶表示装置に適用できる。

本発明の実施の一形態に係るアクティブマトリクス基板の構成を示す平面図である。上記のアクティブマトリクス基板における画素部の平面図である。図２の画素部におけるＡ−Ａ’線矢視断面図である。従来のアクティブマトリクス基板の構成を概略的に示す平面図である。従来のアクティブマトリクス基板に設けられる保護回路の回路図である。上記保護回路の平面図である。

符号の説明

１アクティブマトリクス基板
３走査線
４信号線
７予備配線
１０ＴＦＴ素子（スイッチング素子）
３３ＴＦＴ素子（画素用半導体素子）
３４画素電極

Claims

平行に配設された複数の走査線と、該走査線と交差するように平行に配設された複数の信号線と、各走査線および各信号線とこれらの各交点にて接続され、画素電極に対して駆動信号のスイッチングを行う画素用半導体素子とを備えるアクティブマトリクス基板において、
前記走査線および信号線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子を備えることを特徴とするアクティブマトリクス基板。
平行に配設された複数の走査線と、該走査線と交差するように平行に配設された複数の信号線と、各走査線および各信号線とこれらの各交点にて接続され、画素電極に対して駆動信号のスイッチングを行う画素用半導体素子と、走査線または信号線の少なくとも一方の入力側および非入力側に、走査線または信号線と交差するように配設された複数の予備配線とを備えるアクティブマトリクス基板において、
前記走査線、信号線、および予備配線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子を備えることを特徴とするアクティブマトリクス基板。