JP2005115049A - Active matrix substrate - Google Patents
Active matrix substrate Download PDFInfo
- Publication number
- JP2005115049A JP2005115049A JP2003349384A JP2003349384A JP2005115049A JP 2005115049 A JP2005115049 A JP 2005115049A JP 2003349384 A JP2003349384 A JP 2003349384A JP 2003349384 A JP2003349384 A JP 2003349384A JP 2005115049 A JP2005115049 A JP 2005115049A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- active matrix
- input
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 239000011159 matrix material Substances 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000005611 electricity Effects 0.000 abstract description 21
- 230000003068 static effect Effects 0.000 abstract description 21
- 239000010409 thin film Substances 0.000 abstract description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 239000002184 metal Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 238000007689 inspection Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、アクティブマトリクス基板に関し、より詳細には、画素電極にスイッチング素子を介して駆動電圧を印加し、対向電極との電位差によって液晶を駆動して表示を行うアクティブマトリクス基板に関するものである。 The present invention relates to an active matrix substrate, and more particularly to an active matrix substrate that performs display by applying a driving voltage to a pixel electrode via a switching element and driving a liquid crystal by a potential difference with a counter electrode.
従来より、アクティブマトリクス型の液晶表示装置においては、液晶パネルに個々の独立した画素部がマトリクス状に配置され、これら画素部に、画素電極およびスイッチング素子がそれぞれ設けられている。 2. Description of the Related Art Conventionally, in an active matrix liquid crystal display device, individual independent pixel portions are arranged in a matrix on a liquid crystal panel, and pixel electrodes and switching elements are provided in these pixel portions, respectively.
上記アクティブマトリクス型の液晶表示装置は、スイッチング素子を介して駆動電圧信号(駆動信号)を画素電極に印加し、この画素電極と、液晶を介して画素電極に対向して配置されている対向電極との電位差によって液晶を駆動し、透過光もしくは反射光を光変調することで液晶パネルに画像を表示するようになっている。 The active matrix liquid crystal display device applies a driving voltage signal (driving signal) to a pixel electrode through a switching element, and the pixel electrode and a counter electrode arranged to face the pixel electrode through a liquid crystal The liquid crystal is driven by the potential difference between the first and second images, and the image is displayed on the liquid crystal panel by modulating the transmitted light or reflected light.
上記液晶表示装置では、スイッチング素子として、MIM(Metal Insulator Metal)素子やTFT(Thin Film Transistor)素子が用いられている。特に、TFT素子を用いた液晶パネルは、その品質やコストの面から、アクティブマトリクス型の液晶表示装置として、現在、最も広く用いられている。 In the liquid crystal display device, an MIM (Metal Insulator Metal) element or a TFT (Thin Film Transistor) element is used as a switching element. In particular, a liquid crystal panel using TFT elements is currently most widely used as an active matrix liquid crystal display device in terms of quality and cost.
上記のTFT素子を用いた液晶表示装置は、マトリクス状に配置された画素部に対して、スイッチング素子を制御する走査信号を入力するための走査線と、液晶パネルに表示する画像の駆動信号を入力するための信号線とが縦横に配置されている。 In the liquid crystal display device using the above TFT element, a scanning line for inputting a scanning signal for controlling the switching element and a driving signal for an image displayed on the liquid crystal panel are input to a pixel portion arranged in a matrix. Signal lines for input are arranged vertically and horizontally.
また、走査線あるいは信号線に欠陥があったときに、レーザ等を用いてこれら走査線あるいは信号線に接続されるべく、予備配線が配設されている液晶表示装置も多い。 In many liquid crystal display devices, when a scanning line or a signal line is defective, a spare wiring is provided so as to be connected to the scanning line or the signal line using a laser or the like.
ところで、TFT素子などのスイッチング素子は、一般に強電界に対して弱い。このため、液晶表示装置の製造工程や実装工程などにおいて発生する静電気が走査線や信号線に不所望に入力された場合、上記スイッチング素子を破壊(静電破壊)することがある。 By the way, switching elements such as TFT elements are generally weak against strong electric fields. For this reason, when the static electricity which generate | occur | produces in the manufacturing process of a liquid crystal display device, a mounting process, etc. is input into a scanning line or a signal line undesirably, the said switching element may be destroyed (electrostatic destruction).
また、予備配線は、走査線あるいは信号線に欠陥があったときに使用されるものであり、元来は電気的に浮かされた状態で設置されている。このため、予備配線は、極めて高インピーダンスであり、静電気による高電圧が印加された場合、走査線または信号線との交差部において、高電圧による絶縁破壊を引き起こし、その結果、電気的な不具合を生じることがある。絶縁破壊を起こさない場合であっても、走査線あるいは信号線の電位が予備配線の電位近傍にまで突き上げられ、その結果、上記スイッチング素子の動作に不具合が生じることもある。 The spare wiring is used when a scanning line or a signal line has a defect, and is originally installed in an electrically floating state. For this reason, the spare wiring has an extremely high impedance, and when a high voltage due to static electricity is applied, dielectric breakdown due to the high voltage is caused at the intersection with the scanning line or the signal line, resulting in an electrical failure. May occur. Even in the case where dielectric breakdown does not occur, the potential of the scanning line or signal line is pushed up to the vicinity of the potential of the spare wiring, and as a result, the operation of the switching element may be defective.
そこで、走査線,信号線,および予備配線における入力端子の近傍において、隣接する走査線あるいは信号線を接続する保護回路や、予備配線と走査線または信号線とを接続する保護回路を設けることが行われている。これらの技術は、例えば、特許文献1に開示されている。
Therefore, a protection circuit for connecting adjacent scanning lines or signal lines or a protection circuit for connecting spare wirings and scanning lines or signal lines may be provided in the vicinity of the input terminals of the scanning lines, signal lines, and spare wirings. Has been done. These techniques are disclosed in
図4は、従来のアクティブマトリクス基板51の構成を概略的に示す平面図である。液晶パネルは、アクティブマトリクス基板51と対向基板52とがシール材(図示せず)によって貼り合わされ、両基板51・52間に液晶(図示せず)が封入されて構成されている。
FIG. 4 is a plan view schematically showing a configuration of a conventional
アクティブマトリクス基板51上には、複数の走査線53および複数の信号線54が縦横に配置されている。この走査線53と信号線54とで区分された各領域が画素部55となり、画素部55がマトリクス状に配置されることにより有効表示領域56が構成される。
On the
また、アクティブマトリクス基板51上には、信号線54の入力側と非入力側とに複数の予備配線57が配設されている。
On the
さらに、アクティブマトリクス基板51上には、各走査線53、各信号線54、および各予備配線の端部において、走査線入力端子58,信号線入力端子59、および予備配線57の端子部63がそれぞれ形成されている。そして、保護回路60は、アクティブマトリクス基板51上に、隣接する各走査線53間、隣接する各信号線54間、隣接する各予備配線57間、予備配線57と走査線53との間、および予備配線57と信号線54との間に設けられる。全ての保護回路60は、同様の構造を有している。
Further, on the
図5に保護回路60の電気回路図を示す。保護回路60は、図5に示すように、ダイオード接続された二つのスイッチング素子(半導体素子)60a・60bが、互いに逆方向に、かつ、並列に接続されたダイオードリング構造を有している。
FIG. 5 shows an electrical circuit diagram of the
保護回路60のスイッチング素子60aは、ソース部とゲート部とが短絡している。ソース部とゲート部とが短絡されているため、スイッチング素子60aは、ダイオードとして機能する。スイッチング素子60aのソース部およびゲート部の両部は、スイッチング素子60bのドレイン部、ならびに、走査線53、信号線54、または予備配線57のいずれか1本の配線と電気的に接続されている。また、スイッチング素子60aのドレイン部は、ソース部およびゲート部の両部が接続されている配線に隣接する配線と電気的に接続され、かつ、スイッチング素子60bのソース部およびゲート部に接続されている。
As for the
一方、スイッチング素子60bは、ソース部とゲート部とが短絡している。ソース部とゲート部とが短絡されているため、スイッチング素子60bは、ダイオードとして機能する。スイッチング素子60bのソース部およびゲート部の両部は、スイッチング素子60aのドレイン部と電気的に接続されている。また、スイッチング素子60bのドレイン部は、スイッチング素子60aのソース部およびゲート部に接続されている。
On the other hand, in the switching
図6に保護回路60の平面図を示す。ここでは、保護回路60が予備配線57と走査線53との間に設けられたものとして説明する。
FIG. 6 shows a plan view of the
上記スイッチング素子60aは、図6に示すように、予備配線57と一体に形成された金属膜65a上に半導体薄膜67等を設けて構成されている。この半導体薄膜67のソース部にソース配線となる金属層69aが接続され、ドレイン部にドレイン配線となる金属層69bが接続されている。金属層69bは、走査線53と一体に形成された金属膜65bに接続されている。
As shown in FIG. 6, the
一方、スイッチング素子60bは、走査線53と一体に形成された金属膜65b上に半導体薄膜67等を設けて構成されている。この半導体薄膜67のソース部にソース配線となる金属層69aが接続され、ドレイン部にドレイン配線となる金属層69bが接続されている。金属層69bは、金属膜65aに接続されている。
On the other hand, the
図6に示した保護回路60では、予備配線57が静電気などによって帯電した場合には、その電荷はスイッチング素子60aを介して走査線53に逃がされる。走査線53に電荷が発生した場合には、その電荷はスイッチング素子60bを介して予備配線57に逃がされる。
In the
このように、走査線53、信号線54、および予備配線57のうちいずれかの配線に静電気による高電圧が印加された場合、保護回路60によって隣接する他の配線へ電荷が流入し、特定の配線に電界が集中するのを避けることができる。そのため、上述の静電破壊による不良の発生を防止することができる。さらに、予備配線57と信号線4との交差部64における、上述の絶縁破壊や信号線4の電位の突き上げを防止することができる。
As described above, when a high voltage due to static electricity is applied to any one of the
また、図6に示すように、保護回路60のスイッチング素子60a・60bのチャネル長をL、チャネル幅をWとする。W/L比を変更することで、ダイオードとして機能するスイッチング素子60a・60bの抵抗値を制御することができる。
しかしながら、上記従来の構成では、電荷を他の配線に逃がすとともに、表示装置に使用された場合にも表示動作を支障なく行うために、保護回路60の抵抗値をある一定の範囲内に設定する必要があった。
However, in the above-described conventional configuration, the resistance value of the
すなわち、ある配線に印加された静電気は、保護回路60の抵抗値で決定される時定数にしたがって、隣接する配線に放電されるが、静電気ができる限り速やかに放電され、高電圧がかかる時間をできるだけ短くすることが重要であり、この点からは、保護回路60の抵抗値ができる限り小さくなるように設定することが望ましい。一方、液晶表示装置が表示上問題なく駆動し、信頼性上も問題を起こさないためには、信号線間や走査線間の抵抗値の下限を設定する必要がある。該下限を設けることにより、静電気に対する耐性の向上には限界があった。
That is, static electricity applied to a certain wiring is discharged to the adjacent wiring according to the time constant determined by the resistance value of the
また、上記従来の構成では、保護回路の抵抗値が上記下限を満足するために、上記W/L比が所定の値になるように保護回路を設計・製造し、各保護回路におけるW/L比のばらつきも抑えなければならないという問題があった。W/L比のばらつきが大きく、信号線間や走査線間の抵抗値が低い保護回路が存在すると、駆動信号が隣接する配線に漏れてしまうからである。 In the conventional configuration, the protection circuit is designed and manufactured so that the W / L ratio becomes a predetermined value so that the resistance value of the protection circuit satisfies the lower limit. There was a problem that variation in the ratio had to be suppressed. This is because if there is a protective circuit with a large variation in W / L ratio and a low resistance value between signal lines or between scan lines, the drive signal leaks to the adjacent wiring.
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、静電気に対する耐性および表示動作の信頼性の良いアクティブマトリクス基板を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide an active matrix substrate having high resistance to static electricity and high reliability of display operation.
本発明のアクティブマトリクス基板は、上記の課題を解決するために、平行に配設された複数の走査線と、該走査線と交差するように平行に配設された複数の信号線と、各走査線および各信号線とこれらの各交点にて接続され、画素電極に対して駆動信号のスイッチングを行う画素用半導体素子とを備えるアクティブマトリクス基板において、前記走査線および信号線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子を備えることを特徴としている。 In order to solve the above problems, an active matrix substrate of the present invention includes a plurality of scanning lines arranged in parallel, a plurality of signal lines arranged in parallel so as to intersect the scanning lines, In an active matrix substrate including a scanning line and each signal line and a pixel semiconductor element that is connected to each intersection of the scanning line and switches a driving signal to the pixel electrode, between the scanning line and each signal line, A switching element is provided that is connected when a drive signal is not input to the pixel electrode and that is switched off when a drive signal is input to the pixel electrode.
また、本発明のアクティブマトリクス基板は、上記の課題を解決するために、平行に配設された複数の走査線と、該走査線と交差するように平行に配設された複数の信号線と、各走査線および各信号線とこれらの各交点にて接続され、画素電極に対して駆動信号のスイッチングを行う画素用半導体素子と、走査線または信号線の少なくとも一方の入力側および非入力側に、走査線または信号線と交差するように配設された複数の予備配線とを備えるアクティブマトリクス基板において、前記走査線、信号線、および予備配線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子を備えることを特徴としている。 In order to solve the above problems, an active matrix substrate of the present invention includes a plurality of scanning lines arranged in parallel and a plurality of signal lines arranged in parallel so as to intersect the scanning lines. A pixel semiconductor element that is connected to each scanning line and each signal line at each intersection thereof and performs switching of a driving signal to the pixel electrode, and at least one input side and non-input side of the scanning line or signal line In addition, in an active matrix substrate including a plurality of spare wirings arranged so as to intersect the scanning lines or the signal lines, a driving signal is supplied to the pixel electrode between the scanning lines, the signal lines, and the spare wirings. A switching element is provided which is connected when not inputted and switched so as to be cut off when a driving signal is inputted to the pixel electrode.
本発明に係るアクティブマトリクス基板は、以上のように、走査線および信号線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子を備えている。 As described above, the active matrix substrate according to the present invention connects between the scanning lines and the signal lines when no driving signal is input to the pixel electrode, and when the driving signal is input to the pixel electrode. A switching element that switches to shut off is provided.
上記構成により、前記画素電極に駆動信号が入力されない場合、つまり、表示装置に使用されたときに点灯無しの場合、走査線および信号線の各線間が接続され、短絡される。そのため、走査線あるいは信号線のいずれかの線に静電気による高電圧が印加されても、すべての走査線および信号線に放電され、局部的に高電圧がかからないようにすることができる。これにより、走査線および信号線に接続された画素用半導体素子が高電圧により破壊されることがなく、静電破壊を防止することができる。 With the above configuration, when no drive signal is input to the pixel electrode, that is, when the display device is not lit when used in a display device, the scanning lines and the signal lines are connected and short-circuited. Therefore, even when a high voltage due to static electricity is applied to either the scanning line or the signal line, all the scanning lines and the signal line are discharged, so that a high voltage is not locally applied. As a result, the pixel semiconductor elements connected to the scanning lines and the signal lines are not destroyed by the high voltage, and electrostatic breakdown can be prevented.
上記従来の構成の場合、保護回路の抵抗値に下限を設ける必要があったが、本構成では、そのような制限はなく、駆動信号が入力されないときに、各線間の抵抗値をできるだけ下げることができる。そのため、静電気による高電圧を従来よりも高速に分散させることができ、静電気に対する耐性をより向上させることができる。 In the case of the above conventional configuration, it is necessary to provide a lower limit to the resistance value of the protection circuit. However, in this configuration, there is no such limitation, and when the drive signal is not input, the resistance value between the lines is reduced as much as possible. Can do. Therefore, the high voltage due to static electricity can be dispersed at a higher speed than before, and the resistance to static electricity can be further improved.
また、上記構成により、前記画素電極に駆動信号が入力される場合、つまり、表示装置に使用されたときに点灯有の場合、走査線および信号線の各線間が遮断(断線)される。そのため、ある1本の走査線または信号線に入力される駆動信号が、他の走査線または信号線に漏れることがなく、リーク不良による電気的不具合をより確実に解消することができる。これにより、表示装置に使用された場合に、表示動作の信頼性が向上する。 Further, with the above configuration, when a drive signal is input to the pixel electrode, that is, when the display device is turned on when used in a display device, the scanning line and the signal line are disconnected (disconnected). Therefore, a drive signal input to one certain scanning line or signal line does not leak to other scanning lines or signal lines, and an electrical failure due to a leakage failure can be solved more reliably. Thereby, when used in a display device, the reliability of the display operation is improved.
それゆえ、静電気に対する耐性および表示動作の信頼性の良いアクティブマトリクス基板を提供することができるという効果を奏する。 Therefore, it is possible to provide an active matrix substrate having high resistance to static electricity and high display operation reliability.
また、本発明に係るアクティブマトリクス基板は、以上のように、走査線または信号線の少なくとも一方の入力側および非入力側に、走査線または信号線と交差するように配設された複数の予備配線と、前記走査線、信号線、および予備配線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子とを備えている。 In addition, as described above, the active matrix substrate according to the present invention has a plurality of spare lines arranged on the input side and the non-input side of at least one of the scanning lines or signal lines so as to intersect the scanning lines or signal lines. Switching that connects between the wiring and each of the scanning line, signal line, and spare wiring when the drive signal is not input to the pixel electrode and is switched off when the drive signal is input to the pixel electrode Device.
上記予備配線を備えていることで、走査線または信号線に欠陥があったときに、予備配線を欠陥のある線に接続し、修復させることができる。 By providing the spare wiring, when there is a defect in the scanning line or the signal line, the spare wiring can be connected to the defective line and repaired.
また、上記構成により、前記画素電極に駆動信号が入力されない場合、つまり、表示装置に使用されるときに点灯無しの場合、走査線、信号線、および予備配線の各線間が接続され、短絡される。そのため、走査線、信号線、あるいは予備配線のいずれかの線に静電気による高電圧が印加されても、すべての走査線、信号線、および予備配線に放電され、局部的に高電圧がかからないようにすることができる。これにより、走査線および信号線に接続された画素用半導体素子が高電圧により破壊されることがなく、静電破壊を防止することができる。さらに、予備配線に静電気による高電圧が印加されても、予備配線と走査線または信号線との交差部における絶縁破壊を防止し、走査線または信号線の電位の突き上げを防止することができる。 In addition, with the above configuration, when a drive signal is not input to the pixel electrode, that is, when it is not lit when used in a display device, the scan lines, signal lines, and spare lines are connected and short-circuited. The Therefore, even if a high voltage due to static electricity is applied to any one of the scanning lines, signal lines, and spare wirings, all the scanning lines, signal lines, and spare wirings are discharged and no high voltage is locally applied. Can be. As a result, the pixel semiconductor elements connected to the scanning lines and the signal lines are not destroyed by the high voltage, and electrostatic breakdown can be prevented. Further, even when a high voltage due to static electricity is applied to the spare wiring, it is possible to prevent dielectric breakdown at the intersection between the spare wiring and the scanning line or the signal line, and to prevent the potential of the scanning line or the signal line from being pushed up.
また、上記構成により、前記画素電極に駆動信号が入力される場合、つまり、表示装置に使用されるときに点灯有りの場合、走査線、信号線、あるいは予備配線の各線間が遮断される。そのため、リーク不良による電気的不具合をより確実に解消することができ、表示動作の信頼性が向上する。 Further, with the above configuration, when a drive signal is input to the pixel electrode, that is, when the display device is turned on when used in a display device, the scanning line, the signal line, or the spare line is blocked. As a result, the electrical failure due to the leak failure can be solved more reliably, and the reliability of the display operation is improved.
それゆえ、静電気に対する耐性および表示動作の信頼性の良いアクティブマトリクス基板を提供することができるという効果を奏する。 Therefore, it is possible to provide an active matrix substrate having high resistance to static electricity and high display operation reliability.
本発明の実施の一形態について図1に基づいて説明すれば、以下の通りである。図1は、本実施形態のアクティブマトリクス基板1の構成を概略的に示す平面図である。
An embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a plan view schematically showing the configuration of the
アクティブマトリクス基板1は、液晶表示装置の液晶パネルに用いられるものであり、液晶パネルは、アクティブマトリクス基板1と対向基板15とがシール材(図示せず)によって貼り合わされ、両基板1・15間に液晶(図示せず)が封入されて構成されている。
The
アクティブマトリクス基板1上には、複数の走査線3および複数の信号線4が互いに交差するように配置されている。前記走査線3と信号線4とで区分された各領域が画素部5となり、画素部5がマトリクス状に配置されることにより有効表示領域6が構成される。
On the
さらに、信号線4の入力側および非入力側のそれぞれに、信号線4と交差するように複数の予備配線7が配設されている。予備配線7は、信号線4のある1本に欠陥が見つかったときに、該信号線4と接続され、修復するためのものである。そのため、欠陥がない場合、予備配線7は、信号線4と非接続の状態にある。
Further, a plurality of
また、走査線3、信号線4、および予備配線7のいずれか1本または複数本に静電気による高電圧が印加したときに、高電圧からアクティブマトリクス基板1を保護するため、アクティブマトリクス基板1は、共通配線16・17、TFT素子10・11を備えている。共通配線16・17およびTFT素子10・11についての詳細な説明は、後述する。
Further, when a high voltage due to static electricity is applied to one or a plurality of
さらに、アクティブマトリクス基板1上には、各走査線3および各信号線4の端部において、走査線入力端子8および信号線入力端子9がそれぞれ形成されており、各予備配線7の端部において、端子13が形成されている。走査線3,信号線4,および予備配線7には、それぞれ走査線入力端子8,信号線入力端子9,および端子13を介して、信号が入力される。
Further, on the
また、アクティブマトリクス基板1は、点灯検査終了後にアクティブマトリクス基板1が分断線2に沿って切断されることで、アクティブマトリクス基板1から取り除かれる領域19を備えている。
Further, the
アクティブマトリクス基板1では、外部回路を実装するべき端子8・9・13よりも外側の領域19に、それぞれ点灯検査用の複数の端子18・12・14が設けられている。各端子18には、点灯検査をより容易に行うために、複数本の走査線3が短絡配線により電気的に束ねられ接続されており、端子12も、点灯検査をより容易に行うために、例えば赤(R)・緑(G)・青(B)の各色に対応した複数の端子12R・12G・12Bに分かれている。各端子12R・12G・12Bには、それぞれR・G・B用の複数本の信号線4が短絡配線により電気的に束ねられ接続されている。一方、各端子14は、それぞれ対応する予備配線7の端子13に接続されている。
In the
図2は、上記のアクティブマトリクス基板1における画素部5の平面図である。同図に示すように、アクティブマトリクス基板1における、走査線3および信号線4によって区分された画素部5の領域内には、TFT素子(画素用半導体素子)33、画素電極34、補助容量配線35、コンタクトホール24、および、透明導電膜25が形成されている。
FIG. 2 is a plan view of the
走査線3は、TFT素子33のゲート電極に接続されている。走査線3には、走査線入力端子8を介して、TFT素子33を制御する走査信号が入力される。該走査信号に応じて、TFT素子33は、ON/OFFを切換える。
The
信号線4は、TFT素子33のソース電極に接続されている。信号線4には、信号線入力端子9を介して、画素電極34に印加する駆動信号が入力される。該駆動信号は、信号線4およびTFT素子33を介して、画素電極34に入力される。
The
走査信号が入力された走査線3と駆動信号が入力された信号線4との交点に位置する画素部5においては、TFT素子33がON状態となり、駆動信号が画素電極34に入力される。アクティブマトリクス基板1が液晶表示装置に使用されている場合、該駆動信号が画素電極34に入力すると、画素電極34と、液晶を介して画素電極34に対向して配置されている対向電極(図示しない)との電位差によって液晶が駆動され、透過光もしくは反射光が光変調することで、液晶パネルに画像が点灯される。よって、いずれかの画素部5において、画素電極34に駆動信号を入力させ、点灯させるためには、走査信号および駆動信号の両方を、該画素部5に対応する走査線3および信号線4に入力する必要がある。
In the
TFT素子33のドレイン電極には、画素電極34が接続され、さらに、透明導電膜25を介して画素部5の補助容量における一方の端子が接続されている。補助容量配線35は、補助容量の他方の端子として機能する。この補助容量配線35は、画素電極34に対向して配置されている対向電極(図示せず)と接続されている。画素電極34は、後述の層間絶縁膜32を貫くように形成されているコンタクトホール24を介して、TFT素子33のドレイン電極と接続されている。
A
TFT素子33は、図3に示すような構成であり、次のように形成されている。ガラス等からなる透明の絶縁体基板31の上にゲート電極26が形成され、これを覆うようにゲート絶縁膜27が形成されている。ゲート電極26の上部に、ゲート絶縁膜27を介して半導体薄膜28が形成されている。この半導体薄膜28のソース部にn+−シリコン層よりなるソース電極29aが形成され、ドレイン部に同じくn+−シリコン層よりなるドレイン電極29bが形成されている。
The
上記ソース電極29aに対してソース配線となる金属層30aが接続されており、上記ドレイン電極29bに対してドレイン配線となる金属層30bが接続されている。このTFT素子33の表面は、層間絶縁膜32によって覆われている。さらに、層間絶縁膜32の上に画素電極34が形成されている。画素電極34は、コンタクトホール24を介してTFT素子33のドレイン側の金属層30bと接続されている。
A
次に、本実施形態のアクティブマトリクス基板1における、静電気による高電圧印加より基板を保護することを目的とした特徴的構造について説明する。
Next, the characteristic structure in the
図1で示すように、アクティブマトリクス基板1は、走査線3、信号線4、および予備配線7の各配線を短絡させるための共通配線17と、各配線と共通配線17との間に設けられた複数のTFT素子10と、各TFT素子10のゲート電極に接続された共通配線16と、共通配線16を介して各TFT素子10のゲート電極にハイレベルあるいはローレベルの電圧を印加するためのTFT素子11とを備えている。
As shown in FIG. 1, the
TFT素子10は、例えば、nチャンネルMOSトランジスタであり、ゲート電極に所定以上の電圧(ハイレベルの電圧)が印加されると、ドレイン−ソース間が導通状態(ON状態)となる。一方、ゲート電極に所定未満の電圧(ローレベルの電圧)が印加された場合、ドレインーソース間は遮断状態(OFF状態)となる。
The
TFT素子10のドレイン−ソースは、走査線3、信号線4、および予備配線7の各配線と共通配線17との間に接続されている。そのため、全てのTFT素子10がON状態となると、走査線3、信号線4、および予備配線7の各配線間が接続される。逆に、全てのTFT素子10がOFF状態となると、走査線3、信号線4、および予備配線7の各配線間が遮断される。すなわち、TFT素子10は、ゲート電極に入力される信号に応じて、走査線3、信号線4、および予備配線7の各配線間を、接続状態と遮断状態とに切換えるスイッチング素子である。
The drain-source of the
共通配線16は、各TFT素子10のゲート電極に接続されているとともに、TFT素子11のドレイン端子にも接続されている。
The
TFT素子11は、共通配線16を介して、各TFT素子10のゲート電極にハイレベルまたはローレベルの電圧を印加するために設けられているものであり、例えば、nチャンネルMOSトランジスタである。TFT素子11のドレイン端子は、共通配線16および抵抗21を介して端子20に接続されている。端子20には、所定値の電圧が印加されている。また、TFT素子11のソース端子は、接地されている。さらに、TFT素子11のゲート端子には、画素部5を点灯するためにTFT素子33を介して画素電極34に印加される駆動信号が、画素電極34に印加されると同時に入力される。
The TFT element 11 is provided for applying a high level or low level voltage to the gate electrode of each
TFT素子11のゲート電極に駆動信号が入力されると、ドレイン−ソース間が導通状態となり、ドレイン端子は、ローレベルの電位を有することとなる。よって、TFT素子11は、共通配線16を介して、TFT素子10のゲート電極にローレベルの信号を出力する。
When a drive signal is input to the gate electrode of the TFT element 11, the drain-source is brought into conduction, and the drain terminal has a low level potential. Therefore, the TFT element 11 outputs a low level signal to the gate electrode of the
一方、TFT素子11のゲート電極に駆動信号が入力されない場合、ドレイン−ソース間が遮断状態となり、ドレイン端子は、ハイレベルの電位を有することとなる。よって、TFT素子11は、共通配線16を介して、TFT素子10のゲート電極にハイレベルの信号を出力する。
On the other hand, when a drive signal is not input to the gate electrode of the TFT element 11, the drain-source is cut off, and the drain terminal has a high level potential. Therefore, the TFT element 11 outputs a high level signal to the gate electrode of the
このように、TFT素子11は、入力される駆動信号に対して、NOT回路となるように配線されている。TFT素子10のゲート電極には、NOT回路を介して、駆動信号が入力されるといえる。
Thus, the TFT element 11 is wired so as to be a NOT circuit with respect to the input drive signal. It can be said that a drive signal is input to the gate electrode of the
画素部5を点灯させる場合、すなわち、画素電極34およびTFT素子11に駆動信号が入力される場合、TFT素子11は、共通配線16を介して、TFT素子10のゲート電極に、ローレベルの信号電圧を出力する(OFF出力)。これにより、TFT素子10のドレイン−ソース間は遮断状態(OFF状態)となり、走査線3、信号線4、および予備配線7の各配線間が断線される。すなわち、TFT素子10は、画素電極34に駆動信号が入力されるとき、走査線3、信号線4、および予備配線7の各配線間を遮断するように切換える。
When the
この結果、画素部5の点灯時、各配線間での漏れ電流(リーク電流)の発生がなくなり、電気的不具合を解消することができる。
As a result, when the
また、画素部5を点灯させない場合、すなわち、画素電極34およびTFT素子11にに駆動信号が入力されない場合、TFT素子11は、共通配線16を介して、TFT素子10のゲート電極に、ハイレベルの信号電圧を出力する(ON出力)。これにより、TFT素子10のドレイン−ソース間は導通状態(ON状態)となり、走査線3、信号線4、および予備配線7の各配線間が接続され、短絡される。すなわち、TFT素子10は、画素電極34に駆動信号が入力されないとき、走査線3、信号線4、および予備配線7の各配線間を接続するように切換える。
When the
この結果、画素部5が点灯しない場合、静電気によって高電圧が走査線3または信号線4のいずれかの1本の線に印加されても、該高電圧が走査線3、信号線4、および予備配線7の全線に分散され、局部的な高電圧印加を避けることができる。これにより、高電圧が印加された走査線3または信号線4に接続されたTFT素子33は、静電破壊されることがない。
As a result, when the
また、静電気によって高電圧が予備配線7のいずれか1本の線に印加されても、該高電圧が走査線3、信号線4、および予備配線7の全線に分散され、局部的な高電圧印加を避けることができる。これにより、高電圧が印加された予備配線7と信号線4との交差部において、絶縁破壊の発生を防止することができる。
Further, even when a high voltage is applied to any one of the
さらに、高電圧が印加された予備配線7と交差する信号線4の電位の突き上げも防止することができる。これにより、該信号線4と接続されたTFT素子33の特性劣化を防止することができる。
Further, it is possible to prevent the potential of the
本実施形態においては、予備配線7を信号線4の入力側および非入力側で、信号線4に交差するように配設した。しかし、予備配線7は、欠陥のある走査線3を修復するために、走査線3の入力側および非入力側で、走査線3に交差するように配設してもよい。さらに、走査線3および信号線4の両方の入力側および非入力側に配設してもよい。
In the present embodiment, the
また、本実施形態においては、予備配線7を配設したアクティブマトリクス基板1について説明した。これは、走査線3または信号線4に欠陥があった場合に即座に修復できる好ましい構成である。しかし、これに限らず、画素部5を点灯させるために必要最小限の構成である走査線3および信号線4のみを備えており、予備配線7が備えられていなくてもよい。この場合、上記TFT素子10は、画素電極34への駆動信号の入力の有無に応じて、走査線3および信号線4の各配線間を接続状態と遮断状態とに切換える。つまり、TFT素子10は、走査線3および信号線4の各配線間を、画素電極34に駆動信号が入力されないときに接続させ、画素電極34に駆動信号が入力されるときに遮断させるように切換える。
In the present embodiment, the
また、本実施形態において、TFT素子11には駆動信号が入力されるとしたが、これに限らず、走査信号が入力される構成であってもよい。TFT素子11は、画素電極34への駆動信号の入力が有の場合、つまり、画素部5の点灯が有の場合、TFT素子10にOFF信号を出力し、画素電極34への駆動信号の入力が無の場合、つまり、画素部5の点灯が無の場合、TFT素子10にON信号を出力すればよい。画素部5を点灯させるためには、駆動信号および走査信号を同時に信号線4および走査線3に入力させる必要があるため、TFT素子11が、駆動信号を利用しても、走査信号を利用しても、同じ効果を得ることができる。
In the present embodiment, the driving signal is input to the TFT element 11, but the configuration is not limited thereto, and a configuration in which a scanning signal is input may be used. The TFT element 11 outputs an OFF signal to the
本発明のアクティブマトリクス基板であれば、静電気に対する耐性および表示動作の信頼性がよいため、アクティブマトリクス型の液晶表示装置に適用できる。 The active matrix substrate of the present invention can be applied to an active matrix liquid crystal display device because it has high resistance to static electricity and high display operation reliability.
1 アクティブマトリクス基板
3 走査線
4 信号線
7 予備配線
10 TFT素子(スイッチング素子)
33 TFT素子(画素用半導体素子)
34 画素電極
DESCRIPTION OF
33 TFT elements (semiconductor elements for pixels)
34 Pixel electrode
Claims (2)
前記走査線および信号線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子を備えることを特徴とするアクティブマトリクス基板。 A plurality of scanning lines arranged in parallel, a plurality of signal lines arranged in parallel so as to intersect the scanning lines, and each scanning line and each signal line are connected to each other at each intersection, and a pixel In an active matrix substrate including a pixel semiconductor element that switches a drive signal to an electrode,
A switching element is provided that connects between the scanning line and the signal line when a drive signal is not input to the pixel electrode, and is switched to be cut off when the drive signal is input to the pixel electrode. Active matrix substrate.
前記走査線、信号線、および予備配線の各線間を、前記画素電極に駆動信号が入力されないときに接続し、前記画素電極に駆動信号が入力されるときに遮断するように切換えるスイッチング素子を備えることを特徴とするアクティブマトリクス基板。 A plurality of scanning lines arranged in parallel, a plurality of signal lines arranged in parallel so as to intersect the scanning lines, and each scanning line and each signal line are connected to each other at each intersection, and a pixel A pixel semiconductor element for switching the drive signal to the electrode, and a plurality of spares arranged on at least one input side and non-input side of the scan line or signal line so as to intersect the scan line or signal line In an active matrix substrate comprising wiring,
A switching element is provided that connects between the scanning line, the signal line, and the spare wiring when the drive signal is not input to the pixel electrode, and is switched to be cut off when the drive signal is input to the pixel electrode. An active matrix substrate characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349384A JP2005115049A (en) | 2003-10-08 | 2003-10-08 | Active matrix substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349384A JP2005115049A (en) | 2003-10-08 | 2003-10-08 | Active matrix substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005115049A true JP2005115049A (en) | 2005-04-28 |
Family
ID=34541264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003349384A Withdrawn JP2005115049A (en) | 2003-10-08 | 2003-10-08 | Active matrix substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005115049A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008129374A (en) * | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | Liquid crystal display |
CN100407032C (en) * | 2005-09-01 | 2008-07-30 | 友达光电股份有限公司 | Active matrix substrate and repair method thereof |
US7439589B2 (en) | 2005-08-08 | 2008-10-21 | Au Optronics Corporation | Active matrix substrate and repairing method thereof |
CN103105685A (en) * | 2013-01-30 | 2013-05-15 | 江苏亿成光电科技有限公司 | Anti-static wide temperature liquid crystal display module |
KR20130059507A (en) * | 2011-11-29 | 2013-06-07 | 엘지디스플레이 주식회사 | Liquid crystal display device |
CN103235423A (en) * | 2013-01-30 | 2013-08-07 | 江苏亿成光电科技有限公司 | Antistatic wide-temperature liquid crystal display module |
KR101464123B1 (en) | 2008-05-30 | 2014-11-21 | 삼성디스플레이 주식회사 | Mother board for liquid crystal panel and manufacturing method thereof |
US8947332B2 (en) | 2006-12-29 | 2015-02-03 | Lg Display Co., Ltd. | Liquid crystal display device having an electrostatic discharge protection circuit |
-
2003
- 2003-10-08 JP JP2003349384A patent/JP2005115049A/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7439589B2 (en) | 2005-08-08 | 2008-10-21 | Au Optronics Corporation | Active matrix substrate and repairing method thereof |
CN100407032C (en) * | 2005-09-01 | 2008-07-30 | 友达光电股份有限公司 | Active matrix substrate and repair method thereof |
JP2008129374A (en) * | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | Liquid crystal display |
US8947332B2 (en) | 2006-12-29 | 2015-02-03 | Lg Display Co., Ltd. | Liquid crystal display device having an electrostatic discharge protection circuit |
KR101464123B1 (en) | 2008-05-30 | 2014-11-21 | 삼성디스플레이 주식회사 | Mother board for liquid crystal panel and manufacturing method thereof |
KR20130059507A (en) * | 2011-11-29 | 2013-06-07 | 엘지디스플레이 주식회사 | Liquid crystal display device |
CN103105685A (en) * | 2013-01-30 | 2013-05-15 | 江苏亿成光电科技有限公司 | Anti-static wide temperature liquid crystal display module |
CN103235423A (en) * | 2013-01-30 | 2013-08-07 | 江苏亿成光电科技有限公司 | Antistatic wide-temperature liquid crystal display module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5926234A (en) | Liquid crystal display device | |
KR101025412B1 (en) | Electronic device | |
TWI385453B (en) | Liquid crystal display device | |
KR100235133B1 (en) | Semiconductor device | |
CN101964324B (en) | Active matrix substrate and display device | |
US7675600B2 (en) | Liquid crystal display panel and liquid crystal display apparatus having the same | |
US5668032A (en) | Active matrix ESD protection and testing scheme | |
KR0161050B1 (en) | Thin film transistor protection circuit and display device | |
JP4636820B2 (en) | Thin film transistor array panel and method of repairing liquid crystal display device including the same | |
KR100698001B1 (en) | Electro-optical Devices and Electronic Devices | |
JP3418653B2 (en) | Active matrix type liquid crystal display | |
US6613650B1 (en) | Active matrix ESD protection and testing scheme | |
KR100363307B1 (en) | Improved active matrix esd protection and testing scheme | |
US5760855A (en) | Active matrix type liquid crystal display panel having a guard ring electrically connected to the common electrode | |
US4938566A (en) | Display apparatus | |
US5434686A (en) | Active matrix display device | |
JPH10268794A (en) | Display panel | |
US7978278B2 (en) | Display apparatus and repair method thereof | |
KR100660664B1 (en) | Liquid crystal display device | |
US20040046917A1 (en) | Liquid crystal display device | |
US5953086A (en) | Liquid crystal display device with protection circuit for electrostatic break down | |
JP2005115049A (en) | Active matrix substrate | |
US20110205249A1 (en) | Display and method for fabricating the same | |
KR100603853B1 (en) | Liquid crystal display device with antistatic circuit | |
JPH11174970A (en) | Thin film device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |