[go: up one dir, main page]

KR100603853B1 - Liquid crystal display device with antistatic circuit - Google Patents

Liquid crystal display device with antistatic circuit Download PDF

Info

Publication number
KR100603853B1
KR100603853B1 KR1019980052521A KR19980052521A KR100603853B1 KR 100603853 B1 KR100603853 B1 KR 100603853B1 KR 1019980052521 A KR1019980052521 A KR 1019980052521A KR 19980052521 A KR19980052521 A KR 19980052521A KR 100603853 B1 KR100603853 B1 KR 100603853B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
short circuit
data
wiring
Prior art date
Application number
KR1019980052521A
Other languages
Korean (ko)
Other versions
KR20000037774A (en
Inventor
박철우
김점재
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019980052521A priority Critical patent/KR100603853B1/en
Publication of KR20000037774A publication Critical patent/KR20000037774A/en
Application granted granted Critical
Publication of KR100603853B1 publication Critical patent/KR100603853B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/22Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액티브 패널에서 정전기에 의한 절연막 파괴가 발생하였을 때, 단락을 방지하는 정전기 방지 수단을 구비한 액정 표시 장치에 관련된 것이다. 본 발명은 기판 위에 절연막을 사이에 두고 서로 직교하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 상기 데이터 배선에 각각 연결된 정전기 방지수단과, 상기 정전기 방지수단과 연결된 게이트 단락배선 및 데이터 단락배선과, 상기 게이트 단락배선 및 상기 데이터 단락배선 각각에 구비된 적어도 하나 이상의 보조 정전기 방지수단을 포함하는 액정 표시 장치를 제공한다. 본 발명에 의하면, 완성된 액정표시 장치에서 외부의 충격에 의해 정전기 단락회로가 파손되더라도 각 배선과 단락배선 사이에서 단락이 발생될 확률을 최소화 시킨다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device having antistatic means for preventing a short circuit when breakdown of an insulating layer by static electricity occurs in an active panel. According to the present invention, a gate wiring and a data wiring perpendicular to each other with an insulating film interposed therebetween, antistatic means connected to the gate wiring and the data wiring, gate short circuit wiring and data short circuit wiring connected to the antistatic means, A liquid crystal display device includes at least one auxiliary antistatic means provided in each of the gate short circuit and the data short circuit. According to the present invention, even if the electrostatic short circuit is damaged by external impact in the completed liquid crystal display device, the probability of occurrence of a short circuit between each wiring and the short circuit is minimized.

Description

정전기 방지회로를 구비한 액정 표시 장치Liquid crystal display device with antistatic circuit

본 발명은 능동 스위칭 소자가 설치된 능동 매트릭스 액정 표시 장치(혹은 Active Matrix Liquid Crystal Display : AMLCD)에서 정전기에 의한 충격을 방지하는 액티브 패널 구조에 관련된 것이다. 특히, 본 발명은 액티브 패널에서 정전기에 의한 절연막 파괴가 발생하였을 때, 단락을 방지하는 정전기 방지 수단을 구비한 액정 표시 장치에 관련된 것이다.The present invention relates to an active panel structure that prevents shock from static electricity in an active matrix liquid crystal display (AMLCD) in which an active switching element is installed. In particular, the present invention relates to a liquid crystal display device having an antistatic means for preventing a short circuit when breakdown of an insulating film by static electricity occurs in an active panel.

화상 정보를 화면에 나타내는 화면 표시 장치들 중에서 브라운관 표시 장치 (혹은 Cathode Ray Tube(CRT))가 지금까지 가장 많이 사용되어 왔는데 이것은 표시 면적에 비해 부피가 크고 무겁기 때문에 사용하는데 많은 불편함이 따랐다. 그러므로, 표시 면적이 크더라도 그 두께가 얇아서 어느 장소에서든지 쉽게 사용할 수 있는 박막형 평판 표시 장치가 개발되었고, 점점 브라운관 표시 장치를 대체하고 있다. 특히, 액정 표시 장치(혹은 LCD(Liquid Crystal Display))는 표시 해상도가 다른 평판 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관의 것에 비할 만큼 반응 속도가 빠르기 때문에 가장 활발한 개발 연구가 이루어지고 있는 제품이다.Among the display devices that display image information on the screen, the CRT (or Cathode Ray Tube (CRT)) has been the most used so far, which is inconvenient to use because it is bulky and heavy compared to the display area. Therefore, even if the display area is large, the thin film type flat panel display device which has a small thickness and can be easily used in any place has been developed, and is gradually replacing the CRT display device. In particular, the liquid crystal display (or liquid crystal display) has the highest resolution than other flat panel displays, and the quality of the moving picture is faster than that of CRT. to be.

액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 구조가 가늘고 길기 때문에 분자 배열에 방향성과 분극성을 갖고 있는 액정 분자들에 인위적으로 전자기장을 인가하여 분자 배열 방향을 조절할 수 있다. 따라서, 배향 방향을 임으로 조절하면 액정의 광학적 이방성에 의하여 액정 분자의 배열 방향에 따라 빛을 투과 혹은 차단시킬 수 있게되어 화면 표시 장치로 응용하게된 것이다. 현재에는 박막 트랜지스터(혹은 TFT(Thin Film Transistor))와 그것에 연결된 화소 전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시 장치가 뛰어난 화질과 자연 색상을 제공하기 때문에 가장 주목받고 있는 제품이다. 일반적인 액정 표시 장치를 구성하는 기본 부품인 액정 패널의 구조를 자세히 살펴보면 다음과 같다. 이해를 돕기위해 액정 표시 장치의 사시도를 나타내는 도 1과 도 1의 절단선 II-II로 자른 단면인 도 2를 참조하여 설명한다.The driving principle of the liquid crystal display device is to use the optical anisotropy and polarization property of the liquid crystal. Since the structure is thin and long, the direction of the molecular arrangement can be controlled by artificially applying an electromagnetic field to liquid crystal molecules having directionality and polarization in the molecular arrangement. Accordingly, when the alignment direction is arbitrarily adjusted, light may be transmitted or blocked in accordance with the arrangement direction of the liquid crystal molecules by optical anisotropy of the liquid crystal, thereby applying the screen display device. Nowadays, active matrix liquid crystal displays, in which thin film transistors (or TFTs) and pixel electrodes connected thereto are arranged in a matrix manner, are attracting attention because of their excellent image quality and natural color. The structure of the liquid crystal panel, which is a basic component of a general liquid crystal display, will be described in detail as follows. For convenience of explanation, a cross-sectional view taken along cut line II-II of FIG. 1 and FIG. 1 showing a perspective view of the liquid crystal display will be described with reference to FIG.

액정 패널은 여러 가지 소자들이 설치된 두 개의 패널(3,5)들이 대향하여 붙어있고, 그 사이에 액정(10) 층이 끼워진 형태를 갖고 있다. 액정 표시 장치의 한쪽 패널에는 색상을 구현하는 소자들이 구성되어 있다. 이를 흔히 "칼라 필터 패널(3)"이라고 부른다. 칼라 필터 패널(3)은 제 1 투명 기판(1a) 위에 행렬 배열 방식으로 설계된 화소의 위치에 따라 빨강(Red), 초록(Green), 파랑(Blue)의 칼라 필터(7)가 순차적으로 배열되어 있다. 이들 칼라 필터(7) 사이에는 아주 가는 그물 모양의 블랙 매트릭스(9)가 형성되어 있다. 이것은 각 색상 사이에서 혼합 색이 나타나는 것을 방지한다. 그리고, 칼라 필터(7)를 덮는 공통 전극(8)이 형성되어 있다. 공통 전극(8)은 액정에 인가하는 전기장을 형성하는 한쪽 전극 역할을 한다.In the liquid crystal panel, two panels 3 and 5 provided with various elements are attached to each other, and the liquid crystal 10 layer is sandwiched therebetween. One panel of the liquid crystal display includes elements that implement color. This is often called "color filter panel 3". In the color filter panel 3, red, green, and blue color filters 7 are sequentially arranged according to the positions of pixels designed in a matrix arrangement on the first transparent substrate 1a. have. Between these color filters 7, a very fine black matrix 9 is formed. This prevents the appearance of mixed colors between each color. And the common electrode 8 which covers the color filter 7 is formed. The common electrode 8 serves as one electrode for forming an electric field applied to the liquid crystal.

액정 패널의 다른 쪽 패널에는 액정을 구동하기 위한 전기장을 발생시키는 스위칭 소자 및 배선들이 형성되어 있다. 이를 흔히 "액티브 패널(5)"이라고 부른다. 액티브 패널(5)은 제 2 투명 기판(1b) 위에 행렬 방식으로 설계된 화소의 위치에 따라 화소 전극(47)이 형성되어 있다. 화소 전극(47)은 상기 칼라 필터 패널(3)에 형성된 공통 전극(8)과 마주보며 액정(10)에 인가되는 전기장을 형성하는 다른 쪽 전극 역할을 한다. 화소 전극(47)들의 수평 배열 방향을 따라 신호 배선(13)이 형성되어 있고, 수직 배열 방향을 따라서는 데이터 배선(23)이 형성되어 있다. 여기에서, 액티브 매트릭스 액정 표시 장치의 경우, 화소 전극(47)의 한쪽 구석에는 화소 전극(47)에 전기장 신호를 인가하는 스위칭 소자인 박막 트랜지스터가 형성되어 있다. 액티브 매트릭스 액정 표시 장치의 경우에, 박막 트랜지스터의 게이트 전극(11)은 상기 신호 배선(13)에 연결되어 있고(따라서, 신호 배선을 "게이트 배선" 이라 부르기도 한다), 소스 전극(21)은 상기 데이터 배선(23)에 연결되어 있다(따라서 데이터 배선을 "소스 배선"이라 부르기도 한다). 그리고, 박막 트랜지스터의 드레인 전극(31)은 상기 화소 전극(47)에 연결되어 있다. 박막 트랜지스터에서 소스 전극(21)과 드레인 전극(31) 사이에는 반도체 층(33)이 형성되어 있고, 소스 전극(21)과 반도체 층(33) 그리고, 드레인 전극(31)과 반도체 층(33)은 각각 오믹 접촉을 이루고 있다. 그리고, 게이트 배선(13)과 소스 배선(23)의 끝단에는 외부에서 인가되는 신호를 받아들이는 종단 단자(혹은 Terminal)인 게이트 패드(15)와 소스 패드(25)가 각각 형성되어 있다.The other panel of the liquid crystal panel is provided with switching elements and wirings for generating an electric field for driving the liquid crystal. This is often referred to as "active panel 5". In the active panel 5, the pixel electrodes 47 are formed on the second transparent substrate 1b according to positions of pixels designed in a matrix manner. The pixel electrode 47 faces the common electrode 8 formed on the color filter panel 3 and serves as the other electrode forming an electric field applied to the liquid crystal 10. The signal wires 13 are formed along the horizontal array direction of the pixel electrodes 47, and the data wires 23 are formed along the vertical array direction. In the active matrix liquid crystal display device, a thin film transistor which is a switching element for applying an electric field signal to the pixel electrode 47 is formed in one corner of the pixel electrode 47. In the case of an active matrix liquid crystal display device, the gate electrode 11 of the thin film transistor is connected to the signal wiring 13 (hence the signal wiring is also referred to as "gate wiring"), and the source electrode 21 is It is connected to the data line 23 (hence the data line is also called "source line"). The drain electrode 31 of the thin film transistor is connected to the pixel electrode 47. In the thin film transistor, a semiconductor layer 33 is formed between the source electrode 21 and the drain electrode 31, and the source electrode 21 and the semiconductor layer 33, and the drain electrode 31 and the semiconductor layer 33 are formed. Are each in ohmic contact. At the ends of the gate wiring 13 and the source wiring 23, gate pads 15 and source pads 25, which are terminal terminals (or terminals) for receiving signals applied from the outside, are formed, respectively.

게이트 패드(15)에 인가되는 외부의 전기적 신호가 게이트 배선(13)을 따라 게이트 전극(11)에 인가되면 반도체 층(33)이 활성화되어 소스 패드(25)에 인가되는 화상 정보가 소스 배선(23)을 따라 소스 전극(21)에서 드레인 전극(31)으로 도통된다. 반면에, 게이트 배선(23)에 신호가 인가되지 않는 경우에는 소스 전극(21)과 드레인 전극(31)이 단절된다. 그러므로, 게이트 전극(11)의 신호를 조절함에 따라 드레인 전극(31)에 데이터 신호의 인가 여부를 결정할 수 있다. 따라서, 드레인 전극(31)에 연결된 화소 전극(47)에 데이터 신호를 인위적으로 전달할 수 있게된다. 즉, 박막 트랜지스터는 화소 전극(47)을 구동하는 스위치 역할을 한다. 게이트 배선(13)등이 형성된 층과 소스 배선(23)등이 형성된 층 사이에는 전기적 절연을 위해 게이트 절연막(17)이 형성되어 있고, 소스 배선(23) 등이 형성된 층 위에도 소자 보호를 위한 보호막(37)이 형성되어 있다.When an external electrical signal applied to the gate pad 15 is applied to the gate electrode 11 along the gate wiring 13, the semiconductor layer 33 is activated and the image information applied to the source pad 25 is applied to the source wiring ( It is conducted from the source electrode 21 to the drain electrode 31 along the 23. On the other hand, when no signal is applied to the gate wiring 23, the source electrode 21 and the drain electrode 31 are disconnected. Therefore, whether the data signal is applied to the drain electrode 31 can be determined by adjusting the signal of the gate electrode 11. Therefore, the data signal can be artificially transferred to the pixel electrode 47 connected to the drain electrode 31. That is, the thin film transistor serves as a switch for driving the pixel electrode 47. A gate insulating film 17 is formed between the layer on which the gate wiring 13 and the like are formed and the layer on which the source wiring 23 and the like are formed, and a protective film for protecting the device even on the layer on which the source wiring 23 and the like are formed. (37) is formed.

이렇게 만들어진 두 개의 패널(칼라 필터 패널(3)과 액티브 패널(5))이 일정 간격(이 간격을 "셀 갭(Cell Gap)" 이라 부른다)을 두고 대향하여 부착되고, 그 사이에 액정(10) 물질이 채워진다. 상기 두 개의 패널 사이의 셀 갭을 일정하게 유지하고 상기 액정 물질이 밖으로 새어나지 않도록 하기 위해 상기 두 기판의 가장자리 부분을 에폭시와 같은 실(seal)(81) 재로 봉합한다. 그리하여 액정 표시 장치의 주요 부분인 액정 패널이 완성된다. 일반적으로 칼라 필터 패널(3)과 액티브 패널(5)을 실(81)재로 합착하고, 액정(10) 주입이 끝난 후, 액티브 패널(5)의 패드 부분에 외부 입력 단자를 부착하기 위해 패드(15, 25) 부분 위를 가리는 칼라 필터 패널(3)의 일부를 절단하여 패드 부분 위를 개방 시켜 놓는다(도 1, 도 2).The two panels (the color filter panel 3 and the active panel 5) thus made are attached to each other at a predetermined interval (referred to as "cell gap"), and the liquid crystal 10 is interposed therebetween. ) The material is filled. In order to keep the cell gap between the two panels constant and to prevent the liquid crystal material from leaking out, the edge portions of the two substrates are sealed with a seal 81 such as epoxy. Thus, the liquid crystal panel which is the main part of the liquid crystal display device is completed. In general, the color filter panel 3 and the active panel 5 are bonded to the seal 81 material, and after the liquid crystal 10 is injected, a pad (for attaching an external input terminal to the pad portion of the active panel 5) is used. 15, 25) The part of the color filter panel 3 covering the part is cut off to open the pad part (Figs. 1 and 2).

이와 같은 액정 표시 장치를 제조하는데 있어서, 그 제조환경이 고압의 정전기가 발생할 소지가 다분히 있다. 이러한 고압의 정전기에 의해 액티브 패널에 형성된 각종 배선 및 TFT등이 파괴될 수 있으므로, 그 방지수단이 필요하다. 종래에는 주사선과 신호선 각각에 정전기 방지회로를 설치하고, 상기 정전기 방지회로를 공통 단락배선에 연결하는 구조를 사용하였다. 또한, 이러한 종래의 정전기 방지회로를 개선한 것으로서, 주사선에 형성한 정전기 방지회로와 신호선에 형성한 정전기 방지회로를 안정화시키고, 기판의 검사 공정에서 검출력을 향상하기 위해 각각 별개의 단락배선에 접속시킨 액정 표시 장치를 본 출원인이 대한민국 특허청에 출원번호 97-00459로 출원한 바 있다. 이상 종래의 정전기 방지회로를 구비한 액티브 패널의 구조를 자세히 살펴보면 다음 도 3과 같다.In manufacturing such a liquid crystal display device, there is a possibility that high-pressure static electricity is generated in the manufacturing environment. Since various wirings, TFTs, and the like formed on the active panel can be destroyed by such high-pressure static electricity, a prevention means is necessary. In the related art, an antistatic circuit is provided on each of the scan line and the signal line, and the antistatic circuit is connected to a common short circuit line. In addition, the conventional antistatic circuit is improved, and the antistatic circuit formed on the scan line and the antistatic circuit formed on the signal line are stabilized and connected to separate short circuit lines in order to improve detection power in the inspection process of the substrate. The present applicant has filed a liquid crystal display device with the Korean Patent Office under the application number 97-00459. Looking at the structure of the active panel having a conventional antistatic circuit in detail as shown in FIG.

투명 절연 기판(1) 위에 게이트 배선(13)과 데이터 배선(23)이 절연막(도면에 나타나지 않음)을 사이에 두고 직교하여 형성되어있다. 그 교차부에는 박막 트랜지스터(19)와 화소전극(47)이 형성되어 있다. 그리고, 게이트 단락배선(93)이 상기 게이트 배선(13)과 정전기 방지회로(91)를 통해 연결되어 있고, 데이터 단락배선(83)이 상기 데이터 배선(23)과 정전기 방지회로(91)를 통해 연결되어 있다. 상기 정전기 방지회로(91)는 일례로 도 4에 도시된 등가회로와 같은 구성체를 사용할 수 있다.The gate wiring 13 and the data wiring 23 are orthogonally formed on the transparent insulating substrate 1 with an insulating film (not shown) interposed therebetween. The thin film transistor 19 and the pixel electrode 47 are formed in the intersection part. The gate short circuit 93 is connected to the gate wiring 13 through the antistatic circuit 91, and the data short circuit 83 is connected through the data wiring 23 and the antistatic circuit 91. It is connected. The antistatic circuit 91 may use, for example, a structure such as the equivalent circuit illustrated in FIG. 4.

상기 게이트 배선(13)에서 분기된 게이트 전극(11)에 박막트랜지스터(19)를 구동하기 위한 게이트 전압이 게이트 패드(15)를 통하여 인가된다. 이 때, 상기 게이트 배선(13)에 인가하는 주사전압 중 로우(Low) 레벨의 전압, Vgl을 상기 게이트 단락배선(93)에 게이트 단락배선 패드(95)를 통하여 인가되도록 하여 상기 게이트 배선(13)과 게이트 단락배선(93) 사이에 연결된 정전기 방지회로(91)를 안정화 시킨다. 그리고, 상기 데이터 단락배선(83)에는 데이터 단락배선 패드(85)를 통하여 공통전극(8)에 인가하는 전압인 Vcom을 인가하여 상기 데이터 배선(23)과 데이터 단락배선(83) 사이에 연결된 정전기 방지회로(91)를 안정화시킨다.A gate voltage for driving the thin film transistor 19 is applied to the gate electrode 11 branched from the gate line 13 through the gate pad 15. At this time, a low level voltage, V gl , of the scan voltages applied to the gate wiring 13 is applied to the gate shorting wiring 93 through the gate shorting wiring pad 95 so that the gate wiring ( The antistatic circuit 91 connected between the 13 and the gate short circuit 93 is stabilized. In addition, the data short-circuit 83 is applied with a voltage Vcom applied to the common electrode 8 through the data short-circuit pad 85 to prevent static electricity connected between the data line 23 and the data short-circuit 83. The prevention circuit 91 is stabilized.

이러한 종래의 정전기 방지회로를 구비한 액정표시장치에 있어서, 상기 정전기 방지회로가 외부에서 가해지는 전기적 혹은 물리적 충격으로 인하여 파괴가 일어난 경우에는 이를 대비할 방법이 전혀 존재하질 않는다. 즉, 외부의 충격에 의해 정전기 회로가 파손되면, 게이트 단락배선 혹은 데이터 단락배선과 정전기 회로가 단락(Short) 되거나 단선(Open) 될 수 있다. 단선이 일어났을 경우에는 별다른 문제점이 나타나지 않아서 액정표시장치에 아무런 영향을 끼치지는 않는다. 그러나, 단락이 발생하였을 경우에는 액정 표시 장치의 구동시 품질에 문제점이 나타난다. 구체적으로, 만일 게이트 배선과 게이트 단락배선 사이의 정전기 회로가 파괴되면서 단락이 발생하면, 게이트 배선에 게이트 단락배선에 인가되는 전압, 즉 Vgl 전압이 항상 인가되어 마치 게이트 배선이 중간에 단선된 것과 같은 화면 불량이 발생한다. 또, 만일 데이터 배선과 데이터 단락배선 사이의 정전기 회로가 파괴되면서 단락이 발생하면, 데이터 배선에 데이터 단락배선에 인가되는 전압, 즉 Vcom 전압이 항상 인가되어 액정 구동에 불량이 발생한다.In the liquid crystal display device having the conventional antistatic circuit, there is no method to prepare for the destruction when the antistatic circuit is caused by an external electric or physical shock. That is, when the electrostatic circuit is damaged by an external shock, the gate short circuit or the data short circuit and the electrostatic circuit may be shorted or open. If a disconnection occurs, no particular problem occurs and thus does not affect the liquid crystal display. However, when a short circuit occurs, a problem arises in quality when the liquid crystal display is driven. Specifically, if a short circuit occurs when the electrostatic circuit between the gate wiring and the gate short circuit is broken, the voltage applied to the gate short circuit, that is, the voltage V gl is always applied to the gate wiring, so that the gate wiring is disconnected in the middle. The same screen failure occurs. In addition, if a short circuit occurs while the electrostatic circuit between the data wiring and the data short circuit is broken, a voltage applied to the data short circuit, that is, a Vcom voltage, is always applied to the data wiring, causing a defect in driving the liquid crystal.

본 발명의 목적은 외부의 충격에 의해 정전기 방지회로가 파괴되었을 때, 정전기 방지회로를 사이에 두고 연결된 두 개의 배선사이에 단락이 발생할 확률을 줄이는 정전기 방지회로를 제공하는데 있다. 본 발명의 다른 목적은 외부 충격에 의해 정전기 방지회로가 파괴되더라도 두 개의 배선사이에 단락이 발생하지 않도록하는 정전기 방지회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an antistatic circuit which reduces the probability of a short circuit occurring between two wires connected via an antistatic circuit when an antistatic circuit is destroyed by an external impact. Another object of the present invention is to provide an antistatic circuit that prevents a short circuit between two wires even if the antistatic circuit is destroyed by an external impact.

종래 액정표시 장치가 가지고 있는 문제점들을 해결하고 상기의 목적을 달성하기 위하여, 본 발명에 의한 액정 표시 장치는 기판 위에 절연막을 사이에 두고 서로 직교하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 상기 데이터 배선에 각각 연결된 정전기 방지수단과, 상기 정전기 방지수단과 연결된 게이트 단락배선 및 데이터 단락배선과, 상기 게이트 단락배선 및 상기 데이터 단락배선 각각에 구비된 적어도 하나 이상의 보조 정전기 방지수단을 포함하는 것을 특징으로 한다.In order to solve the problems of the conventional liquid crystal display and to achieve the above object, the liquid crystal display according to the present invention comprises a gate wiring and a data wiring perpendicular to each other with an insulating film interposed therebetween on the substrate, and the gate wiring and the data. And antistatic means connected to the wirings, gate short circuit and data short circuits connected to the antistatic means, and at least one auxiliary antistatic means provided in each of the gate short circuit and the data short circuits. do.

따라서, 본 발명에서는 게이트 배선과 게이트 단락배선 사이에 연결된 정전기 방지수단 혹은 데이터 배선과 데이터 단락배선 사이에 연결된 정전기 방지수단이 외부의 충격으로 파괴되더라도 보조 정전기 방지수단에 의해 게이트 배선과 게이트 단락배선이 단락되거나 데이터 배선과 데이터 단락배선이 단락되지는 않는다. 본 발명에 의한 정전기 방지회로를 구비한 액정 표시장치의 평면 개략도를 나타내는 도 5를 참조한 실시 예를 통하여 자세히 설명한다.Therefore, in the present invention, even if the antistatic means connected between the gate wiring and the gate short circuit or the antistatic means connected between the data wiring and the data short circuit are destroyed by an external shock, the gate wiring and the gate short circuit are prevented by the auxiliary antistatic means. There is no short circuit or data wiring and data short wiring. It will be described in detail with reference to the embodiment shown in Figure 5 showing a plan view of a liquid crystal display device having an antistatic circuit according to the present invention.

투명 절연 기판(101) 위에 게이트 배선(113)과 데이터 배선(123)이 절연막 (도면에 나타나지 않음)을 사이에 두고 직교하여 형성되어있다. 그 교차부에는 박막 트랜지스터(119)와 화소전극(147)이 형성되어 있다. 게이트 단락배선(193)이 상기 게이트 배선(113)과 정전기 방지회로(191)를 통해 연결되어 있고, 데이터 단락배선(183)이 상기 데이터 배선(123)과 정전기 방지회로(191)를 통해 연결되어 있다. 그리고, 상기 게이트 단락배선(193) 혹은 데이터 단락배선(183) 자체는 적어도 하나 이상의 보조 정전기 방지회로(199)를 포함하고 있다. 이때, 보조 정전기 방지회로(199)는 게이트 단락배선(193) 혹은 데이터 단락배선(183)에 인가되는 전압을 받아들이는 각각의 단락배선 패드(195, 185)들과 각각의 단락배선(193, 183)의 시작부 사이에 위치하는 것이 바람직하다. 또한, 게이트 단락배선(193)이나 데이터 단락배선(183)의 중간위치에 보조 정전기 방지회로(199)를 하나더 포함할 수도 있다. 상기 정전기방지회로(191) 및 상기 보조 정전기 방지회로(199)의 일례로 종래의 정전기 방지회로에서와 같이 도 4에 도시된 등가회로와 같은 구성체를 사용할 수 있다.The gate wiring 113 and the data wiring 123 are orthogonally formed on the transparent insulating substrate 101 with an insulating film (not shown) interposed therebetween. The thin film transistor 119 and the pixel electrode 147 are formed at the intersection thereof. The gate short circuit 193 is connected to the gate line 113 through the antistatic circuit 191, and the data short circuit 183 is connected through the data line 123 and the antistatic circuit 191. have. The gate short circuit 193 or the data short circuit 183 itself includes at least one auxiliary antistatic circuit 199. In this case, the auxiliary antistatic circuit 199 may include the respective short circuit pads 195 and 185 and the respective short circuits 193 and 183 for receiving a voltage applied to the gate short circuit 193 or the data short circuit 183. Preferably between the beginning of the In addition, an auxiliary antistatic circuit 199 may be further included at an intermediate position of the gate short circuit 193 and the data short circuit 183. As an example of the antistatic circuit 191 and the auxiliary antistatic circuit 199, a structure such as the equivalent circuit shown in FIG. 4 may be used as in the conventional antistatic circuit.

상기 게이트 배선(113)에 연결된 게이트 전극(111)에는 박막트랜지스터(119)를 구동하기 위해 게이트 패드(115)를 통하여 게이트 전압을 인가한다. 이 때, 상기 게이트 배선(113)에 인가되는 게이트 전압 중 로우(Low) 레벨의 전압, 즉 Vgl이 상기 게이트 단락배선(193)에 인가되도록 게이트 단락배선 패드(195)를 통하여 인가함으로써 상기 게이트 배선(113)과 게이트 단락배선(193) 사이에 연결된 정전기 방지회로(191)를 안정화 시킨다. 그리고, 상기 데이터 단락배선(183)에는 공통전극(108)에 인가하는 전압인 Vcom을 데이터 단락배선 패드(185)를 통하여 인가함으로써 상기 데이터 배선(123)과 데이터 단락배선(183) 사이에 연결된 정전기 방지회로(191)를 안정화시킨다. 본 발명에서는 정전기 방지회로(191)가 외부의 전기적 혹은 물리적 충격에 의해 파손되었더라도, 보조 정전기 방지회로(199)가 파손되지 않는한 게이트 배선(113)이나 데이터 배선(123)에 불량이 발생하지 않는다.A gate voltage is applied to the gate electrode 111 connected to the gate wiring 113 through the gate pad 115 to drive the thin film transistor 119. In this case, a low level voltage, ie, V gl , of the gate voltages applied to the gate wiring 113 is applied to the gate short circuit wiring 193 through the gate short circuit wiring pad 195 to allow the gate to be applied. The antistatic circuit 191 connected between the wiring 113 and the gate short circuit 193 is stabilized. The data short-circuit 183 is applied with a voltage Vcom applied to the common electrode 108 through the data short-circuit pad 185 to prevent static electricity connected between the data line 123 and the data short-circuit 183. Stabilization circuit 191 is stabilized. In the present invention, even if the antistatic circuit 191 is damaged by an external electrical or physical shock, no defect occurs in the gate wiring 113 or the data wiring 123 unless the auxiliary antistatic circuit 199 is damaged. .

예를 들어, 임의의 한 게이트 배선과 게이트 단락배선 사이에 연결된 정전기 방지회로 하나가 파손되었더라도, 게이트 단락배선 패드와 게이트 단락배선 사이에 연결된 보조 정전기 방지회로로 인하여 게이트 배선에 게이트 단락배선의 전압인 Vgl이 인가되지는 않는다. 또한, 임의의 한 데이터 배선과 데이터 단락배선 사이에 연결된 정전기 방지회로 하나가 파손되었더라도, 데이터 단락배선 패드와 데이터 단락배선 사이에 연결된 보조 정전기 방지회로로 인하여 데이터 배선에 데이터 단락배선의 전압인 Vcom이 인가되지는 않는다.For example, even if an antistatic circuit connected between any one of the gate wirings and the gate shorting circuit is broken, the voltage of the gate shorting wiring to the gate wiring is caused by the auxiliary antistatic circuit connected between the gate shorting pad and the gate shorting wiring. V gl is not applied. In addition, even if one of the antistatic circuits connected between any one data line and the data short circuit is broken, the auxiliary antistatic circuit connected between the data short circuit pad and the data short circuit causes the voltage Vcom, which is the voltage of the data short circuit, to appear in the data lines. It is not authorized.

본 발명은 액정 표시 장치에 있어서, 정전기 방지회로에 관련된 것이다. 액정표시장치가 정전기에 의해 배선 및 스위칭 소자들이 파손되는 것을 방지하기 위해 단락배선과 배선사이에 형성된 정전기 방지회로를 구비하는데 있어서, 본 발명은 단락배선 자체에 적어도 하나 이상의 보조 방지회로를 더 구비하여 정전기 방지회로가 파손되었을 때 단락배선과 배선이 서로 단락될 확률을 줄여준다. 따라서, 완성된 액정표시 장치가 외부의 충격에 의해 정전기 단락회로가 파손되더라도 액정표시장치의 품질에 직접적인 영향을 미치지 않도록 하는 효과를 기대할 수 있다. 또한, 액정 표시 장치를 제조하는에 있어서, 제조 수율이 향상하는 효과를 얻을 수 있다.The present invention relates to an antistatic circuit in a liquid crystal display device. In the liquid crystal display device having an antistatic circuit formed between the short circuit and the wiring to prevent the wiring and the switching elements from being damaged by static electricity, the present invention further comprises at least one auxiliary protection circuit in the short circuit itself; When the antistatic circuit is broken, it reduces the probability of short circuit and wiring shorting to each other. Therefore, even if the completed liquid crystal display device is damaged due to an external impact, the electrostatic short circuit can be expected to have an effect of not directly affecting the quality of the liquid crystal display device. Moreover, when manufacturing a liquid crystal display device, the effect which manufacture yield improves can be acquired.

도 1은 액정 표시 장치의 일반적인 구조를 나타내는 사시도이다.1 is a perspective view showing a general structure of a liquid crystal display device.

도 2는 액정 표시 장치의 일반적인 구조를 나타내기 위해 도 1의 절단선 II-II로 자른 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1 to show a general structure of a liquid crystal display.

도 3은 기판위에 게이트 배선, 데이터 배선, 게이트 단락배선, 데이터 단락배선 그리고, 정전기 방지회로등이 형성된 종래의 액정 표시 장치를 나타내는 평면 개략도이다.3 is a plan view schematically showing a conventional liquid crystal display device in which a gate wiring, a data wiring, a gate short circuit, a data short circuit, and an antistatic circuit are formed on a substrate.

도 4는 종래의 액정 표시 장치에서 사용하는 정전기 방지회로의 등가회로를 나타내는 도면이다.4 is a view showing an equivalent circuit of the antistatic circuit used in the conventional liquid crystal display device.

도 5는 본 발명에 의하여 기판위에 게이트 배선, 데이터 배선, 게이트 단락배선, 데이터 단락배선 그리고, 정전기 방지회로등이 형성된 액정 표시 장치를 나타내는 평면 개략도이다.5 is a plan view schematically illustrating a liquid crystal display device in which a gate wiring, a data wiring, a gate short circuit, a data short circuit, and an antistatic circuit are formed on a substrate according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명><Description of the reference numerals for the main parts of the drawings>

1, 101 : 기판 1a : 제 1 기판1, 101: substrate 1a: first substrate

1b : 제 2기판 3 : 칼라필터 패널1b: second substrate 3: color filter panel

5 : 액티브 패널 7 : 칼라 필터5: active panel 7: color filter

8 : 공통 전극 9 : 블랙 매트릭스8: common electrode 9: black matrix

10 : 액정 11, 111 : 게이트 전극10 liquid crystal 11, 111 gate electrode

13, 113 : 게이트 배선 15, 115 : 게이트 패드13, 113: gate wiring 15, 115: gate pad

17 : 게이트 절연막 19, 119 : 박막트랜지스터17: gate insulating film 19, 119: thin film transistor

21, 121 : 소스 전극 23, 123 : 소스 배선21, 121: source electrode 23, 123: source wiring

25, 125 : 소스 패드 31, 131 : 드레인 전극25, 125: source pads 31, 131: drain electrodes

33 : 반도체 층 37 : 보호막 33: semiconductor layer 37: protective film

47, 147 : 화소 전극 57 : 게이트 패드 단자 47, 147: pixel electrode 57: gate pad terminal

67 : 소스 패드 단자 81 : 실(Seal) 재67: source pad terminal 81: seal

83, 183 : 데이터 단락배선 85, 185 : 데이터 단락배선 패드 83, 183: data short circuit wiring 85, 185: data short circuit wiring pad

91, 191 : 정전기 방지회로 93, 193 : 게이트 단락배선91, 191: antistatic circuit 93, 193: gate short circuit

95, 195 : 게이트 단락배선 패드 199 : 보조 정전기 방지회로95, 195: gate short circuit pad 199: auxiliary antistatic circuit

Claims (15)

액정층을 사이에 두고 대면된 제 1 및 제 2 기판과,First and second substrates facing each other with a liquid crystal layer interposed therebetween, 상기 제 1 기판 내면에서 교차 배열되어 화소를 정의하는 복수 개의 게이트 배선 그리고 데이터배선과;A plurality of gate lines and data lines intersecting at the inner surface of the first substrate to define pixels; 상기 게이트배선과 연결되는 복수 개의 제 1 정전기방지수단과;A plurality of first antistatic means connected to the gate wiring; 상기 제 1 정전기방지수단을 통해 상기 게이트배선과 연결되고, 제 1 전압이 인가되는 게이트단락배선과;A gate short wiring connected to the gate wiring through the first antistatic means and to which a first voltage is applied; 상기 게이트단락배선에 하나 이상이 개재되어, 상기 게이트단락배선을 둘 이상으로 구분하는 제 1 보조 정전기방지수단과;First and second antistatic means interposed between the gate short circuit and at least two gate short circuits; 상기 데이터배선과 연결되는 복수 개의 제 2 정전기방지수단과;A plurality of second antistatic means connected to the data line; 상기 제 2 정전기방지수단을 통해 상기 데이터배선과 연결되고, 제 2 전압이 인가되는 데이터단락배선과;A data short wiring connected to the data wiring through the second antistatic means and to which a second voltage is applied; 상기 데이터단락배선에 하나 이상이 개재되어, 상기 데이터단락배선을 둘 이상으로 구분하는 제 2 보조 정전기방지수단At least one second anti-static means interposed between the data short circuit and at least two data short circuits; 을 포함하는 액정표시장치.Liquid crystal display comprising a. 제 1항에 있어서,The method of claim 1, 상기 게이트배선과 데이터배선의 교차점에 형성되는 박막트랜지스터와:A thin film transistor formed at an intersection point of the gate line and the data line: 상기 박막트랜지스터와 일대일 대응 연결되며 상기 각 화소에 실장되는 화소Pixels connected to the thin film transistors one-to-one and mounted on the respective pixels. 전극과;An electrode; 상기 제 2 기판 내면에 형성되고, 공통전압이 인가되는 공통전극A common electrode formed on an inner surface of the second substrate and to which a common voltage is applied 을 더욱 포함하는 액정표시장치.Liquid crystal display further comprising. 제 2항에 있어서,The method of claim 2, 상기 제 1 전압은 상기 박막트랜지스터의 오프 전압이고;The first voltage is an off voltage of the thin film transistor; 상기 제 2 전압은 상기 공통전압인 액정표시장치.And the second voltage is the common voltage. 제 1항에 있어서,The method of claim 1, 상기 제 1 및 2 정전기방지수단은 각각 하나 이상의 비선형 소자를 포함하는 액정표시장치.And the first and second antistatic means each include one or more nonlinear elements. 제 1항에 있어서,The method of claim 1, 상기 제 1 및 제 2 정전기방지수단은 각각, 게이트전극, 소스전극, 드레인전극을 구비한 하나 이상의 박막트랜지스터를 포함하는 액정표시장치.The first and second antistatic means may include at least one thin film transistor having a gate electrode, a source electrode, and a drain electrode, respectively. 제 5항에 있어서,The method of claim 5, 상기 제 1 정전기방지수단은 제 1 드레인전극과, 상기 게이트단락배선에 연결된 제 1 게이트전극 그리고 제 1 소스전극을 구비한 제 1 박막트랜지스터와;The first antistatic means includes: a first thin film transistor having a first drain electrode, a first gate electrode connected to the gate short circuit, and a first source electrode; 상기 제 1 드레인전극과 연결된 제 2 소스전극과, 상기 게이트배선에 연결된 제 2 게이트전극 그리고 제 2 드레인전극을 구비한 제 2 박막트랜지스터와;A second thin film transistor having a second source electrode connected to the first drain electrode, a second gate electrode connected to the gate wiring, and a second drain electrode; 상기 제 1 드레인전극과 제 2 소스전극 사이의 접점에 연결된 제 3 게이트전극과, 상기 게이트단락배선에 연결된 제 3 소스전극과, 상기 게이트배선에 연결된 제 3 드레인전극을 구비한 제 3 박막트랜지스터A third thin film transistor having a third gate electrode connected to a contact between the first drain electrode and a second source electrode, a third source electrode connected to the gate short interconnection, and a third drain electrode connected to the gate interconnection 를 포함하는 액정표시장치.Liquid crystal display comprising a. 제 5항에 있어서,The method of claim 5, 상기 제 2 정전기방지수단은 제 1 드레인전극과, 상기 데이터단락배선에 연결된 제 1 게이트전극 그리고 제 1 소스전극을 구비한 제 1 박막트랜지스터와;The second antistatic means includes: a first thin film transistor having a first drain electrode, a first gate electrode connected to the data short circuit, and a first source electrode; 상기 제 1 드레인전극과 연결된 제 2 소스전극과, 상기 데이터배선에 연결된 제 2 게이트전극 그리고 제 2 드레인전극을 구비한 제 2 박막트랜지스터와;A second thin film transistor having a second source electrode connected to the first drain electrode, a second gate electrode connected to the data wiring, and a second drain electrode; 상기 제 1 드레인전극과 제 2 소스전극 사이의 접점에 연결된 제 3 게이트전극과, 상기 데이터단락배선에 연결된 제 3 소스전극과, 상기 데이터배선에 연결된 제 3 드레인전극을 구비한 제 3 박막트랜지스터A third thin film transistor having a third gate electrode connected to a contact between the first drain electrode and a second source electrode, a third source electrode connected to the data short circuit, and a third drain electrode connected to the data wiring 를 포함하는 액정표시장치.Liquid crystal display comprising a. 제 1항에 있어서,The method of claim 1, 상기 제 1 및 2 보조 정전기방지수단은 각각 하나 이상의 비선형 소자를 포함하는 액정표시장치.And the first and second auxiliary antistatic means each including one or more nonlinear elements. 제 1항에 있어서,The method of claim 1, 상기 제 1 및 제 2 보조 정전기방지수단은 각각, 게이트전극, 소스전극, 드레인전극을 구비한 박막트랜지스터를 포함하는 액정표시장치.And the first and second auxiliary antistatic means respectively include a thin film transistor having a gate electrode, a source electrode, and a drain electrode. 제 9항에 있어서,The method of claim 9, 상기 제 1 보조 정전기방지수단은 제 1 드레인전극과, 상기 게이트단락배선의 분리된 일측에 연결된 제 1 게이트전극 그리고 제 1 소스전극을 구비한 제 1 박막트랜지스터와;The first auxiliary antistatic means may include: a first thin film transistor having a first drain electrode, a first gate electrode connected to a separated side of the gate short circuit, and a first source electrode; 상기 제 1 드레인전극과 연결된 제 2 소스전극과, 상기 게이트단락배선의 분리된 타측에 연결되는 제 2 게이트전극 그리고 제 2 드레인전극을 구비한 제 2 박막트랜지스터와;A second thin film transistor having a second source electrode connected to the first drain electrode, a second gate electrode connected to the other side of the gate short circuit, and a second drain electrode; 상기 제 1 드레인전극과 제 2 소스전극 사이의 접점에 연결된 제 3 게이트전극과, 상기 게이트단락배선의 분리된 일측에 연결된 제 3 소스전극과, 상기 게이트단락배선의 분리된 타측에 연결된 제 3 드레인전극을 구비한 제 3 박막트랜지스터A third gate electrode connected to a contact between the first drain electrode and a second source electrode, a third source electrode connected to one side of the gate short interconnection, and a third drain connected to the other side of the gate short interconnection Third Thin Film Transistor with Electrode 제 9항에 있어서,The method of claim 9, 상기 제 2 보조 정전기방지수단은 제 1 드레인전극과, 상기 데이터단락배선의 분리된 일측에 연결된 제 1 게이트전극 그리고 제 1 소스전극을 구비한 제 1 박막트랜지스터와;The second auxiliary antistatic means includes: a first thin film transistor having a first drain electrode, a first gate electrode connected to a separated side of the data short circuit, and a first source electrode; 상기 제 1 드레인전극과 연결된 제 2 소스전극과, 상기 데이터단락배선의 분리된 타측에 연결된 제 2 게이트전극 그리고 제 2 드레인전극을 구비한 제 2 박막트랜지스터와;A second thin film transistor having a second source electrode connected to the first drain electrode, a second gate electrode connected to the other side of the data short circuit, and a second drain electrode; 상기 제 1 드레인전극과 제 2 소스전극 사이의 접점에 연결된 제 3 게이트전극과, 상기 데이터단락배선의 분리된 일측에 연결된 제 3 소스전극과, 상기 데이터단락배선의 분리된 타측에 연결된 제 3 드레인전극을 구비한 제 3 박막트랜지스터A third gate electrode connected to a contact between the first drain electrode and a second source electrode, a third source electrode connected to one side of the data short circuit, and a third drain connected to the other side of the data short line; Third Thin Film Transistor with Electrode 를 포함하는 액정표시장치.Liquid crystal display comprising a. 제 1항에 있어서,The method of claim 1, 상기 제 1 전압은 상기 게이트단락배선 양 끝단에서 인가되는 액정표시장치.And the first voltage is applied at both ends of the gate short line. 제 12항에 있어서,The method of claim 12, 상기 게이트배선은 Gl, G2...Gm의 순서를 이루어, 각각 Al, A2...Am 순서를 이루는 제 1 정전기방지수단에 의해 상기 게이트단락배선에 일대일 연결되고,The gate wiring is connected to the gate short wiring one by one by means of first antistatic means in the order of Gl, G2 ... Gm, and in the order of Al, A2 ... Am, respectively. 상기 제 1 보조 정전기방지수단은 각각, 상기 Al 번째 제 1 정전기방지수단과 연결된 접점 이전 단의 하나와, 상기 Al 번째 제 1 정전기방지수단과 연결된 접점과 상기 Am 번째 제 1 정전기방지수단과 연결된 접점 사이의 적어도 하나와, 상기 Am 번째 제 1 정전기방지수단과 연결된 접점 이후 단의 하나를 포함하는 액정표시장치.Each of the first auxiliary antistatic means includes one contact before the contact point connected to the Al th first antistatic means, a contact point connected to the Al th first antistatic means, and a contact point connected to the Am th antistatic means. And at least one terminal between the first and second terminals after the contact point connected with the first Am protection means. 제 1항에 있어서,The method of claim 1, 상기 제 2 전압은 상기 데이터단락배선 양 끝단에서 인가되는 액정표시장치.And the second voltage is applied at both ends of the data short circuit. 제 14항에 있어서,The method of claim 14, 상기 데이터배선은 Dl, D2....Dn의 순서를 이루어 각각 B1, B2...Bn 순서를이루는 제 2 정전기방지수단에 의해 상기 데이터단락배선에 일대일 연결되고,The data line is connected one-to-one to the data short line by second anti-static means in order of Dl, D2 .... Dn, and in the order of B1, B2 ... Bn, respectively. 상기 제 2 보조 정전기방지수단은 각각, 상기 Bl 번째 제 2 정전기방지수단과 연결된 접점 이전 단의 하나와, 상기 Bl 번째 제 2 정전기방지수단과 연결된 접점과 상기 Bn 번째 제 2 정전기방지수단과 연결된 접점 사이의 적어도 하나와, 상기 Bn 번째 제 2 정전기방지수단과 연결된 접점 이후 단의 하나를 포함하는 액정표시장치.Each of the second auxiliary antistatic means includes a contact point connected to the Bl th second antistatic means, a contact point connected to the Bl th second antistatic means, and a contact point connected to the Bn th second antistatic means, respectively. And at least one between and one end after the contact point connected to the Bn-th second antistatic means.
KR1019980052521A 1998-12-02 1998-12-02 Liquid crystal display device with antistatic circuit KR100603853B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980052521A KR100603853B1 (en) 1998-12-02 1998-12-02 Liquid crystal display device with antistatic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980052521A KR100603853B1 (en) 1998-12-02 1998-12-02 Liquid crystal display device with antistatic circuit

Publications (2)

Publication Number Publication Date
KR20000037774A KR20000037774A (en) 2000-07-05
KR100603853B1 true KR100603853B1 (en) 2006-10-24

Family

ID=19560976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052521A KR100603853B1 (en) 1998-12-02 1998-12-02 Liquid crystal display device with antistatic circuit

Country Status (1)

Country Link
KR (1) KR100603853B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040481A (en) * 2000-07-24 2002-02-06 Internatl Business Mach Corp <Ibm> Display device and its manufacturing method, and wiring board
KR100513656B1 (en) * 2001-12-04 2005-09-09 비오이 하이디스 테크놀로지 주식회사 Tft-lcd device
KR100815912B1 (en) * 2002-06-27 2008-03-21 엘지.필립스 엘시디 주식회사 LCD Display
KR100733509B1 (en) * 2002-12-04 2007-06-28 윈테크 코포레이션 Improved Antistatic Method Using ITIO Line Design
KR100965095B1 (en) * 2003-10-28 2010-06-23 엘지디스플레이 주식회사 LCD Display
KR101025057B1 (en) * 2003-12-30 2011-03-25 엘지디스플레이 주식회사 Liquid Crystal Display Device Including Antistatic Circuit
KR101373500B1 (en) * 2007-07-23 2014-03-12 엘지디스플레이 주식회사 Liquid crystal panel with a preventing function of static electricity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980471A (en) * 1995-09-07 1997-03-28 Sony Corp Protection circuit for liquid crystal display device
JPH09297321A (en) * 1996-04-30 1997-11-18 Hitachi Ltd Liquid crystal display substrate and liquid crystal display device
JPH09304465A (en) * 1996-05-13 1997-11-28 Hitachi Ltd LCD display panel
JPH1010493A (en) * 1996-06-24 1998-01-16 Hitachi Ltd Liquid crystal display device and liquid crystal display substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980471A (en) * 1995-09-07 1997-03-28 Sony Corp Protection circuit for liquid crystal display device
JPH09297321A (en) * 1996-04-30 1997-11-18 Hitachi Ltd Liquid crystal display substrate and liquid crystal display device
JPH09304465A (en) * 1996-05-13 1997-11-28 Hitachi Ltd LCD display panel
JPH1010493A (en) * 1996-06-24 1998-01-16 Hitachi Ltd Liquid crystal display device and liquid crystal display substrate

Also Published As

Publication number Publication date
KR20000037774A (en) 2000-07-05

Similar Documents

Publication Publication Date Title
US7675600B2 (en) Liquid crystal display panel and liquid crystal display apparatus having the same
US7456909B2 (en) Liquid crystal display device and manufacturing method thereof
US6924853B2 (en) Liquid crystal display with electrostatic protection
KR100698001B1 (en) Electro-optical Devices and Electronic Devices
US7321409B2 (en) Transflective liquid crystal device and electronic apparatus using the same
KR20070119344A (en) Array Board for Liquid Crystal Display
KR0144061B1 (en) Lcd device with shielded pixel structure
KR20000048876A (en) Display screen with active matrix
US6801265B2 (en) Liquid crystal display having shorting bar for testing thin film transistor
KR19990007318A (en) Active Matrix Display
KR100603853B1 (en) Liquid crystal display device with antistatic circuit
KR100472356B1 (en) LCD and its manufacturing method
WO2002061723A2 (en) Display device
KR101308445B1 (en) Liquid Crystal Display Device
KR100534377B1 (en) Liquid crystal display device and manufacturing method thereof
KR100965582B1 (en) Antistatic circuit of liquid crystal display
KR101025057B1 (en) Liquid Crystal Display Device Including Antistatic Circuit
KR100529572B1 (en) Thin film transistor liquid crystal display
KR100441157B1 (en) An array substrate for Liquid crystal display device
KR100928492B1 (en) Liquid crystal display
KR100983595B1 (en) Circuit for Preventing Electro Static Discharging of Liquid Crystal Display Device
KR100497962B1 (en) Liquid Crystal Display Manufacturing Method
KR100318538B1 (en) liquid crystal display
KR100675926B1 (en) LCD and its manufacturing method
KR20040083679A (en) Liquid crystal display

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981202

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990906

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030919

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19981202

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050721

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060109

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060714

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060718

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090622

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100621

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110615

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120628

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130619

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150629

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160630

Start annual number: 11

End annual number: 11

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20190602

Termination category: Expiration of duration