[go: up one dir, main page]

JP2005086044A - 高信頼性パッケージ - Google Patents

高信頼性パッケージ Download PDF

Info

Publication number
JP2005086044A
JP2005086044A JP2003317570A JP2003317570A JP2005086044A JP 2005086044 A JP2005086044 A JP 2005086044A JP 2003317570 A JP2003317570 A JP 2003317570A JP 2003317570 A JP2003317570 A JP 2003317570A JP 2005086044 A JP2005086044 A JP 2005086044A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
package
adhesive
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003317570A
Other languages
English (en)
Inventor
Masatoshi Sasuga
雅年 流石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2003317570A priority Critical patent/JP2005086044A/ja
Priority to US10/934,453 priority patent/US7199400B2/en
Priority to CNB2004100768313A priority patent/CN100426536C/zh
Priority to DE102004043473A priority patent/DE102004043473A1/de
Publication of JP2005086044A publication Critical patent/JP2005086044A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体パッケージにおいて、半導体素子と基板とで熱膨張係数が異なるため、温度変化により半導体素子と基材上の銅パターンとの接続部が破壊されやすく、従来の解決策は不十分であったり非常に高価であった。
【解決手段】 樹脂で形成されている基材であるモールド上に接着剤もしくは接着シートでフレキシブル基板を接着し、該フレキシブル基板上に半導体をフリップチップ実装し、該フレキシブルシート及び接着剤もしくは接着シートで熱収縮による応力を緩和した。
【選択図】 図１

Description

本発明は、高信頼性の半導体パッケージ、特に熱衝撃に対して信頼性が高いパッケージに関する。
従来半導体（以下ＩＣと略記する）や発光ダイオード（以下ＬＥＤと略記する）をＰＣＢ基板やＭＩＤ（Ｍｏｌｄｅｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｄｅｖｉｃｅ）基板に実装する半導体パッケージの場合、小型化するためにはＩＣを基板にフリップチップ（以下ＦＣと略記する）接続する必要があったが、ＩＣとＰＣＢ基板、ＩＣとＭＩＤに用いる樹脂との熱膨張係数が大きく異なるため応力が生じ、そのため熱衝撃によりＩＣと基板上の配線との接続部が破壊されやすいという問題があった。
すなわち、図２（ａ）に示すように、端子にバンプ１０を形成したＩＣ１２をＰＣＢ基板１４にＦＣ実装した場合、ＩＣの基材であるシリコンの熱膨張係数は約３ｐｐｍ／℃、ガラスエポキシ基板やＢＴ基板の熱膨張係数は約１２〜１７ｐｐｍ／℃なので熱衝撃によって生じる応力のため、バンプ１０を介した両者の接続部が破壊されやすかった。
また、図２（ｂ）のように樹脂成型品であるＭＩＤ基板１６上に銅配線１８をメッキで形成し、端子にバンプ１０を形成したＩＣ１２をＭＩＤ基板１６上にＦＣ実装した場合、ＭＩＤ基板の主材料である樹脂の熱膨張係数は約４０ｐｐｍ／℃なので図２（ａ）の場合よりもさらに熱衝撃に対する信頼性が低かった。
このような熱衝撃耐性問題を解消するため、図２（ｃ）に示すように銅配線を形成したセラミック基板８上にＩＣ１２をＦＣ実装するという方法も用いられてきた。セラミック基板８の熱膨張係数は約７ｐｐｍ／℃とシリコンの熱膨張係数と近似しているため高信頼性が得られるが、大変に高価であるため適用可能な製品は限られてしまうという問題があった。
このような問題を解消するため、バンプに高温溶融点の半田バンプを用い、該半田バンプの半田にヤング率の低い材料を用いることにより、ＩＣと基板との熱膨張率の差によって生じる応力を緩和するという提案がある（例えば特許文献１参照）。
しかし半田バンプのヤング率を下げることには限界があり、このような手段を用いても十分な信頼性を得るのは困難である。
また、製造時にＩＣ及び基板を高温に保つことにより、製造時における応力発生を押さえるという提案もある（例えば特許文献２参照）。
しかしこのような方法で半導体パッケージを製造しても、製造初期には応力の少ないパッケージが出来るが、製造後の熱履歴に関してはやはり熱膨張率の違いによる応力の問題が生じてしまう。
さらに、ＩＣチップをフレキシブル基板にＦＣ実装し、該基板の電極とＰＣＢ基板の電極とを異方導電性弾性体シートを介して接続することにより、ＩＣとＰＣＢ基板との熱膨張係数の差によって発生する応力を異方導電性弾性体シートの弾性機能で緩和するという提案もある（例えば特許文献３参照）。
この方法は応力の緩和には大きな効果を発揮するが、異方導電性弾性体シートを介して基板の電極とＰＣＢ基板の電極とを接続するというのは多ピンのパッケージに用いた時に効果を発揮する技術で、小数ピンパッケージに用いるとセラミック基板を用いた時よりもさらに高価になってしまうという問題がある。
またＬＥＤの様な発光部材においては、発光効率を上げるため基板に半導体チップを埋め込む凹部を形成し、該凹部内に反射膜を形成し、該凹部内に半導体チップを実装する必要があった（例えば特許文献４参照）。このような凹部を有する基板はコスト上の問題から樹脂で作られるので熱膨張係数が大きく、熱膨張率の差によって生じる応力の問題は図２（ｂ）に示したＭＩＤ基板に実装した場合と同様に深刻であった。
特開平８−６４７１７ 特開平１１−１２６７９６ 特開２００１−２０３２３７ 特開２００３−１６３３７８
解決しようとする問題点は、半導体パッケージにおいて、半導体素子と基板とで熱膨張係数が異なるため、温度変化により半導体素子と基材上の銅パターンとの接続部が破壊されやすいという点であり、従来の解決策は不十分であったり非常に高価になった点である。
請求項１の本発明による高信頼性パッケージは、基材上に接着剤もしくは接着シートでフレキシブル基板を接着し、該フレキシブル基板上に半導体を実装したことを特徴とする。
請求項２の本発明による高信頼性パッケージは、請求項１において、前記半導体は前記フレキシブル基板上にフリップチップ実装されていることを特徴とする。
請求項３の本発明による高信頼性パッケージは、請求項１において、前記基材はモールドであり樹脂で形成されていることを特徴とする。
請求項４の本発明による高信頼性パッケージは、請求項１において、前記基材は凹部もしくは穴部を有し、前記半導体は該凹部で前記フレキシブル基板上に実装されていることを特徴とする。
請求項５の本発明による高信頼性パッケージは、請求項１において、前記フレキシブル基板がポリイミドもしくはポリエステルによって形成されていることを特徴とする。
請求項６の本発明による高信頼性パッケージは、請求項１において、前記接着剤もしくは接着シートがアクリル系の素材から成っていることを特徴とする。
請求項７の本発明による高信頼性パッケージは、請求項１において、前記半導体がＬＥＤであることを特徴とする。
請求項８の本発明による高信頼性パッケージは、請求項１において、 前記半導体と前記基板間、もしくは前記半導体の周囲すべてがエポキシ又はシリコンにより保護されていることを特徴とする。
本発明によれば、熱衝撃に対して信頼性の高いパッケージを安価に実現できる。
本発明による高信頼性パッケージは、基材上に接着剤もしくは接着シートでフレキシブル基板を接着し、該フレキシブル基板上に半導体を実装している。
本発明による高信頼性パッケージを図１を用いて説明する。
図１（ａ）において、ＩＣ１２の端子上には金バンプ１０が形成されている。ポリイミドもしくはポリエステル材の基板２２上に銅パターン１８を形成したフレキシブル印刷基板（以下ＦＰＣと略記する）は樹脂成型品である平板の基材であるモールド２０上にヤング率の小さいアクリル系接着剤で接着され、該ＦＰＣ上に金バンプ１０が形成されたＩＣ１２が配置され、ＩＣ１０とＦＰＣとの隙間には熱硬化樹脂２６が充填されている。熱を加えた時の該樹脂２６の硬化収縮によりＩＣ１２上の金バンプ１０とＦＰＣ上の銅パターン１８とは圧接ペースト接続されている。
このようにパッケージを構成したことにより、ＩＣ１０と基材であるモールド２０の熱膨張係数の差によって発生する応力は大幅に緩和されている。
すなわち、ポリイミドもしくはポリエステル２２上の銅配線の熱膨張係数は約１６ｐｐｍ／℃とシリコンに比べて大きいが、厚さが１０〜２０μｍと薄いためＩＣ１２の基材であるシリコンの熱膨張に従って特に応力を生じることなく伸縮する。ＩＣ１２と基材であるモールド２０の熱膨張係数は約３ｐｐｍ／℃対約４０ｐｐｍ／℃と非常に大きいが、ＩＣ１２とモールド２０の間にヤング率の小さなポリイミドもしくはポリエステル２２及びアクリル系接着剤２４が存在するため、この両者が緩衝剤となって応力を大幅に緩和している。
そのため、本発明によるパッケージは熱衝撃に対して非常に高い信頼性を持つことが出来ている。
またアクリル系接着剤を用いているため、セラミックや異方導電性弾性体シートを用いたパッケージに比べ非常に安価に製造可能である。
なお、本実施例ではフリップチップ実装法として圧接ペースト法を用いてＩＣ１２上の金バンプ１０とＦＰＣ上の銅パターン１８とを接続しているが、例えば金バンプを半田バンプに変えてリフローによって半田バンプとＦＰＣ上の銅パターン１８とを接続する等の他のフリップチップ接続法を取ることも勿論可能である。
また、ＦＰＣを基材であるモールド２０上にヤング率の小さいアクリル系接着剤で接着しているが、ヤング率の小さい他の接着剤もしくは接着シートによって接着することも勿論可能である。
図１（ｂ）は図１（ａ）における平板の基材であるモールド２０に代えて凹部３０を有するモールド２８を用いたパッケージの例で、ＩＣ１２は該凹部３０で銅配線１８を有するＦＰＣに実装されている。銅配線１８はモールド２８の下面まで引き回されている。
なお以下の図において同様の部材には同様の番号を付している。
図１（ｂ）に示すように樹脂成型品であるモールドを用いると、凹部３０を容易に形成出来るという利点がある。
図１（ｃ）は図１（ａ）における平板の基材であるモールド２０に代えて穴部３１を有するモールド２９を用いたパッケージの例で、ＩＣ１２は該穴部３０で銅配線１８を有するＦＰＣに実装されている。
該穴部３１においては、図１（ｂ）の凹部と異なり、穴部の底の部分には樹脂が存在せず穴がモールド２９を貫通するよう構成されている。このように構成すると、よりパッケージを薄型化出来る、パッケージの放熱性が上がる、モールド樹脂による応力の問題が軽減される等の利点がある。
また、図１（ｃ）においては透明なエポキシもしくはシリコン２７によって半導体１２の周囲すべてを保護している。このように保護することによりパッケージの信頼性のアップ、取り扱いの容易性が計れる。又保護に用いる部材２７は透明であるため光学特性上の問題を生じない。このような保護構造は図１（ｂ）にも応用可能なことは勿論である。
さらに、フリップチップ実装法、透明エポキシ材の特性によっては熱硬化樹脂２６とＩＣを保護する透明エポキシもしくはシリコン２７を共通化することも可能である。
図１（ｃ）に示すように樹脂成型品であるモールドを用いると、穴部３１を容易に形成出来るという利点がある。
図１（ｄ）は図１（ｂ）、（ｃ）のパッケージの斜視図で、モールド２８，２９のへこみ部分４０の底部にモールド樹脂が残っている場合はへこみ部分４０が凹部３０であり、モールド樹脂が残っていない場合はへこみ部分４０が穴部３１である。
凹部３０の底面及び側面に、もしくは穴部３１の側面に反射膜を設ければ、ＩＣ１２がＬＥＤの様な発光部材であった時発光効率の良いパッケージにすることが出来る。
このように発光効率の良い発光部材のパッケージには凹部もしくは穴部が必要であり、凹部もしくは穴部を安価に形成するためには樹脂成型品であるモールドを基材に用いる必要があったが、ＩＣの基材であるシリコンと樹脂成型品であるモールドとは熱膨張係数の差が大きく熱衝撃に対して信頼性上大きな問題があった。本発明によればこの問題を安価に解消している。
本発明による高信頼性パッケージの実施例図面である。 従来のパッケージ技術を説明する図である。
符号の説明
２０，２８、２９ 基材であるモールド
２４ 接着剤
２２ フレキシブル基板
１２ 半導体
３０ 凹部
３１ 穴部

Claims (8)

  1. 基材上に接着剤もしくは接着シートでフレキシブル基板を接着し、該フレキシブル基板上に半導体を実装したことを特徴とする高信頼性パッケージ。
  2. 前記半導体は前記フレキシブル基板上にフリップチップ実装されていることを特徴とする請求項１記載の高信頼性パッケージ。
  3. 前記基材はモールドであり樹脂で形成されていることを特徴とする請求項１記載の高信頼性パッケージ。
  4. 前記基材は凹部もしくは穴部を有し、前記半導体は該凹部で前記フレキシブル基板上に実装されていることを特徴とする請求項１記載の高信頼性パッケージ。
  5. 前記フレキシブル基板がポリイミドもしくはポリエステルによって形成されていることを特徴とする請求項１記載の高信頼性パッケージ。
  6. 前記接着剤もしくは接着シートがアクリル系の素材から成っていることを特徴とする請求項１記載の高信頼性パッケージ。
  7. 前記半導体がＬＥＤであることを特徴とする請求項１記載の高信頼性パッケージ。
  8. 前記半導体と前記基板間、もしくは前記半導体の周囲すべてがエポキシ又はシリコンにより保護されていることを特徴とする請求項１記載の高信頼性パッケージ。
JP2003317570A 2003-09-09 2003-09-09 高信頼性パッケージ Pending JP2005086044A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003317570A JP2005086044A (ja) 2003-09-09 2003-09-09 高信頼性パッケージ
US10/934,453 US7199400B2 (en) 2003-09-09 2004-09-07 Semiconductor package
CNB2004100768313A CN100426536C (zh) 2003-09-09 2004-09-08 半导体封装
DE102004043473A DE102004043473A1 (de) 2003-09-09 2004-09-08 Halbleiterbaugruppe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003317570A JP2005086044A (ja) 2003-09-09 2003-09-09 高信頼性パッケージ

Publications (1)

Publication Number Publication Date
JP2005086044A true JP2005086044A (ja) 2005-03-31

Family

ID=34225289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003317570A Pending JP2005086044A (ja) 2003-09-09 2003-09-09 高信頼性パッケージ

Country Status (4)

Country Link
US (1) US7199400B2 (ja)
JP (1) JP2005086044A (ja)
CN (1) CN100426536C (ja)
DE (1) DE102004043473A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625600B1 (ko) * 2005-05-30 2006-09-20 엘지전자 주식회사 측면형 발광 다이오드의 패키지 구조 및 이에 대한제작방법
JP2010114427A (ja) * 2008-10-08 2010-05-20 Sumitomo Chemical Co Ltd チップ型ｌｅｄパッケージ用基板
JPWO2011074262A1 (ja) * 2009-12-18 2013-04-25 三菱電機株式会社 レーザモジュール
JP2014060196A (ja) * 2012-09-14 2014-04-03 Nichia Chem Ind Ltd 発光装置
US12153222B2 (en) 2019-12-17 2024-11-26 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US12199082B2 (en) 2017-03-16 2025-01-14 Adeia Semiconductor Technologies Llc Method of direct-bonded optoelectronic devices

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100539219C (zh) * 2005-04-28 2009-09-09 皇家飞利浦电子股份有限公司 包括设置在凹部中的led的光源
CN100517738C (zh) * 2005-07-15 2009-07-22 鸿富锦精密工业（深圳）有限公司 影像感测芯片的封装结构
KR101240650B1 (ko) * 2006-01-18 2013-03-08 삼성디스플레이 주식회사 발광 다이오드 모듈, 이를 구비한 백라이트 어셈블리 및이를 구비한 표시 장치
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
EP1848042A1 (en) * 2006-04-21 2007-10-24 LEXEDIS Lighting GmbH LED package with submount
TWI296037B (en) * 2006-04-28 2008-04-21 Delta Electronics Inc Light emitting apparatus
US20080035942A1 (en) * 2006-08-08 2008-02-14 Lg Electronics Inc. Light emitting device package and method for manufacturing the same
TWD119728S1 (zh) * 2006-12-26 2007-11-01 奇力光電科技股份有限公司 發光二極體支架
KR100851183B1 (ko) * 2006-12-27 2008-08-08 엘지이노텍 주식회사 반도체 발광소자 패키지
US20110170303A1 (en) * 2010-01-14 2011-07-14 Shang-Yi Wu Chip package and fabrication method thereof
KR101114719B1 (ko) 2010-08-09 2012-02-29 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
WO2012061184A1 (en) 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device and method of making
WO2012061182A1 (en) 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device with wire bond free die
US9674938B2 (en) 2010-11-03 2017-06-06 3M Innovative Properties Company Flexible LED device for thermal management
US9151463B2 (en) 2010-12-29 2015-10-06 3M Innovative Properties Company LED color combiner
WO2012112873A2 (en) 2011-02-18 2012-08-23 3M Innovative Properties Company Flexible light emitting semiconductor device
CN102956761B (zh) * 2011-08-25 2015-03-11 展晶科技(深圳)有限公司 发光二极管的封装方法
CN102983125B (zh) * 2012-11-27 2015-07-01 北京半导体照明科技促进中心 Led封装、其制作方法及包含其的led系统
CN103296188B (zh) * 2013-05-27 2015-12-09 北京半导体照明科技促进中心 Led封装结构及其制作方法
US9450163B1 (en) * 2015-05-26 2016-09-20 Cree, Inc. Surface mount device with stress mitigation measures
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
CN105870297A (zh) * 2016-05-27 2016-08-17 福建鸿博光电科技有限公司 一种led光源及其封装方法
US20210391226A1 (en) * 2020-06-15 2021-12-16 Stmicroelectronics, Inc. Semiconductor device packages having cap with integrated electrical leads
CN114187850B (zh) * 2021-12-17 2022-09-20 合肥达视光电科技有限公司 一种透性强的贴膜显示屏及生产工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455518A (en) * 1993-11-23 1995-10-03 Hughes Aircraft Company Test apparatus for integrated circuit die
JPH0864717A (ja) 1994-08-24 1996-03-08 Matsushita Electric Ind Co Ltd 回路部品の実装方法
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
JP3037229B2 (ja) 1997-10-23 2000-04-24 新潟日本電気株式会社 ベアチップ実装方法及び実装装置
JP4250844B2 (ja) 2000-01-21 2009-04-08 Ｊｓｒ株式会社 半導体装置
JP4362917B2 (ja) * 2000-01-31 2009-11-11 宇部興産株式会社 金属箔積層体およびその製法
JP2003158301A (ja) * 2001-11-22 2003-05-30 Citizen Electronics Co Ltd 発光ダイオード
JP2003163378A (ja) * 2001-11-26 2003-06-06 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
AU2003302354A1 (en) * 2002-11-26 2004-06-18 Stockeryale, (Irl), Limited An illuminator and production method
US6835960B2 (en) * 2003-03-03 2004-12-28 Opto Tech Corporation Light emitting diode package structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625600B1 (ko) * 2005-05-30 2006-09-20 엘지전자 주식회사 측면형 발광 다이오드의 패키지 구조 및 이에 대한제작방법
JP2010114427A (ja) * 2008-10-08 2010-05-20 Sumitomo Chemical Co Ltd チップ型ｌｅｄパッケージ用基板
JPWO2011074262A1 (ja) * 2009-12-18 2013-04-25 三菱電機株式会社 レーザモジュール
JP2014060196A (ja) * 2012-09-14 2014-04-03 Nichia Chem Ind Ltd 発光装置
US9768365B2 (en) 2012-09-14 2017-09-19 Nichia Corporation Light emitting device
US10381520B2 (en) 2012-09-14 2019-08-13 Nichia Corporation Light emitting device
US10727375B2 (en) 2012-09-14 2020-07-28 Nichia Corporation Light emitting device
US11276802B2 (en) 2012-09-14 2022-03-15 Nichia Corporation Light emitting device
US12199082B2 (en) 2017-03-16 2025-01-14 Adeia Semiconductor Technologies Llc Method of direct-bonded optoelectronic devices
US12153222B2 (en) 2019-12-17 2024-11-26 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices

Also Published As

Publication number Publication date
CN100426536C (zh) 2008-10-15
DE102004043473A1 (de) 2005-05-12
US20050051792A1 (en) 2005-03-10
CN1595671A (zh) 2005-03-16
US7199400B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
JP2005086044A (ja) 高信頼性パッケージ
JP4023723B2 (ja) 表面実装型発光ダイオード
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
CN101447541B (zh) 半导体器件
US20170309593A1 (en) Semiconductor chip assembly and method for making same
US20140103386A1 (en) Light emitting diode package and method of manufacturing the same
KR100443504B1 (ko) 볼 그리드 어레이 패키지 구조 및 그 제조방법
US7450395B2 (en) Circuit module and circuit device including circuit module
CN100580918C (zh) 可降低封装应力的封装构造
JP2002208668A5 (ja)
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
KR100809698B1 (ko) 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법
JP4572467B2 (ja) マルチチップ半導体装置およびその製造方法
US20050133929A1 (en) Flexible package with rigid substrate segments for high density integrated circuit systems
JP2004289017A (ja) 樹脂封止型半導体装置
JPH11112036A (ja) 面実装半導体装置
KR20050033606A (ko) 음의 부피 팽창특성을 갖는 무연 전기 접속기
JP5078631B2 (ja) 半導体装置
JPH08236898A (ja) 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品
KR20090123684A (ko) 플립 칩 패키지의 제조 방법
JPH11204692A (ja) 半導体装置
US7019410B1 (en) Die attach material for TBGA or flexible circuitry
JP3879675B2 (ja) 半導体装置
JP2003092312A (ja) 電子装置及び光伝送モジュール
JP2712967B2 (ja) 半導体装置