[go: up one dir, main page]

JP2005072323A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005072323A
JP2005072323A JP2003301113A JP2003301113A JP2005072323A JP 2005072323 A JP2005072323 A JP 2005072323A JP 2003301113 A JP2003301113 A JP 2003301113A JP 2003301113 A JP2003301113 A JP 2003301113A JP 2005072323 A JP2005072323 A JP 2005072323A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
semiconductor
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003301113A
Other languages
Japanese (ja)
Inventor
Mitsuhiko Ogiwara
光彦 荻原
Ichimatsu Abiko
一松 安孫子
Masaaki Sakuta
昌明 佐久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Digital Imaging Corp
Original Assignee
Oki Data Corp
Oki Digital Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp, Oki Digital Imaging Corp filed Critical Oki Data Corp
Priority to JP2003301113A priority Critical patent/JP2005072323A/en
Publication of JP2005072323A publication Critical patent/JP2005072323A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

【課題】 異なる材料の複数の半導体層を格子定数などの制限なく容易に集積できる半導体装置を提供する。
【解決手段】 基板101上に、構成する半導体層の材料が互いに異なる第1の半導体薄膜103,第2の半導体薄膜107,第3の半導体薄膜111を積層した薄膜積層構造を設ける。あるいは、基板上の1次元的または2次元的に分割された複数の平面領域に、構成する半導体層の材料が互いに異なる半導体薄膜をそれぞれ設ける。さらには、上記複数の平面領域のそれぞれに、上記薄膜積層構造または1つの半導体薄膜を設ける。
【選択図】 図1(b)
PROBLEM TO BE SOLVED: To provide a semiconductor device capable of easily integrating a plurality of semiconductor layers of different materials without limitation of lattice constant or the like.
A thin film stacked structure in which a first semiconductor thin film 103, a second semiconductor thin film 107, and a third semiconductor thin film 111 having different semiconductor layer materials are stacked is provided on a substrate 101. Or the semiconductor thin film from which the material of the semiconductor layer to comprise differs from each other is provided in a plurality of planar regions divided one-dimensionally or two-dimensionally on the substrate. Furthermore, the thin film laminated structure or one semiconductor thin film is provided in each of the plurality of planar regions.
[Selection] Figure 1 (b)

Description

本発明は、複数の半導体薄膜を備えた半導体装置に関する。   The present invention relates to a semiconductor device including a plurality of semiconductor thin films.

従来の半導体装置としては、例えば発光波長が異なる発光部を集積化した多波長発光素子がある。従来の多波長発光素子は、例えば特許文献1に記載されている。   As a conventional semiconductor device, for example, there is a multi-wavelength light emitting element in which light emitting portions having different emission wavelengths are integrated. A conventional multi-wavelength light emitting element is described in, for example, Patent Document 1.

図12(a)および図12(b)は3つの異なる波長の発光部を集積化した従来の半導体装置の構造を説明する図であり、図12(a)は上面図、図12(b)は図12(a)のA−A’間の断面図である。   12 (a) and 12 (b) are diagrams for explaining the structure of a conventional semiconductor device in which light emitting portions having three different wavelengths are integrated. FIG. 12 (a) is a top view and FIG. 12 (b). FIG. 13 is a cross-sectional view taken along the line AA ′ in FIG.

図12(a)および図12(b)において、3011は例えばGaAsからなる半導体基板、3012は例えばn型GaAsからなるバッファ層、3013は例えばn型AlGa1−xAsからなる第1のクラッド層、3014は例えばn型AlGa1−yAsからなる第1の活性層、3015は例えばn型AlGa1−zAsからなる第2の活性層、3016は例えばn型AlGa1−sAsからなる第3の活性層、3017は例えばn型AlGa1−tAsからなる第2のクラッド層、3018は例えばn型GaAsからなるコンタクト層である。これらの半導体層は、半導体エピタキシャル法によって積層される。 12A and 12B, reference numeral 3011 denotes a semiconductor substrate made of, for example, GaAs, 3012 denotes a buffer layer made of, for example, n-type GaAs, and 3013 denotes a first electrode made of, for example, n-type Al x Ga 1-x As. The cladding layer, 3014 is, for example, a first active layer made of n-type Al y Ga 1-y As, 3015 is, for example, a second active layer made of n-type Al z Ga 1-z As, and 3016 is, for example, n-type Al s. A third active layer made of Ga 1-s As, 3017 is a second clad layer made of, for example, n-type Al t Ga 1-t As, and 3018 is a contact layer made of, for example, n-type GaAs. These semiconductor layers are stacked by a semiconductor epitaxial method.

第1の活性層3014,第2の活性層3015,第3の活性層3016のそれぞれのエネルギーバンドギャップEg(第1の活性層),Eg(第2の活性層),Eg(第3の活性層)の大きさは、
Eg(第1の活性層)>Eg(第2の活性層)>Eg(第3の活性層)
である。また、第1のクラッド層3013、第2のクラッド層3017のエネルギーバンドギャップEg(第1のクラッド層),Eg(第2のクラッド層)の大きさは、
Eg(第1のクラッド層)>Eg(第1の活性層)
Eg(第2のクラッド層)>Eg(第3の活性層)
である。
Energy band gaps Eg (first active layer), Eg (second active layer), Eg (third active layer) of the first active layer 3014, the second active layer 3015, and the third active layer 3016, respectively. Layer) is
Eg (first active layer)> Eg (second active layer)> Eg (third active layer)
It is. The sizes of the energy band gaps Eg (first cladding layer) and Eg (second cladding layer) of the first cladding layer 3013 and the second cladding layer 3017 are:
Eg (first cladding layer)> Eg (first active layer)
Eg (second cladding layer)> Eg (third active layer)
It is.

また、図12(a)および図12(b)において、3019a,3019b,3019cのそれぞれは例えばZn拡散領域からなるp型の拡散領域である。これらp型の拡散領域3019a,3019b,3019cは、コンタクト層3018、クラッド層3017、および活性層内に形成される。拡散領域3019aの拡散フロントは第3の活性層3016の中にあり、拡散領域3019bの拡散フロントは第2の活性層3015の中にあり、拡散領域3019cの拡散フロントは第1の活性層3014の中にある。また、3021は層間絶縁膜、3022は選択拡散領域ごとに個別に設けられた個別電極、3023は半導体基板3011の裏面に設けられた共通電極である。   12A and 12B, each of 3019a, 3019b, and 3019c is a p-type diffusion region made of, for example, a Zn diffusion region. These p-type diffusion regions 3019a, 3019b, and 3019c are formed in the contact layer 3018, the cladding layer 3017, and the active layer. The diffusion front of the diffusion region 3019a is in the third active layer 3016, the diffusion front of the diffusion region 3019b is in the second active layer 3015, and the diffusion front of the diffusion region 3019c is in the first active layer 3014. Is inside. Reference numeral 3021 denotes an interlayer insulating film, 3022 denotes an individual electrode provided for each selective diffusion region, and 3023 denotes a common electrode provided on the back surface of the semiconductor substrate 3011.

図12(a)および図12(b)の従来の半導体装置では、拡散領域3019a,3019b,3019cがそれぞれ異なる活性層内に拡散フロントを有しているので、それぞれのpn接合に電圧を印加すると、拡散フロントがある活性層の発光波長に対応した互いに異なる波長の発光が得られる。   In the conventional semiconductor device shown in FIGS. 12A and 12B, the diffusion regions 3019a, 3019b, and 3019c have diffusion fronts in different active layers. Therefore, when a voltage is applied to each pn junction. Thus, light emission having different wavelengths corresponding to the light emission wavelength of the active layer having the diffusion front can be obtained.

特開平11−233816号公報Japanese Patent Laid-Open No. 11-233816

しかしながら上記従来の半導体装置では、発光波長が異なる材料からなる複数の活性層を含む全ての半導体層を半導体エピタキシャル法によって積層する構造であり、格子定数が互いに異なる材料の半導体層を積層するので、積層構造を構成する個々の半導体層が格子定数によって制限されるという課題があった。   However, the conventional semiconductor device has a structure in which all semiconductor layers including a plurality of active layers made of materials having different emission wavelengths are stacked by a semiconductor epitaxial method, and semiconductor layers having different lattice constants are stacked. There has been a problem that individual semiconductor layers constituting the laminated structure are limited by a lattice constant.

本発明は、このような従来の課題を解決するためになされたものであり、異なる材料の複数の半導体層を格子定数などの制限なく容易に集積できる半導体装置を提供することを目的とする。   The present invention has been made to solve such a conventional problem, and an object of the present invention is to provide a semiconductor device in which a plurality of semiconductor layers of different materials can be easily integrated without limitation such as lattice constant.

本発明は、基板上に、構成する半導体層の材料が互いに異なる複数の半導体薄膜を積層した薄膜積層構造を設けた、あるいは基板上の1次元的または2次元的に分割された複数の平面領域に、構成する半導体層の材料が互いに異なる半導体薄膜をそれぞれ設けたことを特徴とするものである。   The present invention provides a thin film laminated structure in which a plurality of semiconductor thin films having different semiconductor layer materials are provided on a substrate, or a plurality of planar regions divided one-dimensionally or two-dimensionally on a substrate. In addition, semiconductor thin films having different semiconductor layer materials are provided.

本発明によれば、構成する半導体層の材料が互いに異なる複数の半導体薄膜を集積するので、それぞれの半導体薄膜を1つまたは複数の半導体層で構成することにより、異なる材料の複数の半導体層を格子定数などの制限なく容易に集積できるという効果がある。   According to the present invention, a plurality of semiconductor thin films having different semiconductor layer materials are integrated. Therefore, by forming each semiconductor thin film with one or a plurality of semiconductor layers, a plurality of semiconductor layers of different materials can be formed. There is an effect that it can be easily integrated without limitation of lattice constant.

実施の形態1.
図1(a),図1(b),図1(c)は本発明の実施の形態1の半導体装置の構造を説明する図であり、図1(a)は上面図、図1(b)は図1(a)のA−A’間の断面図、図1(c)は図1(a)のB−B’間の断面である。
Embodiment 1 FIG.
1 (a), 1 (b), and 1 (c) are diagrams illustrating the structure of the semiconductor device according to the first embodiment of the present invention. FIG. 1 (a) is a top view, and FIG. ) Is a cross-sectional view taken along the line AA 'in FIG. 1 (a), and FIG. 1 (c) is a cross-sectional view taken along the line BB' in FIG. 1 (a).

図1(a),図1(b),図1(c)において、102は基板101上に形成した導通層、103は第1の半導体薄膜、104は導通層、105は層間絶縁膜、106は導通層、107は第2の半導体薄膜、108は導通層、109は層間絶縁膜、110は導通層、111は第3の半導体薄膜、112は導通層、117は層間絶縁膜である。   1A, 1B, and 1C, reference numeral 102 denotes a conductive layer formed on the substrate 101, 103 denotes a first semiconductor thin film, 104 denotes a conductive layer, 105 denotes an interlayer insulating film, 106 Is a conduction layer, 107 is a second semiconductor thin film, 108 is a conduction layer, 109 is an interlayer insulation film, 110 is a conduction layer, 111 is a third semiconductor thin film, 112 is a conduction layer, and 117 is an interlayer insulation film.

また、図1(a),図1(b),図1(c)において、116a,116b,116cは、それぞれ第1の半導体薄膜103,第2の半導体薄膜107,第3の半導体薄膜111の上面にコンタクトしている導通層104,108,112と配線113a,113b,113cとが接続している電極コンタクト部である。115a,115b,115cは、素子を駆動制御する回路等の外部回路との接続領域を示している。126b,126cは、それぞれ第2の半導体薄膜107,第3の半導体薄膜111の下面にコンタクトしている導通層106,110と配線123b,123cとが接続している電極コンタクト部である。125aは、第1の半導体薄膜103と外部回路との接続領域、125b,125cは、配線123b,123cと外部回路との接続領域を示している。   1A, 1B, and 1C, reference numerals 116a, 116b, and 116c denote the first semiconductor thin film 103, the second semiconductor thin film 107, and the third semiconductor thin film 111, respectively. This is an electrode contact portion where the conductive layers 104, 108, 112 in contact with the upper surface are connected to the wirings 113a, 113b, 113c. Reference numerals 115a, 115b, and 115c denote connection regions with external circuits such as circuits that drive and control the elements. 126b and 126c are electrode contact portions where the conductive layers 106 and 110 in contact with the lower surfaces of the second semiconductor thin film 107 and the third semiconductor thin film 111 are connected to the wirings 123b and 123c, respectively. 125a indicates a connection region between the first semiconductor thin film 103 and an external circuit, and 125b and 125c indicate connection regions between the wirings 123b and 123c and the external circuit.

基板101は、例えば、Au,Ti/Pt/Au積層膜,Au/Zn積層膜,Ni/Ge/Au積層膜,Ni/Au積層膜,Al,Ni/Al積層膜,Pd,Pd/Au積層膜,Ge/Pd積層膜,Mg/Au積層膜、を含むメタル層、あるいはこれらの複数を含むメタル層などの導通層102が形成されたガラス基板等の他に、有機材料を含む柔軟性を備えた変形可能な基板(例えば、厚さが約100[μm]程度のPETフィルム)、あるいは有機材料を含む材料によってコーティングされ、かつ柔軟性を備えた変形可能な基板(例えば、厚さが約100[μm]のポリイミドがコーティングされたステンレス・フィルム)などを用いることができる。また、導通層102,104,106,108,110,112は、例えばメタル層である。   The substrate 101 is, for example, Au, Ti / Pt / Au laminated film, Au / Zn laminated film, Ni / Ge / Au laminated film, Ni / Au laminated film, Al, Ni / Al laminated film, Pd, Pd / Au laminated film In addition to a glass substrate on which a conductive layer 102 such as a film, a Ge / Pd laminated film, a Mg / Au laminated film, or a metal layer containing a plurality of these is formed, flexibility including an organic material is provided. A deformable substrate (for example, a PET film having a thickness of about 100 μm) or a deformable substrate coated with a material containing an organic material and having flexibility (for example, a thickness of about For example, a stainless film coated with 100 [μm] polyimide may be used. The conductive layers 102, 104, 106, 108, 110, and 112 are, for example, metal layers.

第1の半導体薄膜103,第2の半導体薄膜107,第3の半導体薄膜111は、例えば、それぞれの半導体薄膜から放射される光の波長が赤(740[nm]),緑(515[nm]),青(450[nm])となるように、材料の組成とすることができる。これには、例えば、第1の半導体薄膜103をAlGa1−xAs系の材料(赤色発光材料)、第2の半導体薄膜107を(AlGa1−xIn1−yP(例えばGaAsに格子整合するy=0.51)の材料(緑色発光材料)、第3の半導体薄膜111をGaInN/GaN系の材料(青色発光材料)とすることができる。 In the first semiconductor thin film 103, the second semiconductor thin film 107, and the third semiconductor thin film 111, for example, the wavelengths of light emitted from the respective semiconductor thin films are red (740 [nm]) and green (515 [nm]). ), Blue (450 [nm]). For example, the first semiconductor thin film 103 is made of an Al x Ga 1-x As-based material (red light emitting material), and the second semiconductor thin film 107 is made of (Al x Ga 1-x ) y In 1-y P. For example, the third semiconductor thin film 111 can be a GaInN / GaN-based material (blue light-emitting material).

図2(a-1)および図2(a-2)は第1の半導体薄膜103の一例を説明する断面図、図2(b-1)および図2(b-2)は第2の半導体薄膜107の一例を説明する断面図、図2(c-1)および図2(c-2)は第3の半導体薄膜111の一例を説明する断面図である。   2 (a-1) and 2 (a-2) are cross-sectional views illustrating an example of the first semiconductor thin film 103, and FIGS. 2 (b-1) and 2 (b-2) are second semiconductors. FIG. 2C-1 and FIG. 2C-2 are cross-sectional views illustrating an example of the third semiconductor thin film 111. FIG.

図2(a-1)および図2(a-2)において、第1の半導体薄膜103は、n型GaAs層1031と、n型AlGa1−xAs層1032と、p型AlGa1−yAs層1033と、p型AlGa1−zAs層1034と、p型GaAs層1035との積層構造である。また、図2(b-1)および図2(b-2)において、第2の半導体薄膜107は、n型GaAs層1071と、n型AlIn1−xP層1072と、p型GaIn1−yP層1073と、p型AlIn1−zP層1074と、p型GaAs層1075との積層構造である。ここで、n型AlIn1−xP層1072とp型AlIn1−zP層1074の各クラッド層の組成x,zは、例えば、GaAsと格子整合するように、x=z=0.51とすることができる。また、活性層であるp型GaIn1−yP層1073の組成yは、例えば、GaAsと格子整合するように、y=0.51とすることができる。また、図2(c-1)および図2(c-2)において、第3の半導体薄膜111は、n型GaN層1111と、GaInN/GaN多重量子井戸層(GaInNを最下層および最上層としたGaInN層とGaN層の多重量子井戸層)1112と、p型AlGaN層1113と、p型GaN層1114との積層構造である。 2 (a-1) and 2 (a-2), the first semiconductor thin film 103 includes an n-type GaAs layer 1031, an n-type Al x Ga 1-x As layer 1032, and a p-type Al y Ga. The stacked structure includes a 1-y As layer 1033, a p-type Al z Ga 1-z As layer 1034, and a p-type GaAs layer 1035. 2B-1 and 2B-2, the second semiconductor thin film 107 includes an n-type GaAs layer 1071, an n-type Al x In 1-x P layer 1072, and a p-type Ga. A stacked structure of a y In 1-y P layer 1073, a p-type Al z In 1-z P layer 1074, and a p-type GaAs layer 1075. Here, the compositions x and z of the clad layers of the n-type Al x In 1-x P layer 1072 and the p-type Al z In 1-z P layer 1074 are, for example, x = z so as to lattice match with GaAs. = 0.51. In addition, the composition y of the p-type Ga y In 1-y P layer 1073 that is the active layer can be set to y = 0.51 so as to lattice match with GaAs, for example. 2 (c-1) and 2 (c-2), the third semiconductor thin film 111 includes an n-type GaN layer 1111 and a GaInN / GaN multiple quantum well layer (GaInN as the lowermost layer and the uppermost layer). (Multi-quantum well layer of GaInN layer and GaN layer) 1112, p-type AlGaN layer 1113, and p-type GaN layer 1114.

なお、赤色の材料を(AlGa1−xIn1−yP(例えばGaAsに格子整合するy=0.51)の材料で波長約620[nm]、緑色の材料をGaInN/GaN系の材料で波長約515[nm]とするなど、他の材料とすることもできる。また、発光波長は、必ずしも上記の波長に限定されることはない。例えば、赤色の発光波長についてはおおよそ630〜780[nm]、緑色の発光波長についてはおおよそ490〜560[nm]、青色発光波長についてはおおよそ450〜490[nm]の波長範囲から適宜選択することができる。 The red material is a material of (Al x Ga 1-x ) y In 1-y P (for example, y = 0.51 that lattice matches with GaAs), and the green material is GaInN / GaN. Other materials such as a system material having a wavelength of about 515 [nm] may be used. Further, the emission wavelength is not necessarily limited to the above wavelength. For example, the red light emission wavelength is appropriately selected from a wavelength range of approximately 630 to 780 [nm], the green light emission wavelength is approximately 490 to 560 [nm], and the blue light emission wavelength is approximately 450 to 490 [nm]. Can do.

実施の形態1の半導体装置の製造手順を以下に説明する。まず、上面に導通層102を設けた基板101、および第1の半導体薄膜103,第2の半導体薄膜107,第3の半導体薄膜111を用意する。   A manufacturing procedure of the semiconductor device according to the first embodiment will be described below. First, the substrate 101 provided with the conductive layer 102 on the upper surface, the first semiconductor thin film 103, the second semiconductor thin film 107, and the third semiconductor thin film 111 are prepared.

第1の半導体薄膜103,第2の半導体薄膜107,第3の半導体薄膜111は、半導体薄膜とその半導体薄膜を結晶成長する際の基板との間にその半導体薄膜およびその基板に対して選択的にエッチングされる剥離層を設け、この剥離層をエッチング除去して半導体薄膜を基板から剥離することによって得られる。   The first semiconductor thin film 103, the second semiconductor thin film 107, and the third semiconductor thin film 111 are selective to the semiconductor thin film and the substrate between the semiconductor thin film and the substrate used for crystal growth of the semiconductor thin film. A peeling layer to be etched is provided, and the peeling layer is removed by etching to peel the semiconductor thin film from the substrate.

第1の半導体薄膜103については、図2(a-1)に示すように、GaAs基板1001a上に、GaAsバッファ層1002aおよび剥離層となるAlAs層1003aを形成し、このAlAs層1003a上に、第1の半導体薄膜103を構成するn型GaAs層1031,n型AlGa1−xAs層1032,p型AlGa1−yAs層1033,p型AlGa1−zAs層1034,p型GaAs層1035を積層形成する。そして、剥離層であるAlAs層1003aをエッチング除去して第1の半導体薄膜103をGaAs基板1001aから剥離することにより、図2(a-2)に示す構造の第1の半導体薄膜103が得られる。 As for the first semiconductor thin film 103, as shown in FIG. 2 (a-1), a GaAs buffer layer 1002a and an AlAs layer 1003a to be a release layer are formed on a GaAs substrate 1001a, and on the AlAs layer 1003a, An n-type GaAs layer 1031, an n-type Al x Ga 1-x As layer 1032, a p-type Al y Ga 1-y As layer 1033, and a p-type Al z Ga 1-z As layer 1034 constituting the first semiconductor thin film 103. , A p-type GaAs layer 1035 is stacked. Then, the first semiconductor thin film 103 having the structure shown in FIG. 2A-2 is obtained by removing the first semiconductor thin film 103 from the GaAs substrate 1001a by etching away the AlAs layer 1003a which is a peeling layer. .

第2の半導体薄膜107については、図2(b-1)に示すように、GaAs基板1001b上に、GaAsバッファ層1002bおよび剥離層となるAlAs層1003bを形成し、このAlAs層1003b上に、第2の半導体薄膜107を構成するn型GaAs層1071,n型AlIn1−xP層1072,p型GaIn1−yP層1073,p型AlIn1−zP層1074,p型GaAs層1075を積層形成する。そして、剥離層であるAlAs層1003bをエッチング除去して第2の半導体薄膜107をGaAs基板1001bから剥離することにより、図2(b-2)に示す構造の第2の半導体薄膜107が得られる。ここで、上記同様、n型AlIn1−xP層1072とp型AlIn1−zP層1074の各クラッド層の組成x,zは、例えば、GaAsと格子整合するように、x=z=0.51とすることができる。また、活性層であるp型GaIn1−yP層1073の組成yは、例えば、GaAsと格子整合するように、y=0.51とすることができる。また、例えば、(AlGa1−xIn1−yPの積層構造でヘテロエピタキシャル構造(クラッド層/活性層のようなシングルヘテロ構造やクラッド層/活性層/クラッド層のようなダブルヘテロ構造)を設ける場合、クラッド層(1072と1074)のエネルギーバンドギャップの方が活性層(1073)のエネルギーバンドギャップよりも大きくなるように、(AlGa1−xIn1−yPの組成x,yを適宜調整してもよい。また、GaAsとの格子整合を考慮して、(AlGa1−x0.51In0.49Pの組成xを適宜調整してもよい。 As for the second semiconductor thin film 107, as shown in FIG. 2 (b-1), a GaAs buffer layer 1002b and an AlAs layer 1003b to be a release layer are formed on a GaAs substrate 1001b, and on this AlAs layer 1003b, N-type GaAs layer 1071, n-type Al x In 1-x P layer 1072, p-type Ga y In 1-y P layer 1073, p-type Al z In 1-z P layer 1074 constituting the second semiconductor thin film 107 , A p-type GaAs layer 1075 is stacked. Then, the second semiconductor thin film 107 having the structure shown in FIG. 2B-2 is obtained by etching away the AlAs layer 1003b which is a peeling layer and peeling the second semiconductor thin film 107 from the GaAs substrate 1001b. . Here, as described above, the compositions x and z of the clad layers of the n-type Al x In 1-x P layer 1072 and the p-type Al z In 1-z P layer 1074 are, for example, lattice-matched with GaAs. x = z = 0.51. In addition, the composition y of the p-type Ga y In 1-y P layer 1073 that is the active layer can be set to y = 0.51 so as to lattice match with GaAs, for example. Further, for example, a (Al x Ga 1-x ) y In 1-y P stacked structure and a heteroepitaxial structure (a single heterostructure such as a cladding layer / active layer or a double heterostructure such as a cladding layer / active layer / cladding layer) When the heterostructure is provided, (Al x Ga 1-x ) y In 1-y is set so that the energy band gap of the cladding layers (1072 and 1074) is larger than the energy band gap of the active layer (1073). The composition x and y of P may be adjusted as appropriate. Further, in consideration of lattice matching with GaAs, the composition x of (Al x Ga 1-x ) 0.51 In 0.49 P may be adjusted as appropriate.

第3の半導体薄膜111については、図2(c-1)に示すように、サファイア基板1004上に、剥離層となるAlN層1005を形成し、このAlN層1005上に、第3の半導体薄膜111を構成するn型GaN層1111,GaInN/GaN多重量子井戸層1112,p型AlGaN層1113,p型GaN層1114を積層形成する。そして、剥離層であるAlN層1005をエッチング除去して第3の半導体薄膜111をサファイア基板1004から剥離することにより、図2(c-2)に示す構造の第3の半導体薄膜111が得られる。   As for the third semiconductor thin film 111, as shown in FIG. 2 (c-1), an AlN layer 1005 serving as a peeling layer is formed on the sapphire substrate 1004, and the third semiconductor thin film is formed on the AlN layer 1005. An n-type GaN layer 1111, a GaInN / GaN multiple quantum well layer 1112, a p-type AlGaN layer 1113, and a p-type GaN layer 1114 are stacked. Then, the third semiconductor thin film 111 having the structure shown in FIG. 2C-2 is obtained by removing the third semiconductor thin film 111 from the sapphire substrate 1004 by etching away the AlN layer 1005 as a peeling layer. .

次に、基板101に設けた導通層102上に、第1の半導体薄膜103をボンディングする。その次に、第1の半導体薄膜103上に導通層104を形成する。その次に、層間絶縁膜105を形成し、その上に導通層106を形成する。以降順次、第3の半導体薄膜107,導通層108,層間絶縁膜109,導通層110,第3の半導体薄膜111,導通層112を順次積層する。   Next, the first semiconductor thin film 103 is bonded onto the conductive layer 102 provided on the substrate 101. Next, a conductive layer 104 is formed on the first semiconductor thin film 103. Next, an interlayer insulating film 105 is formed, and a conductive layer 106 is formed thereon. Thereafter, the third semiconductor thin film 107, the conductive layer 108, the interlayer insulating film 109, the conductive layer 110, the third semiconductor thin film 111, and the conductive layer 112 are sequentially stacked.

半導体薄膜は、例えば分子間力によって導通層にボンディングされる。半導体薄膜を導通層にボンディングするにあたっては、半導体薄膜のボンディング面に表面処理を施す。一方、半導体薄膜をボンディングする導通層の表面にも、適宜表面処理を施す。また、導通層のメタルパターンは、標準的なリフトオフ法によってを形成することができる。   The semiconductor thin film is bonded to the conductive layer by intermolecular force, for example. In bonding the semiconductor thin film to the conductive layer, a surface treatment is applied to the bonding surface of the semiconductor thin film. On the other hand, the surface of the conductive layer for bonding the semiconductor thin film is appropriately subjected to surface treatment. The metal pattern of the conductive layer can be formed by a standard lift-off method.

最上層の層間絶縁膜117を形成した後、電極コンタクト部116a,116b,116c,126b、126cおよび接続領域125aを設ける層間絶縁膜117の領域に開口部を設け、配線113a,113b,113c,123b,123cを形成する。以上の手順により、実施の形態1の半導体装置が得られる。   After the uppermost interlayer insulating film 117 is formed, an opening is provided in the region of the interlayer insulating film 117 where the electrode contact portions 116a, 116b, 116c, 126b, 126c and the connection region 125a are provided, and wirings 113a, 113b, 113c, 123b are provided. , 123c. Through the above procedure, the semiconductor device of the first embodiment is obtained.

実施の形態1の半導体装置の動作を以下に説明する。この実施の形態1の半導体装置は、例えば端面方向(半導体薄膜の積層方向に対して垂直の方向)から光を放射する形態の発光素子である。   The operation of the semiconductor device of the first embodiment will be described below. The semiconductor device according to the first embodiment is, for example, a light emitting element that emits light from an end face direction (a direction perpendicular to a stacking direction of semiconductor thin films).

第1の半導体薄膜103を発光させるためには、例えば、導通層102に0[V]を、導通層104に+1.6〜+2.2[V]、例えば+1.9[V]を、それぞれ印加する。この電位差+1.9[V]により、第1の半導体薄膜103の発光部が発光する。また、第2の半導体薄膜107を発光させるためには、例えば、導通層106に0[V]を、導通層108に+2.4〜+3[V]、例えば+2.7[V]を、それぞれ印加する。この電位差+2.7[V]により、第2の半導体薄膜107の発光部が発光する。同様に、第3の半導体薄膜111を発光させるためには、例えば、導通層110に0[V]を、導通層112に+2.8〜+4[V]、例えば+3.4[V]を、それぞれ印加する。この電位差+3.4[V]により、第3の半導体薄膜111の発光部が発光する。ここで例示した電圧は、理想的には、pn接合領域あるいはpn接合の近傍を含む領域のpn接合面に概略垂直方向に印加される電圧であって、pn接合間に印加される電圧Vfは、pn接合界面の拡散電位Vdに対して、少なくともVf>Vdの関係を満たす電圧を、素子の電極間に印加する必要がある。実際には、素子の電極間に印加する電圧(p側電極−n側電極間に印加する電圧)は、各半導体層の抵抗率や電極−半導体層間の接触抵抗、配線の抵抗、半導体薄膜−導通層の接触抵抗など、種々の抵抗が影響を与えるため、各層から所望の発光強度が得られる電流が素子に注入されるような印加電圧を適宜選択すればよい。   In order to cause the first semiconductor thin film 103 to emit light, for example, 0 [V] is applied to the conductive layer 102, and +1.6 to +2.2 [V], for example +1.9 [V] is applied to the conductive layer 104. Apply. Due to this potential difference +1.9 [V], the light emitting portion of the first semiconductor thin film 103 emits light. In order to cause the second semiconductor thin film 107 to emit light, for example, 0 [V] is applied to the conductive layer 106, and +2.4 to +3 [V], for example +2.7 [V] is applied to the conductive layer 108. Apply. Due to this potential difference +2.7 [V], the light emitting portion of the second semiconductor thin film 107 emits light. Similarly, in order to cause the third semiconductor thin film 111 to emit light, for example, the conductive layer 110 is set to 0 [V], the conductive layer 112 is set to +2.8 to +4 [V], for example, +3.4 [V], Apply each. Due to this potential difference +3.4 [V], the light emitting portion of the third semiconductor thin film 111 emits light. The voltage exemplified here is ideally applied to the pn junction surface of the pn junction region or the region including the vicinity of the pn junction in a substantially vertical direction, and the voltage Vf applied between the pn junctions is Therefore, it is necessary to apply a voltage satisfying at least the relationship of Vf> Vd to the diffusion potential Vd at the pn junction interface between the electrodes of the element. Actually, the voltage applied between the electrodes of the element (voltage applied between the p-side electrode and the n-side electrode) depends on the resistivity of each semiconductor layer, the contact resistance between the electrode and the semiconductor layer, the resistance of the wiring, the semiconductor thin film- Since various resistances such as the contact resistance of the conductive layer influence the applied voltage, an applied voltage may be selected as appropriate so that a current capable of obtaining a desired light emission intensity from each layer is injected into the element.

このように、第1の半導体薄膜103を発光させるには導通層104(電極コンタクト部116a,接続領域115a)と導通層102(接続領域125a)間に、第2の半導体薄膜107を発光させるには導通層108(電極コンタクト部116b,接続領域115b)と導通層106(電極コンタクト部126b,接続領域125b)間に、第3の半導体薄膜111を発光させるには導通層112(電極コンタクト部116c,接続領域115c)と導通層110(電極コンタクト部126c,接続領域125c)間に、それぞれ電圧を独立に印加し、それぞれの半導体薄膜の発光素子の駆動電流を個別に制御し、それぞれの半導体薄膜から放射される光の強度を個別に調節することにより、全体として視覚できる発光色(発光素子としての発光色)を制御する。このため、この実施の形態1では、それぞれの半導体薄膜に印加する電圧または電流を個別に制御する駆動制御手段をさらに設け、あるいはこのような駆動制御手段を接続領域115a,115b,115c,125a,125b,125cに接続して、それぞれの半導体薄膜から放射される光の強度を制御する。   Thus, in order to make the first semiconductor thin film 103 emit light, the second semiconductor thin film 107 emits light between the conductive layer 104 (electrode contact portion 116a, connection region 115a) and the conductive layer 102 (connection region 125a). In order to cause the third semiconductor thin film 111 to emit light between the conductive layer 108 (electrode contact portion 116b, connection region 115b) and the conductive layer 106 (electrode contact portion 126b, connection region 125b), the conductive layer 112 (electrode contact portion 116c). , Connection region 115c) and conductive layer 110 (electrode contact portion 126c, connection region 125c), voltages are independently applied to individually control the drive currents of the light emitting elements of the respective semiconductor thin films, and the respective semiconductor thin films. By adjusting the intensity of the light emitted from each individual light emission color (light emitting element) To control the emission color). Therefore, in the first embodiment, drive control means for individually controlling the voltage or current applied to each semiconductor thin film is further provided, or such drive control means is connected to the connection regions 115a, 115b, 115c, 125a, Connected to 125b and 125c, the intensity of light emitted from each semiconductor thin film is controlled.

以上のように実施の形態1によれば、互いに材料が異なる複数の半導体薄膜をボンディングにより積層し、その積層したそれぞれの発光部として動作する半導体薄膜に、個別に電圧または電流を印加制御するようにしたので、異なる材料の複数の半導体層を格子定数などの制限なく容易に集積でき、コンパクトな発光色可変、発光強度可変の半導体装置が得られる。また、半導体薄膜をボンディングする基板を柔軟性を備えた変形可能な基板とすることにより、変形可能な発光素子ができる。   As described above, according to the first embodiment, a plurality of semiconductor thin films of different materials are stacked by bonding, and voltage or current is individually controlled to be applied to the stacked semiconductor thin films that operate as the respective light emitting portions. As a result, a plurality of semiconductor layers of different materials can be easily integrated without limitation of lattice constant and the like, and a compact semiconductor device with variable emission color and variable emission intensity can be obtained. In addition, a deformable light emitting element can be obtained by using a flexible deformable substrate as the substrate to which the semiconductor thin film is bonded.

実施の形態1の変形例1
図3(a)および図3(b)は上記実施の形態1の変形例1の半導体装置の構造を説明する図であり、図3(a)は上面図、図3(b)は図3(a)のA−A’間の断面図である。なお、図3(a)および図3(b)において、図1(a),図1(b),図1(c)と同様のものには同じ符号を付してある。
Modification 1 of Embodiment 1
FIGS. 3A and 3B are views for explaining the structure of the semiconductor device according to the first modification of the first embodiment. FIG. 3A is a top view and FIG. It is sectional drawing between AA 'of (a). In FIG. 3 (a) and FIG. 3 (b), the same components as those in FIG. 1 (a), FIG. 1 (b), and FIG.

この実施の形態1の変形例1の半導体装置は、上記実施の形態1の半導体装置(図1(a),図1(b),図1(c)参照)において、導通層106,110および層間絶縁膜105,109を省略した構成である。この実施の形態1の変形例1では、導通層104は第1の半導体薄膜103の上面および第2の半導体薄膜107の下面にコンタクトしており、導通層108は第2の半導体薄膜107の上面および第3の半導体薄膜111の下面にコンタクトしている。   The semiconductor device of Modification 1 of Embodiment 1 is the same as that of the semiconductor device of Embodiment 1 (see FIGS. 1 (a), 1 (b), and 1 (c)). The interlayer insulating films 105 and 109 are omitted. In the first modification of the first embodiment, the conductive layer 104 is in contact with the upper surface of the first semiconductor thin film 103 and the lower surface of the second semiconductor thin film 107, and the conductive layer 108 is the upper surface of the second semiconductor thin film 107. In addition, the lower surface of the third semiconductor thin film 111 is contacted.

実施の形態1の変形例1の半導体装置の動作を以下に説明する。いずれか1層の半導体薄膜のみを発光させる動作は、上記実施の形態1と同様である。第1の半導体薄膜103を発光させるためには、例えば、導通層102に0[V]を、導通層104に+1.6〜+2.2[V]、例えば+1.9[V]を、それぞれ印加する。この電位差+1.9[V]により、第1の半導体薄膜103の発光部が発光する。また、第2の半導体薄膜107を発光させるためには、例えば、導通層104に0[V]を、導通層108に+2.4〜+3[V]、例えば+2.7[V]を、それぞれ印加する。この電位差+2.7[V]により、第2の半導体薄膜107の発光部が発光する。同様に、第3の半導体薄膜111を発光させるためには、例えば、導通層108に0[V]を、導通層112に+2.8〜+4[V]、例えば+3.4[V]を、それぞれ印加する。この電位差+3.4[V]により、第3の半導体薄膜111の発光部が発光する。このように、いずれか1層の半導体薄膜のみを発光させる場合には、発光させる半導体薄膜の上下の導通層に所定の電圧および0[V]をそれぞれ印加する。   The operation of the semiconductor device according to the first modification of the first embodiment will be described below. The operation of causing only one of the semiconductor thin films to emit light is the same as that in the first embodiment. In order to cause the first semiconductor thin film 103 to emit light, for example, 0 [V] is applied to the conductive layer 102, and +1.6 to +2.2 [V], for example +1.9 [V] is applied to the conductive layer 104. Apply. Due to this potential difference +1.9 [V], the light emitting portion of the first semiconductor thin film 103 emits light. In order to cause the second semiconductor thin film 107 to emit light, for example, 0 [V] is applied to the conductive layer 104, and +2.4 to +3 [V], for example +2.7 [V] is applied to the conductive layer 108. Apply. Due to this potential difference +2.7 [V], the light emitting portion of the second semiconductor thin film 107 emits light. Similarly, in order to cause the third semiconductor thin film 111 to emit light, for example, 0 [V] is applied to the conductive layer 108, +2.8 to +4 [V], for example +3.4 [V] is applied to the conductive layer 112. Apply each. Due to this potential difference +3.4 [V], the light emitting portion of the third semiconductor thin film 111 emits light. As described above, when only one of the semiconductor thin films emits light, a predetermined voltage and 0 [V] are applied to the upper and lower conductive layers of the semiconductor thin film to emit light.

これに対し、第1の半導体薄膜103と第2の半導体薄膜107を同時に発光させるためには、例えば、導通層102に0[V]を、導通層104に+1.6〜+2.2[V]、例えば+1.9[V]を、導通層108に+4〜+5.2[V]、例えば+4.6[V]を、それぞれ印加することにより、第1の半導体薄膜103および第2の半導体薄膜107のそれぞれの発光部が発光するために必要な電位差を印加する。同様に、全ての半導体薄膜を同時に発光させるには、例えば、導電層102,104,108,112に、0[V],+1.6〜+2.2[V]、例えば+1.9[V],+4〜+5.2[V]、例えば+4.6[V],+6.8〜+9.2[V]、例えば+8[V]をそれぞれ印加することにより、それぞれの半導体薄膜の発光部が発光するために必要な電位差を印加する。上述のように、各層に印加する電圧は、各層からの光量が所望の光量となるように適宜調整することができる。また、各層に印加する電圧の例は、一例であって、各半導体層と導通層間の接触抵抗、半導体−電極間の接触抵抗、各半導体層の抵抗率などにより、上記電圧例に制限されないことは、言うまでもない。   On the other hand, in order to cause the first semiconductor thin film 103 and the second semiconductor thin film 107 to emit light simultaneously, for example, 0 [V] is applied to the conductive layer 102 and +1.6 to +2.2 [V] is applied to the conductive layer 104. ], For example, +1.9 [V] and +4 to +5.2 [V], for example, +4.6 [V], are applied to the conductive layer 108, respectively, so that the first semiconductor thin film 103 and the second semiconductor are applied. A potential difference necessary for light emission of each light emitting portion of the thin film 107 is applied. Similarly, in order to make all the semiconductor thin films emit light simultaneously, for example, the conductive layers 102, 104, 108, and 112 have 0 [V], +1.6 to +2.2 [V], for example, +1.9 [V]. , +4 to +5.2 [V], for example, +4.6 [V], +6.8 to +9.2 [V], for example +8 [V], respectively, so that the light emitting portions of the respective semiconductor thin films emit light. A potential difference necessary to achieve this is applied. As described above, the voltage applied to each layer can be appropriately adjusted so that the amount of light from each layer becomes a desired amount of light. Moreover, the example of the voltage applied to each layer is an example, and is not limited to the above voltage example by the contact resistance between each semiconductor layer and the conductive layer, the contact resistance between the semiconductor and the electrode, the resistivity of each semiconductor layer, etc. Needless to say.

このように実施の形態1の変形例1では、それぞれの半導体薄膜に印加する電圧は他の半導体薄膜に印加する電圧によって変化するため、他の半導体薄膜に印加する電圧または電流を考慮しつつ、それぞれの半導体薄膜に印加する電圧または電流を一括して制御する駆動制御手段をさらに設け、あるいはこのような駆動制御手段を接続領域115a,115b,115c,125aに接続して、それぞれの半導体薄膜から放射される光の強度を制御する。   As described above, in the first modification of the first embodiment, the voltage applied to each semiconductor thin film varies depending on the voltage applied to the other semiconductor thin film, so that the voltage or current applied to the other semiconductor thin film is taken into consideration. Drive control means for collectively controlling voltages or currents applied to the respective semiconductor thin films is further provided, or such drive control means is connected to the connection regions 115a, 115b, 115c, and 125a, and the respective semiconductor thin films are connected. Controls the intensity of emitted light.

実施の形態1のその他変形
上記実施の形態1については、上記変形例1の他にも以下の(1)〜(5)のような種々の変形が可能である。
(1)独立した半導体薄膜積層構造を複数、1次元的あるいは2次元的に基板上に配列ないし、集積することもできる。
(2)積層する半導体薄膜を3層ではなく適宜所望の機能、スペースなどを考慮して、2層とすることもできる。また、4層以上とすることもできる。
(3)フレキシビリティを要求されない場合には、基板101を変形可能な材料ではなく、リジッドな基板とすることもできる。
(4)その他、配線や層間絶縁膜開口部の構造、配置、大きさなど種々の変形が可能である。
(5)上記実施の形態1では、発光素子を備えた半導体薄膜を積層した例に具体的に説明したが、他の素子を備えた半導体薄膜を積層し、集積化を図ることもできる。
Other Modifications of First Embodiment In addition to the first modification, various modifications such as the following (1) to (5) are possible for the first embodiment.
(1) A plurality of independent semiconductor thin film laminated structures can be arranged or integrated on a substrate one-dimensionally or two-dimensionally.
(2) The semiconductor thin films to be laminated may be formed in two layers instead of three layers in consideration of a desired function, space, and the like. Moreover, it can also be set as four or more layers.
(3) If flexibility is not required, the substrate 101 can be a rigid substrate instead of a deformable material.
(4) In addition, various modifications such as the structure, arrangement, and size of the wiring and the opening of the interlayer insulating film are possible.
(5) In the first embodiment, an example in which a semiconductor thin film including a light emitting element is stacked has been specifically described. However, a semiconductor thin film including another element can be stacked to achieve integration.

実施の形態2
図4(a)および図4(b)は本発明の実施の形態2の半導体装置の構造を説明する図であり、図4(a)は上面図、図4(b)は図4(a)のA−A’間の断面図である。なお、図4(a)および図4(b)において、図1(a),図1(b),図1(c)と同様のものには同じ符号を付してある。
Embodiment 2
4 (a) and 4 (b) are diagrams for explaining the structure of the semiconductor device according to the second embodiment of the present invention. FIG. 4 (a) is a top view and FIG. 4 (b) is FIG. It is sectional drawing between AA 'of). 4 (a) and 4 (b), components similar to those in FIGS. 1 (a), 1 (b), and 1 (c) are denoted by the same reference numerals.

この実施の形態2の半導体装置は、上記実施の形態1の半導体装置(図1(a)および図1(b)参照)において、導通層104,106,108,110および層間絶縁膜105,109ならびに配線113a,113b,123b,123cを省略した構成である。この実施の形態2では、第1の半導体薄膜103と第2の半導体薄膜107および第2の半導体薄膜107と第3の半導体薄膜111を直接ボンディングしたものである。   The semiconductor device of the second embodiment is the same as that of the semiconductor device of the first embodiment (see FIGS. 1A and 1B), and the conductive layers 104, 106, 108, 110 and the interlayer insulating films 105, 109. In addition, the wiring 113a, 113b, 123b, 123c is omitted. In the second embodiment, the first semiconductor thin film 103 and the second semiconductor thin film 107 and the second semiconductor thin film 107 and the third semiconductor thin film 111 are directly bonded.

例えば、第1の半導体薄膜103、第2の半導体薄膜107、第3の半導体薄膜111を順に発光波長が短くなるように構成する。第1の半導体薄膜103と第2の半導体薄膜107のボンディング界面は、例えばGaAs/GaAsとすることができる。また、第2の半導体薄膜107と第3の半導体薄膜111のボンディング界面は、例えばGaAs/GaNとすることができる。   For example, the first semiconductor thin film 103, the second semiconductor thin film 107, and the third semiconductor thin film 111 are configured so that the emission wavelength becomes shorter in order. The bonding interface between the first semiconductor thin film 103 and the second semiconductor thin film 107 can be, for example, GaAs / GaAs. The bonding interface between the second semiconductor thin film 107 and the third semiconductor thin film 111 can be, for example, GaAs / GaN.

この実施の形態2の半導体装置の製造手順は、半導体薄膜の間に設ける導通層および層間絶縁膜の形成手順がないこと、ならびに層間絶縁膜117に開口部を設けて配線113aを形成する手順において配線113b,113c,123b,123cを形成しないことを除いて、上記実施の形態1の半導体装置の製造手順と同様である。   The manufacturing procedure of the semiconductor device of the second embodiment is that there is no procedure for forming a conductive layer and an interlayer insulating film provided between semiconductor thin films, and a procedure for forming an interconnection 113a by providing an opening in the interlayer insulating film 117. Except that the wirings 113b, 113c, 123b, and 123c are not formed, the manufacturing procedure of the semiconductor device of the first embodiment is the same.

実施の形態2の半導体装置の動作を以下に説明する。この実施の形態2の半導体装置は、例えば上記実施の形態1と同様に端面方向(半導体薄膜の積層方向に対して垂直の方向)から光を放射する形態の発光素子である。   The operation of the semiconductor device of the second embodiment will be described below. The semiconductor device according to the second embodiment is a light emitting element that emits light from the end face direction (a direction perpendicular to the stacking direction of the semiconductor thin films), for example, as in the first embodiment.

この実施の形態2では、導通層112(電極コンタクト部116c,接続領域115c)と導通層102(接続領域125a)の間に電圧を印加することにより、第1の半導体薄膜103,第2の半導体薄膜107,第3の半導体薄膜111の発光部を発光させ、上記印加する電圧を変化させることにより、それぞれの半導体薄膜の発光強度を制御する。このため、この実施の形態2では、最上層および最下層の半導体薄膜に印加する電圧または電流を制御する駆動制御手段をさらに設け、あるいはこのような駆動制御手段を接続領域115c,125cに接続して、それぞれの半導体薄膜から放射される光の強度を制御する。   In the second embodiment, a voltage is applied between the conductive layer 112 (electrode contact portion 116c, connection region 115c) and the conductive layer 102 (connection region 125a), so that the first semiconductor thin film 103 and the second semiconductor The light emitting portions of the thin film 107 and the third semiconductor thin film 111 emit light and the applied voltage is changed to control the light emission intensity of each semiconductor thin film. Therefore, in the second embodiment, drive control means for controlling the voltage or current applied to the uppermost and lowermost semiconductor thin films is further provided, or such drive control means is connected to the connection regions 115c and 125c. Thus, the intensity of light emitted from each semiconductor thin film is controlled.

なお、この実施の形態2では、電極が上下に1つずつあるのみなので、発光させる半導体薄膜を選択することはできない。そのため、3原色の発光半導体薄膜を用いて同時に発光させて白色光を得ることができる。   In the second embodiment, since there are only one electrode at the top and bottom, a semiconductor thin film that emits light cannot be selected. Therefore, white light can be obtained by simultaneously emitting light using the light emitting semiconductor thin films of the three primary colors.

以上のように実施の形態2によれば、半導体薄膜を直接ボンディングして積層するようにしたので、上記実施の形態1と比較して製造手順を簡略化することができる。   As described above, according to the second embodiment, since the semiconductor thin films are directly bonded and laminated, the manufacturing procedure can be simplified as compared with the first embodiment.

実施の形態2の変形例1
図5(a)および図5(b)は上記実施の形態2の変形例1の半導体装置の構造を説明する図であり、図5(a)は上面図、図5(b)は図5(a)のA−A’間の断面図である。なお、図5(a)および図5(b)において、図4(a)および図4(b)と同様のものには同じ符号を付してある。
Modification 1 of Embodiment 2
5 (a) and 5 (b) are diagrams for explaining the structure of the semiconductor device according to the first modification of the second embodiment, in which FIG. 5 (a) is a top view and FIG. 5 (b) is FIG. It is sectional drawing between AA 'of (a). In FIG. 5 (a) and FIG. 5 (b), components similar to those in FIG. 4 (a) and FIG. 4 (b) are denoted by the same reference numerals.

この実施の形態2の変形例1の半導体装置では、第3の半導体薄膜111上に導通層112を設けていない。その他の構造は、上記実施の形態2の半導体装置と同様である。このように導通層112を設けない構造とすることにより、上面から光を放射する発光素子とすることができる。   In the semiconductor device according to the first modification of the second embodiment, the conductive layer 112 is not provided on the third semiconductor thin film 111. Other structures are the same as those of the semiconductor device of the second embodiment. By using such a structure in which the conductive layer 112 is not provided, a light-emitting element that emits light from the upper surface can be obtained.

この実施の形態2の変形例1では、下層の半導体薄膜ほど発光波長が長くなるように、半導体薄膜を積層することが望ましい。つまり、第1の半導体薄膜103、第2の半導体薄膜107、第3の半導体薄膜111を順に発光波長が短くなるように構成することが望ましい。例えば、下層から、赤色発光の半導体薄膜,緑色発光の半導体薄膜,青色発光の半導体薄膜の順に積層することが望ましい。このように半導体薄膜を積層することにより、下層の半導体薄膜から放射される光が上層の半導体薄膜で大幅に吸収されて上面から見た時にその波長の発光強度が減衰することを防止することができる。   In the first modification of the second embodiment, it is desirable to stack the semiconductor thin film so that the emission wavelength becomes longer in the lower semiconductor thin film. That is, it is desirable to configure the first semiconductor thin film 103, the second semiconductor thin film 107, and the third semiconductor thin film 111 so that the emission wavelength becomes shorter in order. For example, it is desirable to stack a red light emitting semiconductor thin film, a green light emitting semiconductor thin film, and a blue light emitting semiconductor thin film in this order from the lower layer. By laminating the semiconductor thin film in this way, it is possible to prevent the light emitted from the lower semiconductor thin film from being significantly absorbed by the upper semiconductor thin film and to attenuate the emission intensity at that wavelength when viewed from the upper surface. it can.

なお、この実施の形態2の変形例1でも、上記実施の形態2と同様に、電極が上下に1つずつあるのみなので、発光させる半導体薄膜を選択することはできず、3原色の発光半導体薄膜を用いて同時に発光させて白色光を得ることができる。勿論、白色光に限定されず、合成された視覚する光の色が他の色であってもよい。   In the first modification of the second embodiment, as in the second embodiment, there are only one electrode on the upper and lower sides, so it is not possible to select a semiconductor thin film to emit light. White light can be obtained by simultaneously emitting light using a thin film. Of course, it is not limited to white light, and the color of the synthesized visual light may be another color.

実施の形態2の変形例2
図6(a)および図6(b)は上記実施の形態2の変形例2の半導体装置の構造を説明する図であり、図6(a)は上面図、図6(b)は図6(a)のA−A’間の断面図である。なお、図6(a)および図6(b)において、図4(a)および図4(b)と同様のものには同じ符号を付してある。
Modification 2 of Embodiment 2
6 (a) and 6 (b) are diagrams for explaining the structure of the semiconductor device according to the second modification of the second embodiment, in which FIG. 6 (a) is a top view and FIG. 6 (b) is FIG. It is sectional drawing between AA 'of (a). In FIG. 6 (a) and FIG. 6 (b), the same components as those in FIG. 4 (a) and FIG. 4 (b) are denoted by the same reference numerals.

この実施の形態2の変形例2の半導体装置は、上記実施の形態2の半導体装置(図4(a)および図4(b)参照)において、第3の半導体薄膜111上の導通層112を透明導通層(透明導電膜,透明電極)112aとしたものである。このように透明電極112aを設けることにより、上面から光を取り出すことができ、かつ半導体薄膜内に流す電流を半導体薄膜内に均一に広げることができる。   The semiconductor device of the second modification of the second embodiment is different from the semiconductor device of the second embodiment (see FIGS. 4A and 4B) in that the conductive layer 112 on the third semiconductor thin film 111 is formed. The transparent conductive layer (transparent conductive film, transparent electrode) 112a is used. By providing the transparent electrode 112a in this way, light can be extracted from the upper surface, and the current flowing in the semiconductor thin film can be uniformly spread in the semiconductor thin film.

実施の形態2の変形例3
図7は上記実施の形態2の変形例3の半導体装置の構造を説明する上面図であり、図4(a)および図4(b)と同様のものには同じ符号を付してある。
Modification 3 of Embodiment 2
FIG. 7 is a top view for explaining the structure of the semiconductor device according to the third modification of the second embodiment, and the same components as those in FIGS. 4A and 4B are denoted by the same reference numerals.

この実施の形態2の変形例3の半導体装置は、上記実施の形態2の半導体装置(図4(a)および図4(b)参照)において、第1の半導体薄膜103の上面にコンタクトする配線115aおよび第2の半導体薄膜107の上面にコンタクトする配線115bを設けたものである。   The semiconductor device according to the third modification of the second embodiment is different from the semiconductor device according to the second embodiment (see FIGS. 4A and 4B) in that the wiring contacts the upper surface of the first semiconductor thin film 103. 115 a and a wiring 115 b in contact with the upper surface of the second semiconductor thin film 107 are provided.

実施の形態2のその他変形
その他種々の変形については、例えば、上記実施の形態1で説明したような同等の変形例が適用できる。
Other Modifications of Second Embodiment For other various modifications, for example, an equivalent modification described in the first embodiment can be applied.

実施の形態3
図8(a)および図8(b)は本発明の実施の形態3の半導体装置の構造を説明する図であり、図8(a)は上面図、図8(b)は図8(a)のA−A’間の断面図である。なお、図8(a)および図8(b)において、図5(a),図5(b),図7と同様のものには同じ符号を付してある。
Embodiment 3
FIGS. 8A and 8B are views for explaining the structure of the semiconductor device according to the third embodiment of the present invention. FIG. 8A is a top view and FIG. It is sectional drawing between AA 'of). In FIG. 8 (a) and FIG. 8 (b), the same components as those in FIG. 5 (a), FIG. 5 (b), and FIG.

この実施の形態3の半導体装置は、上実施の形態2の変形例1の半導体装置(図5(a)および図5(b)参照)または上実施の形態2の変形例3の半導体装置(図7参照)において、導電層102上の分割された平面領域として隣接する第1の領域,第2の領域,第3の領域に第1の半導体薄膜103,第2の半導体薄膜107,第3の半導体薄膜111を積層せずにそれぞれ単層で設けたものである。従って、この実施の形態3では、全ての半導体薄膜の下面が導電層102にコンタクトしている。   The semiconductor device of the third embodiment is a semiconductor device of the first modification of the second embodiment (see FIGS. 5A and 5B) or a semiconductor device of the third modification of the second embodiment (see FIG. In FIG. 7), the first semiconductor film 103, the second semiconductor thin film 107, the third semiconductor film 103 in the first region, the second region, and the third region adjacent to each other as the divided planar regions on the conductive layer 102. Each semiconductor thin film 111 is provided as a single layer without being stacked. Therefore, in the third embodiment, the lower surfaces of all the semiconductor thin films are in contact with the conductive layer 102.

この実施の形態3の半導体装置において、第1の半導体薄膜103を発光させるためには、例えば、導通層102に0[V]を、電極コンタクト部116aに+1.6〜+2.2[V]、例えば+1.9[V]を、それぞれ印加する。この電位差+1.9[V]により、第1の半導体薄膜103の発光部が発光する。また、第2の半導体薄膜107を発光させるためには、例えば、導通層102に0[V]を、電極コンタクト部116bに+2.4〜+3[V]、例えば+2.7[V]を、それぞれ印加する。この電位差+2.7[V]により、第2の半導体薄膜107の発光部が発光する。同様に、第3の半導体薄膜111を発光させるためには、例えば、導通層102に0[V]を、電極コンタクト部116cに+2.8〜+4[V]、例えば+3.4[V]を、それぞれ印加する。この電位差+3.4[V]により、第3の半導体薄膜111の発光部が発光する。   In the semiconductor device of the third embodiment, in order to cause the first semiconductor thin film 103 to emit light, for example, 0 [V] is applied to the conductive layer 102 and +1.6 to +2.2 [V] is applied to the electrode contact portion 116a. For example, +1.9 [V] is applied. Due to this potential difference +1.9 [V], the light emitting portion of the first semiconductor thin film 103 emits light. In order to cause the second semiconductor thin film 107 to emit light, for example, 0 [V] is applied to the conductive layer 102, +2.4 to +3 [V], for example +2.7 [V], to the electrode contact portion 116b, Apply each. Due to this potential difference +2.7 [V], the light emitting portion of the second semiconductor thin film 107 emits light. Similarly, in order to cause the third semiconductor thin film 111 to emit light, for example, 0 [V] is applied to the conductive layer 102, and +2.8 to +4 [V], for example +3.4 [V], is applied to the electrode contact portion 116c. , Respectively. Due to this potential difference +3.4 [V], the light emitting portion of the third semiconductor thin film 111 emits light.

このように、第1の半導体薄膜103を発光させるには電極コンタクト部116a(接続領域115a)と導通層102(接続領域125a)間に、第2の半導体薄膜107を発光させるには電極コンタクト部116b(接続領域115b)と導通層102(接続領域125a)間に、第3の半導体薄膜111を発光させるには電極コンタクト部116c(接続領域115c)と電極コンタクト部126c間に、それぞれ電圧を独立に印加し、それぞれの半導体薄膜の発光素子の駆動電流を個別に制御し、それぞれの半導体薄膜から放射される光の強度を個別に調節することにより、全体として視覚できる発光色(発光素子としての発光色)を制御する。   Thus, in order to cause the first semiconductor thin film 103 to emit light, between the electrode contact portion 116a (connection region 115a) and the conductive layer 102 (connection region 125a), to cause the second semiconductor thin film 107 to emit light, the electrode contact portion. In order to cause the third semiconductor thin film 111 to emit light between 116b (connection region 115b) and the conductive layer 102 (connection region 125a), voltage is independently applied between the electrode contact portion 116c (connection region 115c) and the electrode contact portion 126c. To each of the semiconductor thin film light emitting elements, and individually controlling the drive currents of the light emitting elements of each semiconductor thin film, and individually adjusting the intensity of light emitted from each semiconductor thin film, thereby making it possible to visually recognize the luminescent color (as a light emitting element). (Emission color).

以上のように実施の形態3によれば、単層の半導体薄膜を導通層102上の水平方向に分割された複数の平面領域に集積化する形態であるので、異なる材料の半導体薄膜が持つ熱的特性、機械的特性、電気特性、発光特性などの諸特性が大きく異なる場合であっても、高密度に集積化することができると同時に、容易に駆動制御することができる。   As described above, according to the third embodiment, since a single-layer semiconductor thin film is integrated in a plurality of planar regions divided in the horizontal direction on the conductive layer 102, the heat of semiconductor thin films of different materials Even when various characteristics such as mechanical characteristics, mechanical characteristics, electrical characteristics, and light emission characteristics are greatly different, it can be integrated at a high density and at the same time can be easily driven and controlled.

実施の形態3の変形例1
図9は上記実施の形態3の変形例1の半導体装置の構造を説明する上面図であり、図8(a)および図8(b)と同様のものには同じ符号を付してある。
Modification 1 of Embodiment 3
FIG. 9 is a top view for explaining the structure of the semiconductor device according to the first modification of the third embodiment, and the same components as those in FIGS. 8A and 8B are denoted by the same reference numerals.

この実施の形態3の変形例1では、半導体薄膜の下面の導通層102を3つの導通層102a,102b,102cに分割しており、第1の半導体薄膜103,第2の半導体薄膜107,第3の半導体薄膜111の下面は、分割された互いに異なる導通層102a,102b,102cにコンタクトしている。導通層102a,102b,102cは、異なる材料の導通層とすることもできる。   In the first modification of the third embodiment, the conductive layer 102 on the lower surface of the semiconductor thin film is divided into three conductive layers 102a, 102b, and 102c, and the first semiconductor thin film 103, the second semiconductor thin film 107, and the second The lower surface of the third semiconductor thin film 111 is in contact with the divided conductive layers 102a, 102b, and 102c. The conductive layers 102a, 102b, and 102c can be conductive layers made of different materials.

このように半導体薄膜の下面の導通層を分割してそれぞれの半導体薄膜の下面を互いに異なる導通層にコンタクトさせることにより、それぞれの半導体薄膜が備えている特性に従ってより的確なボンディング構造を形成することができる。   Thus, by dividing the conductive layer on the lower surface of the semiconductor thin film and bringing the lower surface of each semiconductor thin film into contact with different conductive layers, a more accurate bonding structure can be formed according to the characteristics of each semiconductor thin film Can do.

実施の形態3のその他の変形例
上記実施の形態3においても、上記実施の形態2(図4(a)および図4(b)参照)または上記実施の形態2の変形例2(図6(a)および図6(b)参照)と同様に、それぞれの半導体薄膜の上面に導通層または透明電極を設けることが可能である。また、1次元的に分割した複数の平面領域のみならず、2次元的に分割した複数の平面領域のそれぞれに半導体薄膜を設けることも可能である。
Other Modifications of Third Embodiment Also in the third embodiment, the second embodiment (see FIGS. 4A and 4B) or the second modification of the second embodiment (see FIG. Similar to a) and FIG. 6 (b)), it is possible to provide a conductive layer or a transparent electrode on the upper surface of each semiconductor thin film. It is also possible to provide a semiconductor thin film in each of a plurality of planar regions divided two-dimensionally as well as a plurality of planar regions divided one-dimensionally.

実施の形態4
図10(a),図10(b),図10(c)は本発明の実施の形態4の半導体装置の構造を説明する図であり、図10(a)は上面図、図10(b)は図10(a)のA−A’間の断面図、図10(c)は図10(a)のB−B’間の断面図である。なお、図10(a),図10(b),図10(c)において、図5(a),図5(b),図8(a),図8(b)と同様のものには同じ符号を付してある。
Embodiment 4
10 (a), 10 (b), and 10 (c) are diagrams illustrating the structure of the semiconductor device according to the fourth embodiment of the present invention. FIG. 10 (a) is a top view and FIG. 10 (b). ) Is a cross-sectional view taken along the line AA ′ in FIG. 10A, and FIG. 10C is a cross-sectional view taken along the line BB ′ in FIG. 10 (a), 10 (b), and 10 (c) are the same as those in FIGS. 5 (a), 5 (b), 8 (a), and 8 (b). The same reference numerals are given.

この実施の形態4の半導体装置は、上記実施の形態2の変形例1の半導体装置(図5(a)および図5(b)参照)または上記実施の形態3の半導体装置(図8(a)および図8(b)参照)において、導電層102上の第1の領域に第1の半導体薄膜103および第2の半導体薄膜107を2層に積層して設け、導電層102上の第2の領域に第3の半導体薄膜111を単層で設けたものである。   The semiconductor device of the fourth embodiment is the same as the semiconductor device of the first modification of the second embodiment (see FIGS. 5A and 5B) or the semiconductor device of the third embodiment (FIG. 8A). ) And FIG. 8B), the first semiconductor thin film 103 and the second semiconductor thin film 107 are stacked in two layers in the first region on the conductive layer 102, and the second region on the conductive layer 102 is provided. In this region, the third semiconductor thin film 111 is provided as a single layer.

この実施の形態4では、例えば、第1の半導体薄膜103は、赤色発光するようなAlGa1−xAs系の材料、あるいは(AlGa1−xIn1−yP(例えばGaAsに格子整合するy=0.51)の材料、第2の半導体薄膜107は、緑色発光するような(AlGa1−xIn1−yP(例えばGaAsに格子整合するy=0.51)の材料、あるいはGaInN/GaN系の材料、第3の半導体薄膜111は、青色発光するようなGaInN/GaN系の材料とすることができる。 In the fourth embodiment, for example, the first semiconductor thin film 103 is made of an Al x Ga 1-x As-based material that emits red light, or (Al x Ga 1-x ) y In 1-y P (for example, The second semiconductor thin film 107 is a material of (Al x Ga 1-x ) y In 1-y P (for example, y = The material 0.51), the GaInN / GaN-based material, or the third semiconductor thin film 111 can be a GaInN / GaN-based material that emits blue light.

この実施の形態4では、2層に積層した第1の半導体薄膜103および第2の半導体薄膜107については、電極コンタクト部116b(接続領域115b)と導通層102(接続領域125a)の間に電圧を印加することにより、上記2つの半導体薄膜の発光部をそれぞれ発光させ、上記印加する電圧を変化させることにより、上記2つの半導体薄膜の発光強度を変化させる。また、単層の第3の半導体薄膜111については、電極コンタクト部116c(接続領域115c)と導通層102(接続領域125a)の間に電圧を印加することにより、その発光部を発光させ、上記印加する電圧を変化させることにより、その発光強度を変化させる。   In the fourth embodiment, for the first semiconductor thin film 103 and the second semiconductor thin film 107 stacked in two layers, a voltage is applied between the electrode contact portion 116b (connection region 115b) and the conductive layer 102 (connection region 125a). Is applied to cause the light emitting portions of the two semiconductor thin films to emit light, and the applied voltage is changed to change the emission intensity of the two semiconductor thin films. For the single-layer third semiconductor thin film 111, by applying a voltage between the electrode contact portion 116c (connection region 115c) and the conductive layer 102 (connection region 125a), the light-emitting portion emits light, and The light emission intensity is changed by changing the voltage to be applied.

以上のように実施の形態4によれば、半導体薄膜を設ける領域を複数の領域に分けたので、半導体薄膜を積層する際に、よりボンディングし易いペアの組み合わせを選んでボンディングすることができる。また、半導体薄膜の積層構造に一括して電圧を印加する場合において、比較的電圧降下が小さい材料を選んでペアを組んで電圧を印加することによって、動作制御し易くなる。   As described above, according to the fourth embodiment, since the region where the semiconductor thin film is provided is divided into a plurality of regions, when the semiconductor thin films are stacked, it is possible to select and bond a pair combination that is easier to bond. In addition, when a voltage is applied to the laminated structure of semiconductor thin films at once, the operation can be easily controlled by selecting a material having a relatively small voltage drop and applying a voltage in pairs.

実施の形態4の変形例
上記実施の形態4においても、積層構造として、上記実施の形態1(図1(a),図1(b),図1(c)参照)、上記実施の形態1の変形例1(図3(a)および図3(c)参照)、上記実施の形態2(図4(a)および図4(b)参照)、上記実施の形態2の変形例2(図6(a)および図6(b)参照)、または上記実施の形態2の変形例3(図7参照)の積層構造を採用することが可能であり、単層構造として、上記実施の形態2(図4(a)および図4(b)参照)、上記実施の形態2の変形例2(図6(a)および図6(b)参照)の構造を採用することも可能である。つまり、それぞれの半導体薄膜に個別に電圧を印加するように、それぞれの半導体薄膜に個別の電極を設けた構造や、最上層の半導体薄膜の上面に導通層または透明電極を設けた構造とすることも可能である。
Modified Example of Fourth Embodiment Also in the fourth embodiment, the first embodiment (see FIGS. 1 (a), 1 (b), and 1 (c)) and the first embodiment are used as the laminated structure. 1 (see FIGS. 3 (a) and 3 (c)), the second embodiment (see FIGS. 4 (a) and 4 (b)), and the second modification of the second embodiment (FIG. 6 (a) and FIG. 6 (b)), or the laminated structure of the third modification of the second embodiment (see FIG. 7) can be adopted. (See FIGS. 4 (a) and 4 (b)), the structure of the second modification of the second embodiment (see FIGS. 6 (a) and 6 (b)) can also be adopted. In other words, each semiconductor thin film is provided with an individual electrode so that a voltage is individually applied to each semiconductor thin film, or a structure in which a conductive layer or a transparent electrode is provided on the upper surface of the uppermost semiconductor thin film. Is also possible.

また、上記実施の形態4では、第1の領域を2層の積層構造、第2の領域を単層の半導体薄膜としたが、それぞれの領域においての層数は適宜変更することが可能である。また、3つ以上に分割したそれぞれの領域に半導体薄膜を設けた構造とすることも可能である。   In the fourth embodiment, the first region has a two-layer stacked structure and the second region has a single-layer semiconductor thin film. However, the number of layers in each region can be changed as appropriate. . A structure in which a semiconductor thin film is provided in each of the regions divided into three or more is also possible.

実施の形態5
図11(a)および図11(b)は本発明の実施の形態5の半導体装置の構造を説明する図であり、図11(a)は上面図、図11(b)は図11(a)のA−A’間の断面図である。なお、図11(a)および図11(b)において、図8(a)および図8(b)と同様のものには同じ符号を付してある。
Embodiment 5
11 (a) and 11 (b) are diagrams illustrating the structure of the semiconductor device according to the fifth embodiment of the present invention. FIG. 11 (a) is a top view and FIG. 11 (b) is FIG. It is sectional drawing between AA 'of). In FIG. 11 (a) and FIG. 11 (b), the same components as those in FIG. 8 (a) and FIG. 8 (b) are denoted by the same reference numerals.

この実施の形態5の半導体装置は、上記実施の形態3の半導体装置(図8(a)および図8(b)参照)において、第1の領域に設けた第1の半導体薄膜103,第2の領域に設けた第2の半導体薄膜107,第3の領域に設けた第3の半導体薄膜111の上部または上方に、それぞれ互いに発光色の異なる蛍光体(蛍光材料パターン)120a,120b,120cを設けたものである。   The semiconductor device of the fifth embodiment is the same as the semiconductor device of the third embodiment (see FIGS. 8A and 8B), the first semiconductor thin film 103 and the second semiconductor thin film 103 provided in the first region. Phosphors (fluorescent material patterns) 120a, 120b, and 120c having different emission colors are respectively provided above or above the second semiconductor thin film 107 provided in the first region and the third semiconductor thin film 111 provided in the third region. It is provided.

この実施の形態5では、第1の半導体薄膜103,第2の半導体薄膜107,第3の半導体薄膜111は、例えば同じ材料からなる同じ構造の半導体薄膜であって、例えば青色発光を得るGaInN/GaN多重量子井戸を含む半導体薄膜とすることができる。なお、これらの半導体薄膜を、互いに異なる材料、互いに異なる構造とするもとも可能である。   In the fifth embodiment, the first semiconductor thin film 103, the second semiconductor thin film 107, and the third semiconductor thin film 111 are, for example, semiconductor thin films having the same structure made of the same material, for example, GaInN / A semiconductor thin film including a GaN multiple quantum well can be obtained. Note that these semiconductor thin films may have different materials and different structures.

また、蛍光材料120a,120b,120cは、異なる発光色が得られるで材料であって、それぞれの半導体薄膜上の全部または一部を被覆するような領域に形成されている。ここでは、例えば、第1の半導体薄膜103上の蛍光体120aは赤色を発色する蛍光材料、第2の半導体薄膜107上の蛍光体120bは緑色を発光する蛍光材料、第3の半導体薄膜111上の蛍光体120cは青色を発光する蛍光材料である。   The fluorescent materials 120a, 120b, and 120c are materials that can obtain different emission colors, and are formed in regions that cover all or part of each semiconductor thin film. Here, for example, the phosphor 120a on the first semiconductor thin film 103 is a fluorescent material that emits red light, the phosphor 120b on the second semiconductor thin film 107 is a fluorescent material that emits green light, and on the third semiconductor thin film 111. The phosphor 120c is a fluorescent material that emits blue light.

このような実施の形態5の半導体装置では、上記実施の形態3と同様に、電極コンタクト部116a(接続領域115a)と導通層102(接続領域125a)間、電極コンタクト部116b(接続領域115b)と導通層102(接続領域125a)間、第3の半導体薄膜111を発光させるには電極コンタクト部116c(接続領域115c)と電極コンタクト部126c間に、それぞれ個別に電圧を印加することにより、第1の半導体薄膜103,第2の半導体薄膜107,第3の半導体薄膜111の発光部をそれぞれ発光させ、上記印加する電圧を変化させることにより、それぞれの半導体薄膜の発光強度を個別に制御する。   In the semiconductor device of the fifth embodiment, as in the third embodiment, the electrode contact portion 116b (connection region 115b) is provided between the electrode contact portion 116a (connection region 115a) and the conductive layer 102 (connection region 125a). In order to cause the third semiconductor thin film 111 to emit light between the conductive layer 102 (connection region 125a) and the electrode contact portion 116c (connection region 115c) and the electrode contact portion 126c, a voltage is applied individually to The light emitting portions of the first semiconductor thin film 103, the second semiconductor thin film 107, and the third semiconductor thin film 111 emit light, and the applied voltage is changed to individually control the emission intensity of each semiconductor thin film.

それぞれの半導体薄膜の上面から取り出された光は、それぞれの半導体薄膜上に設けられた蛍光体120a,120b,120cに入射してそれぞれの蛍光体を励起および発光させ、蛍光体120aからは赤色光、蛍光体120bからは緑色光、蛍光体120cからは青色光が、それぞれ取り出される。それぞれの半導体薄膜の発光強度を個別に制御するを制御することにより、全体として視覚できる発光色(発光素子としての発光色)を制御する。   The light extracted from the upper surface of each semiconductor thin film is incident on the phosphors 120a, 120b, and 120c provided on the respective semiconductor thin films to excite and emit the respective phosphors, and the phosphor 120a emits red light. The green light is extracted from the phosphor 120b, and the blue light is extracted from the phosphor 120c. By controlling the light emission intensity of each semiconductor thin film individually, the light emission color (light emission color as the light emitting element) that can be seen as a whole is controlled.

以上のように実施の形態5によれば、それぞれの半導体薄膜上に互いに異なる発光色を備えた蛍光体を設けたので、蛍光体材料を適宜選択することにより、発光色を調整することができる。   As described above, according to the fifth embodiment, since the phosphors having different emission colors are provided on the respective semiconductor thin films, the emission color can be adjusted by appropriately selecting the phosphor material. .

実施の形態の変形例
上記それぞれの実施の形態では、3つの半導体薄膜を集積したものを1単位とする形態について説明したが、2つの半導体薄膜または4つ以上の半導体薄膜によって1単位を構成することも可能である。また、集積化した半導体薄膜が青色から赤色まで幅広い発光波長をカバーする例に限定されない。例えば、多数の半導体薄膜を集積化し、それぞれの半導体薄膜が赤色の範囲内の適当な波長ステップ幅(例えば30[nm]ステップ)で変化するような半導体薄膜を集積化することも可能である。なお、上記それぞれの実施の形態で説明のために図示した形状や大きさの関係、積層関係、配線形状、位置関係などの詳細は、本発明を限定するものではない。
Variations of Embodiments In each of the above embodiments, an embodiment in which three semiconductor thin films are integrated is described as one unit. However, one unit is constituted by two semiconductor thin films or four or more semiconductor thin films. It is also possible. Further, the integrated semiconductor thin film is not limited to an example that covers a wide emission wavelength from blue to red. For example, it is possible to integrate a plurality of semiconductor thin films and to integrate the semiconductor thin films such that each semiconductor thin film changes with an appropriate wavelength step width (for example, 30 [nm] steps) within a red range. Note that the details of the relationship between the shape and size, the lamination relationship, the wiring shape, the positional relationship, and the like illustrated for explanation in each of the above embodiments do not limit the present invention.

本発明の実施の形態1の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the semiconductor device of Embodiment 1 of this invention. 図1(a)のA−A’間の断面図である。It is sectional drawing between A-A 'of Fig.1 (a). 図1(a)のB−B’間の断面図である。It is sectional drawing between B-B 'of Fig.1 (a). 本発明の実施の形態1の半導体装置においての第1の半導体薄膜の一例を説明する断面図である。It is sectional drawing explaining an example of the 1st semiconductor thin film in the semiconductor device of Embodiment 1 of this invention. 本発明の実施の形態1の半導体装置においての第1の半導体薄膜の一例を説明する断面図である。It is sectional drawing explaining an example of the 1st semiconductor thin film in the semiconductor device of Embodiment 1 of this invention. 本発明の実施の形態1の半導体装置においての第2の半導体薄膜の一例を説明する断面図である。It is sectional drawing explaining an example of the 2nd semiconductor thin film in the semiconductor device of Embodiment 1 of this invention. 本発明の実施の形態1の半導体装置においての第2の半導体薄膜の一例を説明する断面図である。It is sectional drawing explaining an example of the 2nd semiconductor thin film in the semiconductor device of Embodiment 1 of this invention. 本発明の実施の形態1の半導体装置においての第3の半導体薄膜の一例を説明する断面図である。It is sectional drawing explaining an example of the 3rd semiconductor thin film in the semiconductor device of Embodiment 1 of this invention. 本発明の実施の形態1の半導体装置においての第3の半導体薄膜の一例を説明する断面図である。It is sectional drawing explaining an example of the 3rd semiconductor thin film in the semiconductor device of Embodiment 1 of this invention. 本発明の実施の形態1の変形例1の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the semiconductor device of the modification 1 of Embodiment 1 of this invention. 図3(a)のA−A’間の断面図である。It is sectional drawing between A-A 'of Fig.3 (a). 本発明の実施の形態2の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the semiconductor device of Embodiment 2 of this invention. 図4(a)のA−A’間の断面図である。It is sectional drawing between A-A 'of Fig.4 (a). 本発明の実施の形態2の変形例1の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the semiconductor device of the modification 1 of Embodiment 2 of this invention. 図5(a)のA−A’間の断面図である。It is sectional drawing between A-A 'of Fig.5 (a). 本発明の実施の形態2の変形例2の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the semiconductor device of the modification 2 of Embodiment 2 of this invention. 図6(a)のA−A’間の断面図である。It is sectional drawing between A-A 'of Fig.6 (a). 本発明の実施の形態2の変形例3の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the semiconductor device of the modification 3 of Embodiment 2 of this invention. 本発明の実施の形態3の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the semiconductor device of Embodiment 3 of this invention. 図8(a)のA−A’間の断面図である。It is sectional drawing between A-A 'of Fig.8 (a). 本発明の実施の形態3の変形例1の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the semiconductor device of the modification 1 of Embodiment 3 of this invention. 本発明の実施の形態4の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the semiconductor device of Embodiment 4 of this invention. 図10(a)のA−A’間の断面図である。It is sectional drawing between A-A 'of Fig.10 (a). 図10(a)のB−B’間の断面図である。It is sectional drawing between B-B 'of Fig.10 (a). 本発明の実施の形態5の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the semiconductor device of Embodiment 5 of this invention. 図11(a)のA−A’間の断面図である。It is sectional drawing between A-A 'of Fig.11 (a). 従来の半導体装置の構造を説明する上面図である。It is a top view explaining the structure of the conventional semiconductor device. 図12(a)のA−A’間の断面図である。It is sectional drawing between A-A 'of Fig.12 (a).

符号の説明Explanation of symbols

101 基板
102 導通層
103 第1の半導体薄膜
104 導通層
105 層間絶縁膜
106 導通層
107 第2の半導体薄膜
108 導通層
109 層間絶縁膜
110 導通層
111 半導体薄膜
112 導通層
112a 透明導通層(透明導電膜,透明電極)
113a,113b,113c 配線
115a,115b,115c 接続領域
116a,116b,116c 電極コンタクト部
117 層間絶縁膜
120a,120b,120c 蛍光体
123b,123c 配線
125a,125b,125c 接続領域
126b,126c 電極コンタクト部
1001a,1001b GaAs基板
1002a,1002b GaAsバッファ層
1003a,1003b AlAs層
1004 サファイア基板
1005 AlN層
1031 n型GaAs層
1032 n型AlGa1−xAs層
1033 p型AlGa1−yAs層
1034 p型AlGa1−zAs層
1035 p型GaAs層
1071 n型GaAs層
1072 n型AlIn1−xP層
1073 p型GaIn1−yP層
1074 p型AlIn1−zP層
1075 p型GaAs層
1111 n型GaN層
1112 GaInN/GaN多重量子井戸層
1113 p型AlGaN層
1114 p型GaN層
DESCRIPTION OF SYMBOLS 101 Substrate 102 Conductive layer 103 First semiconductor thin film 104 Conductive layer 105 Interlayer insulating film 106 Conductive layer 107 Second semiconductor thin film 108 Conductive layer 109 Interlayer insulating film 110 Conductive layer 111 Semiconductor thin film 112 Conductive layer 112a Transparent conductive layer (transparent conductive Membrane, transparent electrode)
113a, 113b, 113c wiring 115a, 115b, 115c connection region 116a, 116b, 116c electrode contact portion 117 interlayer insulating film 120a, 120b, 120c phosphor 123b, 123c wiring 125a, 125b, 125c connection region 126b, 126c electrode contact portion 1001a , 1001b GaAs substrate 1002a, 1002b GaAs buffer layer 1003a, 1003b AlAs layer 1004 Sapphire substrate 1005 AlN layer 1031 n-type GaAs layer 1032 n-type Al x Ga 1-x As layer 1033 p-type Al y Ga 1-y As layer 1034 p type Al z Ga 1-z As layer 1035 p-type GaAs layer 1071 n-type GaAs layer 1072 n-type Al x In 1-x P layer 1073 p-type Ga y In 1-y P layer 1074 p-type Al z In 1-z P layer 1075 p-type GaAs layer 1111 n-type GaN layer 1112 GaInN / GaN multiple quantum well layer 1113 p-type AlGaN layer 1114 p-type GaN layer

Claims (17)

基板上に、構成する半導体層の材料が互いに異なる複数の半導体薄膜を積層した薄膜積層構造を設けたことを特徴とする半導体装置。   A semiconductor device comprising: a thin film stack structure in which a plurality of semiconductor thin films having different semiconductor layer materials are stacked on a substrate. 前記薄膜積層構造を構成する上下2つの半導体薄膜の層間に、2つの導通層およびこれらの導通層の層間に配置した絶縁膜を設けたことを特徴とする請求項1記載の半導体装置。   2. The semiconductor device according to claim 1, wherein two conductive layers and an insulating film disposed between the conductive layers are provided between the upper and lower semiconductor thin films constituting the thin film laminated structure. 前記薄膜積層構造を構成する上下2つの半導体薄膜の層間に導通層を設けたことを特徴とする請求項1記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a conductive layer is provided between two upper and lower semiconductor thin films constituting the thin film laminated structure. 前記薄膜積層構造を構成する上下2つの半導体薄膜が直接ボンディングされていることを特徴とする請求項1記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the upper and lower semiconductor thin films constituting the thin film laminated structure are directly bonded. 前記薄膜積層構造を構成する最上層の半導体薄膜および最下層の半導体薄膜のみに、電圧印加のための電極を設けたことを特徴とする請求項4記載の半導体装置。   5. The semiconductor device according to claim 4, wherein an electrode for applying a voltage is provided only on the uppermost semiconductor thin film and the lowermost semiconductor thin film constituting the thin film laminated structure. 前記薄膜積層構造を構成する最上層の半導体薄膜の上面に、透明導電膜を設けたことを特徴とする請求項4記載の半導体装置。   5. The semiconductor device according to claim 4, wherein a transparent conductive film is provided on an upper surface of the uppermost semiconductor thin film constituting the thin film laminated structure. 前記薄膜積層構造を構成する全ての半導体薄膜に、電圧印加のための電極を設けたことを特徴とする請求項4記載の半導体装置。   5. The semiconductor device according to claim 4, wherein an electrode for applying a voltage is provided on all the semiconductor thin films constituting the thin film laminated structure. 基板上の1次元的または2次元的に分割された複数の平面領域に、構成する半導体層の材料が互いに異なる半導体薄膜をそれぞれ設けたことを特徴とする半導体装置。   A semiconductor device comprising a plurality of planar regions divided one-dimensionally or two-dimensionally on a substrate, and semiconductor thin films having different semiconductor layer materials, respectively, are provided. 前記基板とそれぞれの前記半導体薄膜の間に、互いに電気的に分離した導通層をそれぞれ設けたことを特徴とする請求項8記載の半導体装置。   9. The semiconductor device according to claim 8, wherein conductive layers that are electrically separated from each other are provided between the substrate and each of the semiconductor thin films. 基板上の1次元的または2次元的に分割された複数の平面領域のそれぞれに、1つの半導体薄膜、または複数の半導体薄膜を積層した薄膜積層構造を設け、
上記半導体薄膜の構成材料が互いに異なる
ことを特徴とする半導体装置。
A semiconductor thin film or a thin film laminated structure in which a plurality of semiconductor thin films are laminated is provided in each of a plurality of planar regions divided one-dimensionally or two-dimensionally on a substrate,
A semiconductor device, wherein the constituent materials of the semiconductor thin film are different from each other.
少なくとも2つの前記平面領域に設けた半導体薄膜の積層数が異なることを特徴とする請求項10記載の半導体装置。   The semiconductor device according to claim 10, wherein the number of stacked semiconductor thin films provided in at least two of the planar regions is different. 基板上の1次元的または2次元的に分割された複数の平面領域に半導体薄膜をそれぞれ設け、
前記半導体薄膜上に、発光波長が互いに異なる蛍光体をそれぞれ設けた
ことを特徴とする半導体装置。
A semiconductor thin film is provided on each of a plurality of planar regions divided one-dimensionally or two-dimensionally on a substrate,
Phosphors having different emission wavelengths are provided on the semiconductor thin film, respectively.
前記複数の平面領域に設けた前記半導体薄膜が同じ発光波長の材料であることを特徴とする請求項12記載の半導体装置。   13. The semiconductor device according to claim 12, wherein the semiconductor thin films provided in the plurality of planar regions are made of a material having the same emission wavelength. それぞれの薄膜積層構造または半導体薄膜に印加する電圧または電流を制御する駆動制御手段をさらに設けたことを特徴とする請求項1、8、10、または12に記載の半導体装置。   13. The semiconductor device according to claim 1, further comprising drive control means for controlling a voltage or current applied to each thin film laminated structure or semiconductor thin film. それぞれの前記半導体薄膜が発光部として動作する発光素子であることを特徴とする請求項1、8、10、または12に記載の半導体装置。   13. The semiconductor device according to claim 1, 8, 10, or 12, wherein each of the semiconductor thin films is a light emitting element that operates as a light emitting portion. それぞれの前記半導体薄膜が互いに異なる波長で発光する発光部として動作する多波長発光素子であることを特徴とする請求項1、8、または10に記載の半導体装置。   11. The semiconductor device according to claim 1, wherein each of the semiconductor thin films is a multi-wavelength light emitting element that operates as a light emitting unit that emits light at a different wavelength. 前記基板が、変形可能な材料から構成されていることを特徴とする請求項1、8、10、または12に記載の半導体装置。   The semiconductor device according to claim 1, wherein the substrate is made of a deformable material.
JP2003301113A 2003-08-26 2003-08-26 Semiconductor device Pending JP2005072323A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003301113A JP2005072323A (en) 2003-08-26 2003-08-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003301113A JP2005072323A (en) 2003-08-26 2003-08-26 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009180831A Division JP5036771B2 (en) 2009-08-03 2009-08-03 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2005072323A true JP2005072323A (en) 2005-03-17

Family

ID=34405830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003301113A Pending JP2005072323A (en) 2003-08-26 2003-08-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2005072323A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319099A (en) * 2005-05-12 2006-11-24 Oki Data Corp Semiconductor device, print head, and image forming apparatus
JP2007095844A (en) * 2005-09-27 2007-04-12 Oki Data Corp Semiconductor light emitting composite device
JP2007273898A (en) * 2006-03-31 2007-10-18 Oki Data Corp Light emitting diode array, LED head, and image recording apparatus
KR101122020B1 (en) 2010-03-17 2012-03-09 한국광기술원 Multiple light emitting device and method for fabricating the same
KR20120052745A (en) * 2010-11-16 2012-05-24 엘지이노텍 주식회사 Light emitting diode and light emitting diode package
CN110770920A (en) * 2017-12-20 2020-02-07 首尔伟傲世有限公司 LED unit for display and display device having the same
CN112970126A (en) * 2018-11-13 2021-06-15 首尔伟傲世有限公司 Light emitting element
US20210351230A1 (en) 2017-11-27 2021-11-11 Seoul Viosys Co., Ltd. Light emitting diode (led) stack for a display
JPWO2020121904A1 (en) * 2018-12-14 2021-11-18 国立大学法人大阪大学 Display device and its manufacturing method
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US11289536B2 (en) 2017-11-27 2022-03-29 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11289461B2 (en) 2017-12-05 2022-03-29 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11522008B2 (en) 2018-01-02 2022-12-06 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11557577B2 (en) 2018-01-03 2023-01-17 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11804512B2 (en) 2017-12-14 2023-10-31 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US12100696B2 (en) 2017-11-27 2024-09-24 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283438A (en) * 1994-04-08 1995-10-27 Nichia Chem Ind Ltd Led display
JPH11186651A (en) * 1997-12-19 1999-07-09 Sony Corp Integrated semiconductor light-emitting device
JP2001068795A (en) * 1999-08-27 2001-03-16 Canon Inc Plane-type optical element, its manufacture, and device using the same
JP2001111109A (en) * 1999-10-07 2001-04-20 Sharp Corp Gallium nitride based compound semiconductor light emitting device
JP2002057376A (en) * 2000-05-31 2002-02-22 Matsushita Electric Ind Co Ltd LED lamp
JP2002528898A (en) * 1998-10-21 2002-09-03 サーノフ コーポレイション Method and apparatus for performing wavelength conversion using phosphor having light emitting diode
JP2003045206A (en) * 2001-05-24 2003-02-14 Matsushita Electric Ind Co Ltd Illumination light source
JP2003152222A (en) * 2001-11-14 2003-05-23 Lecip Corp Multi-color semiconductor light emitting element and its manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283438A (en) * 1994-04-08 1995-10-27 Nichia Chem Ind Ltd Led display
JPH11186651A (en) * 1997-12-19 1999-07-09 Sony Corp Integrated semiconductor light-emitting device
JP2002528898A (en) * 1998-10-21 2002-09-03 サーノフ コーポレイション Method and apparatus for performing wavelength conversion using phosphor having light emitting diode
JP2001068795A (en) * 1999-08-27 2001-03-16 Canon Inc Plane-type optical element, its manufacture, and device using the same
JP2001111109A (en) * 1999-10-07 2001-04-20 Sharp Corp Gallium nitride based compound semiconductor light emitting device
JP2002057376A (en) * 2000-05-31 2002-02-22 Matsushita Electric Ind Co Ltd LED lamp
JP2003045206A (en) * 2001-05-24 2003-02-14 Matsushita Electric Ind Co Ltd Illumination light source
JP2003152222A (en) * 2001-11-14 2003-05-23 Lecip Corp Multi-color semiconductor light emitting element and its manufacturing method

Cited By (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319099A (en) * 2005-05-12 2006-11-24 Oki Data Corp Semiconductor device, print head, and image forming apparatus
US8035115B2 (en) 2005-05-12 2011-10-11 Oki Data Corporation Semiconductor apparatus, print head, and image forming apparatus
JP2007095844A (en) * 2005-09-27 2007-04-12 Oki Data Corp Semiconductor light emitting composite device
JP2007273898A (en) * 2006-03-31 2007-10-18 Oki Data Corp Light emitting diode array, LED head, and image recording apparatus
KR101122020B1 (en) 2010-03-17 2012-03-09 한국광기술원 Multiple light emitting device and method for fabricating the same
KR20120052745A (en) * 2010-11-16 2012-05-24 엘지이노텍 주식회사 Light emitting diode and light emitting diode package
KR101710358B1 (en) 2010-11-16 2017-02-27 엘지이노텍 주식회사 Light Emitting diode and Light Emitting diode Package
US12062684B2 (en) 2017-11-27 2024-08-13 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
EP3923327A1 (en) * 2017-11-27 2021-12-15 Seoul Viosys Co., Ltd Led unit for display and display apparatus having the same
US11563052B2 (en) 2017-11-27 2023-01-24 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US12142602B2 (en) 2017-11-27 2024-11-12 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
US12100696B2 (en) 2017-11-27 2024-09-24 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
US12040351B2 (en) 2017-11-27 2024-07-16 Seoul Viosys Co., Ltd. Light emitting diode stack including organic and inorganic layers
US20210351230A1 (en) 2017-11-27 2021-11-11 Seoul Viosys Co., Ltd. Light emitting diode (led) stack for a display
US12021111B2 (en) 2017-11-27 2024-06-25 Seoul Viosys Co., Ltd. Light emitting diode stack including hydrophilic material layer
EP3913670A1 (en) * 2017-11-27 2021-11-24 Seoul Viosys Co., Ltd Led unit for display and display apparatus having the same
US11532664B2 (en) 2017-11-27 2022-12-20 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US12009384B2 (en) 2017-11-27 2024-06-11 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US11289536B2 (en) 2017-11-27 2022-03-29 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US20220130898A1 (en) 2017-11-27 2022-04-28 Seoul Viosys Co., Ltd. Light emitting device having commonly connected led sub-units
US11935912B2 (en) 2017-11-27 2024-03-19 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11610939B2 (en) 2017-11-27 2023-03-21 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11804511B2 (en) 2017-12-05 2023-10-31 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11289461B2 (en) 2017-12-05 2022-03-29 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US12356760B2 (en) 2017-12-05 2025-07-08 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11804512B2 (en) 2017-12-14 2023-10-31 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US12274106B2 (en) 2017-12-14 2025-04-08 Seoul Viosys Co., Ltd. Light emitting stacked structure including epitaxial layers connecting with electrodes and display device having the same
CN111063774B (en) * 2017-12-20 2024-07-05 首尔伟傲世有限公司 Light emitting stack and display device including the same
CN110770920A (en) * 2017-12-20 2020-02-07 首尔伟傲世有限公司 LED unit for display and display device having the same
US11527514B2 (en) 2017-12-20 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11527513B2 (en) 2017-12-20 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
JP2021508170A (en) * 2017-12-20 2021-02-25 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. LED unit for display and display device having it
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
CN111063774A (en) * 2017-12-20 2020-04-24 首尔伟傲世有限公司 Light emitting stack and display device including the same
JP7387606B2 (en) 2017-12-20 2023-11-28 ソウル バイオシス カンパニー リミテッド LED unit for display and display device having same
EP3729519A4 (en) * 2017-12-20 2021-10-27 Seoul Viosys Co., Ltd LED UNIT FOR A DISPLAY AND DISPLAY DEVICE WITH IT
US12107081B2 (en) 2017-12-20 2024-10-01 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
CN110770920B (en) * 2017-12-20 2024-05-14 首尔伟傲世有限公司 LED unit for display and display device having the same
US11973104B2 (en) 2017-12-21 2024-04-30 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11756984B2 (en) 2017-12-21 2023-09-12 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US12183773B2 (en) 2017-12-21 2024-12-31 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US12334482B2 (en) 2017-12-22 2025-06-17 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
USRE50439E1 (en) 2018-01-02 2025-05-20 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US12230666B2 (en) 2018-01-02 2025-02-18 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US11522008B2 (en) 2018-01-02 2022-12-06 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US11923348B2 (en) 2018-01-03 2024-03-05 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US12255190B2 (en) 2018-01-03 2025-03-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11557577B2 (en) 2018-01-03 2023-01-17 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
JP7574182B2 (en) 2018-11-13 2024-10-28 ソウル バイオシス カンパニー リミテッド Light emitting element
CN112970126B (en) * 2018-11-13 2024-08-23 首尔伟傲世有限公司 Light-emitting element
CN112970126A (en) * 2018-11-13 2021-06-15 首尔伟傲世有限公司 Light emitting element
KR20210076013A (en) * 2018-11-13 2021-06-23 서울바이오시스 주식회사 light emitting element
KR102794269B1 (en) 2018-11-13 2025-05-15 서울바이오시스 주식회사 Light-emitting element
JP2022505543A (en) * 2018-11-13 2022-01-14 ソウル バイオシス カンパニー リミテッド Light emitting element
US11967605B2 (en) 2018-11-13 2024-04-23 Seoul Viosys Co., Ltd. Light emitting device
US12068432B2 (en) 2018-12-14 2024-08-20 Osaka University Display device and method of manufacturing same
JPWO2020121904A1 (en) * 2018-12-14 2021-11-18 国立大学法人大阪大学 Display device and its manufacturing method

Similar Documents

Publication Publication Date Title
JP2005072323A (en) Semiconductor device
JP4954920B2 (en) Light emitting device, method for manufacturing light emitting device, and monolithic light emitting diode array
JP5193048B2 (en) Light emitting device having vertically stacked light emitting diodes
JP5512493B2 (en) White light emitting device
JP6925107B2 (en) Light emitting device and its manufacturing method
US7285801B2 (en) LED with series-connected monolithically integrated mesas
JP5992662B2 (en) Monolithic optoelectronic semiconductor body and manufacturing method thereof
US20230120107A1 (en) Method of producing optoelectronic semiconductor components and an optoelectronic semiconductor component
CN110518107A (en) Micro- light-emitting component, image-displaying member and forming method thereof
JP4876319B2 (en) Display device and manufacturing method thereof
JP2014160854A (en) Optoelectronic semiconductor body and method for production thereof
JP2007095844A (en) Semiconductor light emitting composite device
JP2008263127A (en) LED device
JP2010505252A (en) Light emitting diode device and manufacturing method thereof
CN101335266A (en) Light emitting panel, display device and light source device
US10658423B2 (en) Method of manufacturing light emitting device
KR20190070928A (en) Display device and method for manufacturing such device
JP5125433B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP7561887B2 (en) Light emitting array
US10381400B2 (en) Method of manufacturing light emitting device
JP2019512878A (en) Light emitting module and display device provided with light emitting module
JP5036771B2 (en) Semiconductor device
JPH08102552A (en) Semiconductor light emitting device and its manufacture
JP5471805B2 (en) Light emitting device and manufacturing method thereof
US9559270B2 (en) Light-emitting device and method of producing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810