JP2005020971A

JP2005020971A - 電源回路

Info

Publication number: JP2005020971A
Application number: JP2003186272A
Authority: JP
Inventors: Hiroshi Fujiwara; 博史藤原
Original assignee: Renesas Semiconductor Manufacturing Co Ltd; Kansai Nippon Electric Co Ltd
Current assignee: Renesas Semiconductor Manufacturing Co Ltd; Kansai Nippon Electric Co Ltd
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2005-01-20

Abstract

【課題】コンパレータからの周波数不定の高周波によりチャージポンプがスイッチ動作し、回路のノイズ源となる。
【解決手段】チャージポンプ１０の昇圧電圧は、分圧回路２１により分圧され、コンパレータ２２の反転入力端に入力される。その分圧電圧Ｖｄはコンパレータ２２で基準電圧と比較され、そのコンパレータ２２出力とクロック信号ＣＬＫ１との論理積によりチャージポンプ１０はスイッチ動作が制御されることによりレギュレート電圧を出力する。論理積のためのＡＮＤ回路は３入力ＡＮＤ回路３４で構成され、クロック信号ＣＬＫ１とコンパレータ２２出力の２入力に加えて、Ｄフリフロ３５からの入力により３入力として、クロック信号ＣＬＫ１の１パルス内において、コンパレータ２２が一度“Ｈ”レベルから“Ｌ”レベルになると、その時点からクロック信号ＣＬＫ１のパルスの立ち下がり時点までＡＮＤ回路３４の出力の“Ｌ”レベルを維持する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、クロック信号に同期してスイッチ動作するチャージポンプの出力に応じた電圧をコンパレータで基準電圧と比較し、そのコンパレータ出力とクロック信号との論理積信号によりスイッチ動作を制御してチャージポンプからレギュレート電圧を出力する電源回路に関する。
【０００２】
【従来の技術】
従来のこの種の電源回路１００（例えば、特許文献１を参照）について、電源電圧を昇圧変換する電源回路を例にして、図３を参照して説明する。電源回路１００は、クロック信号ＣＬＫ１に同期してスイッチ動作して昇圧電圧を出力するチャージポンプ１０と、チャージポンプ１０の出力電圧に応じてスイッチ動作を制御するレギュレータ２０とで構成されている。
【０００３】
チャージポンプ１０は、図４に一例を示すように、コンデンサＣ１，Ｃ２とスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４とを有している。電源端子ＶＤＤと接地端子Ｇｎｄ間にスイッチＳＷ１、コンデンサＣ１およびスイッチＳＷ２が直列接続されている。電源端子ＶＤＤとコンデンサＣ１およびスイッチＳＷ２の接続点間にスイッチＳＷ３が接続されている。スイッチＳＷ１およびコンデンサＣ１の接続点と接地端子Ｇｎｄ間にスイッチＳＷ４およびコンデンサＣ２が直列接続され、その直列接続点をチャージポンプ１０の出力端として出力端子Ｖｏｕｔに接続されている。スイッチＳＷ１，ＳＷ２とスイッチＳＷ３，ＳＷ４とは、クロック信号ＣＬＫ２入力により相補的にオン／オフ制御される。
【０００４】
チャージポンプ１０の昇圧動作について説明する。先ず、“Ｈ”レベルのクロック信号ＣＬＫ２入力により、スイッチＳＷ１，ＳＷ２がオン、スイッチＳＷ３，ＳＷ４がオフになり、電源電圧ＶＤＤによりコンデンサＣ１が充電される。次に、“Ｌ”レベルのクロック信号ＣＬＫ２入力により、スイッチＳＷ１，ＳＷ２がオフ、スイッチＳＷ３，ＳＷ４がオンになり、コンデンサＣ１に充電された電圧に電源電圧ＶＤＤが重畳された電圧でコンデンサＣ２が充電される。このオン／オフ制御が繰り返されて、チャージポンプ１０の出力端に昇圧電圧が出力される。コンデンサＣ１，Ｃ２の充電電圧が飽和するようにオン／オフ制御される場合は、チャージポンプ１０の出力端に電源電圧ＶＤＤの２倍の昇圧電圧が出力される。この電源回路１００では、コンデンサＣ１の充電電圧が不飽和となるように、スイッチＳＷ１１，ＳＷ１２のオン時間が制御され、チャージポンプ１０の出力端に電源電圧ＶＤＤの２倍より低い昇圧電圧が出力される。
【０００５】
レギュレータ２０は、図３に示すように、分圧回路２１、コンパレータ２２、基準電圧源２３およびＡＮＤ回路２４を有している。分圧回路２１は、チャージポンプ１０の出力端と接地端子Ｇｎｄ間に直列接続された分圧抵抗Ｒ１，Ｒ２からなり分圧点Ｐから分圧電圧Ｖｄを出力する。コンパレータ２２は、反転入力端に分圧点Ｐが接続され、非反転入力端に基準電圧源２３が接続されて、分圧電圧Ｖｄを基準電圧Ｖｒｅｆと比較し、基準電圧Ｖｒｅｆより分圧電圧Ｖｄが高いとき“Ｌ”レベル、低いとき“Ｈ”レベルのコンパレータ出力となる。ＡＮＤ回路２４は、一入力端にクロック信号入力端子ＣＬＫ１が接続され、他入力端にコンパレータ２２の出力端が接続され、クロック信号入力端子ＣＬＫ１からの第１クロック信号ＣＬＫ１とコンパレータ出力とで論理積され、第２クロック信号ＣＬＫ２としてチャージポンプ１０のクロック入力端に供給される。
【０００６】
上記構成の電源回路１００の動作を図５を併用して説明する。電源端子ＶＤＤにバッテリー等の直流電源により電源電圧ＶＤＤ、例えば、ＶＤＤ＝３ｖが供給される。分圧回路２２の分圧抵抗Ｒ１，Ｒ２が、例えばＲ１／Ｒ２＝１に設定されて、チャージポンプ１０の出力端電位が分圧回路２１の分圧点Ｐで分圧され、その分圧電圧Ｖｄがコンパレータ２２で基準電圧Ｖｒｅｆ、例えば、Ｖｒｅｆ＝２．５ｖと比較される。
（１ａ）Ｖｄ＜Ｖｒｅｆのとき（図５（ａ）参照）
コンパレータ２２は“Ｈ”レベルを出力し、ＡＮＤ回路２４でクロック信号ＣＬＫ１と論理積され、ＡＮＤ回路２４からその“Ｈ”レベルの期間、クロック信号ＣＬＫ２としてそのままクロック信号ＣＬＫ１を出力し、チャージポンプ１０はそのクロック信号ＣＬＫ２＝ＣＬＫ１の入力により分圧電圧Ｖｄが基準電圧Ｖｒｅｆに等しく昇圧されるまで上述した昇圧動作を行い、Ｖｄ＝Ｖｒｅｆになると、出力端子Ｖｏｕｔにレギュレート電圧Ｖｏｕｔ＝Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖが出力される。
【０００７】
（１ｂ）Ｖｄ＞Ｖｒｅｆのとき（図５（ｂ）参照）
コンパレータ２２は“Ｌ”レベルを出力し、ＡＮＤ回路２４でクロック信号ＣＬＫ１と論理積され、ＡＮＤ回路２４からその“Ｌ”レベルの期間、クロック信号ＣＬＫ２として“Ｌ”レベルを出力し、チャージポンプ１０はそのクロック信号ＣＬＫ２＝“Ｌ”レベルの入力により分圧電圧Ｖｄが基準電圧Ｖｒｅｆに等しく降圧されるまでスイッチＳＷ１，ＳＷ２がオフ、スイッチＳＷ３，ＳＷ４がオンの状態となり、Ｖｄ＝Ｖｒｅｆになると、出力端子Ｖｏｕｔにレギュレート電圧Ｖｏｕｔ＝Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）＝５ｖが出力される。
【０００８】
（１ｃ）ＶｄがＶｒｅｆ付近を上下しているとき（図５（ｃ）参照）
時刻Ｔ１の時点でＶｄ＜Ｖｒｅｆであり、コンパレータ２２は“Ｈ”レベルを出力し、上記（１ａ）の昇圧動作を行う。時刻Ｔ２になると、Ｖｄ＞Ｖｒｅｆになり、コンパレータ２２は“Ｌ”レベルを出力し、上記（１ｂ）の降圧動作を行う。時刻Ｔ３になると、再びＶｄ＜Ｖｒｅｆになり、コンパレータ２２は“Ｈ”レベルを出力し、上記（１ａ）の昇圧動作を行う。以下、上記（１ａ）と（１ｂ）の動作が繰り返され、出力端子Ｖｏｕｔにレギュレート電圧Ｖｏｕｔ＝Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖが出力される。
【０００９】
【特許文献１】
特開２００２−１５３０４６号公報（図１）
【００１０】
【発明が解決しようとする課題】
ところで、従来の電源回路１００は、出力端子Ｖｏｕｔに接続される負荷の変動により、図５（ｃ）の時刻Ｔ４からＴ５の期間に示すように、コンパレータ２２の出力が周波数不定の高周波で“Ｈ”レベルと“Ｌ”レベルになり、従って、チャージポンプ１０に入力される第２クロック信号ＣＬＫ２も周波数不定の高周波信号となり、この信号によりチャージポンプ１０の各スイッチＳＷ１〜ＳＷ４が制御される。各スイッチＳＷ１〜ＳＷ４は、ＭＯＳトランジスタからなり、オン抵抗を小さくする必要がありトランジスタサイズを大きくしており、この周波数不定のトランジスタの高周波動作はノイズ源となり、基準電圧源２３や電源回路１００を構成する半導体集積回路内の他の回路等にそのノイズが乗り回路が発振する等の不安定動作が生じる虞があった。
従って、本発明の目的は、負荷の変動によりチャージポンプが周波数不定の高周波動作をしないようにした電源回路を提供することである。
【００１１】
【課題を解決するための手段】
本発明の電源回路は、スイッチ動作して昇圧電圧または降圧電圧を出力するチャージポンプの出力に応じた電圧をコンパレータで基準電圧と比較し、そのコンパレータ出力をクロック信号とで論理積し、その論理積信号によりチャージポンプのスイッチ動作を制御してチャージポンプからレギュレート電圧を出力する電源回路において、コンパレータが基準電圧以上を一旦検出するとクロック信号の１パルス内ではそれ以降のコンパレータ出力によりスイッチ動作をしないようにしたことを特徴とする。
上記電源回路において、論理積を行うＡＮＤ回路が３入力ＡＮＤ回路で構成され、クロック信号とコンパレータ出力の２入力に加えて、Ｄフリフロからの入力により３入力とし、Ｄフリフロがクロック信号の１パルス内でコンパレータ出力の最初のエッジのみでクロック信号の反転を読み込むことを特徴とする。
【００１２】
【発明の実施の形態】
以下に、本発明の一実施例の電源回路２００について図１を参照して説明する。尚、図３と同一のものについては同一符号を付して、その説明を省略する。図３の電源回路１００と異なる点は、レギュレータ３０がＡＮＤ回路２４の替わりに３入力ＡＮＤ回路３４、Ｄフリフロ３５およびインバータ３６を有する点である。
【００１３】
ＡＮＤ回路３４は、第１入力端にクロック信号入力端子ＣＬＫ１が接続され、第２入力端にＤフリフロ３５の出力端Ｑが接続され、第３入力端にコンパレータ２２の出力端が接続されている。Ｄフリフロ３５は、データ入力端Ｄおよびセット端子Ｓにクロック信号入力端子ＣＬＫ１がインバータ３６を介して接続され、クロック入力端Ｃにコンパレータ２２の出力端が接続されている。Ｄフリフロ３５は、セット端Ｓ＝“Ｈ”レベルのとき出力端Ｑ＝“Ｈ”レベルとなり、セット端子Ｓ＝“Ｌ”レベルのときクロック入力端Ｃの“Ｈ”レベルから“Ｌ”レベルへの立ち下がり時にデータ入力端Ｄのレベルを読み込む。
【００１４】
上記構成の電源回路２００の動作を図２を併用して説明する。電源端子ＶＤＤにバッテリー等の直流電源により電源電圧ＶＤＤ、例えば、ＶＤＤ＝３ｖが供給される。分圧回路２１の分圧抵抗Ｒ１，Ｒ２が、例えばＲ１／Ｒ２＝１に設定されて、チャージポンプ１０の出力端電位が分圧回路２１の分圧点Ｐで分圧され、その分圧電圧Ｖｄがコンパレータ２２で基準電圧Ｖｒｅｆ、例えば、Ｖｒｅｆ＝２．５ｖと比較される。
（２ａ）Ｖｄ＜Ｖｒｅｆのとき（図２（ａ）参照）
コンパレータ２２は“Ｈ”レベルをＡＮＤ回路３４の第３入力端とＤフリフロ３５のクロック入力端Ｃに出力する。クロック信号ＣＬＫ１がＡＮＤ回路３４の第１入力端に入力されるとともに、インバータ３６を介してＤフリフロ３５のデータ入力端Ｄに入力される。Ｄフリフロ３５の出力端Ｑからは“Ｈ”レベルが出力され、ＡＮＤ回路３４の第２入力端に入力される。ＡＮＤ回路３４に入力された各信号は論理積され、ＡＮＤ回路３４からコンパレータ２２出力が“Ｈ”レベルの期間、クロック信号ＣＬＫ２としてそのままクロック信号ＣＬＫ１を出力し、チャージポンプ１０はそのクロック信号ＣＬＫ２＝ＣＬＫ１の入力により分圧電圧Ｖｄが基準電圧Ｖｒｅｆに等しく昇圧されるまで上述した昇圧動作を行い、Ｖｄ＝Ｖｒｅｆになると、出力端子Ｖｏｕｔにレギュレート電圧Ｖｏｕｔ＝Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖが出力される。
【００１５】
（２ｂ）Ｖｄ＞Ｖｒｅｆのとき（図２（ｂ）参照）
コンパレータ２２は“Ｌ”レベルをＡＮＤ回路３４の第３入力端とＤフリフロ３５のクロック入力端Ｃに出力する。クロック信号ＣＬＫ１がＡＮＤ回路３４の第１入力端に入力されるとともに、インバータ３６を介してＤフリフロ３５のデータ入力端Ｄに入力される。Ｄフリフロ３５の出力端Ｑからは“Ｈ”レベルが出力され、ＡＮＤ回路３４の第２入力端に入力される。ＡＮＤ回路３４に入力された各信号は論理積され、ＡＮＤ回路３４からコンパレータ２２出力が“Ｌ”レベルの期間、クロック信号ＣＬＫ２として“Ｌ”レベルを出力し、チャージポンプ１０はそのクロック信号ＣＬＫ２＝“Ｌ”レベルの入力により分圧電圧Ｖｄが基準電圧Ｖｒｅｆに等しく降圧されるまでスイッチＳＷ１，ＳＷ２がオフ、スイッチＳＷ３，ＳＷ４がオンの状態となり、Ｖｄ＝Ｖｒｅｆになると、出力端子Ｖｏｕｔにレギュレート電圧Ｖｏｕｔ＝Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）＝５ｖが出力される。
【００１６】
（２ｃ）ＶｄがＶｒｅｆ付近を上下しているとき（図２（ｃ）参照）
時刻Ｔ１の時点でＶｄ＜Ｖｒｅｆであり、コンパレータ２２は“Ｈ”レベルを出力し、チャージポンプ１０は上記（２ａ）の昇圧動作を行う。時刻Ｔ２になると、Ｖｄ＞Ｖｒｅｆになり、コンパレータ２２は“Ｌ”レベルを出力し、チャージポンプ１０は上記（２ｂ）の降圧動作を行う。時刻Ｔ３になると、再びＶｄ＜Ｖｒｅｆになり、コンパレータ２２は“Ｈ”レベルを出力する。しかし、このときＤフリフロ３５の出力端Ｑは“Ｌ”レベルのままであり、ＡＮＤ回路３４からのクロック信号ＣＬＫ２は“Ｌ”レベルのままで、チャージポンプ１０は上記（２ｂ）の降圧動作を継続する。時刻Ｔ４になると、クロック信号ＣＬＫ２が“Ｌ”レベルになり、Ｄフリフロ３５の出力端Ｑは“Ｈ”レベルになる。また、このとき、Ｖｄ＜Ｖｒｅｆであり、コンパレータ２２は“Ｈ”レベルを出力しており、チャージポンプ１０は上記（２ａ）の昇圧動作を行う。Ｖｄ＞Ｖｒｅｆになると、コンパレータ２２は“Ｌ”レベルを出力し、以下、同様の動作を繰り返し、出力端子Ｖｏｕｔにレギュレート電圧Ｖｏｕｔ＝Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）＝２．５×（１＋１）＝５ｖが出力される。
【００１７】
以上のように、ＡＮＤ回路を３入力ＡＮＤ回路３４で構成し、クロック信号ＣＬＫ１とコンパレータ２２出力の２入力に加えて、Ｄフリフロ３５からの入力により３入力として、クロック信号ＣＬＫ１の１パルス内において、コンパレータ２２出力が一度“Ｈ”レベルから“Ｌ”レベルになると、その時点からクロック信号ＣＬＫ１のパルスの立ち下がり時点までＡＮＤ回路３４の出力の“Ｌ”レベルを維持するようにしたので、チャージポンプ１０の高周波動作を抑えることができる。
【００１８】
上記実施例では、チャージポンプを２倍昇圧型を例に説明したが、他の整数倍昇圧型のチャージポンプに適用することもできる。また、昇圧型を例に説明したが、降圧型に適用することもできる。さらに、正の昇圧型を例に説明したが、負の昇圧型に適用することもできる。
【００１９】
【発明の効果】
本発明によれば、コンパレータが基準電圧以上を一旦検出するとクロック信号ＣＬＫ１の１パルス内ではそれ以降のコンパレータ出力によりスイッチ動作をしないようにしたので、チャージポンプの高周波動作を抑えられ、ノイズの発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の電源回路２００の回路図。
【図２】図１に示す電源回路２００の動作を示す信号波形図。
【図３】従来の電源回路１００の回路図
【図４】図１および図３に示す電源回路に用いられるチャージポンプ１０の一例の回路図。
【図５】図３に示す電源回路１００の動作を示す信号波形図。
【符号の説明】
ＶＤＤ電源端子
１０チャージポンプ
２１分圧回路
２２コンパレータ
２３基準電圧源
３０レギュレータ
３４３入力ＡＮＤ回路
３５Ｄフリフロ
３６インバータ
２００電源回路

Claims

スイッチ動作して昇圧電圧または降圧電圧を出力するチャージポンプの出力に応じた電圧をコンパレータで基準電圧と比較し、そのコンパレータ出力をクロック信号とで論理積し、その論理積信号によりチャージポンプのスイッチ動作を制御してチャージポンプからレギュレート電圧を出力する電源回路において、
コンパレータが基準電圧以上を一旦検出するとクロック信号の１パルス内ではそれ以降のコンパレータ出力によりスイッチ動作をしないようにしたことを特徴とする電源回路。
前記論理積を行うＡＮＤ回路が３入力ＡＮＤ回路で構成され、前記クロック信号とコンパレータ出力の２入力に加えて、Ｄフリフロからの入力により３入力とし、Ｄフリフロがクロック信号の１パルス内でコンパレータ出力の最初のエッジのみで前記クロック信号の反転を読み込むことを特徴とした請求項１記載の電源回路。