JP2004318254A - 安全保護計測装置の試験装置 - Google Patents
安全保護計測装置の試験装置 Download PDFInfo
- Publication number
- JP2004318254A JP2004318254A JP2003107975A JP2003107975A JP2004318254A JP 2004318254 A JP2004318254 A JP 2004318254A JP 2003107975 A JP2003107975 A JP 2003107975A JP 2003107975 A JP2003107975 A JP 2003107975A JP 2004318254 A JP2004318254 A JP 2004318254A
- Authority
- JP
- Japan
- Prior art keywords
- test
- logic
- integrated circuit
- output
- logic integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 114
- 238000004088 simulation Methods 0.000 claims abstract description 10
- 238000013461 design Methods 0.000 claims description 18
- 238000012795 verification Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000005259 measurement Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000010354 integration Effects 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000012790 confirmation Methods 0.000 abstract description 6
- 102100036184 5'-3' exonuclease PLD3 Human genes 0.000 description 30
- 101710142108 5'-3' exonuclease PLD3 Proteins 0.000 description 27
- 238000000034 method Methods 0.000 description 12
- 238000011156 evaluation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 101001074389 Homo sapiens 5'-3' exonuclease PLD3 Proteins 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/30—Nuclear fission reactors
Landscapes
- Monitoring And Testing Of Nuclear Reactors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
【課題】プラントの安全保護系システムに用いられる高集積な論理集積回路の健全性確認などの試験に費やす手間と時間を短縮させる。
【解決手段】ＰＣで構成されたテストパターン入出力制御装置４上のアプリケーションソフトから試験対象となる論理集積回路３に全てのテストパターンを順次入力し、その出力をテストパターン入出力制御装置４に読み出しアウトプットパターン６を作成する。これをシミュレーション結果と比較することにより論理集積回路機能の健全性を評価する。
【選択図】 図１
【解決手段】ＰＣで構成されたテストパターン入出力制御装置４上のアプリケーションソフトから試験対象となる論理集積回路３に全てのテストパターンを順次入力し、その出力をテストパターン入出力制御装置４に読み出しアウトプットパターン６を作成する。これをシミュレーション結果と比較することにより論理集積回路機能の健全性を評価する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、原子力発電プラントなどにおけるプラントの安全保護機能に用いられる安全保護計測装置の試験装置に係り、特に安全保護計測装置に使われ、ディジタル信号の処理を行う論理集積回路の検証手段に関する。
【０００２】
【従来の技術】
原子力発電プラントなどにおいては、プラントの安全性が損なわれる恐れのある異常が発生した場合、あるいは発生が予想される場合、それを防止あるいは抑制するために安全保護系システムが設けられている。
【０００３】
安全保護系システムに用いられる安全保護計測装置は、プラントの状態量を示す温度、圧力、炉出力などの複数のプロセス信号を検出するためのセンサからのプロセス信号を入力し、目的に応じた情報に信号を加工し、加工した情報を予め定められた設定値と比較し、設定値を超えた場合に異常の発生またはその兆候と判定し、プラント保護装置にトリップ信号などの作動信号を出力する機能を有している。
【０００４】
この安全保護計測装置の計装回路としては従来専用のハードウェア装置を用いる場合と、またはソフトウェアを実装したマイクロプロセッサで構成する場合とがある。
【０００５】
専用のハードウェア装置を用いた場合は複数のプロセス信号毎にハードウェア装置を設ける必要がある。一方、マイクロプロセッサで構成した場合には複数のプロセス信号に対して一つのマイクロプロセッサで全ての信号処理を行うことができる。
【０００６】
このようなプラントの安全保護系システムはその重要性から、高い信頼性を有する設計が要求されている。このため、計装回路をマイクロプロセッサで構成した場合、ソフトウェアの共通要因故障を防止し、ソフトウェアの信頼性を確保するため、検証および健全性確認活動（Ｖ＆Ｖ：Ｖｅｒｉｆｉｃａｔｉｏｎ＆Ｖａｌｉｄａｔｉｏｎ）を実施している。
【０００７】
Ｖ＆Ｖとは、ディジタル型の安全保護系システムに要求される機能がソフトウェアの設計、製作の各過程において、上位の過程から下位の過程へ正しく反映されていることを確認する検証作業と、検証作業を経て製作されたシステムについて、要求機能が正しく実現されていることを確認する健全性確認作業からなる品質補償のための活動である。具体的にはそのソフトウェアが設計図書の要求事項の通りに製作されていることの検証作業として設計情報を記載した図書と製作用の図書との相互間の確認作業を行う。またマイクロプロセッサにて構成された計装回路に実際の入力信号と同等の模擬信号を入力して、設計図書通りに作動出力がなされるかどうかの健全性の確認を行う。
【０００８】
このようなＶ＆Ｖの実施には設計、製作作業者とは異なる第三者が行うことが必要とされており、通常のソフトウェアの設計、製作に比べ多くの手間と時間を必要とする。
【０００９】
これに対して、従来の専用のハードウェア装置は、アナログ信号の処理によって安全保護計測装置の機能を実現していたが、近年では、ＰＬＤ等の論理集積回路の高集積化技術の進展により、論理集積回路を内蔵することで、ディジタル信号処理による安全保護計測装置を小規模で実現できるようになっている。
【００１０】
このＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）とはディジタル信号の信号加工処理機能を論理回路の構成に変換して、ソフトウェアを使用せずにハードウェアの配線により実現する論理集積回路である。
【００１１】
【発明が解決しようとする課題】
しかし、安全保護計測装置にソフトウェアを使用しない専用のハードウェア装置を用いた場合においても、設計図書に記された制御論理の通りに製品が製造されていることを可視または試験等の別の手段を用いて確認することで保証する必要があるが、ハードウェア装置を構成する論理集積回路のような密集された制御論理及びその動作状態を可視することは極めて困難である。このためハードウェア装置の制御論理への各ディジタル入力のＯＮまたはＯＦＦの入力パターンのすべての組合せを装置に入力し、その論理的演算結果と設計図書との整合を確認することで論理集積回路を構成する全ての論理配線に、設計以外の誤った配線が無い事を証明する全テストパターン入力試験を実施することで、論理集積回路の健全性を検証することとしている。しかしながらこのような検証手段ではディジタル入力の総点数が増えるため累乗的に全入力パターン数が増大することとなり、検証に費やす時間及び手間が増大することが課題であった。
【００１２】
また、フィルタ論理の場合には、入力パターンの時間的変化を想定して、入力パターンを時系列に組合せてテストパターンを作成する必要があるため、更にテストパターン数が増大することが課題であった。
【００１３】
本発明は上記従来技術の課題を解決するためになされたものであり、論理集積回路の健全性確認を容易にし、試験に費やす時間及び手間を短縮することができる安全保護計測装置の試験装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の請求項１に記載の発明は、試験対象となる論理集積回路に対して複数のテストパターンを順次入力し、論理集積回路からの出力を読み出し、アウトプットパターンを作成するテストパターン入出力制御装置を備えた論理集積回路試験装置と、試験対象となる論理集積回路に組み込むべく設計した論理をシミュレートし、テストパターン入力に対し、シミュレートした設計論理の結果を読み出し、アウトプットパターンを作成する設計論理検証ツールを備えた論理シミュレーション装置と、同一テストパターンに対する論理集積回路試験装置のアウトプットパターンと論理シミュレーション装置のアウトプットパターンとを比較評価する比較評価手段とからなることを特徴とする。
【００１５】
また、請求項２に記載の発明は、試験対象となる論理集積回路に組み込むべく設計した論理が設計通りに動作することが既に検証されている動作比較用回路と、論理集積回路と動作比較用回路に対して、予め定めた複数のテストパターンを順次、同一の順番で同時に入力する入力データ生成回路と、論理集積回路と動作比較用回路からの出力を同時に読み出し、それぞれの結果を比較し、一致又は不一致の情報を順次出力する出力データ比較回路とからなることを特徴とする。
【００１６】
請求項５記載の発明では、正弦波発生器と、この正弦波発生器からのアナログ信号をディジタル信号に変換して、試験対象となる論理集積回路に入力するアナログ／ディジタル変換回路と、論理集積回路からの出力をアナログ信号に変換して外部に出力するディジタル／アナログ変換回路とからなり、周期性波形で連続的に変化するアナログ信号を、周波数を変動させて試験装置に入力し、出力データを監視することにより、論理集積回路の健全性を確認することを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
図１は本発明の第１の実施の形態を示す図で、図１において、１は論理集積回路試験装置で、２は試験対象となる論理集積回路（以下試験対象ＰＬＤと称する）３を実装したＰＬＤ試験基板、４はＰＣ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｃｏｎｔｒｏｌｌｅｒ）により構成したテストパターン入出力制御装置で、テストパターン５を外部より入力し、テストパターン５に応じて試験対象ＰＬＤ３への入出力を制御し、試験対象ＰＬＤ３の試験後の出力結果からアウトプットパターン６を作成するアプリケーションソフトを備えている。
【００１８】
７はテストパターン入出力制御装置４からの制御信号に応じて、試験対象ＰＬＤ３に対してテスト信号を入力し、ＰＬＤ３からの出力をテストパターン入出力制御装置４へ読み出すＰＬＤ試験基板に設けられたインターフェイス回路で、これらＰＬＤ試験基板２、テストパターン入出力制御装置４により論理集積回路試験装置１が構成されている。
【００１９】
８は論理シミュレーション装置で、試験対象ＰＬＤ３に組み込むべく設計した論理をシミュレートし、テストパターン入力に対し、シミュレートした設計論理の結果を読み出し、アウトプットパターン９を作成する設計論理検証ツール１０を有している。
【００２０】
１１は論理集積回路試験装置１のアウトプットパターン６と論理シミュレーション装置８のアウトプットパターン９とを比較する比較回路、１２は比較回路１１の出力から試験対象ＰＬＤ３の健全性を評価する健全性評価手段、１３は試験対象ＰＬＤ３の入出力信号に対して、その動作状況を監視するロジックアナライザである。
【００２１】
このように構成された本実施の形態においては、まず試験対象ＰＬＤ３をＰＬＤ試験基板２に実装する。テストパターン入出力制御装置４上のアプリケーションソフトには、全パターン入力試験の全てのテストパターン５を予め入力することで、試験対象ＰＬＤ３に対してテストパターン５を入力し、その出力をテストパターン入出力制御装置２に読み出し、アウトプットパターン６を作成する。これらの一連の動作が、全てのテストパターンに対して順次実施され、全てのアウトプットパターン６が蓄積される。
【００２２】
これらの論理集積回路試験装置１のアウトプットパターン６を設計検証ツール１０によって試験対象ＰＬＤ３に組み込むべく設計した論理のシミュレーション結果によるアウトプットパターン９とテストパターン毎にそれぞれ比較回路１１において比較し、健全性評価手段１２により一致するか否かを確認する。
【００２３】
全てのテストパターンについて健全性評価手段１２の結果が一致すれば、試験対象ＰＬＤ３に製造された全ての論理配線に、設計以外の誤った配線が無いことが検証される。
また、試験対象ＰＬＤ３の入出力信号に対して、ロジックアナライザ１３にてその動作状況を監視することにより、試験装置の動作を検証することができる。
【００２４】
さらに、設計論理検証ツール１０により、予め、試験対象ＰＬＤ３が保有する全ての接続された論理構成を通過する特徴を持ったテストパターンを抽出しておき、これらのテストパターンの入力により全論理パスの動作を検証することができる。
【００２５】
以上のように本実施の形態によれば、テストパターン入出力制御装置４上のアプリケーションソフトにより、予め定めた複数のテストパターンの試験対象ＰＬＤ３への入出力を制御しながら、順次繰り返すので、論理集積回路の膨大なテストパターン入力の変更を無駄時間なく効率よく行うことができ、試験に費やす時間及び手間を短縮することができるる。
【００２６】
次に、本発明の第２の実施の形態について図２及び図３を参照して説明する。
なお、以下の説明において図１に示す第１の実施の形態と同一部分には同一の符号を付し、詳細な説明は省略する。
【００２７】
本実施の形態は、図２に示すように、試験対象ＰＬＤ３と、この試験対象ＰＬＤ３に組み込むべく設計した論理が設計通りに動作することが既に検証されている動作比較用回路１４とをＰＬＤ試験基板２に実装し、試験対象ＰＬＤ３と動作比較用回路１４に対して、予め定めた複数のテストパターンを順次、同一の順番で同時に入力する入力データ生成回路１５を設け、試験対象ＰＬＤ３と動作比較用回路１４からの出力を同時に読み出し、それぞれの結果を比較し、一致又は不一致の情報を順次出力する出力データ比較回路１６とを備えた論理集積回路試験装置１から構成されている。
【００２８】
このように構成された本実施の形態においては、全テストパターン入力試験の入力データを生成する入力データ生成回路１５から、試験対象ＰＬＤ３と動作比較用回路１４の双方に信号を入力し、その出力を出力データ比較回路１６にて連続的に比較する。
【００２９】
出力データ比較回路１６は、試験対象ＰＬＤ３の出力と動作比較用回路１４の出力を比較して一致、不一致を出力し、それを確認回路１７により確認し健全性評価手段１２により試験対象ＰＬＤ３の健全性を評価する。
出力が不一致となった際は、その段階で次のテストパターン入力に移行するのを中止して、各動作／データ状況を明確にする。
【００３０】
入力データ生成回路１５は図示しないカウンタ回路により全テストパターンを順次生成する。動作比較用回路１４は試験対象ＰＬＤ３の機能をディスクリートの素子（標準ロジックＩＣ他）や検証済みのＰＬＤ素子にて実現するか、または、入力データに応じて期待される結果を出力できるＲＯＭ等の記憶素子にて作成する。
【００３１】
また、図３は、動作比較用回路として、試験対象ＰＬＤ３と製造過程の異なる、例えば他社製ＰＬＤ等の論理配線方法の異なるＰＬＤ１８を適用して、設計、ツールの異なる手段により同一ロジックを実現したものであり、ＰＬＤの多様性によっても同じロジックの結果となることから、試験対象ＰＬＤ３のロジック実現の健全性を確認する手法である。
【００３２】
本実施の形態によれば、試験装置がハードウェアのみの動作となるので、試験対象ＰＬＤ３の処理速度と同等の速度によるテストパターン入出力が可能となり、また、不一致となった場合のテストパターンを容易に確認することができ、より効率よく試験することができる。
また、動作比較用回路として他社製ＰＬＤを用いることで、機種変更時に、新たに動作比較用回路１４を作成する手間を省くことができる。
【００３３】
次に本発明の第３の実施の形態について図４を参照して説明する。本実施の形態は、試験対象ＰＬＤ３を実装し、外部からのアナログ信号をディジタル信号に変換して、試験対象ＰＬＤ３に入力するアナログ／ディジタル変換回路（ＡＤＣ）１９と、試験対象ＰＬＤ３からのディジタル信号出力をアナログ信号に変換して外部に出力するディジタル／アナログ変換回路（ＤＡＣ）２０とから論理集積回路試験装置１を構成している。
このように構成された本実施の形態においては、本試験は特にフィルタの検証に適用するものである。
【００３４】
全テストパターン入力試験相当となる入力データの代わりに正弦波発生器２１より連続的に変化する正弦波を周波数を変動させて論理集積回路試験装置１のアナログ／ディジタル変換回路（ＡＤＣ）１９に入力し、試験対象ＰＬＤ３、ディジタル／アナログ変換回路（ＤＡＣ）２０を通過した出力データの連続性をオシロスコープ２２で監視し、特性確認回路２３で確認する。
【００３５】
本実施の形態によれば、連続的に変化する入力信号に対して、出力データの連続性を監視することによって試験対象ＰＬＤ３の線形性を検証できる。この結果、入出力特性から伝達関数を求めることにより試験対象ＰＬＤ３のフィルタ特性が検証でき、ディジタルのテストパターンを作成する時間及び手間を短縮することができる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、論理集積回路の健全性確認を容易にし、試験に費やす時間及び手間を短縮することができる安全保護計測装置の試験装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すブロック図。
【図２】本発明の第２の実施の形態を示すブロック図。
【図３】本発明の第２の実施の形態の他の実施例を示すブロック図。
【図４】本発明の第３の実施の形態を示すブロック図。
【符号の説明】
１…論理集積回路試験装置、２…試験対象論理集積回路、３…ＰＬＤ試験基板、４…テストパターン入出力制御装置、５…テストパターン、６、９…アウトプットパターン、７…インターフェイス回路、８…論理シミュレーション装置、１０…設計論理検証ツール、１１…比較回路、１２…健全性評価手段、１３…ロジックアナライザ、１４…動作比較用回路、１５…入力データ生成回路、１６…出力データ比較回路、１７…確認回路、１９…アナログ／ディジタル変換回路、２０…ディジタル／アナログ変換回路、２１…正弦波発生装置、２２…オシロスコープ、２３…特性確認回路。
【発明の属する技術分野】
本発明は、原子力発電プラントなどにおけるプラントの安全保護機能に用いられる安全保護計測装置の試験装置に係り、特に安全保護計測装置に使われ、ディジタル信号の処理を行う論理集積回路の検証手段に関する。
【０００２】
【従来の技術】
原子力発電プラントなどにおいては、プラントの安全性が損なわれる恐れのある異常が発生した場合、あるいは発生が予想される場合、それを防止あるいは抑制するために安全保護系システムが設けられている。
【０００３】
安全保護系システムに用いられる安全保護計測装置は、プラントの状態量を示す温度、圧力、炉出力などの複数のプロセス信号を検出するためのセンサからのプロセス信号を入力し、目的に応じた情報に信号を加工し、加工した情報を予め定められた設定値と比較し、設定値を超えた場合に異常の発生またはその兆候と判定し、プラント保護装置にトリップ信号などの作動信号を出力する機能を有している。
【０００４】
この安全保護計測装置の計装回路としては従来専用のハードウェア装置を用いる場合と、またはソフトウェアを実装したマイクロプロセッサで構成する場合とがある。
【０００５】
専用のハードウェア装置を用いた場合は複数のプロセス信号毎にハードウェア装置を設ける必要がある。一方、マイクロプロセッサで構成した場合には複数のプロセス信号に対して一つのマイクロプロセッサで全ての信号処理を行うことができる。
【０００６】
このようなプラントの安全保護系システムはその重要性から、高い信頼性を有する設計が要求されている。このため、計装回路をマイクロプロセッサで構成した場合、ソフトウェアの共通要因故障を防止し、ソフトウェアの信頼性を確保するため、検証および健全性確認活動（Ｖ＆Ｖ：Ｖｅｒｉｆｉｃａｔｉｏｎ＆Ｖａｌｉｄａｔｉｏｎ）を実施している。
【０００７】
Ｖ＆Ｖとは、ディジタル型の安全保護系システムに要求される機能がソフトウェアの設計、製作の各過程において、上位の過程から下位の過程へ正しく反映されていることを確認する検証作業と、検証作業を経て製作されたシステムについて、要求機能が正しく実現されていることを確認する健全性確認作業からなる品質補償のための活動である。具体的にはそのソフトウェアが設計図書の要求事項の通りに製作されていることの検証作業として設計情報を記載した図書と製作用の図書との相互間の確認作業を行う。またマイクロプロセッサにて構成された計装回路に実際の入力信号と同等の模擬信号を入力して、設計図書通りに作動出力がなされるかどうかの健全性の確認を行う。
【０００８】
このようなＶ＆Ｖの実施には設計、製作作業者とは異なる第三者が行うことが必要とされており、通常のソフトウェアの設計、製作に比べ多くの手間と時間を必要とする。
【０００９】
これに対して、従来の専用のハードウェア装置は、アナログ信号の処理によって安全保護計測装置の機能を実現していたが、近年では、ＰＬＤ等の論理集積回路の高集積化技術の進展により、論理集積回路を内蔵することで、ディジタル信号処理による安全保護計測装置を小規模で実現できるようになっている。
【００１０】
このＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）とはディジタル信号の信号加工処理機能を論理回路の構成に変換して、ソフトウェアを使用せずにハードウェアの配線により実現する論理集積回路である。
【００１１】
【発明が解決しようとする課題】
しかし、安全保護計測装置にソフトウェアを使用しない専用のハードウェア装置を用いた場合においても、設計図書に記された制御論理の通りに製品が製造されていることを可視または試験等の別の手段を用いて確認することで保証する必要があるが、ハードウェア装置を構成する論理集積回路のような密集された制御論理及びその動作状態を可視することは極めて困難である。このためハードウェア装置の制御論理への各ディジタル入力のＯＮまたはＯＦＦの入力パターンのすべての組合せを装置に入力し、その論理的演算結果と設計図書との整合を確認することで論理集積回路を構成する全ての論理配線に、設計以外の誤った配線が無い事を証明する全テストパターン入力試験を実施することで、論理集積回路の健全性を検証することとしている。しかしながらこのような検証手段ではディジタル入力の総点数が増えるため累乗的に全入力パターン数が増大することとなり、検証に費やす時間及び手間が増大することが課題であった。
【００１２】
また、フィルタ論理の場合には、入力パターンの時間的変化を想定して、入力パターンを時系列に組合せてテストパターンを作成する必要があるため、更にテストパターン数が増大することが課題であった。
【００１３】
本発明は上記従来技術の課題を解決するためになされたものであり、論理集積回路の健全性確認を容易にし、試験に費やす時間及び手間を短縮することができる安全保護計測装置の試験装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の請求項１に記載の発明は、試験対象となる論理集積回路に対して複数のテストパターンを順次入力し、論理集積回路からの出力を読み出し、アウトプットパターンを作成するテストパターン入出力制御装置を備えた論理集積回路試験装置と、試験対象となる論理集積回路に組み込むべく設計した論理をシミュレートし、テストパターン入力に対し、シミュレートした設計論理の結果を読み出し、アウトプットパターンを作成する設計論理検証ツールを備えた論理シミュレーション装置と、同一テストパターンに対する論理集積回路試験装置のアウトプットパターンと論理シミュレーション装置のアウトプットパターンとを比較評価する比較評価手段とからなることを特徴とする。
【００１５】
また、請求項２に記載の発明は、試験対象となる論理集積回路に組み込むべく設計した論理が設計通りに動作することが既に検証されている動作比較用回路と、論理集積回路と動作比較用回路に対して、予め定めた複数のテストパターンを順次、同一の順番で同時に入力する入力データ生成回路と、論理集積回路と動作比較用回路からの出力を同時に読み出し、それぞれの結果を比較し、一致又は不一致の情報を順次出力する出力データ比較回路とからなることを特徴とする。
【００１６】
請求項５記載の発明では、正弦波発生器と、この正弦波発生器からのアナログ信号をディジタル信号に変換して、試験対象となる論理集積回路に入力するアナログ／ディジタル変換回路と、論理集積回路からの出力をアナログ信号に変換して外部に出力するディジタル／アナログ変換回路とからなり、周期性波形で連続的に変化するアナログ信号を、周波数を変動させて試験装置に入力し、出力データを監視することにより、論理集積回路の健全性を確認することを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
図１は本発明の第１の実施の形態を示す図で、図１において、１は論理集積回路試験装置で、２は試験対象となる論理集積回路（以下試験対象ＰＬＤと称する）３を実装したＰＬＤ試験基板、４はＰＣ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｃｏｎｔｒｏｌｌｅｒ）により構成したテストパターン入出力制御装置で、テストパターン５を外部より入力し、テストパターン５に応じて試験対象ＰＬＤ３への入出力を制御し、試験対象ＰＬＤ３の試験後の出力結果からアウトプットパターン６を作成するアプリケーションソフトを備えている。
【００１８】
７はテストパターン入出力制御装置４からの制御信号に応じて、試験対象ＰＬＤ３に対してテスト信号を入力し、ＰＬＤ３からの出力をテストパターン入出力制御装置４へ読み出すＰＬＤ試験基板に設けられたインターフェイス回路で、これらＰＬＤ試験基板２、テストパターン入出力制御装置４により論理集積回路試験装置１が構成されている。
【００１９】
８は論理シミュレーション装置で、試験対象ＰＬＤ３に組み込むべく設計した論理をシミュレートし、テストパターン入力に対し、シミュレートした設計論理の結果を読み出し、アウトプットパターン９を作成する設計論理検証ツール１０を有している。
【００２０】
１１は論理集積回路試験装置１のアウトプットパターン６と論理シミュレーション装置８のアウトプットパターン９とを比較する比較回路、１２は比較回路１１の出力から試験対象ＰＬＤ３の健全性を評価する健全性評価手段、１３は試験対象ＰＬＤ３の入出力信号に対して、その動作状況を監視するロジックアナライザである。
【００２１】
このように構成された本実施の形態においては、まず試験対象ＰＬＤ３をＰＬＤ試験基板２に実装する。テストパターン入出力制御装置４上のアプリケーションソフトには、全パターン入力試験の全てのテストパターン５を予め入力することで、試験対象ＰＬＤ３に対してテストパターン５を入力し、その出力をテストパターン入出力制御装置２に読み出し、アウトプットパターン６を作成する。これらの一連の動作が、全てのテストパターンに対して順次実施され、全てのアウトプットパターン６が蓄積される。
【００２２】
これらの論理集積回路試験装置１のアウトプットパターン６を設計検証ツール１０によって試験対象ＰＬＤ３に組み込むべく設計した論理のシミュレーション結果によるアウトプットパターン９とテストパターン毎にそれぞれ比較回路１１において比較し、健全性評価手段１２により一致するか否かを確認する。
【００２３】
全てのテストパターンについて健全性評価手段１２の結果が一致すれば、試験対象ＰＬＤ３に製造された全ての論理配線に、設計以外の誤った配線が無いことが検証される。
また、試験対象ＰＬＤ３の入出力信号に対して、ロジックアナライザ１３にてその動作状況を監視することにより、試験装置の動作を検証することができる。
【００２４】
さらに、設計論理検証ツール１０により、予め、試験対象ＰＬＤ３が保有する全ての接続された論理構成を通過する特徴を持ったテストパターンを抽出しておき、これらのテストパターンの入力により全論理パスの動作を検証することができる。
【００２５】
以上のように本実施の形態によれば、テストパターン入出力制御装置４上のアプリケーションソフトにより、予め定めた複数のテストパターンの試験対象ＰＬＤ３への入出力を制御しながら、順次繰り返すので、論理集積回路の膨大なテストパターン入力の変更を無駄時間なく効率よく行うことができ、試験に費やす時間及び手間を短縮することができるる。
【００２６】
次に、本発明の第２の実施の形態について図２及び図３を参照して説明する。
なお、以下の説明において図１に示す第１の実施の形態と同一部分には同一の符号を付し、詳細な説明は省略する。
【００２７】
本実施の形態は、図２に示すように、試験対象ＰＬＤ３と、この試験対象ＰＬＤ３に組み込むべく設計した論理が設計通りに動作することが既に検証されている動作比較用回路１４とをＰＬＤ試験基板２に実装し、試験対象ＰＬＤ３と動作比較用回路１４に対して、予め定めた複数のテストパターンを順次、同一の順番で同時に入力する入力データ生成回路１５を設け、試験対象ＰＬＤ３と動作比較用回路１４からの出力を同時に読み出し、それぞれの結果を比較し、一致又は不一致の情報を順次出力する出力データ比較回路１６とを備えた論理集積回路試験装置１から構成されている。
【００２８】
このように構成された本実施の形態においては、全テストパターン入力試験の入力データを生成する入力データ生成回路１５から、試験対象ＰＬＤ３と動作比較用回路１４の双方に信号を入力し、その出力を出力データ比較回路１６にて連続的に比較する。
【００２９】
出力データ比較回路１６は、試験対象ＰＬＤ３の出力と動作比較用回路１４の出力を比較して一致、不一致を出力し、それを確認回路１７により確認し健全性評価手段１２により試験対象ＰＬＤ３の健全性を評価する。
出力が不一致となった際は、その段階で次のテストパターン入力に移行するのを中止して、各動作／データ状況を明確にする。
【００３０】
入力データ生成回路１５は図示しないカウンタ回路により全テストパターンを順次生成する。動作比較用回路１４は試験対象ＰＬＤ３の機能をディスクリートの素子（標準ロジックＩＣ他）や検証済みのＰＬＤ素子にて実現するか、または、入力データに応じて期待される結果を出力できるＲＯＭ等の記憶素子にて作成する。
【００３１】
また、図３は、動作比較用回路として、試験対象ＰＬＤ３と製造過程の異なる、例えば他社製ＰＬＤ等の論理配線方法の異なるＰＬＤ１８を適用して、設計、ツールの異なる手段により同一ロジックを実現したものであり、ＰＬＤの多様性によっても同じロジックの結果となることから、試験対象ＰＬＤ３のロジック実現の健全性を確認する手法である。
【００３２】
本実施の形態によれば、試験装置がハードウェアのみの動作となるので、試験対象ＰＬＤ３の処理速度と同等の速度によるテストパターン入出力が可能となり、また、不一致となった場合のテストパターンを容易に確認することができ、より効率よく試験することができる。
また、動作比較用回路として他社製ＰＬＤを用いることで、機種変更時に、新たに動作比較用回路１４を作成する手間を省くことができる。
【００３３】
次に本発明の第３の実施の形態について図４を参照して説明する。本実施の形態は、試験対象ＰＬＤ３を実装し、外部からのアナログ信号をディジタル信号に変換して、試験対象ＰＬＤ３に入力するアナログ／ディジタル変換回路（ＡＤＣ）１９と、試験対象ＰＬＤ３からのディジタル信号出力をアナログ信号に変換して外部に出力するディジタル／アナログ変換回路（ＤＡＣ）２０とから論理集積回路試験装置１を構成している。
このように構成された本実施の形態においては、本試験は特にフィルタの検証に適用するものである。
【００３４】
全テストパターン入力試験相当となる入力データの代わりに正弦波発生器２１より連続的に変化する正弦波を周波数を変動させて論理集積回路試験装置１のアナログ／ディジタル変換回路（ＡＤＣ）１９に入力し、試験対象ＰＬＤ３、ディジタル／アナログ変換回路（ＤＡＣ）２０を通過した出力データの連続性をオシロスコープ２２で監視し、特性確認回路２３で確認する。
【００３５】
本実施の形態によれば、連続的に変化する入力信号に対して、出力データの連続性を監視することによって試験対象ＰＬＤ３の線形性を検証できる。この結果、入出力特性から伝達関数を求めることにより試験対象ＰＬＤ３のフィルタ特性が検証でき、ディジタルのテストパターンを作成する時間及び手間を短縮することができる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、論理集積回路の健全性確認を容易にし、試験に費やす時間及び手間を短縮することができる安全保護計測装置の試験装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すブロック図。
【図２】本発明の第２の実施の形態を示すブロック図。
【図３】本発明の第２の実施の形態の他の実施例を示すブロック図。
【図４】本発明の第３の実施の形態を示すブロック図。
【符号の説明】
１…論理集積回路試験装置、２…試験対象論理集積回路、３…ＰＬＤ試験基板、４…テストパターン入出力制御装置、５…テストパターン、６、９…アウトプットパターン、７…インターフェイス回路、８…論理シミュレーション装置、１０…設計論理検証ツール、１１…比較回路、１２…健全性評価手段、１３…ロジックアナライザ、１４…動作比較用回路、１５…入力データ生成回路、１６…出力データ比較回路、１７…確認回路、１９…アナログ／ディジタル変換回路、２０…ディジタル／アナログ変換回路、２１…正弦波発生装置、２２…オシロスコープ、２３…特性確認回路。
Claims (6)
- 試験対象となる論理集積回路に対して複数のテストパターンを順次入力し、論理集積回路からの出力を読み出し、アウトプットパターンを作成するテストパターン入出力制御装置を備えた論理集積回路試験装置と、試験対象となる論理集積回路に組み込むべく設計した論理をシミュレートし、テストパターン入力に対し、シミュレートした設計論理の結果を読み出し、アウトプットパターンを作成する設計論理検証ツールを備えた論理シミュレーション装置と、同一テストパターンに対する論理集積回路試験装置のアウトプットパターンと論理シミュレーション装置のアウトプットパターンとを比較評価する比較評価手段とからなる安全保護計測装置の試験装置。
- 試験対象となる論理集積回路に組み込むべく設計した論理が設計通りに動作することが既に検証されている動作比較用回路と、論理集積回路と動作比較用回路に対して、予め定めた複数のテストパターンを順次、同一の順番で同時に入力する入力データ生成回路と、論理集積回路と動作比較用回路からの出力を同時に読み出し、それぞれの結果を比較し、一致又は不一致の情報を順次出力する出力データ比較回路とからなる安全保護計測装置の試験装置。
- 出力データ比較回路で結果が不一致であると判定した場合、次のテストパターンに移行することを中止することを特徴とする請求項２に記載の安全保護計測装置の試験装置。
- 動作比較用回路として、試験対象となる論理集積回路と製造過程の異なる論理集積回路を用いることを特徴とする請求項２に記載の安全保護計測装置の試験装置。
- 正弦波発生器と、この正弦波発生器からのアナログ信号をディジタル信号に変換して、試験対象となる論理集積回路に入力するアナログ／ディジタル変換回路と、論理集積回路からの出力をアナログ信号に変換して外部に出力するディジタル／アナログ変換回路とからなり、周期性波形で連続的に変化するアナログ信号を、周波数を変動させて試験装置に入力し、出力データを監視することにより、論理集積回路の健全性を確認することを特徴とする安全保護計測装置の試験装置。
- 論理集積回路試験装置に対して、試験対象となる論理集積回路が保有する全ての接続された論理構成を通過するテストパターンを入力することにより、論理集積回路の健全性を確認することを特徴とす請求項１または２のいずれかに記載の安全保護計測装置の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107975A JP2004318254A (ja) | 2003-04-11 | 2003-04-11 | 安全保護計測装置の試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107975A JP2004318254A (ja) | 2003-04-11 | 2003-04-11 | 安全保護計測装置の試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004318254A true JP2004318254A (ja) | 2004-11-11 |
Family
ID=33469665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003107975A Pending JP2004318254A (ja) | 2003-04-11 | 2003-04-11 | 安全保護計測装置の試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004318254A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202167A (ja) * | 2005-01-24 | 2006-08-03 | Yokogawa Electric Corp | 冗長化装置 |
| JP2008275354A (ja) * | 2007-04-26 | 2008-11-13 | Toshiba Corp | 冗長化システムおよび冗長化システムの製造方法 |
| WO2008152975A1 (ja) * | 2007-06-15 | 2008-12-18 | Syswave Corporation | 設計環境透過型機能テストシステム |
| US7512917B2 (en) | 2005-02-28 | 2009-03-31 | Kabushiki Kaisha Toshiba | Method for verifying safety apparatus and safety apparatus verified by the same |
| US7774187B2 (en) | 2004-03-04 | 2010-08-10 | Kabushiki Kaisha Toshiba | Safety protection instrumentation system and method of operating the system |
-
2003
- 2003-04-11 JP JP2003107975A patent/JP2004318254A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7774187B2 (en) | 2004-03-04 | 2010-08-10 | Kabushiki Kaisha Toshiba | Safety protection instrumentation system and method of operating the system |
| JP2006202167A (ja) * | 2005-01-24 | 2006-08-03 | Yokogawa Electric Corp | 冗長化装置 |
| US7512917B2 (en) | 2005-02-28 | 2009-03-31 | Kabushiki Kaisha Toshiba | Method for verifying safety apparatus and safety apparatus verified by the same |
| JP2008275354A (ja) * | 2007-04-26 | 2008-11-13 | Toshiba Corp | 冗長化システムおよび冗長化システムの製造方法 |
| WO2008152975A1 (ja) * | 2007-06-15 | 2008-12-18 | Syswave Corporation | 設計環境透過型機能テストシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4801180B2 (ja) | 多チャンネルアナログ入出力回路の故障診断装置及び故障診断方法 | |
| US7512917B2 (en) | Method for verifying safety apparatus and safety apparatus verified by the same | |
| JP4371856B2 (ja) | 安全保護計装システムおよびその取扱方法 | |
| CN107506509A (zh) | 应用逻辑及其验证方法和构成方法 | |
| Pevtsov et al. | Design for testability of integrated circuits and project protection difficulties | |
| JP5057837B2 (ja) | 冗長化システムおよび冗長化システムの製造方法 | |
| KR20180110641A (ko) | Fpga 프로그램 테스트를 위한 시험방법 | |
| JP2004318254A (ja) | 安全保護計測装置の試験装置 | |
| US8751183B2 (en) | Tester having system maintenance compliance tool | |
| US7956617B1 (en) | Testing circuits for degradation without removal from host equipment | |
| CN117310589A (zh) | 一种晶圆测试系统的异常检测方法、装置及介质 | |
| US8965735B2 (en) | Signal processing device | |
| Ghasemi et al. | Enabling in-field parametric testing for risc-v cores | |
| US9852036B2 (en) | Configurable input/output sub-channels for optimized diagnostics | |
| Lotz et al. | FUNCTIONAL BOARD TEST-COVERAGE ANALYSIS what does it mean when a functional test passes? | |
| Olbrich et al. | Design-for-test (DfT) study on a current mode DAC | |
| JP2005122497A (ja) | アナログ機能記述を利用したテスト回路作成方法 | |
| JP4817646B2 (ja) | カスタムｉｃ検証装置および検証方法 | |
| Karkar et al. | Verification of Triple Redundant Flight Control Computer System Integration with Hardware-in the-Loop Simulation | |
| JP2008089340A (ja) | 回路試験装置 | |
| JP3597825B2 (ja) | プログラマブル論理デバイスの診断方法及びその装置、プログラマブル論理デバイス | |
| Sklyar et al. | Reliability and availability analysis of FPGA-based Instrumentation and Control systems | |
| Perez et al. | Design and validation techniques for critical programmable controllers | |
| JP2012122958A (ja) | 安全保護計測装置の健全性確認システム及び健全性確認方法 | |
| Kirkland et al. | Recurrent TPS development issues or ascertaining the excellence of an automated unit test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060113 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060829 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |