[go: up one dir, main page]

JP2004282064A - 高周波電力を使ったプラズマ反応により半導体基板上に低比誘電率膜を形成するための方法 - Google Patents

高周波電力を使ったプラズマ反応により半導体基板上に低比誘電率膜を形成するための方法 Download PDF

Info

Publication number
JP2004282064A
JP2004282064A JP2004065023A JP2004065023A JP2004282064A JP 2004282064 A JP2004282064 A JP 2004282064A JP 2004065023 A JP2004065023 A JP 2004065023A JP 2004065023 A JP2004065023 A JP 2004065023A JP 2004282064 A JP2004282064 A JP 2004282064A
Authority
JP
Japan
Prior art keywords
gas
reaction
plasma
frequency power
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004065023A
Other languages
English (en)
Inventor
Menso Hendriks
メンソ・ヘンドリックス
Naoto Tsuji
直人 辻
Satoshi Takahashi
聡 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Japan KK
Original Assignee
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Japan KK filed Critical ASM Japan KK
Publication of JP2004282064A publication Critical patent/JP2004282064A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】低比誘電率及び高い機械的硬度を併せ持つ薄膜を形成するための方法を提供する。
【解決手段】低比誘電率及び高い機械的硬度を有する膜をプラズマ反応によって半導体基板上に形成するための方法は、(i)ソースガスとしてシリコン含有炭化水素ガスを半導体基板が配置されるプラズマCVD処理用反応空間内に導入する工程と、(ii) 反応空間内のプラズマ重合反応を活性化するべく反応空間の圧力を１００Paまたはそれ以上に維持しながら反応空間へ１０００Wまたはそれ以上の高周波電力を印加する工程であって、それによって前記半導体基板上に薄膜が形成されるところの工程を含む。
【選択図】図１

Description

本発明は概して半導体技術に関し、特にプラズマCVD（気相化学成長）装置を使うことにより、半導体基板上に形成される低比誘電率を有する膜に関する。
近年、半導体デバイスの高集積化に対する要求の高まりから、多層配線技術が多いに注目されている。しかし、これらの多層構造において、個々の配線間の容量が高速動作を妨げている。容量を減少させるためには、絶縁膜の比誘電率を低下させる必要がある。比較的低い比誘電率を有するさまざまな材料が絶縁膜用に開発されてきた。また、SiNのようなハードマスクが半導体構造の形成に使用されるが、そのような膜は約８の比誘電率を有する。低い比誘電率を有することはハードマスクにとっても好適である。
比誘電率の低下はここに参考文献として組み込む以下の米国特許公報に開示される方法によって達成できる。
米国特許第6,352,945号明細書 米国特許第6,383,955号明細書 米国特許第6,410,463号明細書 米国特許第6,432,846号明細書
これらの方法において、シロキサン構造は、反応チャンバを通じて流れる反応ガスの滞留時間が延長されるところのプラズマCVD装置内で、有機シリコン反応材料から形成される。それらの方法によって堆積されたシロキサン重合体から成る膜は従来のシリコン酸化膜から成る膜に比べ低い比誘電率及び程々の機械的特性を示すが、膜の硬度は上記米国特許において目的とされていない。
したがって、本発明の目的は低比誘電率及び高い機械的硬度を併せ持つ薄膜を形成するための方法を提供することである。
本発明のひとつの態様は、プラズマ反応によって半導体基板上に低比誘電率及び高機械的硬度を有する膜を形成するための方法に関する。当該方法は、(i)半導体基板が配置されるところのプラズマCVD処理用の反応空間内にソースガスとしてシリコン含有炭化水素ガスを導入する工程であって、該シリコン含有炭化水素はプラズマ反応によりシロキサン重合体を形成するべく自己重合化または架橋剤と重合化することができる、ところの工程と、(ii)１０００Wまたはそれ以上（例えば、１０００〜２００００W、好適には２０００〜１５０００W、実施例では３０００〜１００００W）の高周波電力を反応空間に印加する工程であって、反応空間内でプラズマ重合反応を達成するべく反応空間の圧力を１００Pa又はそれ以上に維持し、それによって半導体基板上に薄膜を形成する、ところの工程と、から成る。態様に従い、２.５から３.２好適には２.８から３.１の低比誘電率を有する膜は１.０から５.０GPa、好適には１.５から３.５GPaの高い硬度を有する。
他の態様において、方法はさらにプラズマ重合反応中に圧力を維持するべく反応空間内へAr、Ne及びHeのような不活性ガスを導入する工程を含む。不活性ガスの流量はソースガスの５〜２００％、好適には１０〜１２０％（２０％、４０％、６０％、８０％、１００％及びこれらの任意の２つを含む範囲）である。
ひとつの態様において、圧力は３００〜１０００Pa（４００Pa、５００Pa、６００Pa、７００Pa、８００Pa及びこれらの任意の２つを含む範囲）である。プラズマ重合のためには、比較的高い圧力が好適である。さらに、高周波電力は１０００〜２００００W（１５００W、２０００W、３０００W、３５００W、４０００W、５０００W、６０００W、７０００W、８０００W、９０００W、１００００W、１２０００W、１５０００W及びこれらの任意の２つを含む範囲）である。上記高周波電力は直径３００ｍｍの基板に印加されるが、任意のサイズの基板を処理することができる。高周波電力は電力密度(W/cm2)で表現される。本発明において、高周波電力密度は１.４から２８W/cm2の範囲、好適には２.８から２１W/cm2の範囲、及びひとつの態様では４.２から１４W/cm2の範囲である。高周波電力密度は、基板面積(cm2)で全電力強度(W)を割ることによって計算できる。例えば、直径３００mmの基板が使用されれば、面積は約７０７cm2であり、２０００Wなら２.８W/cm2である。
また、高周波電力は高周波電力及び低周波電力を重畳させることによって印加することもできる。２つの周波数を重畳させることは、プラズマ重合を促進するのに有効である。高周波は２MHzまたはそれ以上（５MHz、１０MHz、１５MHz、２０MHz、２５MHz、及び３０MHz、例えば１３.４MHzまたは２７.１２MHzを含む）であり、低周波は２MHz以下（１MHz、５００kHz、及び２００kHz、例えば４００kHzまたは４３０kHzを含む）である。低周波電力は高周波電力の０％から１０％（１％、２％、３％、４％、５％、６％、７％、８％、９％及びこれらの任意の２つの範囲を含む）である。
ひとつの態様において、プラズマ重合反応用に酸化ガスはソースガスに添加されなくてもよい。シロキサン重合体構造を形成するのに効果的な量の酸素原子を有するシリコン含有炭化水素を使用する際、酸化ガスを添加する必要がない。堆積される膜はシリコン酸化膜ではない。酸化ガスを添加する際、その流量はソースガスの５０％以下、好適には１０％〜３０％である。
他の態様において、アルカノール及び不飽和炭化水素のような架橋剤がソースガスの種類に応じて（すなわち、ラジカル基がソースガス化合物それ自身で十分か否か）添加ガスとして添加されてもよい。そのような架橋剤の流量はソースガスの３０％〜２００％、好適には５０％〜１５０％である。
上記したように、本発明において、方法は(i)ソースガスとしてシリコン含有炭化水素ガスをプラズマCVD処理用に反応空間内に導入する工程と、(ii)反応空間内でプラズマ重合反応を活性化させるべく、反応空間の圧力を１００Paまたはそれ以上（好適には４００Paまたはそれ以上）に維持しながら、１８００Wまたはそれ以上（好適には２０００Wまたはそれ以上）の高周波電力を反応空間に印加する工程と、から成る。高周波電力の印加に関連して、Leeの米国特許第6,051,321号はプラズマアシストCVDまたはトランスポート重合技術による低比誘電率膜の堆積を開示する。その中で、０.０１mTorrから１０mTorr（すなわち、０.００１３から１.３Pa）の範囲の非常に低い圧力で動作するときのみ、１００Wから４０００Wの範囲の電力レベルが使用されている。これらの条件は高密度プラズマCVDの技術に関連する。Leeは電力が高いとき、圧力は非常に低くなければならないことを教示している。本発明において、圧力は１０３〜１０５のファクタだけLeeより高い。本発明において、比較的高い圧力において高周波電力を印加することにより、シリコン含有炭化水素化合物から形成されるシロキサン重合体から成る膜の比誘電率を大きく増加させることなく膜の硬度を増加させることができる。
本発明は、これらに限定されないが、ここに参考文献として組み込む米国特許出願第10/288,641号（2002年11月5日出願）、米国特許出願第09/827,616号（2001年4月6日出願）、米国特許第6,352,945号、米国特許第6,383,955号、米国特許第6,410,463号、及び米国特許第6,432,846号に開示される方法を含む、さまざまなソースガスを使用するあらゆる適当な膜形成方法に適用可能である。堆積された膜は絶縁膜、エッチストップ膜、ハードマスク、キャップ膜等として使用される。
発明及び従来技術に対する利点を要約するために、発明の目的及び利点が上述されてきた。もちろん、発明の特定の態様に従い、必ずしもすべての目的または利点が達成されるものではないことは理解されるべきである。したがって、例えば、発明はここに教示されまたは提案される他の目的または利点を必ずしも達成することなく、ここに教示されるひとつの利点または利点の集合を達成または最適化する方法で実施または実行されるということを当業者は知るであろう。
本発明の他の態様、特徴及び利点は以下の好適実施例の詳細な説明から明らかと成る。
上記したように、本発明の実施例において、印加されるプラズマ電力は３００mmウエハに対して２０００W以上の値まで増加され、好適には約３０００Wまたはそれ以上の値まで増加される。他の実施例において、プラズマCVD装置内での反応ガスの滞留時間を１００msec以上に維持しながら、印加されるプラズマ電力は３００mmウエハに対して２０００W以上の値まで増加される。反応ガスは、ソースガス、不活性ガス、及び酸化ガスまたは架橋ガスのようなあらゆる添加ガスの混合物である。
本発明において、プラズマ重合反応が開始される間は、任意の適当な条件が採用される。実施例において、反応空間内の反応ガスの滞留時間Rtは重合構造の形成を促進するために１００msec≦Rtに制御される。
Rt[s]＝9.42×107(Pr・Ts/Ps・Tr)rw 2d/F
ここで、
Pr:反応空間の圧力(Pa)
Ps:標準大気圧(Pa)
Tr:反応ガスの平均温度(K)
Ts:標準温度(K)
rw:シリコン基板の半径(m)
d:シリコン基板と上部電力との間隔(m)
F:反応ガスの総流量(sccm)
不活性ガス及び／またはソースガスを励起させるために遠隔プラズマチャンバを使用する際、遠隔プラズマチャンバ及び該遠隔プラズマチャンバと反応チャンバとを連結する管路の内部はガス流量を決定する際に考慮する必要がある。Rtの好適範囲は１００msec≦Rtであり、より好適には２００msec≦Rt≦５secを含む、少なくとも１６５msecである。
例えば、方程式に基づいて、Rtは以下のように決定される。
DM-DMOS（ジメチルジメトキシシラン）：２４０sccm
He：１００sccm
O2：０sccm
RF電力：３０００W（１３.４MHzの電力及び４３０kHz電力を重畳する）
Pr（反応チャンバ圧力）：５３２Pa
Tr（反応ガスの平均温度）：６７３K
rw（シリコン基板の半径）：０.１m
d（シリコン基板と上部電力との間隔）：０.０２４m
F（反応ガスの総流量）：３４０sccm
Ps（標準大気圧）：１.０１×１０５Pa
Ts（標準温度）：２７３K
Rt（滞留時間Rt）：１６０msec
好適実施例において、一般式SiαOβCｘHｙ（α、β、ｘ及びｙは整数）で表現されるシリコン含有炭化水素化合物は気化され、その後プラズマCVD装置の反応空間内に導入される。該反応空間は基板が載置されるところの反応チャンバの内部である。
ソースガスとして使用される化合物は、少なくともひとつのSi-O結合、２つまたはそれ以下のO-CnH2n+1結合、及びシリコンに結合した少なくとも２つの炭化水素ラジカルを有する化合物を含む。好適なシリコン含有炭化水素化合物は以下の化学式を有する。
SiαOα−１R２α−β＋２(OCnH2n+1)β
ここで、αは１〜３の整数、βは０、１または２、ｎは１〜３の整数、及びRはSiに結合したC1-6炭化水素である。
また、本発明において、シリコン含有炭化水素化合物は、延長された滞留時間条件の下で化合物の基本構造の重合化またはオリゴマー化を達成する構造を有するあらゆる適当な化合物である。基本構造は、これに限定されないが、(i)化学式SinOnR2n−m（ここで、ｎは３〜６の整数、ｍはSiとCとの間の不飽和結合の数を表し１〜６の整数（ｍ≦ｎ）であり、RはSiに結合したC1-6飽和または不飽和炭化水素である）を有する環状シロキサン化合物、及び(ii)化学式SiαOα−１R２α−β＋２（ここで、αは１〜３の整数、βは０、１または２（β≦α）、ｎは１〜３の整数、RはSiに結合するC1-6炭化水素である）を有する直鎖状シロキサン化合物を含む。
基本構造を使ってオリゴマーを形成する反応基は、これらに限定されないが、-O-CH3のようなアルコキシ基、CH＝CH2のような不飽和炭化水素、-NH2のようなアミノ基、カルボキシルラジカル-COOH及びアセトキシルラジカル-OOCCH3のような酸ラジカル、及び1,2プロパンジオールのようなC1-6アルカノールを含むアルコールを含む。反応基及び基本構造は単一の化合物または異なる化合物内に含まれる。すなわち、反応基及び基本構造が存在しかつオリゴマーを形成する限り、化合物は単独でまたは任意の組み合わせで使用される。
他の実施例において、上記基本構造及び反応基は単一の化合物内に含まれている。例えば、一般式(SinOnR2n−m)Xmにおいて、Xは-O-CpH2p+1（ここでpは１〜４（好適には１または２）の整数）であるところの-O-CH3など、または-CzH2(z−w)+1（ここでzは１〜４（好適には１または２）の整数であり、ｗは不飽和炭素結合の数であり１から３（好適には１）の整数）であるところの-CH＝CH2などである。これらの化合物は1,3,5-トリメチル-1,3,5-トリメトキシシクロトリシロキサン及び1,3,5-トリメチル-1,3,5-トリビニルシクロトリシロキサンを含む。
本発明の他の実施例において、シリコン含有炭化水素化合物は基本構造として、好適に化学式(SiαOα−１R２α−β+２)Xβを有する直鎖状シロキサン化合物または好適に化学式(SinOnR2n−m)Xmを有する環状シロキサン化合物を有し、ここでXはこれらに限定されないが、-NH2のようなアミノ基、並びにカルボキシルラジカル-COOH及びアセトキシル基-OOCCH3のような酸ラジカルを含む反応基である。これらの化合物はH2N-Si(CH3)2-NH2及びCH3COO-Si(CH3)2-OOCCH3を含む。上記において、アミノ基含有化合物及び酸ラジカル含有化合物が混合されると、酸-アルカリ反応によって重合が強化される。
上記において、反応基は単一化合物内の基本構造に結合されているが、反応基及び基本構造は異なる化合物であり、その場合反応基ガスは酸-アルカリ反応によってオリゴマーを生じさせるべく基本構造化合物へ別々に添加される。例えば、反応基ガスは、ジメチルアミン((CH3)2NH)、N,N-ジメチルヒドラジン((CH3)2NNH2)、エチルアジド(C2H5N3)、メチルアミン(CH3NH2)及びメチルヒドラジン(CH3NHNH2)のようなNを含むあらゆる適合するガスである。
さらに、すべての上記化合物及び反応基は単独でまたは少なくとも２つの任意の化合物及び／または少なくとも２つの任意の反応基の組合せで使用される。
本発明の膜は、その基本構造が高い結合エネルギーを有するSi−O結合を有するため、比較的高い安定性を有する。また、当該膜は微細多孔構造を有するため、その比誘電率は低い。さらに、基本構造(-SiO-)nは両側のダングリングボンドが疎水性の炭化水素ラジカルで終端されており、この性質が耐湿性を与える。さらにまた、炭化水素ラジカルとシリコンの結合は概して安定である。
本発明の他の態様、特徴及び利点は以下の好適実施例の詳細な説明より明らかとなる。
図１は本発明で使用可能なプラズマCVD装置を図示したものである。この装置は反応ガス供給装置12及びプラズマCVD装置1から成る。反応ガス供給装置12は、複数の配管13、配管13に配置された制御バルブ8、及びガス流入ポート14、15及び16から成る。流量制御器7は所定の体積のソースガスの流量を制御するために個々の制御バルブ8に接続されている。液体反応材料18を収容する容器は液体を直接気化する気化器17へ接続されている。プラズマCVD装置1は、反応チャンバ6、ガス流入ポート5、サセプタ3及びヒータ2を含む。円形のガス拡散板10がガス流入ポートのすぐ下に配置されている。ガス拡散板10はその底面に多くの細孔を有し、反応ガスをそこから半導体基板4へ噴射することができる。反応チャンバ6の底面には排気口11が設けられている。この排気口11には、反応チャンバ6の内部が真空排気されるように外部の真空ポンプ（図示せず）が結合されている。サセプタ3はガス拡散板10と対向して平行に配置されている。サセプタ3は半導体基板4を保持し、ヒータ2によって加熱する。ガス流入ポート5は反応チャンバ6から絶縁され、外部の高周波電源9へ接続されている。または、サセプタ3が電源9へ接続されてもよい。したがって、ガス拡散板10及びサセプタ3は高周波電極として機能し、半導体基板4の表面付近にプラズマ反応場を生成する。
本発明のプラズマCVD装置を使って半導体基板上に絶縁膜を形成するための方法は、一般式SiαOβCxHy（α、β、ｘ及びｙは整数）で表現されるシリコン含有炭化水素化合物を直接気化し、その後プラズマCVD装置1の反応チャンバ6へ導入する工程と、流量が実質的に減少された添加ガスを反応チャンバ6内に導入する工程と、プラズマ重合反応により半導体基板上に絶縁膜を形成する工程であって、ソースガスとしてのシリコン含有炭化水素化合物及び添加ガスから成る混合ガスが反応ガスとして使用されるところの工程と、から成る。添加ガス流量の減少は反応ガスの総流量の実質的な減少をもたらす点が特筆すべき特徴である。この点は以下でより詳細に説明する。
より特定的に、この実施例で使用される添加ガスは、アルゴン及びヘリウムガスである。アルゴンは主にプラズマを安定化するために使用され、ヘリウムはプラズマの均一性及び絶縁膜の厚さの均一性を改善するために使用される。
上記方法において、直接気化の第１工程は、流量の制御された液体材料が予熱された気化器において即座に気化されるところの方法である。この直接気化法は指定された量のソースガスを得るのにアルゴンのようなキャリアガスを必要としない。この点がバブリング法と大きく異なる。したがって、大量のアルゴンまたはヘリウムガスがもはや必要ではなく、これが反応ガスの総流量を減少させ、その結果ソースガスがプラズマ中に滞留する時間が長くなる。結果として、気相中で十分な重合反応が生じ、直鎖状重合体が形成され、微細多孔構造を有する膜が得られる。
図１において、ガス流入ポート14を通じて供給される不活性ガスは、シリコン含有炭化水素化合物である液体反応材料18を配管13を通じて制御バルブ8へ押出す。反応材料が所定の体積を超えないよう、制御バルブ8は流量制御器7によって液体反応材料18の流量を制御する。流量の減少したシリコン含有炭化水素化合物18は上記した直接気化法により気化されるよう気化器17へ送られる。アルゴン及びヘリウムは流入ポート15及び16を通じてそれぞれ供給され、バルブ8はこれらのガスの流量を制御する。ソースガスと添加ガスの混合物である反応ガスはその後プラズマCVD装置1の流入ポート5へ供給される。予め排気された反応チャンバ6内に配置されたガス拡散板10と半導体基板4との間に、好適には２７.１２MHz及び４００kHzの高周波電圧が負荷され、その間隔はプラズマ場として機能する。サセプタ3はヒータ2により半導体基板4を連続的に加熱し、基板4を好適には３５０〜４５０℃の所定の温度に維持する。ガス拡散板10の細孔を通じて供給された反応ガスは、所定の時間の間、半導体基板4の表面近傍のプラズマ場内に留まる。
滞留時間が短ければ、直鎖状重合体は十分に堆積されず、基板上に堆積された膜は微細多孔構造を形成しない。滞留時間は反応ガスの流量に反比例することから、反応ガス流量の減少はその滞留時間を延長する。
添加ガスの流量を減少させることによって反応ガスの総流量を極端に減少させることができる。結果として、反応ガスの滞留時間は延長され、直鎖状重合体が十分に堆積され、続いて微細多孔構造を有する絶縁膜が形成される。
気相中の反応を調節するために、少量の不活性ガス、酸化剤または還元剤を反応チャンバへ添加するのが有効である。ヘリウム及びアルゴンは不活性ガスであり、それぞれ２４.５６eV及び１５.７６eVの異なる第１イオン化エネルギーを有する。したがって、ヘリウムまたはアルゴンのいずれかまたは両方を所定の量で組み合わせて添加することにより、気相中のソースガスの反応を制御できる。反応ガスの分子は気相中で重合化を経て、オリゴマーを形成する。該オリゴマーは１：１のO：Si比率を有すると予想される。しかし、オリゴマーが基板上に膜を形成する際、当該オリゴマーはさらに重合化を経てより高い酸素比率を生じさせる。該比率は基板上に形成される膜の比誘電率または他の特性に応じて変化する。重合化用の酸素を供給するために、酸化ガスが添加されてもよい。O2、NO2及びCO2のような酸化ガスの流量はソースガスの５０％以下、好適には１０〜３０％である。
実施例
以下に説明するように実験が行われた。実験では、ソースガスとしてDM-DMOS（ジメチルジメトキシシラン）が使用され、実験装置として従来のプラズマCVD装置（Eagle（登録商標）日本エー・エス・エム株式会社）が使用された。膜形成条件が表１、表３及び表５に示されている。結果は表２、表４及び表６に示されている。表中、“DM”はDM-DMOSであり、“P”は圧力であり、“HF”は高周波（２７.１２MHz）であり、“LF”は低周波（４００kHz）であり、“Gap”は基板と上部電極（シャワーヘッド）との間の距離であり、“Sus”はサセプタの温度であり、“wall”はリアクタの内壁の温度であり、“SHD”はシャワーヘッドの温度であり、“EM”は弾性係数であり、“ｋ値”は比誘電率である。
実験１において、表１に示されるように、直径２００mmの基板が使用され、添加ガスは使用されなかった。実験２において、表３に示されるように、直径３００mmの基板が使用され、添加ガスとして1,2-プロパンジオールが２００sccm添加された。実験３において、表５に示されるように、直径３００mmの基板が使用され、添加ガスとして酸素が１００sccm添加された。
Figure 2004282064
Figure 2004282064
Figure 2004282064
Figure 2004282064
Figure 2004282064
Figure 2004282064
表に示されるように、比較的高い圧力下で高周波電力が高いとき（１５００W以上、さらには２０００W以上）、生成膜の比誘電率の大幅な増加は無く、硬度及び弾性係数は非常に高くなる。また、架橋ガスまたは酸化ガス（特に、架橋ガス）が添加されると、機械的強度がさらに増加する。図２及び３は実験2-4、2-5、2-6及び2-7の結果をグラフ化したものである。
本発明はある実施例に関して説明されてきたが、他の実施例が本発明の態様内に含まれることは当業者の知るところである。したがって、発明の態様は特許請求の範囲によってのみ定義されるべきである。本発明はさまざまな実施例を含み、上記した実施例に限定されない。本発明は特に以下の実施例及びこれらの実施例の任意の組合せに応用可能である。
１）プラズマ反応によって半導体基板上に膜を形成するための方法は、(i)ソースガスを与えるべくシリコン含有炭化水素化合物を気化する工程と、(ii)半導体基板が配置されるところのプラズマCVD処理用反応空間内にソースガスを導入する工程と、(iii)不活性ガス及び酸化ガスから成る集合から選択される添加ガスを付加的に導入する工程であって、該酸化ガスはソースガスより少ない量で使用され、該ソースガス及び添加ガスは反応ガスを構成する、ところの工程と、(iv)反応空間内でプラズマ重合反応を活性化させることによって半導体基板上に絶縁膜を形成する工程であって、該プラズマ重合反応は反応空間内で反応ガスの滞留時間Rtを延長するべく反応ガスの流量を制御しながら活性化されるところの工程から成り、１００msec≦Rtであって、
Rt[s]=9.42×107(Pr・Ts/Ps・Tr)rw 2d/F
ここで、Prは反応空間圧力(Pa)、Psは標準大気圧(Pa)、Trは反応ガスの平均温度(K)、Tsは標準温度(K)、rwはシリコン基板の半径(m)、dはシリコン基板と上部電極との間の距離(m)、Fは反応ガスの総流量(sccm)である、ところの方法。
上記において、反応空間は物理的に画成された単一区画に限定されず、プラズマ反応用のあらゆる適当な空間を含む。すなわち、当業者が理解するように、当該空間は機能的に画成された反応空間である。当該空間はリアクタ内部のような物理的に画成された単一区画であってもよく、遠隔プラズマチャンバの内部及びリアクタの内部のように互いに結合されたプラズマ反応用の物理的に画成された複数の区画であってもよい。また、当該空間は反応ガスが通過するところの複数の区画を連結する配管の内部を含む。リアクタの内部はプラズマ反応用に使用される空間のみを含む。したがって、リアクタが複数の区画から成る場合プラズマ反応にリアクタ内部の一部のみが使用されれば、プラズマ反応に使用されたその部分のみが反応空間を構成する。また、プラズマ反応はプラズマ重合用の予備反応を含む。例えば、リアクタの上流で、反応ガスを加熱すること（例えば、予熱チャンバ内で１５０℃から５００℃、好適には２００℃から３００℃）、反応ガスを励起させること（例えば、遠隔プラズマチャンバ内で）、または励起された添加ガス及びソースガスを混合すること（例えば、予熱チャンバ内で）が予備反応に含まれる。
２）項目１に従う方法において、ソースガス及び添加ガスは反応空間内に別々に導入される。添加ガス及びソースガスはリアクタの上流で混合され、リアクタ内に導入される。しかし、それらはリアクタの構成に応じて別々に導入されてもよい。ガスが反応状態でない限り、添加ガス及びソースガスが混合されるか分離されるかに無関係に、ガスが存在する空間は反応空間を構成しない。添加ガス及びソースガスが反応状態で接触した時点で、反応空間が生じる。反応状態は反応ガスが加熱されるか若しくは励起される、または励起された添加ガス及びソースガスが混合されるところの状態を含む。
３）項目１または２に従う方法において、プラズマ重合反応は反応ガスを励起させる工程及び基板上に膜を堆積する工程から成る。上記したように、プラズマ重合反応は反応ガスの励起のような予備反応を含む。
４）項目１から３のいずれかに従う方法において、反応空間は反応ガスを励起させるための空間及び膜を堆積するための空間から成る。この実施例において、反応ガスはリアクタ上流にインストールされた遠隔プラズマチャンバ内で励起され、膜はリアクタ内で基板上に堆積される。ソースガス及び添加ガスが遠隔プラズマチャンバ内に導入される。この場合、反応空間は遠隔プラズマチャンバの内部、リアクタの内部及び遠隔プラズマチャンバとリアクタを接続する配管の内部から成る。遠隔プラズマチャンバの内部を使用するため、リアクタの内部は大幅に減少し、上部電極と下部電力との間の距離が減少する。これによりリアクタの縮小化ばかりでなく基板表面にわたってプラズマを均一に制御することも可能になる。あらゆる適当な遠隔プラズマチャンバ及びあらゆる適当な動作条件が本発明において使用される。例えば、使用可能な装置及び条件は、ここに参考文献として組み込む、２０００年２月２４日に出願された米国特許出願第09/511,934号、２００１年１月１８日に出願された米国特許出願第09/764,523号、米国特許第5,788,778号及び米国特許第5,788,799号に開示されている。
５）項目３または４に従う方法において、反応ガスの励起は添加ガスを励起する工程及び励起された添加ガス及びソースガスを接触させる工程から成る。反応ガスの励起はリアクタ内またはリアクタの上流で達成される。上記したように、ソースガス及び添加ガスの両方は遠隔プラズマチャンバ内で励起される。または、反応ガスの励起は遠隔プラズマチャンバ内で添加ガスを励起し、遠隔プラズマチャンバの下流でソースガスと混合することによって達成されてもよい。
６）項目１から３のいずれかに従う方法において、反応空間は反応ガスを加熱するための空間及び反応ガスを励起しかつ膜を堆積するための空間から成る。この実施例において、反応ガスはリアクタの上流にインストールされた予熱チャンバ内で加熱され、該反応ガスはリアクタ内で励起され、膜はリアクタ内の基板上に堆積される。ソースガス及び添加ガスは予熱チャンバ内に導入される。この場合、反応空間は予熱チャンバの内部、リアクタ内部及び予熱チャンバとリアクタとを連結する配管内部から成る。予熱チャンバの内部を使用するため、リアクタの内部は大幅に縮小され、上部電極と下部電極との間の距離は減少する。これによりリアクタの縮小化ばかりでなく、基板表面全体にわたりプラズマを均一に制御することも可能になる。本発明においてあらゆる適当な遠隔プラズマチャンバ及びあらゆる適当な動作条件が使用され得る。例えば、上記文献に開示された装置及び条件が使用可能である。
７）項目６に従う方法において、反応ガスの励起は添加ガスを励起する工程及び励起された添加ガス及びソースガスを接触させる工程から成る。この実施例において、添加ガスは遠隔プラズマチャンバ内で励起され、ソースガスは励起された添加ガス及びソースガスが接触するところの予熱チャンバ内で加熱され、その後反応ガスは膜を堆積するためにリアクタ内に流入する。この場合、点火の失敗を引き起こす遠隔プラズマチャンバ表面上への不所望な粒子の堆積は、遠隔プラズマチャンバ内に添加ガスのみが存在するため、効果的に避けられる。ソースガスは励起された添加ガスと遠隔プラズマチャンバの下流で混合される。反応空間は励起された添加ガス及びソースガスが出会う地点からリアクタへの入口までの内部空間及びリアクタの内部から成る。
８）項目１から７のいずれかに従う方法において、添加ガスは、これらに限定されないが、窒素、アルゴン、ヘリウム、及び酸素から成る集合から選択される。
９）項目１から８のいずれかに従う方法において、プラズマ重合反応は３５０〜４５０℃の温度で実行される。しかし、適当な温度はソースガスの種類に応じて変化し、当業者は容易に当該温度を選択することができる。本発明において、重合化は２つまたはそれ以上のユニットまたはモノマーの重合化及びオリゴマー化を含む。
１０）項目１から９のいずれかに従う方法において、絶縁膜の形成は反応が促進されるように、１５０℃またはそれ以上（例えば、１５０℃から５００℃、好適には２００℃から３００℃）の温度でガス拡散板を維持して実行され、反応ガスは該ガス拡散板を通じて反応空間内に流入する。上記において、ガス拡散板（またはシャワーヘッド）には温度を制御するための温度制御装置が取り付けられてもよい。従来、シャワーヘッドの温度は積極的に制御されず、例えば反応空間の温度が３５０〜４５０℃であるときには通常１４０℃またはそれ以下である。
１１）項目１から１０のいずれかに従う方法において、滞留時間は比誘電率を滞留時間と相関させることにより決定される。この実施例はすでに説明した。以下の実施例もすでに説明した。
１２）項目１から１１のいずれかに従う方法において、反応ガスの流量は３.１０以下の絶縁膜の比誘電率を与えるよう制御される。
１３）項目１から１２のいずれかに従う方法において、Rtは少なくとも１６５msecまたは２００msecである。
本発明の思想から離れることなくさまざまな修正が可能であることは当業者の知るところである。したがって、本発明の形式は例示に過ぎず、本発明の態様を制限するものではないことを理解すべきである。
図１は、本発明の絶縁膜を形成するのに使用されるプラズマCVD装置の略示図である。 図２は、印加されたプラズマ電力と堆積された膜の弾性係数との関係を示すグラフである。 図３は、印加されたプラズマ電力と堆積された膜の機械的硬度との関係を示すグラフである。
符号の説明
1 プラズマCVD装置
2 ヒータ
3 サセプタ
4 半導体基板
5 ガス流入ポート
6 反応チャンバ
7 流量制御器
8 制御バルブ
9 高周波電源
10 ガス拡散板
11 排気口
12 反応ガス供給装置
13 配管
14 ガス流入ポート
15 ガス流入ポート
16 ガス流入ポート
17 気化器
18 シリコン含有炭化水素化合物

Claims (9)

  1. 低比誘電率及び高い機械的硬度を有する膜をプラズマ反応によって半導体基板上に形成するための方法であって、
    ソースガスとしてシリコン含有炭化水素ガスを半導体基板が配置されるプラズマCVD処理用の反応空間内に導入する工程であって、前記シリコン含有炭化水素はプラズマ反応によってシロキサン重合体を形成するべく自己重合または架橋剤と重合することができるところの工程と、
    反応空間内のプラズマ重合反応を活性化するべく反応空間の圧力を１００Paまたはそれ以上に維持しながら反応空間へ１０００Wまたはそれ以上の高周波電力を印加する工程であって、それによって前記半導体基板上に薄膜が形成されるところの工程と、
    から成る方法。
  2. 請求項１に記載の方法であって、さらにプラズマ重合反応中に反応空間内に不活性ガスを導入する工程から成る方法。
  3. 請求項１に記載の方法であって、前記圧力は３００〜１０００Paである、ところの方法。
  4. 請求項１に記載の方法であって、前記高周波電力は２０００〜１５０００Wである、ところの方法。
  5. 請求項１に記載の方法であって、前記高周波電力は３０００〜１００００Wである、ところの方法。
  6. 請求項１に記載の方法であって、前記半導体基板は直径３００mmのウエハである、ところの方法。
  7. 請求項１に記載の方法であって、前記高周波電力は高周波電力及び低周波電力を重畳することによって印加される、ところの方法。
  8. 請求項１に記載の方法であって、プラズマ重合反応用に前記ソースガスに酸化ガスが添加される、ところの方法。
  9. 請求項１に記載の方法であって、プラズマ重合反応用に前記ソースガスに架橋ガスが添加される、ところの方法。
JP2004065023A 2003-03-17 2004-03-09 高周波電力を使ったプラズマ反応により半導体基板上に低比誘電率膜を形成するための方法 Pending JP2004282064A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/391,030 US6740602B1 (en) 2003-03-17 2003-03-17 Method of forming low-dielectric constant film on semiconductor substrate by plasma reaction using high-RF power

Publications (1)

Publication Number Publication Date
JP2004282064A true JP2004282064A (ja) 2004-10-07

Family

ID=32312429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004065023A Pending JP2004282064A (ja) 2003-03-17 2004-03-09 高周波電力を使ったプラズマ反応により半導体基板上に低比誘電率膜を形成するための方法

Country Status (2)

Country Link
US (1) US6740602B1 (ja)
JP (1) JP2004282064A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893675B1 (ko) 2007-05-11 2009-04-17 주식회사 테스 비정질 탄소막 형성 방법 및 이를 이용한 반도체 소자의제조 방법
JP2010507259A (ja) * 2006-10-16 2010-03-04 アプライド マテリアルズ インコーポレイテッド Ｓｔｉ用の二酸化シリコンの高品質誘電体膜の形成：ｈａｒｐｉｉ−遠隔プラズマ増強型堆積プロセス−のための異なるシロキサンベースの前駆物質の使用
KR101390349B1 (ko) * 2007-11-22 2014-05-02 (주)소슬 아모포스 카본막, 그 형성 방법 및 이를 이용한 반도체소자의 제조 방법
KR20140107932A (ko) * 2013-02-28 2014-09-05 주성엔지니어링(주) 플라즈마 처리 장치

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582575B2 (en) * 1998-02-05 2009-09-01 Asm Japan K.K. Method for forming insulation film
US7208389B1 (en) 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
JP4465233B2 (ja) * 2003-06-30 2010-05-19 三星電子株式会社 多官能性環状シロキサン化合物、この化合物から製造されたシロキサン系重合体及びこの重合体を用いた絶縁膜の製造方法
US7390537B1 (en) 2003-11-20 2008-06-24 Novellus Systems, Inc. Methods for producing low-k CDO films with low residual stress
US7341761B1 (en) 2004-03-11 2008-03-11 Novellus Systems, Inc. Methods for producing low-k CDO films
US7781351B1 (en) 2004-04-07 2010-08-24 Novellus Systems, Inc. Methods for producing low-k carbon doped oxide films with low residual stress
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
JP4854938B2 (ja) * 2004-07-06 2012-01-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7790633B1 (en) 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7695765B1 (en) 2004-11-12 2010-04-13 Novellus Systems, Inc. Methods for producing low-stress carbon-doped oxide films with improved integration properties
US7166531B1 (en) 2005-01-31 2007-01-23 Novellus Systems, Inc. VLSI fabrication processes for introducing pores into dielectric materials
US7510982B1 (en) 2005-01-31 2009-03-31 Novellus Systems, Inc. Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US7892985B1 (en) 2005-11-15 2011-02-22 Novellus Systems, Inc. Method for porogen removal and mechanical strength enhancement of low-k carbon doped silicon oxide using low thermal budget microwave curing
JP4758799B2 (ja) * 2006-03-29 2011-08-31 富士通セミコンダクター株式会社 半導体基板の洗浄装置及び半導体装置の製造方法
US7718553B2 (en) * 2006-09-21 2010-05-18 Asm Japan K.K. Method for forming insulation film having high density
US7851232B2 (en) 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US8465991B2 (en) * 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US7906174B1 (en) 2006-12-07 2011-03-15 Novellus Systems, Inc. PECVD methods for producing ultra low-k dielectric films using UV treatment
US8242028B1 (en) 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US7781352B2 (en) * 2007-06-06 2010-08-24 Asm Japan K.K. Method for forming inorganic silazane-based dielectric film
US7622162B1 (en) 2007-06-07 2009-11-24 Novellus Systems, Inc. UV treatment of STI films for increasing tensile stress
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US7651959B2 (en) 2007-12-03 2010-01-26 Asm Japan K.K. Method for forming silazane-based dielectric film
US8003174B2 (en) 2007-12-13 2011-08-23 Asm Japan K.K. Method for forming dielectric film using siloxane-silazane mixture
US7622369B1 (en) 2008-05-30 2009-11-24 Asm Japan K.K. Device isolation technology on semiconductor substrate
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US8765233B2 (en) * 2008-12-09 2014-07-01 Asm Japan K.K. Method for forming low-carbon CVD film for filling trenches
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
US6514880B2 (en) * 1998-02-05 2003-02-04 Asm Japan K.K. Siloxan polymer film on semiconductor substrate and method for forming same
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010507259A (ja) * 2006-10-16 2010-03-04 アプライド マテリアルズ インコーポレイテッド Ｓｔｉ用の二酸化シリコンの高品質誘電体膜の形成：ｈａｒｐｉｉ−遠隔プラズマ増強型堆積プロセス−のための異なるシロキサンベースの前駆物質の使用
KR100893675B1 (ko) 2007-05-11 2009-04-17 주식회사 테스 비정질 탄소막 형성 방법 및 이를 이용한 반도체 소자의제조 방법
KR101390349B1 (ko) * 2007-11-22 2014-05-02 (주)소슬 아모포스 카본막, 그 형성 방법 및 이를 이용한 반도체소자의 제조 방법
KR20140107932A (ko) * 2013-02-28 2014-09-05 주성엔지니어링(주) 플라즈마 처리 장치
KR102067037B1 (ko) * 2013-02-28 2020-01-15 주성엔지니어링(주) 플라즈마 처리 장치

Also Published As

Publication number Publication date
US6740602B1 (en) 2004-05-25

Similar Documents

Publication Publication Date Title
JP2004282064A (ja) 高周波電力を使ったプラズマ反応により半導体基板上に低比誘電率膜を形成するための方法
US7064088B2 (en) Method for forming low-k hard film
US20030162408A1 (en) Insulation film on semiconductor substrate and method for forming same
US7354873B2 (en) Method for forming insulation film
CN100594259C (zh) 改善低k叠层之间粘附性的界面工程
US7582575B2 (en) Method for forming insulation film
US6352945B1 (en) Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6410463B1 (en) Method for forming film with low dielectric constant on semiconductor substrate
KR102232749B1 (ko) 기판의 홈을 절연막으로 채우는 방법
US7655577B2 (en) Method of forming silicon-containing insulation film having low dielectric constant and low film stress
JP3726226B2 (ja) 絶縁膜及びその製造方法
US20060258176A1 (en) Method for forming insulation film
US20020160626A1 (en) Siloxan polymer film on semiconductor substrate
US20060084280A1 (en) Method of forming a carbon polymer film using plasma CVD
TW200303932A (en) Method of forming silicon-containing insulation film having low dielectric constant and high mechanical strength
KR20090049074A (ko) Ｐｅｃｖｄ 막에 대한 전체적인 결함 감소
JP2003530481A (ja) 無機／有機誘電体フィルムを堆積させるシステム及び方法
JP3781730B2 (ja) 低誘電率及び高機械的強度を有するシリコン系絶縁膜の形成方法
JP4117768B2 (ja) 半導体基板上のシロキサン重合体膜及びその製造方法
JP3197007B2 (ja) 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法
JP4651076B2 (ja) 半導体基板上の絶縁膜の形成方法
JP3814797B2 (ja) 半導体基板上のシリコン重合体絶縁膜を形成する方法
JP3197008B2 (ja) 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法
JP2002141345A (ja) 半導体基板上に低誘電率を有する膜を形成する方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090324