[go: up one dir, main page]

JP2004199848A - Information recording method - Google Patents

Information recording method Download PDF

Info

Publication number
JP2004199848A
JP2004199848A JP2003189162A JP2003189162A JP2004199848A JP 2004199848 A JP2004199848 A JP 2004199848A JP 2003189162 A JP2003189162 A JP 2003189162A JP 2003189162 A JP2003189162 A JP 2003189162A JP 2004199848 A JP2004199848 A JP 2004199848A
Authority
JP
Japan
Prior art keywords
recording
signal
circuit
pulse
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003189162A
Other languages
Japanese (ja)
Inventor
Hiroshi Ide
井手  浩
Takeshi Maeda
武志 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003189162A priority Critical patent/JP2004199848A/en
Publication of JP2004199848A publication Critical patent/JP2004199848A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Recording Or Reproduction (AREA)
  • Optical Head (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve the high density of recorded information and a high transfer speed and to improve reliability by controlling a recording signal based on recording characteristics especially by the combination of a recording medium and a recording device regarding an information recording/reproducing device for recording/reproducing a digital signal in/from a recording medium such as an optical disk. <P>SOLUTION: A plurality of recording patterns are recorded on a recording medium, the edge position of a reproducing signal from the plurality of recording patterns is measured, the amount of shifting between the edge position and a laser pulse position during writing is measured, a data table regarding the amount of shifting measured for each of the plurality of recording patterns is created, and these operations are carried out for each exchange of a recording medium. Edge correction with a preceding recording pattern row taken into consideration is carried out. The change of the recording recording device with time is absorbed. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、ディジタル信号を光ディスク等の記録媒体に情報を記録再生する装置に係り、特に記録媒体と記録装置との組合せによる記録特性に基づいて記録信号を制御することにより、記録情報の高密度化,転送速度の高速化、および信頼性の向上を実現するのに好適な記録再生装置に関する。
【0002】
【従来の技術】
ディジタル信号を記録媒体上に記録する手段の1つとして光ディスク装置がある。光ディスクはレーザ光をレンズにより記録面上に集光し、その強度を記録すべき情報に対応して変化させ、該レーザ光が当たっている領域の記録膜の反射率、あるいは光磁気記録の場合、磁化方向を外部磁化等により変化させることで情報の記録を行うものである。その記録された情報を再生する場合には、記録の時よりも弱い強度のレーザ光を照射し、記録膜からの反射光からその光量変化、あるいは磁化方向の違いによる偏光面回転を検出することにより行う。記録密度は主に記録面上に集光されるレーザ光のスポットの大きさにより決まり、その大きさが現在約1μm程度と小さいため、磁気ディスクの約10倍程度の高密度記録が実現できる。
【0003】
また、照射光パワーを変調して記録した記録マークの前側、および後側の位置で情報を表すマーク長記録方式は、1個の記録マークに2個以上のデータを記録するため、記録の高密度化を実現するのに有効な方式である。
【0004】
このように光ディスクに情報を高密度に情報の記録再生を行うマーク長記録方式おいて、情報の高信頼性を実現するためにデータの記録時、および再生時にいろいろな信号処理が行われている。
【0005】
例えば、一般に記録時の照射光パワーが小さいと形成される記録マーク形状が不安定になり易い。また記録線速度が異なれば、単位面積当りに加えられる熱量、および熱分布が変わるため、記録マーク形状が異なる。したがって、実際には安定な記録マーク形状を形成して記録再生を行うため、「PbTbSe膜へのピットエッジ記録の適用」(電子通信学会創立70周年記念総合全国大会講演論文集,p4−176)では、記録照射光パルスは大きめに設定し、その線速度に応じてマーク長の過剰分がなくなるように記録時にレーザパルス長を短くしたり、再生時に二値化後の信号においてパルスの長さを削るなどの調整を行っている。
【0006】
また、一般に記録されたマークの形状は主にその記録媒体の記録感度、熱伝導度、および記録に用いる集光されたレーザ光の強度分布、波面収差等に依存し、記録装置と記録媒体の組合せが変わるとその特性が変化する。さらに装置側の記録時照射光パワーのレベルは時間と共に変化する。この現象はレーザーパワー自動制御機構(APC)が設けられている場合でもある範囲の変動分は避けられず、この要因によっても記録再生特性の変動が起こる。この変動は記録時の記録マーク長の変動、そして再生時の再生信号のパルス間隔変動につながる。
【0007】
そのため、記録補正量,記録光パワーが装置出荷時にあらかじめ一定値に設定されている場合、これらの設定仕様は、数多くの記録媒体と記録装置の組合せで記録再生特性を測定した上で決定する。そのとき、組合せの違いによる記録再生特性のばらつき範囲を考慮した上で、あらゆる場合に検出時での信頼性を保証するため、記録密度に関して大きな余裕を持たせ、記録密度を犠牲にしている。
【0008】
そこで、この記録媒体と記録装置の組合せによる特性のばらつき分を吸収し、記録高密度化を図るため、あらかじめ試験パターンを記録してその再生信号により記録条件調整用の情報を得る方法が提案されている。例えば特開昭61−239441号記載の装置では記録時の一定値である照射光パワーレベルを、特開昭61−74178号記載の装置では記録パルス幅に関する一定の調整量を、また特開昭61−304427号記載の装置ではその両者、および再生時の自動等化係数を同時に調整している。
【0009】
また、光ディスクは基本的に熱拡散を用いた記録方式のため、記録マークに対応する前後複数の記録パルスによる熱分布が拡散することで発生する記録マーク形状の変化する現象(以下、熱干渉と呼ぶ)が存在する。この現象も再生時の再生信号のパルス間隔変動につながる。したがって記録時に最適な補正を行うためにはこの熱干渉の影響も考慮する必要がある。この対策として特開昭63−48617号記載の記録方式では各記録パルス幅をその直前の記録パルスまでの間隔に応じて変化させている。
【0010】
【発明が解決しようとする課題】
上記従来技術のうち、直前の記録パルスまでの間隔に応じた記録パルス幅の調整方法では、以下のような問題点がある。
【0011】
すなわち、記録マーク形状、および記録マーク同士の間隔が、記録膜面上に集光したレーザスポットの大きさと同じ大きさ程度にまで記録の高密度化を実現しようとした場合、光ディスクの熱干渉が影響を及ぼす範囲は使用する最短の記録マーク長よりも大きい。つまり、記録照射光パルスの複数個の記録パルス間隔の長さが一つの記録マークのエッジ位置の変動量に影響を与える。特に、レーザ光の強度に対する記録感度が高く、低いレーザパワーでも記録できるような記録媒体の場合、一般に熱伝導度が大きく、この熱干渉による影響を及ぼす範囲が大きい。
【0012】
さらに、この記録パルス間隔の調整方法はその調整量に関する情報はあらかじめ設定されている値を使用するため、記録特性の変動に関する調整量の変更ができず、記録特性が設定時とずれている分だけ、調整に誤差として現れ、正確な調整にはならなくなる。
【0013】
一方、前述の記録条件調整用の情報を得る方法では、その記録照射光パワー、および記録パルス幅の調整量は単一の値であり、熱干渉による記録マーク長や変動を低減することはできない。
【0014】
従来、符号間干渉成分に対する対策として、通信や磁気記録の分野では、再生側でトランスバーサルフィルタ等の線形等化器が一般に用いられている。これは、信号再生系の周波数帯域が狭いために、再生信号パルスの裾が広がり、近傍の波形に重畳して発生する線形な符号間干渉を低減するものである。
【0015】
ところが、前述の熱拡散による影響は、再生時には主に波形の時間方向のずれ、という形で現れる。これは単純に記録情報に応じた基本波形の線形な重ね合わせとしては表現できない、非線形の符号間干渉成分である。したがって、この記録時に生じる熱干渉によるエッジ位置変動成分は線形等化器では対応できず、再生側の方でこの干渉成分に実時間で対応することは実際には非常に困難である。
【0016】
以上のような理由で、従来の方式では記録特性変動に関して対応ができていても、熱干渉の影響による記録マーク長の変動が全く低減できていないか、あるいは熱干渉の影響による記録マーク長の変動に調整誤差が存在し、かつ記録特性変動には全く対応できない。特に、熱伝導が大きい記録媒体を用いる光磁気記録でのマーク長記録においては、これらの変動成分は大きく、その分の余裕を設けるため、記録密度を大きく犠牲にせざるを得ない。
【0017】
【課題を解決するための手段】
本発明は、記録再生を行おうとしている記録媒体と記録装置との組合せにおいて、様々な記録パターンを必要に応じたタイミングで記録媒体上の複数の領域に記録し、その記録データを再生することで記録特性を測定し、その測定結果から記録パルス間隔調整量に関するデータ表を作成し、そのデータ表に基づいて、各記録パルス間隔ごとに、それまでに変換して得られている、直前の複数個の記録照射光パルス間隔を使用して、パルスの前エッジ,および後エッジの調整量を順次求め、割り当てて記録照射光パルス間隔とすることで、所望の記録マーク長、および再生信号のパルス間隔を得ることを特徴とする。本発明によれば、マーク長記録による高密度記録のための、より正確な記録マークのエッジ位置制御を実現できる。
【0018】
記録再生を行おうとしている記録媒体と記録装置との組合せにおいて、その記録特性を事前に測定して、その結果に基づいて各記録パルスに対してその直前の記録パターン列も考慮したパルスの前エッジ、および後エッジの補正量を逐次割当てていくことで、記録媒体と記録装置の組合せの違いによる記録特性の違い、および熱干渉の影響による記録パターン列が違った場合の記録マーク長のばらつきを吸収することができる。
【0019】
また、記録媒体上の異なる領域で測定した複数の記録特性を利用することで、線速度が異なる場所での記録補正も行うことができる。
【0020】
また、装置の使用を開始したとき、および記録媒体を交換したとき、および一定の時間ごと、あるいは記録膜上の温度変化、および記録照射光パワーの変化に応じたタイミングで上記記録特性の測定を行うことで、経時的に記録装置側の特性が変化する分も吸収することができる。
【0021】
以上により、マーク長記録による高密度記録での、より正確な記録マークのエッジ位置制御が可能となる。
【0022】
【発明の実施の形態】
次に本発明の実施例を図面とともに説明する。
【0023】
図1は本発明の一実施例の構成を示すブロック図である。また、図3から図11までは、図1中の要素についてさらに詳しくその構成を示した図である。また、この構成例では、熱干渉により一ヵ所の記録マークのエッジ位置の変動量に影響を与え、エッジ変動量低減のために考慮する必要がある記録照射光パルス間隔数が、記録照射光パルスの対応するエッジタイミング以前の3個の場合について、説明を行うが、本発明はこれに限定されない。
【0024】
図1において、光ディスク1はスピンドルモータ2により一定角速度で回転しており、光ピックアップ3により記録再生用のレーザ光が絞り込みレンズでディスク1上の記録膜面に集光される。光ピックアップ3は情報の記録位置に対応してディスク半径方向に移動できるようになっている。
【0025】
光ピックアップ3中の検出器により検出された信号は、増幅器4により所望のレベルに増幅された後、等化回路5により、記録面のレーザ光集光位置での光ディスクの回転線速度に応じて波形の等化が行われる。この後、二値下回路6によりディジタル信号である再生二値化信号7に変換される。情報再生時には、この再生二値化信号7がPLL(フェーズ・ロック・ループ)回路8によりデータ信号とクロック信号とに分離され、復調回路9により再生データとなる。
【0026】
以上の部分が、マーク長記録方式を採用した光ディスクシステムにおけるデータ再生信号処理系である。この再生信号処理系以外に、記録特性を検出して記録時のパルス間隔調整量、および記録パワーを算出したり更新したりする記録特性測定モード時と、データ記録時に各セクタごとのデータの前に記録される記録条件チェック用のパターンを用いて、その時の記録パワーや、環境温度などの記録条件のチェックを行う記録条件チェックモード時に動作する記録特性測定系がある。この測定系はこの光ディスクシステム全体の制御を行っているコントローラから指令されて、記録特性測定モード時、および記録条件チェックモード時に動作する。
【0027】
記録特性測定モードには、パルス幅調整用テーブル作成モードと記録パワー探索モードの2種類がある。記録特性測定モード時には、最初に記録パワー探索モードが実行され、その後にパルス幅調整用テーブル作成モードが続けて実行される。この両モードとも、それぞれ専用のテストパターン、および記録パワー探索モードには記録パワーレベルがコントローラからレーザドライバ12に入力され、これらの信号に対応して光ピックアップ3内のレーザが変調される。そのレーザ光が光ピックアップ3から光ディスク面上に集光され、テスト信号が記録される。そして、そのテスト信号に対応する記録マークの再生信号を用いて、記録特性測定系で特性検出、変更操作が行われる。
【0028】
以下、記録特性測定系について説明する。
【0029】
記録特性測定モード時、および記録条件チェックモード時においても、二値化回路6までの動作は通常のデータ再生時と同じであり、テスト信号に対する再生二値化信号7が得られる。再生二値化信号7は、エッジタイミング検出回路13に入力され、ディジタル信号である極性反転間隔信号14、およびパルス信号である極性反転タイミング信号15とに変換される。このエッジタイミング検出回路13は、パルス幅調整用テーブル作成モード,記録パワー探索モード、および記録条件チェックモードで同じ動作を行う。極性反転間隔信号14は、再生二値化信号7での極性が変わる間隔の長さ情報をディジタル値で表現したものであり、極性反転タイミング信号15は、再生二値化信号7の極性が変わるタイミングにパルス状の波形を割り当てたものである。
【0030】
エッジタイミング検出回路13の出力信号は記録パワー設定用判定回路16、およびパルス幅設定用判定回路17に入力される。記録パワー設定用判定回路16は記録パワー探索モード時、および記録条件チェックモード時に、パルス幅設定用判定回路17はパルス幅調整用テーブル作成モード時に動作する。
【0031】
記録パワー設定用判定回路16は、各記録パワー設定値ごとに再生信号のデューティ(厳密には二値化後の再生信号に関する立ち上がり−立ち下がり間隔と立ち下がり−立ち上がり間隔との差の平均値)を算出する。記録パワー探索モード時にはさらに算出結果と同時にそのデータの記録パワー設定値をレーザドライバ12に送信し、レーザドライバ12ではデューティが50%になるときの記録パワー設定値を設定する。記録条件チェックモード時にはその結果が一定範囲に入っているかどうかを調べ、その結果をコントローラに送信する。コントローラではこの信号を受けて一定範囲内でない場合に記録特性測定モードに入る手続きを行う。
【0032】
パルス幅設定用判定回路17は、各パターンごとにエッジ変動量の平均値を算出する。この回路には特性測定用テストパターンの各パルス間隔情報を含むデータが参照用データとして内部ROMに時系列順に並べて記憶されている。極性反転間隔信号14が受信されるたびに、この参照用データを用いてエッジ変動量に変換される。そして、同じ記録パターンごとの変換結果の累積値が内部に記憶される。また、記録媒体の欠陥等による検出信号のエラーはこの回路内で自動的に検出され、エラーが起こったことをコントローラに伝えられる。エラーが起こらなかった場合、極性反転間隔信号14の受信終了時点に記憶されている加算結果からエッジ変動量の平均値が算出され、データ変換回路17に送信される。
【0033】
データ変換回路17はパルス幅調整用テーブル作成モード時に動作する回路で、判定回路17から送信されたエッジ変動量のデータを基にパルス幅調整用テーブル19を作成する。
【0034】
以上、エッジタイミング検出回路13からデータ変換回路17までが光ディスクシステム中の記録特性を検出し、記録時のパルス間隔調整量、および記録パワーの算出,更新、および各記録時に記録条件のチェックを行う回路系である。
【0035】
通常の情報記録時には変調回路20で符号変調されてきたデータに対し、パルス幅調整回路21においてパルス幅調整用テーブル19を参照しながら各記録パルスごとにその立ち上がり位置、および立ち下がり位置の調整量を求め、修正する。そしてその記録パルスをレーザドライバ回路12に入力して、これに対応させて光ピックアップ3内のレーザを変調させ、ディスク1上に記録する。
【0036】
図2は記録特性測定モードで使用される特性検出用テストパターン波形の1例である。図2(a)は記録パワー探索モード用の波形で、マーク長記録に使用される最短の記録パルス間隔の繰り返しである。そして所定の繰り返し回数ごとにその記録パワー設定値を徐々に変え、記録パワーをあげる。この記録パワー変更範囲は、装置の使用環境が保証範囲内である限り、最適な記録パワー時の信号振幅が含まれるように設定しておく。
【0037】
一般のデータを記録する時に、通常各セクタごとにデータの前に記録する記録条件チェック用のパターンにもこの波形を使用する。ただし、そのときは記録パワー設定値は既に設定されたまま変化させない。また、この実施例中では簡単のため、その繰り返し回数も記録パワー探索時の各記録パワーでの繰り返し回数と一致させておく。
【0038】
図2(b)はパルス幅調整用テーブル作成モード用の波形であり、パルス間隔の長さの連続した3個の組合せが異なる複数のパターンが含まれた波形である。通用はこの組合せの数は多いほど正確な記録パルス調整用テーブルを作成することができる。パルス幅調整用テーブル作成モード時にはこのパターンを繰り返して記録し、算出されるエッジ変動量に関して平均値操作を行い、測定精度の向上を計る。
【0039】
なお、ここでは記録パワー探索モード時の特性測定用テストパターンの各記録パワーでのくり返し数を2^C回,記録パワーの刻み数をS,パルス幅調整用テーブル作成モード時の特性測定用テストパターン一周期中に含まれるパルス間隔数をS、その繰り返し記録回数を2^C回として説明を行う。
【0040】
なお図1において、光ディスク1,スピンドルモータ2,光ピックアップ3,増幅器4,二値化回路6,PLL回路8,復調回路9については従来の光ディスク装置に用いられている構成、機能のもので良く、その詳細説明は省略する。
【0041】
以下、その他の構成要素について説明する。
【0042】
図3は等化回路5の1構成例を示した図であり、図4はその動作を説明した図である。ここではタップ数を3個にした場合の等化回路について説明する。図3において、増幅器4で増幅されたデータ信号は、演算増幅器による電圧フォロア301によって低インピーダンスの信号に変換され、遅延素子302へ入力される。その前後にある抵抗303,304は遅延素子302の特性インピーダンスと整合をとるためのものである。
【0043】
遅延素子302で遅延された信号のうち、その中央のタップ位置からの出力信号である中央タップ信号は増幅器で構成される加算回路305に直接入力される。中央のタップ位置よりも遅延線入力側に近いタップ位置からの出力はマルチプレクサ306によりその中の一つが選択され、加算反転増幅回路307に入力される。同様に中央のタップ位置よりも遅延線入力側から遠いタップ位置からの出力はマルチプレクサ308によりその中の一つが選択され、加算反転増幅回路307に入力される。加算反転増幅回路307での増幅率は帰還抵抗309の値をマルチプレクサ310により切り替えて可変としている。加算反転増幅回路307の出力信号は加算回路305に入力され、等化回路5の出力信号として、二値化回路6への入力となる。
【0044】
次に、図3の等化回路5の動作を図4を用いて説明する。図4においてf(t)は図3に示した等化回路5へ入力されるデータ信号に対応する波形であり、ここでは理解し易いように孤立の記録マークに対する再生信号を表している。一般に光ディスクでは光スポットの大きさが有限のある大きさを持っていて、記録マークの大きさと比べて無視できない。そのため、例えば記録膜面上で光スポットの中心が記録マークのない位置にあっても、光スポットの端の方が隣接する記録マークの一部分にかかってしまう場合があり、再生信号の振幅に隣接波形の干渉成分として現れる。これが光学的な周波数帯域が低いために発生する符号間干渉である。また、再生信号検出系の特性も高周波側が低下しており、符号間干渉の要因となっている。
【0045】
これらの符号間干渉は、データ信号f(t)においてサンプリング点t=NTでの信号振幅の立ち上がり、立ち下がりが遅いため、その成分が近傍のサンプリング点t=(N−1)T,(N+1)Tでも信号振幅として残るという形で再生信号に現れる。記録マークが複数存在し、このような波形が重なっている一般の再生波形では、この符号間干渉は再生信号の振幅劣化を引き起こし、重畳している雑音の影響などで信号判定を誤り易くしている。
【0046】
図3の等化回路5はこのような高周波側での特性低下を補償し、符号間干渉の影響を低減する効果を持つ。図4(a)において、遅延素子302の出力信号は中央タップ信号をf(t)とした場合、それぞれf(t)を±τだけ遅延させた信号f(t−τ),f(t+τ)に当たる。これらの遅延素子302の出力信号は加算反転増幅回路307、および加算回路305での信号処理により、
【0047】
f(t)−K{f(t−τ)+f(t+τ)} …(数1)
の演算を行い、その結果、図4(b)のような出力信号が得られている。この信号波形はf(t)の波形と比べて急峻であり、サンプリング点t=NTでの信号振幅の影響がその近傍のサンプリング点t=(N−1)T,(N+1)Tで小さく抑えられ、符号間干渉の影響を低減している。
【0048】
図3に示した等化回路5の特性を決定するパラメータとして遅延時間τと増幅率Kがある。それぞれ遅延時間τはマルチプレクサ306,308により、増幅率Kはマルチプレクサ310によりその値を変化させることができる。光ディスクの場合、ディスクの内周側と外周側とでの線速度の違いにより、光学的な周波数特性が異なる。すなわち、例えば記録線密度がディスクの内外周で同じで、記録マーク形状が同一である場合、空間的な周波数特性は同じであるが線速度が内周側と外周側で違うため、時間的な周波数特性は異なる。実際の多くの場合、記録線密度、記録マーク形状ともディスク内外周で異なるため、周波数特性は空間的にも時間的にも異なる。したがって、その最適な等化回路5の特性もディスク内外周で変化するため、ディスク上のトラックアドレスの値により、ディスク半径位置に対して遅延量τ,増幅率Kの設定を行う。この操作により、ディスク半径に関わらず、常に最適に近い等化条件を実現できる。
【0049】
以上、ここでは等化回路5のタップ数が3個の場合について説明したが、この個数はf(t)の波形での符号間干渉の範囲からその影響を十分低減できるように設計する必要がある。
【0050】
図5は図1におけるエッジタイミング検出回路13の1構成例を示した図であり、図6はその動作を説明した図である。
【0051】
二値化回路6の出力である、再生二値化信号7はインパルス信号発生回路501に入力される。このインパルス信号発生回路501は入力信号の極性が変わるタイミングごとにインパルス状の信号波形を出力し、この出力信号が極性反転タイミング信号15として判定回路16、およびA/D変換器502に入力される。
【0052】
一方、再生二値化信号7は増幅器で構成される積分回路503にも入力される。また、この積分回路503には再生二値化信号7での“H”レベルをV、“L”レベルをVとしたとき−(V+V)/2のレベルを表した積分基準信号504も入力される。そして、この積分回路503からは再生二値化信号7の積分基準信号504との差の積分信号505が検出され、A/D変換器502に入力される。
【0053】
また、コントローラからの信号である、特性測定モード信号506、および記録条件チェックモード信号507はOR回路508に入力され、その結果がフリップフロップ509に入力される。このフリップフロップ509には極性判定タイミング信号15もクロック信号として入力される。フリップフロップ509の出力は記録特性測定モード、あるいは記録条件チェックモードに入ってから最初の再生二値化信号7の立ち上がりを検知して間隔測定期間を表す信号としてアナログスイッチ510の切り替え端子に入力される。この信号によって特性測定時以外には、アナログスイッチ510は導通状態となり積分回路503の出力は0に初期化されている。そして特性測定が始まるとアナログスイッチ510は不通状態となり、積分回路503の動作が開始される。
【0054】
A/D変換器502は極性反転タイミング信号15をディジタル変換動作を行うタイミング用クロックとして使用して、入力信号である積分信号505をディジタル信号に変換する。変換結果は極性反転間隔信号14として出力され、判定回路16,17に入力される。A/D変換器502の変換精度、すなわち極性反転間隔信号14はその値がパルス間隔調整量として用いるだけの十分な精度を有し、かつオーバーフローが起こらないように、量子化精度、および各間隔の値を表すための桁数(ビット数)を有する。
【0055】
次に、図5のエッジタイミング検出回路13の動作を図6を用いて説明する。再生二値化信号7は二値化回路6の出力のディジタル信号であり、記録膜面上の照射光スポット位置に記録マークが有るか無いかにより、“H”または“L”のレベルをとる。この再生二値化信号7はインパルス信号発生回路501を通って、その極性が変わるタイミングでインパルス波形が割り当てられた極性反転タイミング信号15となり、判定回路16,17、A/D変換器502でのトリガ信号、および積分回路503の動作開始、終了タイミングを表す信号を作るのに使用される。
【0056】
特性測定モード信号506と記録条件チェックモード信号とがOR回路508を通った出力信号はこの回路の動作状態を表すディジタル信号であり、この回路が動作状態の時に“H”、それ以外の時に“L”のレベルをとる。この信号はフリップフロップ507において極性反転タイミング信号15を利用して正確な特性測定期間を求め、その期間積分回路503を動作させる。
【0057】
積分回路503では再生二値化信号7のパルス間隔が演算され、出力される。この積分回路503は一般にその入力信号をX(t)とした場合、出力信号Y(t)として、
【0058】
Y(t)=∫ X(τ)dτ+Y(0) …(数2)
が得られる。再生二値化信号7のパルス間隔をP,P,P,……,Pで表すと、積分回路503の出力信号レベルV は極性反転タイミング信号15でのi番目のパルスが立ち上がる時点では、iが偶数の場合、
【0059】
=A(−P+P−P+……−Pi−1) …(数3)
iが奇数の場合、
【0060】
=A(−P+P−P+……+Pi−1) …(数4)
となる。ここで、上式中のAは積分回路503の増幅率で決まる定数である。すなわち、この時点での出力信号レベルは再生二値化信号7のパルス間隔について“H”レベルを負の値、“L”レベルを正の値で表したときのパルス間隔を積算した結果を表している。したがって、A/D変換器502により極性判定タイミング信号15を用いてその時点の積分信号レベルをディジタル値に変換し、その変換結果を極性反転間隔信号14として判定回路16に入力している。
【0061】
A/D変換機502の量子化精度は再生二値化信号のエッジ変動量を検出するのに十分なだけの精度が得られるよう設計する必要がある。また、この積分信号505、および極性判定間隔信号14は再生二値化信号7の累積数を表しているため、この値が常に積分回路503で使用できる範囲、かつA/D変換機502で変換できる範囲に収まるように特性測定用テストパターンを工夫する方が望ましい。
【0062】
図7は図1における記録パワー設定用判定回路16の1構成例である。この回路にはコントローラから特性測定モード信号506,パワー/パルス幅信号701、および記録条件チェックモード信号507が入力されている。特性測定モード信号506は特性測定モード時に“H”レベル、それ以外の時に“L”レベルを示す。パワー/パルス幅信号701は記録パワー探索モード時に“H”レベル、パルス幅調整用テーブル作成モード時に“L”レベルを示す。記録条件チェックモード信号507は記録条件チェックモード時に“H”レベル、それ以外の時は“L”レベルとなる。したがって、これらの信号がAND回路702、およびOR回路703を通った結果は記録パワー探索モード時、および記録条件チェックモード時に“H”レベルとなり、そのときカウンタ回路704,705、フリップフロップで構成されるラッチ回路706、およびフリップフロップ707、708のクリアレベルが解除となり、記録パワー設定用判定回路16が動作する。
【0063】
エッジタイミング検出回路13からの極性反転間隔信号14のデータが更新されるごとに加算回路709によりそのデータと、ラッチ回路706の出力データとの和が計算される。そして極性反転間隔信号14のデータ更新時と同じタイミングで送られてくる極性反転タイミング信号15が遅延素子710を通り、加算回路709での結果が求められたタイミングでラッチ回路706にクロック信号として入力される。ラッチ回路706ではその時点で加算結果をラッチし、その結果を次のクロックが入力されるまで出力信号として保持する。したがってこの出力信号はその時点までの極性反転間隔信号14の累積結果を表している。また極性反転間隔信号14は再生二値化信号7が“L”レベルの長さを正、“H”レベルの長さを負として表しているので、この累積結果は再生二値化信号の“H”レベルの長さと“L”レベルの長さの差の累積値を表している。
【0064】
また、遅延素子710の出力はカウンタ回路704にもクロック信号として入力される。そしてそのカウント数がデコーダ回路711に入力され、テストパターンの各パワー設定値ごとの繰り返し回数(正確にはパルス間隔数)Cに一致した時点でデコーダ回路711の出力が“H”レベルとなる。この信号はNOT回路712,AND回路713を通り、ラッチ回路706に入力されてその内容がゼロクリアされる。また、AND回路713の出力はカウンタ回路705、フリップフロップ707,708にもクロック信号として入力される。カウンタ回路705ではその出力値が1カウントアップされ、次の記録パワー設定値を示す。フリップフロップ707、708ではラッチ回路706がゼロクリアされる直前の出力データでの加算回路709,減算回路714,715の演算結果がラッチされる。
【0065】
加算回路709の出力信号のうちフリップフロップ707に入力されているのはMSB(Most Significant Bit)信号である。この信号は加算回路709の加算結果の符号を表しており、正の時は“L”、負の時には“H”となっている。すなわち、この信号は記録パワー設定値切り替え時から現時点までで、再生二値化信号の“L”レベルが“H”レベルより長い場合“L”となり、“H”レベルが“L”レベルよりも長いときには“H”となっている。したがってAND回路713の出力信号であるクロック信号によりフリップフロップ707でラッチしたデータが“L”の時は再生二値化信号で“L”レベルの方が“H”レベルよりも長く、そのデータの記録パワーが低かったことを意味している。また、逆に“H”レベルの時はそのときの記録パワーが高かったことを意味している。したがって記録パワーを徐々に上げて記録した記録特性測定用テストパターンを再生すると途中でこのデータが“L”から“H”に切り替わるので、そのときのカウンタ回路705の出力値を最適な記録パワーとして設定する。
【0066】
加算回路の出力信号は減算回路714,715にも入力される。減算回路714、および715ではもう一方の入力信号として記録条件チェックモード時での許容範囲の上限、および下限の値が設定されている。したがって両減算結果のMSB信号だけをAND回路716に入力することで、その出力信号として記録条件チェックモード時で許容範囲から外れている場合に“L”レベルが出力される。この信号はフリップフロップに入力され、AND回路の出力であるクロック信号が入力されたとき、すなわち記録条件チェック用のパターンが終了した時に判定結果としてラッチされ、コントローラ側に送られる。コントローラの方でこの信号が“L”レベルとなっているのを検出した場合、記録特性測定モードに入る手続きを行う。
【0067】
図8は図1におけるパルス幅設定用判定回路17の1構成例である。この回路にはコントローラから特性測定モード信号506、およびパワー/パルス幅信号701が入力されている。これらの信号がNOT回路801、およびAND回路802を通った結果はパルス幅調整用テーブル作成モード時に“H”レベルとなり、そのときカウンタ回路803,804、M−1段のシフトレジスタ805〜810、フリップフロップで構成されるラッチ回路811、およびフリップフロップ812,813のクリアレベルが解除となり、記録パワー設定用判定回路17が動作する。
【0068】
エッジタイミング検出回路13からの極性反転タイミング信号15はカウンタ回路803の入力信号となっており、パルス信号が入力されるごとにカウンタ回路803の出力データが1増加し、その値がROM回路814にアドレス信号として入力される。そしてそのときROM回路814からは対応するアドレスのデータが読み出され、加算回路815に入力される。この加算回路815には極性反転タイミング信号15のパルス信号と同時に更新された、エッジタイミング検出回路13からの極性反転間隔信号14も入力されており、それらの加算結果が出力される。
【0069】
ROM回路803には特性測定用テストパターンの“H”レベルの長さを正、“L”レベルの長さを負として、各極性反転位置までの累積値を表すデータがアドレス0から順に格納されている。すなわち、特性測定用テストパターンのパルス間隔をT,T,T,……,Tで表すと、ROM回路803のアドレスi(i≦M)のデータRはiが偶数の場合、
【0070】
=A(T−T+T+……+Ti−1) …(数5)
iが奇数の場合、
【0071】
=A(T−T+T+……−Ti−1) …(数6)
となる。また、そのパルス間隔の量子化精度は再生二値化信号7のパルス間隔を極性反転間隔信号14に変換したときの量子化精度と等しい。つまり、上式中のAは積分回路503の増幅率で決まる定数Aと等しい。そこで、例えば記録時と再生時のパルス間隔が等しい、すなわちP=T、P=T,……P=Tの場合、ROM回路803に格納されたアドレスjのデータRとパルス幅設定用判定回路17に入力されるj番目の極性反転間隔のデータVとは符号が違い、絶対値が等しい関係にある。つまり、加算回路815のk番目の出力は記録パルス、再生二値化信号のパルスでの各先頭のパルスエッジ位置を0として、k番目の記録パルスのエッジ位置とk番目の再生二値化信号のパルスエッジの位置とのずれ量、すなわちエッジ変動量を表している。
【0072】
加算回路815の出力信号は加算回路816に入力され、シフトレジスタ805〜810の出力との加算が行われる。その結果はラッチ回路811に入力され、次にシフトレジスタ805〜810に入力される。シフトレジスタ805〜810とラッチ回路811とでリング状の記憶回路(M段)が構成されており、加算回路816により、エッジ変動量についてM個おきに累積値が計算され記憶される。パルス幅調整用ターブル作成モードでのテストパターン一周期中でのパルス間隔数がMなので、これにより、同じパターンごとに累積値が計算される。シフトレジスタ805〜810のクロック信号には極性反転タイミング信号が、そしてラッチ回路811のクロック信号には極性反転タイミング信号が遅延素子817を通った信号が入力され、計算結果が確定するのを待ってラッチを行う。
【0073】
加算回路815,816の演算結果でオーバーフローが発生した場合、各キャリー信号のレベルが“H”となる。これは光ディスク1の欠陥等で記録特性測定用パターンが正常に記録できなかった場所を検出した場合に発生する。この結果はOR回路818を通して一方でもオーバーフローが発生していた場合に測定エラーとして“H”レベルを発生させる。そして遅延素子817の出力信号をクロック信号としてフリップフロップ812に入力し、データが確定したタイミングでデータをラッチしてそのデータをコントローラ側に伝え、エラーが発生したときに特性測定を中止させる。
【0074】
カウンタ回路803の出力はデコーダ回路819にも入力される。デコーダ回路819ではカウンタ回路803の出力値がM−1になった時点で“H”レベルを出力する。その信号はNOT回路820、およびAND回路821を通ってカウンタ回路803のクリア信号として入力され、特性測定用テストパターンが1周期再生し終わるたびにカウンタ回路803を初期化する。
【0075】
デコーダ回路819の出力信号はカウンタ回路804にも入力され、再生した特性測定用テストパターンの周期数をカウントする。カウンタ回路804の出力はデコーダ回路822に入力され、特性測定用テストパターンが2^C−1周期めに入った時にデコーダ回路822から“H”レベルが出力され、変換開始信号823としてデータ変換回路18にデータ送信開始を伝える。またデータ送信回路18にデータ送信が開始されるとデータ変換回路18では同時にパルス幅調整用テーブル19の更新を開始し、この時点でエラーが発生しても特性測定を中止させられないため、エラー信号はこの時点でデコーダ回路822の出力をNOT回路824、およびAND回路825によりマスクする。ただし、そのときにはフリップフロップ813,およびセレクタ回路826〜831により、エラーを含んだラッチ回路811の出力信号を出力される代わりに、前回までの累積値を出力するように制御している。この出力信号はエッジシフト信号832としてデータ変換回路18に送られる。
【0076】
また、その転送タイミングとして、セレクタ回路826〜831の出力データが確定したタイミング信号833として遅延素子817の出力をさらに遅延素子834を通してタイミングを遅らせた信号をつくり、データ変換回路18に送信している。
【0077】
図9は図1におけるデータ変換回路18、およびパルス幅調整用テーブル19の1構成例である。この回路にはパルス幅設定用判定回路17から変換開始信号823、エッジシフト信号832、およびタイミング信号833が入力されている。タイミング信号833でパルス信号が入力されるごとにカウンタ回路901の出力データが1増加し、その値がROM回路902〜904にアドレス信号として入力される。またこのカウンタ回路901の出力信号はデコード回路905に入力され、その値が1のとき、すなわち最初のタイミング信号のパルス波形入力を受けたときだけデコード回路905の出力は“H”レベルとなる。この信号はパルス幅調整用テーブル19のクリア端子に入力されており、デコーダ回路905の出力は“H”レベルとなったとき、すなわちテーブル更新がスタートする時点でテーブルの内容がゼロクリアされる。
【0078】
ROM回路902には特性測定用テストパターンのパルス間隔T,T,T,……,Tの値が先頭アドレス+2(アドレス2)から順に格納されている。
【0079】
またROM回路903にはT,T,T,……,Tの値が先頭アドレス+1(アドレス1)から順に格納され、ROM回路904にはT,T,T,……,Tの値が先頭アドレス(アドレス0)から順に格納されている。ROM回路902のアドレス0,1、およびROM回路903のアドレス0にはデータ0が入っている(実際には記録パルス間隔で取り得ない任意の値で良い)。
【0080】
ROM回路902〜903の出力はゲート回路906〜907を通ってパルス幅調整用テーブル19にアドレス信号として入力される。一方、ROM回路904の出力はゲート回路908を通ってパルス幅調整用テーブル19にデータ信号として入力される。また同じROM回路904の出力信号が加算/減算回路909に入力され、パルス幅設定用判定回路17からのエッジシフト信号832と加算、もしくは減算が行われる。この加算/減算回路909にはカウンタ回路901出力信号のLSB(Least Significant Bit)がセレクタ信号として入力される。これはエッジシフト信号832の値が正の時のエッジシフト方向が交互に変わっているため、ここで1個ごとに加算と減算とを切り替えてエッジシフト方向を一定にするためである。この加算/減算回路909の出力はゲート回路910を通ってパルス幅調整用テーブル19にアドレス信号として入力されている。ゲート回路906〜908,910はエッジシフト信号832が送信されている最中はROM回路902〜904、および加算/減算回路909からの信号がこれらの出力信号としてパルス幅調整用テーブル19に送られる。また、パルス幅調整用テーブル19の前エッジ用、後ろエッジ用データを振り分けるためにタイミング信号833をNOT回路911,AND回路912,913を通して両方のパルス幅調整用テーブル19のチップセレクト端子に入力している。
【0081】
以上によりエッジシフト信号832からi番目のデータが入ってきたとき、そのエッジ変動量をe(スポット進行方向を正とする)と表すと、パルス幅調整用テーブル19のアドレス(T1−2,Ti−1,T+e)にデータTを代入する操作が行われる。したがって、実際にデータを記録する際に、例えばその記録パターン中にT1−2,Ti−1,T+eなるパターンが現れた場合にはこのパルス幅調整用テーブル19のアドレス(T1−2,Ti−1,T+e)を参照して、その位置に格納されているデータTをT+eに変えて記録パルス間隔として使用する。その結果、記録マークはeだけエッジシフトを起こして所望のパルス間隔T+eとなり、エッジシフトの効果をキャンセルすることができる。
【0082】
ただし、特性測定用テストパターンのパルス間隔は一般に全ての場合を含む数だけ用意することは困難であり、実際にはこのパルス幅調整用テーブル19の空き領域を埋めて完成させるために、エッジシフト信号832を全て受信し終わった後にデータ内挿回路914を動作させる。この回路ではパルス幅調整用テーブル19の内容が0の部分をその近傍で0ではないデータを見つけ出して、内挿計算を行う。その計算が終了した時点でデータ内挿回路914はコントローラに特性測定/パルス幅調整用テーブル更新操作が完了したことを伝え、記録特性測定モードが終了する。
【0083】
図10は図1におけるパルス幅調整回路21、およびパルス幅調整用テーブル19の1構成例である。変調回路20の出力信号である記録データは符号変調後の符号“1”と“1”の間にある符号“0”の個数を定数倍したもので、その量子化精度はパルス幅調整用テーブル19の精度(すなわち、A/D変換機502の変換精度)と一致させておき、ラッチ回路1001,1002に入力される。この記録データは、ラッチ回路1001,1002にはクロック信号が交互に入力されており、データを双方で交互にラッチし、出力している。この出力信号は加算回路1003,1004において、その直前のエッジ位置調整量(スポット進行方向と逆向きが正)との加算が行われる。この操作で前回のエッジ位置調整分だけここで長めにパルス間隔をとることで、エッジ位置が変換前と同じ位置に来るようにしている。
【0084】
そしてこの加算回路1003,1004の出力データを用いてパルス幅調整用テーブル19を参照して調整後のパルス間隔を求めている。パルス幅調整用テーブル19を参照する際には、同時にラッチ回路1005,1006から前回のパルス間隔(調整後)、ラッチ回路1006,1005から前々回のパルス間隔(調整後)が入力されて調整後のパルス間隔決定用に用いられている。この出力信号はラッチ回路1007,1008でラッチ、保持される。
【0085】
そして、その出力信号はこの記録パルス幅を実現するため、変調回路20の出力である記録データの量子化精度を一周期としたクロック信号1009と共にダウンカウンタ回路1010,1011にそれぞれ初期値、およびクロックとして入力される。そして初期値をセットしてからその出力値が0になるまでの時間が記録パルス間隔であるので、OR回路1012,1013でダウンカウンタ回路1010,1011の出力値が0になるのを検出してNAND回路1014、およびフリップフロップ1015で両出力を合成して、パルスを生成してパルス信号1016としてレーザドライバ回路12に入力している。
【0086】
また、OR回路の出力はラッチ回路1001,1002,1005,1006にクロック信号として入力され、次のデータをラッチするタイミングとしている。またこの信号は遅延素子1017,1018を通してラッチ回路1007,1008にクロック信号として入力され、データが確定したタイミングでラッチを行っている。また、テーブル参照前の信号とテーブル参照後の信号の差がエッジ位置の調整量であり、この値を減算回路1019,1020で計算し、加算回路1004,1003に入力している。
【0087】
以上の回路により、記録データに対して、パルス幅調整用テーブル19を参照して、そのパルス間隔をパターンに応じて逐次調整している。
【0088】
図11は図1におけるレーザドライバ回路12の1構成例である。この図において半導体レーザ1101を駆動する回路はNPNトランジスタ1102、1103で構成される電流スイッチである。
【0089】
パルス信号1016はセレクタ回路1104に入力される。この回路には入力信号を選択する端子があり、コントローラからの信号が入力されて、その出力信号が選択されている。通常データを記録するときはパルス信号の方が出力信号として選択される。そして、記録特性測定モードのときだけもう一方の入力信号である、コントローラからのパルス幅調整用テストパターン、あるいは記録パワー探索用テストパターンのパルスが信号出力信号として選択される。
【0090】
この出力信号はECL(エミッタカップルドロジック)のAND回路1105に入力される。この回路の非反転信号、および反転信号はツェナーダイオード1106,1107によりレベルシフトした後、電流スイッチの構成要素であるトランジスタ1102,1103のベース端子に入力される。この電流スイッチではトランジスタ1103がオンになったときトランジスタ1108で設定される電流値の分だけ重畳される。トランジスタ1109の半導体レーザが再生レベルで点灯するだけの電流を供給するための電流源を構成している。一方トランジスタ回路1108は記録時に重畳される電流を設定するものであり、D/A変換器1110の出力電圧をトランジスタ1108のベース端子に印加し、トランジスタ1108のエミッタ端子と電圧−Vとの間の電位差を抵抗1111の値で割った値の電流が流れる。演算増幅器1112は電圧フォロアを構成しており、トランジスタ1108のベース−エミッタ間の電位差のばらつきを抑圧している。
【0091】
記録パワーはD/A変換器1110の入力データにより決まる。この値はセレクタ回路1113〜1116によりコントローラから設定された値、もしくはフリップフロップ1117の出力データの値に設定される。この選択を行う信号はコントローラから入力されている。通常のデータ記録時にはセレクタ回路1112〜1115によりフリップフロップ1117の出力データの値が選択され、記録パワー探索モードで特性測定用テストパターンを記録するときだけコントローラから設定された値が選択される。
【0092】
特性測定用テストパターン記録時にはまず、コントローラから設定値1がD/A変換器にセットされ、テストパターンを2^C回繰り返すごとに設定値を1ずつ増加させ、徐々に記録パワーをあげていく。そしてその記録マークを再生し、エッジタイミング検出回路13、および記録パワー設定用判定回路16により何番目の記録パワーが最適であったかを求める。その番号をフリップフロップ1117に記憶させ、D/A変換器にセットすることで最適な記録パワーの設定が実現する。
【0093】
最適な記録パワーの番号はNAND回路1118,OR回路1119により記録パワー探索モードで記録パワーが確定したときにフリップフロップ1116がラッチするように、特性測定モード信号506,パワー/パルス幅信号701,記録パワー設定用判定回路16中のフリップフロップ707の出力を入力信号として用いる。
【0094】
以上が本発明の一実施例についての各構成要素の動作説明である。この記録パルスエッジ調整量算出方式を用いることで、同一記録パルスにおいてその前の記録パターンが違うために発生する、熱干渉による再生波形でのエッジ位置の変動分をなくすことができる。
【0095】
以上の実施例では記録線速度が一定の場合について説明した。しかし多くの光ディスクでは回転数一定となっているため、実際には記録半径によって線速度が異なり、記録特性も違ってくる。そして光ディスクの場合、ランダムアクセス性が要求されることを考慮すると、記録特性測定時にはディスク面上の線速度が異なる複数位置で特性測定用テストパターンを記録して検出操作を行う必要があり、そのためにパルス幅調整用テーブル19は複数用意しておく。
【0096】
この測定に用いる領域はディスクの内周側,外周側、およびその間からなる複数箇所を用いるが、その領域は特別に設けても、あるいは一般のデータ記録領域でも構わない。後者の場合ですでにその領域に記録データが存在するときには、他の空き領域を利用するか、もしくはその領域を使用するために該領域に書かれている情報を一時コントローラ内のメモリなど、別の場所に退避させる処理を行う。
【0097】
パルス幅設定用判定回路17ではテストパターンごと(1パルス間隔ごとではなく、連続した複数のパルス間隔の組合せごと)に分類してエッジ変動量の平均値を計算している。これは再生波形のエッジ位置が記録装置と記録媒体の組合せ、および線速度以外にさらに熱干渉のため該再生波形エッジに対応する記録時のレーザ光パルスエッジ近傍の記録パルスパターンにも依存しているためである。
【0098】
一般にある記録時のレーザパルスエッジに対応する再生波形のエッジ位置はその直前に記録されたパターンからの影響が大きい。それに比べ、その後の記録パルスパターンからの影響は小さく、記録媒体の熱伝導度が極端に大きい場合や、記録時の線速度が過度に小さく非常に熱干渉の影響が大きい場合、記録信号のエッジ間隔が極めて短い場合、および記録マーク形成時点での記録媒体の磁壁エネルギーの影響が大きい場合を除いてこの影響は無視できる。
【0099】
また前述の影響を及ぼす前側の記録パルスパターンの範囲は主にその長さで規定できる。これは線速度によって異なり、時間軸で考えると内周ほどその範囲は広くなるが、実際の系ではこの条件が悪い内周側に合わせるか、もしくは線速度によってその範囲を切り替えてもよい。また、この範囲は時間の長さとして扱うのは一般的に難しいため、多少冗長になるが、記録パターンの個数で扱い、その量を最悪条件、すなわち最小極性反転間隔のパターンが連続した場合の影響個数で決定する方がよい。したがってこの実施例ではこの範囲を記録パターンの個数を3個とした場合の例について説明した。
【0100】
この記録特性測定操作は装置の電源を入れたとき、ディスクを交換したとき、および毎データ記録時に行う記録条件のチェック時にエラー(すなわち記録条件が設定値から外れた事)を検出したときに行うように設計する。また、しばらく記録動作がない場合には定期的にこの操作を行うように設計した方が望ましい。
【0101】
本発明は、書換えが可能であり、その原理が熱を用いた記録方法がある、あらゆる情報記録方式、および記録媒体にあてはまる記録パワーや記録パルス間隔という記録条件の制御に関する基本的な方式に関する記述である。特に熱拡散効果が高く、かつ記録条件に敏感、すなわち記録パワーや環境温度、記録媒体の構成、および記録装置の特性等のわずかな変化で記録特性の差として現れる様な記録方式、および記録媒体の場合、記録データの信頼性を確保する上で有効である。
【0102】
例えば光磁気ディスク、および交換結合力を利用した、重ね書きが可能な光磁気ディスク、重ね書きが可能な相変化を利用した光ディスクなどにおいて特に有用である。
【0103】
【発明の効果】
本発明によれば、熱干渉による再生信号のエッジ位置に関する変動分をなくすことができる。また各記録媒体と記録装置との組合せが変わる事に必ず、しかも時間の経過と共にときどきこの記録特性を測定し、更新するため、常に最適な記録条件を実現しており、マーク長記録を用いた、より高密度な記録が製作時の厳密な調整なしに容易に実現でき、しかも記録データに関する信頼性を大幅に向上する。
【図面の簡単な説明】
【図1】図1は本発明の一実施例の構成を示すブロック図。
【図2】記録特性測定モードで使用される特性検出用テストパターン波形の1例を示す図。
【図3】等化回路の1構成例を示す図。
【図4】等化回路の動作説明図。
【図5】エッジタイミング検出回路の1構成例を示す図。
【図6】エッジタイミング検出回路の動作説明図。
【図7】記録パワー設定用判定回路の1構成例を示す図。
【図8】パルス幅設定用判定回路の1構成例を示す図。
【図9】データ変換回路、およびパルス幅調整用テーブルの1構成例を示す図。
【図10】パルス幅調整回路、およびパルス幅調整用テーブルの1構成例を示す図。
【図11】レーザドライバ回路の1構成例を示す図。
【符号の説明】
1…光ディスク、2…スピンドルモータ、3…光ピックアップ、4…増幅器、5…等化回路、6…二値化回路、7…再生二値化信号、8…PLL(フェーズ・ロック・ループ)回路、9…復調回路、12…レーザドライバ、13…エッジタイミング検出回路、14…極性反転間隔信号、15…極性反転タイミング信号、16…記録パワー設定用判定回路、17…パルス幅設定用判定回路、18…データ変換回路、19…パルス幅調整用テーブル、20…変調回路、21…パルス幅調整回路21、301…電圧フォロア、302…遅延素子、305…加算回路、306…マルチプレクサ、307…加算反転増幅回路、308…マルチプレクサ、501…インパルス信号発生回路501、502…A/D変換器、503…積分回路、504…積分基準信号、505…積分信号、506…特性測定モード信号、507…記録条件チェックモード信号、509…フリップフロップ、510…アナログスイッチ、701…パワー/パルス幅信号、704,705…カウンタ回路、706…ラッチ回路、707,708…フリップフロップ、709…加算回路、710…遅延素子、711…デコーダ回路、714,715…減算回路、803,804…カウンタ回路、805〜810…シフトレジスタ、811…ラッチ回路、812,813…フリップフロップ、814…ROM回路、815,816…加算回路、817…遅延素子、819,822…デコーダ回路、823…変換開始信号、826〜831…セレクタ回路、832…エッジシフト信号、833…タイミング信号、834…遅延素子、901…カウンタ回路、902〜904…ROM回路、905…デコード回路、906〜908、910…ゲート回路、909…加算/減算回路、914…データ内挿回路、1001,1002,1003〜1008…ラッチ回路、1003,1004…加算回路、1009…クロック信号、1010,1011…ダウンカウンタ回路、1015…フリップフロップ、1016…パルス信号、1017,1018…遅延素子、1019,1020…減算回路、1101…半導体レーザ、1102,1103,1108,1109…トランジスタ、1104…セレクタ回路、1106,1107…ツェナーダイオード、1110…D/A変換器、1112…演算増幅器、1113〜1116…セレクタ回路、1117…フリップフロップ。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a device for recording / reproducing a digital signal to / from a recording medium such as an optical disk, and more particularly to controlling a recording signal based on recording characteristics of a combination of a recording medium and a recording device, thereby achieving high density recording information. The present invention relates to a recording / reproducing apparatus suitable for realizing high performance, high transfer speed, and improvement in reliability.
[0002]
[Prior art]
An optical disk device is one of means for recording a digital signal on a recording medium. In an optical disk, a laser beam is focused on a recording surface by a lens, the intensity of which is changed according to the information to be recorded, and the reflectivity of a recording film in an area irradiated with the laser beam, or in the case of magneto-optical recording. Information is recorded by changing the magnetization direction by external magnetization or the like. When reproducing the recorded information, irradiate a laser beam of lower intensity than at the time of recording, and detect the change in the amount of light or the polarization plane rotation due to the difference in the magnetization direction from the reflected light from the recording film. Performed by The recording density is mainly determined by the size of the spot of the laser beam condensed on the recording surface, and since the size is as small as about 1 μm at present, high-density recording about 10 times that of a magnetic disk can be realized.
[0003]
Further, the mark length recording method in which information is recorded at positions before and after a recording mark recorded by modulating the irradiation light power is used because two or more data are recorded in one recording mark. This is an effective method for realizing density.
[0004]
As described above, in the mark length recording method for recording and reproducing information on an optical disk at high density, various signal processings are performed at the time of recording and reproducing data in order to realize high reliability of information. .
[0005]
For example, generally, when the irradiation light power at the time of recording is small, the shape of a recording mark formed tends to be unstable. Further, if the recording linear velocity is different, the amount of heat applied per unit area and the heat distribution are changed, so that the shape of the recording mark is different. Therefore, in order to actually perform recording and reproduction by forming a stable recording mark shape, "application of pit edge recording to a PbTbSe film" (Proceedings of the 70th Anniversary of IEICE, p4-176) In, the recording irradiation light pulse is set to be relatively large, and the laser pulse length is shortened during recording so that the mark length does not become excessive according to the linear velocity, or the pulse length of the binarized signal during reproduction is reduced. Adjustments such as shaving.
[0006]
In general, the shape of a recorded mark mainly depends on the recording sensitivity, thermal conductivity, and intensity distribution of a focused laser beam used for recording, wavefront aberration, and the like of the recording medium. When the combination changes, the characteristics change. Further, the level of the irradiation light power at the time of recording on the apparatus side changes with time. This phenomenon is inevitable for a certain range of fluctuation even when an automatic laser power control mechanism (APC) is provided, and this factor causes fluctuation in recording / reproducing characteristics. This change leads to a change in the recording mark length during recording and a change in the pulse interval of the reproduced signal during reproduction.
[0007]
Therefore, when the recording correction amount and the recording optical power are set to predetermined values before shipment of the apparatus, these setting specifications are determined after measuring the recording / reproducing characteristics with a combination of many recording media and recording apparatuses. At this time, in consideration of the range of variation in the recording / reproducing characteristics due to the difference in the combination, in order to guarantee the reliability at the time of detection in all cases, a large margin is given to the recording density, and the recording density is sacrificed.
[0008]
Therefore, in order to absorb the variation in characteristics due to the combination of the recording medium and the recording device, and to increase the recording density, a method has been proposed in which a test pattern is recorded in advance and information for adjusting recording conditions is obtained from a reproduced signal thereof. ing. For example, in the apparatus described in JP-A-61-239441, the irradiation light power level which is a constant value at the time of recording is set. In the apparatus described in JP-A-61-74178, a constant adjustment amount relating to the recording pulse width is set. In the device described in JP-A-61-304427, both of them and the automatic equalization coefficient during reproduction are adjusted simultaneously.
[0009]
In addition, since an optical disk is basically a recording method using thermal diffusion, a phenomenon in which the shape of a recording mark changes due to the diffusion of heat distribution due to a plurality of recording pulses before and after the recording mark (hereinafter referred to as thermal interference). Call) exists. This phenomenon also leads to variations in the pulse interval of the reproduced signal during reproduction. Therefore, it is necessary to consider the influence of the thermal interference in order to perform the optimum correction at the time of recording. As a countermeasure, in the recording method described in JP-A-63-48617, the width of each recording pulse is changed according to the interval to the immediately preceding recording pulse.
[0010]
[Problems to be solved by the invention]
Among the above prior arts, the method of adjusting the recording pulse width according to the interval up to the immediately preceding recording pulse has the following problems.
[0011]
That is, when it is attempted to increase the recording density so that the recording mark shape and the interval between the recording marks are about the same size as the size of the laser spot focused on the recording film surface, the thermal interference of the optical disc is reduced. The range of influence is larger than the shortest recording mark length used. That is, the length of the interval between a plurality of recording pulses of the recording irradiation light pulse affects the amount of change in the edge position of one recording mark. In particular, in the case of a recording medium that has high recording sensitivity with respect to the intensity of laser light and can perform recording with a low laser power, the thermal conductivity is generally large, and the range affected by the thermal interference is large.
[0012]
Further, in the method of adjusting the recording pulse interval, since the information on the adjustment amount uses a preset value, the adjustment amount on the fluctuation of the recording characteristic cannot be changed, and the recording characteristic is shifted from the setting. However, it appears as an error in the adjustment, and the adjustment is not accurate.
[0013]
On the other hand, in the method of obtaining the information for adjusting the recording condition described above, the adjustment amount of the recording irradiation light power and the recording pulse width is a single value, and the recording mark length and fluctuation due to thermal interference cannot be reduced. .
[0014]
Conventionally, as a countermeasure against intersymbol interference components, in the field of communication and magnetic recording, a linear equalizer such as a transversal filter is generally used on the reproduction side. This is to reduce linear intersymbol interference generated by superimposing on a nearby waveform, because the frequency band of the signal reproduction system is narrow and the bottom of the reproduction signal pulse is widened.
[0015]
However, the above-mentioned influence due to thermal diffusion mainly appears as a waveform shift in the time direction during reproduction. This is a non-linear intersymbol interference component that cannot be expressed simply as a linear superposition of basic waveforms according to the recorded information. Therefore, the edge position fluctuation component due to the thermal interference generated at the time of recording cannot be handled by the linear equalizer, and it is actually very difficult for the reproducing side to deal with the interference component in real time.
[0016]
For the above reasons, even if the conventional method can cope with the fluctuation of the recording characteristics, the fluctuation of the recording mark length due to the influence of the thermal interference has not been reduced at all, or the recording mark length due to the influence of the thermal interference has not been reduced. There is an adjustment error in the fluctuation, and it cannot respond to the recording characteristic fluctuation at all. In particular, in mark length recording in magneto-optical recording using a recording medium having a large heat conduction, these fluctuation components are large, and a margin is provided for the fluctuation components, so that the recording density has to be sacrificed greatly.
[0017]
[Means for Solving the Problems]
According to the present invention, in a combination of a recording medium to be recorded / reproduced and a recording apparatus, various recording patterns are recorded in a plurality of areas on the recording medium at necessary timings, and the recorded data is reproduced. The recording characteristics are measured in the above manner, a data table relating to the recording pulse interval adjustment amount is created from the measurement result, and based on the data table, for each recording pulse interval, the immediately preceding data obtained by conversion is obtained. By using a plurality of recording irradiation light pulse intervals, the amounts of adjustment of the leading edge and the trailing edge of the pulse are sequentially obtained and assigned to make the recording irradiation light pulse interval, so that the desired recording mark length and the reproduction signal can be obtained. It is characterized by obtaining a pulse interval. According to the present invention, more accurate edge position control of a recording mark for high-density recording by mark length recording can be realized.
[0018]
In the combination of a recording medium and a recording device for which recording and reproduction are to be performed, its recording characteristics are measured in advance, and before each pulse, the recording pattern sequence immediately before that is also considered for each recording pulse based on the result. By sequentially allocating the correction amounts of the edge and the trailing edge, a difference in recording characteristics due to a combination of a recording medium and a recording device, and a variation in a recording mark length when a recording pattern row is different due to the influence of thermal interference. Can be absorbed.
[0019]
Further, by using a plurality of recording characteristics measured in different regions on the recording medium, it is possible to perform recording correction at a place where the linear velocity is different.
[0020]
In addition, when the use of the apparatus is started, when the recording medium is replaced, and at regular time intervals, or at a timing corresponding to a change in temperature on the recording film and a change in recording irradiation light power, the recording characteristics are measured. By doing so, it is possible to absorb the change in the characteristics of the recording apparatus over time.
[0021]
As described above, it is possible to more accurately control the edge position of a recording mark in high-density recording using mark length recording.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0023]
FIG. 1 is a block diagram showing the configuration of one embodiment of the present invention. FIGS. 3 to 11 are diagrams showing the configuration of the elements in FIG. 1 in more detail. Further, in this configuration example, the amount of recording irradiation light pulse interval that needs to be considered to reduce the amount of edge fluctuation is affected by the amount of change in the edge position of one recording mark due to thermal interference. Are described before the corresponding edge timing, but the present invention is not limited to this.
[0024]
In FIG. 1, an optical disc 1 is rotated at a constant angular velocity by a spindle motor 2, and a laser beam for recording and reproduction is condensed by an optical pickup 3 on a recording film surface on the disc 1 by a focusing lens. The optical pickup 3 can move in the radial direction of the disc in accordance with the information recording position.
[0025]
A signal detected by a detector in the optical pickup 3 is amplified to a desired level by an amplifier 4 and then, by an equalizing circuit 5, in accordance with a rotational linear velocity of the optical disk at a laser light focusing position on a recording surface. Waveform equalization is performed. Thereafter, the signal is converted into a reproduced binary signal 7 which is a digital signal by the binary lower circuit 6. At the time of information reproduction, the reproduced binary signal 7 is separated into a data signal and a clock signal by a PLL (phase locked loop) circuit 8 and becomes reproduction data by a demodulation circuit 9.
[0026]
The above is the data reproduction signal processing system in the optical disk system employing the mark length recording method. In addition to the reproduction signal processing system, the recording characteristics are detected and the pulse interval adjustment amount during recording, and the recording power is calculated or updated in the recording characteristics measurement mode. There is a recording characteristic measurement system that operates in a recording condition check mode in which a recording condition such as a recording power and an environmental temperature at that time is checked using a recording condition check pattern recorded in a recording condition. This measurement system is operated by a controller that controls the entire optical disk system, and operates in a recording characteristic measurement mode and a recording condition check mode.
[0027]
There are two types of recording characteristic measurement modes: a pulse width adjustment table creation mode and a recording power search mode. In the recording characteristic measurement mode, first, the recording power search mode is executed, and thereafter, the pulse width adjustment table creation mode is continuously executed. In both modes, the recording power level is input from the controller to the laser driver 12 in the dedicated test pattern and the recording power search mode, and the laser in the optical pickup 3 is modulated according to these signals. The laser light is focused from the optical pickup 3 onto the optical disk surface, and a test signal is recorded. Then, using the reproduction signal of the recording mark corresponding to the test signal, a characteristic detection and change operation is performed in the recording characteristic measuring system.
[0028]
Hereinafter, the recording characteristic measuring system will be described.
[0029]
In the recording characteristic measurement mode and the recording condition check mode, the operation up to the binarization circuit 6 is the same as in normal data reproduction, and a reproduction binarization signal 7 for the test signal is obtained. The reproduced binary signal 7 is input to an edge timing detection circuit 13 and converted into a polarity inversion interval signal 14 which is a digital signal and a polarity inversion timing signal 15 which is a pulse signal. The edge timing detection circuit 13 performs the same operation in the pulse width adjustment table creation mode, the recording power search mode, and the recording condition check mode. The polarity inversion interval signal 14 is a digital value representing information on the length of the interval at which the polarity of the reproduced binary signal 7 changes, and the polarity inversion timing signal 15 changes the polarity of the reproduced binary signal 7. A pulse-like waveform is assigned to the timing.
[0030]
An output signal of the edge timing detection circuit 13 is input to a recording power setting determination circuit 16 and a pulse width setting determination circuit 17. The recording power setting determination circuit 16 operates in the recording power search mode and the recording condition check mode, and the pulse width setting determination circuit 17 operates in the pulse width adjustment table creation mode.
[0031]
The recording power setting determination circuit 16 determines the duty of the reproduction signal for each recording power setting value (strictly speaking, the average value of the difference between the rise-fall interval and the fall-rise interval of the binarized reproduction signal). Is calculated. In the recording power search mode, the recording power set value of the data is transmitted to the laser driver 12 simultaneously with the calculation result, and the laser driver 12 sets the recording power set value when the duty becomes 50%. In the recording condition check mode, it is checked whether or not the result is within a certain range, and the result is transmitted to the controller. The controller receives this signal and performs a procedure for entering the recording characteristic measurement mode when the signal is not within the predetermined range.
[0032]
The pulse width setting determination circuit 17 calculates the average value of the edge fluctuation amount for each pattern. In this circuit, data including pulse interval information of the test pattern for characteristic measurement is stored as reference data in the internal ROM in chronological order. Each time the polarity inversion interval signal 14 is received, it is converted into an edge variation using this reference data. Then, the accumulated value of the conversion result for each recording pattern is stored internally. An error in the detection signal due to a defect in the recording medium or the like is automatically detected in this circuit, and the occurrence of the error is notified to the controller. If no error has occurred, the average value of the edge fluctuation amount is calculated from the addition result stored at the end of the reception of the polarity inversion interval signal 14 and transmitted to the data conversion circuit 17.
[0033]
The data conversion circuit 17 operates in the pulse width adjustment table creation mode. The data conversion circuit 17 creates the pulse width adjustment table 19 based on the edge variation data transmitted from the determination circuit 17.
[0034]
As described above, the components from the edge timing detection circuit 13 to the data conversion circuit 17 detect the recording characteristics in the optical disk system, calculate and update the pulse interval adjustment amount during recording, and the recording power, and check the recording conditions at each recording. It is a circuit system.
[0035]
During normal information recording, the pulse width adjustment circuit 21 refers to the pulse width adjustment table 19 for the data that has been code-modulated by the modulation circuit 20 and adjusts the rising position and falling position of each recording pulse for each recording pulse. And correct it. Then, the recording pulse is input to the laser driver circuit 12, and the laser in the optical pickup 3 is modulated in accordance with the recording pulse and recorded on the disk 1.
[0036]
FIG. 2 shows an example of a characteristic detection test pattern waveform used in the recording characteristic measurement mode. FIG. 2A shows a waveform for the recording power search mode, in which the shortest recording pulse interval used for mark length recording is repeated. Then, the recording power set value is gradually changed every predetermined number of repetitions to increase the recording power. This recording power change range is set so as to include the signal amplitude at the optimum recording power as long as the use environment of the apparatus is within the guaranteed range.
[0037]
When recording general data, this waveform is also used for a recording condition check pattern that is usually recorded before data for each sector. However, at that time, the recording power setting value is not changed while it is already set. Further, for simplicity in this embodiment, the number of repetitions is also made to match the number of repetitions at each recording power at the time of recording power search.
[0038]
FIG. 2B is a waveform for the pulse width adjustment table creation mode, which is a waveform including a plurality of patterns having different combinations of three consecutive pulse intervals. In general, the greater the number of combinations, the more accurate a recording pulse adjustment table can be created. In the pulse width adjustment table creation mode, this pattern is repeatedly recorded, and an average value operation is performed on the calculated edge variation to improve the measurement accuracy.
[0039]
Here, the number of repetitions at each recording power of the characteristic measurement test pattern in the recording power search mode is 2 ^ C.2Times, the recording power increment is S2The number of pulse intervals included in one cycle of the characteristic measurement test pattern in the pulse width adjustment table creation mode is represented by S1, The number of times of repetition1Explanation will be given as times.
[0040]
In FIG. 1, the optical disk 1, spindle motor 2, optical pickup 3, amplifier 4, binarization circuit 6, PLL circuit 8, and demodulation circuit 9 may have the configuration and function used in the conventional optical disk device. , And a detailed description thereof will be omitted.
[0041]
Hereinafter, other components will be described.
[0042]
FIG. 3 is a diagram showing one configuration example of the equalization circuit 5, and FIG. 4 is a diagram for explaining the operation thereof. Here, an equalizing circuit when the number of taps is three will be described. 3, the data signal amplified by the amplifier 4 is converted into a low impedance signal by a voltage follower 301 by an operational amplifier, and is input to a delay element 302. The resistors 303 and 304 before and after the resistor 303 are for matching with the characteristic impedance of the delay element 302.
[0043]
Of the signals delayed by the delay element 302, the center tap signal, which is an output signal from the center tap position, is directly input to the addition circuit 305 including an amplifier. One of the outputs from the tap positions closer to the delay line input side than the center tap position is selected by the multiplexer 306 and input to the addition / inversion amplifier circuit 307. Similarly, one of the outputs from the tap positions farther from the delay line input side than the center tap position is selected by the multiplexer 308 and input to the addition / inversion amplifier circuit 307. The amplification factor in the addition / inversion amplifier circuit 307 is variable by switching the value of the feedback resistor 309 by the multiplexer 310. The output signal of the addition / inversion amplification circuit 307 is input to the addition circuit 305, and is input to the binarization circuit 6 as the output signal of the equalization circuit 5.
[0044]
Next, the operation of the equalization circuit 5 of FIG. 3 will be described with reference to FIG. In FIG. 4, f (t) is a waveform corresponding to the data signal input to the equalizer circuit 5 shown in FIG. 3, and here represents a reproduced signal for an isolated recording mark for easy understanding. Generally, an optical disk has a finite light spot size, which cannot be ignored compared to the size of a recording mark. Therefore, for example, even if the center of the light spot is on the recording film surface at a position where there is no recording mark, the end of the light spot may cover a part of the adjacent recording mark, and the end of the light spot may Appears as an interference component of the waveform. This is the intersymbol interference caused by the low optical frequency band. In addition, the characteristics of the reproduction signal detection system are also reduced on the high frequency side, causing intersymbol interference.
[0045]
In the inter-symbol interference, since the rise and fall of the signal amplitude at the sampling point t = NT are slow in the data signal f (t), the components thereof are in the vicinity of the sampling points t = (N−1) T and (N + 1). ) Even in T, it appears as a signal amplitude in the reproduced signal. In a general reproduced waveform in which a plurality of recording marks exist and such waveforms overlap, this intersymbol interference causes the amplitude degradation of the reproduced signal, and the signal determination is apt to be erroneous due to the influence of superimposed noise. I have.
[0046]
The equalizing circuit 5 of FIG. 3 has an effect of compensating for such a deterioration in characteristics on the high frequency side and reducing the influence of intersymbol interference. In FIG. 4A, when the center tap signal is f (t), the output signals of the delay element 302 are signals f (t−τ) and f (t + τ) obtained by delaying f (t) by ± τ, respectively. Hit. Output signals of these delay elements 302 are subjected to signal processing in an addition / inversion amplification circuit 307 and an addition circuit 305,
[0047]
f (t) −K {f (t−τ) + f (t + τ)} (Equation 1)
As a result, an output signal as shown in FIG. 4B is obtained. This signal waveform is steeper than the waveform of f (t), and the influence of the signal amplitude at the sampling point t = NT is suppressed small at the sampling points t = (N−1) T and (N + 1) T in the vicinity. Thus, the effect of intersymbol interference is reduced.
[0048]
The parameters that determine the characteristics of the equalization circuit 5 shown in FIG. 3 include the delay time τ and the amplification factor K. The delay time τ can be changed by multiplexers 306 and 308, and the amplification factor K can be changed by multiplexer 310. In the case of an optical disk, the optical frequency characteristics differ due to the difference in linear velocity between the inner and outer peripheral sides of the disk. That is, for example, when the recording linear density is the same on the inner and outer circumferences of the disk and the recording mark shape is the same, the spatial frequency characteristics are the same, but the linear velocity is different on the inner and outer sides, so The frequency characteristics are different. In many actual cases, the recording linear density and the recording mark shape also differ between the inner and outer circumferences of the disk, so that the frequency characteristics differ spatially and temporally. Accordingly, since the optimum characteristics of the equalizing circuit 5 also change between the inner and outer circumferences of the disk, the delay amount τ and the amplification factor K are set with respect to the disk radial position based on the track address value on the disk. By this operation, it is possible to always realize a nearly optimal equalization condition regardless of the radius of the disk.
[0049]
As described above, the case where the number of taps of the equalizing circuit 5 is three has been described. However, it is necessary to design the number so that the influence can be sufficiently reduced from the range of the intersymbol interference in the waveform of f (t). is there.
[0050]
FIG. 5 is a diagram showing one configuration example of the edge timing detection circuit 13 in FIG. 1, and FIG. 6 is a diagram for explaining the operation thereof.
[0051]
The reproduced binary signal 7, which is the output of the binary circuit 6, is input to the impulse signal generation circuit 501. The impulse signal generation circuit 501 outputs an impulse-like signal waveform at each timing when the polarity of the input signal changes, and this output signal is input to the determination circuit 16 and the A / D converter 502 as the polarity inversion timing signal 15. .
[0052]
On the other hand, the reproduced binary signal 7 is also input to an integration circuit 503 composed of an amplifier. The "H" level of the reproduced binary signal 7 is set to VH, “L” level to VL-(VH+ VL) / 2 are also input. Then, an integration signal 505 of the difference between the reproduction binary signal 7 and the integration reference signal 504 is detected from the integration circuit 503 and input to the A / D converter 502.
[0053]
A characteristic measurement mode signal 506 and a recording condition check mode signal 507, which are signals from the controller, are input to an OR circuit 508, and the result is input to a flip-flop 509. The polarity determination timing signal 15 is also input to the flip-flop 509 as a clock signal. The output of the flip-flop 509 is input to the switching terminal of the analog switch 510 as a signal representing the interval measurement period upon detecting the first rise of the reproduced binary signal 7 after entering the recording characteristic measurement mode or the recording condition check mode. You. Except at the time of characteristic measurement, the analog switch 510 is turned on by this signal, and the output of the integrating circuit 503 is initialized to zero. Then, when the characteristic measurement starts, the analog switch 510 is turned off, and the operation of the integration circuit 503 is started.
[0054]
The A / D converter 502 converts the integration signal 505, which is an input signal, into a digital signal using the polarity inversion timing signal 15 as a timing clock for performing a digital conversion operation. The conversion result is output as the polarity inversion interval signal 14 and input to the determination circuits 16 and 17. The conversion accuracy of the A / D converter 502, that is, the polarity inversion interval signal 14 has a sufficient accuracy that its value is used as a pulse interval adjustment amount, and a quantization accuracy and each interval so that overflow does not occur. Has the number of digits (the number of bits) for representing the value of.
[0055]
Next, the operation of the edge timing detection circuit 13 of FIG. 5 will be described with reference to FIG. The reproduction binarization signal 7 is a digital signal output from the binarization circuit 6, and has a level of "H" or "L" depending on whether or not there is a recording mark at the irradiation light spot position on the recording film surface. . The reproduced binarized signal 7 passes through an impulse signal generation circuit 501 and becomes a polarity inversion timing signal 15 to which an impulse waveform is assigned at a timing when its polarity changes, and is used by the determination circuits 16 and 17 and an A / D converter 502. It is used to generate a trigger signal and a signal indicating the start and end timings of the operation of the integration circuit 503.
[0056]
An output signal of the characteristic measurement mode signal 506 and the recording condition check mode signal that have passed through the OR circuit 508 is a digital signal representing the operation state of this circuit, and is “H” when this circuit is in operation state, and “H” otherwise. L "level. The flip-flop 507 uses the polarity inversion timing signal 15 to obtain an accurate characteristic measurement period, and operates the period integration circuit 503 for that period.
[0057]
In the integration circuit 503, the pulse interval of the reproduced binary signal 7 is calculated and output. In general, when the input signal is X (t), the integrating circuit 503 generates an output signal Y (t) as
[0058]
Y (t) = ∫0 tX (τ) dτ + Y (0) (Equation 2)
Is obtained. Let the pulse interval of the reproduced binary signal 7 be P1, P2, P3, ……, PN, The output signal level V of the integrating circuit 5030  At the time when the i-th pulse of the polarity inversion timing signal 15 rises, if i is an even number,
[0059]
V0= A (-P1+ P2-P3+ ...- Pi-1)… (Equation 3)
If i is odd,
[0060]
V0= A (-P1+ P2-P3+ …… + Pi-1)… (Equation 4)
Becomes Here, A in the above equation is a constant determined by the amplification factor of the integration circuit 503. That is, the output signal level at this point represents the result of integrating the pulse interval when the "H" level is represented by a negative value and the "L" level is represented by a positive value for the pulse interval of the reproduced binary signal 7. ing. Therefore, the A / D converter 502 converts the integrated signal level at that time into a digital value using the polarity determination timing signal 15, and inputs the conversion result to the determination circuit 16 as the polarity inversion interval signal 14.
[0061]
It is necessary to design the quantization accuracy of the A / D converter 502 so as to obtain sufficient accuracy for detecting the edge fluctuation amount of the reproduced binary signal. Further, since the integration signal 505 and the polarity determination interval signal 14 represent the cumulative number of the reproduced binary signal 7, these values are always in a range that can be used by the integration circuit 503 and are converted by the A / D converter 502. It is desirable to devise a characteristic measurement test pattern so as to fall within the range as possible.
[0062]
FIG. 7 shows an example of the configuration of the recording power setting determination circuit 16 in FIG. The circuit receives a characteristic measurement mode signal 506, a power / pulse width signal 701, and a recording condition check mode signal 507 from a controller. The characteristic measurement mode signal 506 indicates “H” level in the characteristic measurement mode, and “L” level in other cases. The power / pulse width signal 701 indicates “H” level in the recording power search mode and “L” level in the pulse width adjustment table creation mode. The recording condition check mode signal 507 is at the “H” level in the recording condition check mode, and is at the “L” level otherwise. Therefore, the result of these signals passing through the AND circuit 702 and the OR circuit 703 becomes "H" level in the recording power search mode and the recording condition check mode. At that time, these circuits are constituted by the counter circuits 704, 705 and flip-flops. The clear level of the latch circuit 706 and the flip-flops 707 and 708 is released, and the recording power setting determination circuit 16 operates.
[0063]
Each time the data of the polarity reversal interval signal 14 from the edge timing detection circuit 13 is updated, the addition circuit 709 calculates the sum of the data and the output data of the latch circuit 706. Then, the polarity inversion timing signal 15 sent at the same timing as the data update of the polarity inversion interval signal 14 passes through the delay element 710 and is input as a clock signal to the latch circuit 706 at the timing when the result of the addition circuit 709 is obtained. Is done. The latch circuit 706 latches the addition result at that time, and holds the result as an output signal until the next clock is input. Therefore, this output signal indicates the accumulated result of the polarity inversion interval signal 14 up to that point. The polarity inversion interval signal 14 indicates that the length of the "L" level of the reproduced binary signal 7 is positive and the length of the "H" level is negative. It represents the cumulative value of the difference between the length of the “H” level and the length of the “L” level.
[0064]
The output of the delay element 710 is also input to the counter circuit 704 as a clock signal. Then, the count number is input to the decoder circuit 711, and the number of repetitions (more precisely, the number of pulse intervals) for each power setting value of the test pattern1, The output of the decoder circuit 711 becomes "H" level. This signal passes through a NOT circuit 712 and an AND circuit 713 and is input to a latch circuit 706 to clear its contents to zero. The output of the AND circuit 713 is also input to the counter circuit 705 and the flip-flops 707 and 708 as a clock signal. The output value of the counter circuit 705 is counted up by one to indicate the next recording power set value. In the flip-flops 707 and 708, the operation results of the addition circuit 709 and the subtraction circuits 714 and 715 with the output data immediately before the latch circuit 706 is cleared to zero are latched.
[0065]
The MSB (Most Significant Bit) signal is input to the flip-flop 707 among the output signals of the adder circuit 709. This signal indicates the sign of the addition result of the addition circuit 709, and is "L" when positive and "H" when negative. That is, this signal is “L” when the “L” level of the reproduced binary signal is longer than the “H” level from the time when the recording power set value is switched to the present time, and the “H” level is higher than the “L” level. When it is long, it is "H". Therefore, when the data latched by the flip-flop 707 is "L" by the clock signal which is the output signal of the AND circuit 713, the "L" level of the reproduced binary signal is longer than the "H" level, and This means that the recording power was low. Conversely, when it is at the "H" level, it means that the recording power at that time was high. Therefore, when the recording characteristic measurement test pattern recorded with the recording power gradually increased is reproduced, this data is switched from "L" to "H" in the middle, and the output value of the counter circuit 705 at that time is set as the optimum recording power. Set.
[0066]
The output signal of the addition circuit is also input to the subtraction circuits 714 and 715. In the subtraction circuits 714 and 715, the upper limit and the lower limit of the allowable range in the recording condition check mode are set as the other input signals. Therefore, by inputting only the MSB signal of both subtraction results to the AND circuit 716, an "L" level is output as an output signal when the value is out of the allowable range in the recording condition check mode. This signal is input to the flip-flop, latched as a determination result when a clock signal output from the AND circuit is input, that is, when the recording condition check pattern is completed, and sent to the controller side. When the controller detects that this signal is at the "L" level, a procedure for entering the recording characteristic measurement mode is performed.
[0067]
FIG. 8 shows an example of the configuration of the pulse width setting determination circuit 17 in FIG. This circuit receives a characteristic measurement mode signal 506 and a power / pulse width signal 701 from a controller. The result of these signals passing through the NOT circuit 801 and the AND circuit 802 becomes “H” level in the pulse width adjustment table creation mode. At that time, the counter circuits 803 and 804, the M−1 stage shift registers 805 to 810, The clear level of the latch circuit 811 including flip-flops and the flip-flops 812 and 813 is released, and the recording power setting determination circuit 17 operates.
[0068]
The polarity inversion timing signal 15 from the edge timing detection circuit 13 is an input signal of the counter circuit 803. Every time a pulse signal is input, the output data of the counter circuit 803 increases by one and the value is stored in the ROM circuit 814. Input as an address signal. At that time, the data at the corresponding address is read from the ROM circuit 814 and input to the adding circuit 815. The polarity inversion interval signal 14 from the edge timing detection circuit 13 updated at the same time as the pulse signal of the polarity inversion timing signal 15 is also input to the addition circuit 815, and the addition result is output.
[0069]
In the ROM circuit 803, data indicating cumulative values up to each polarity inversion position are stored in order from address 0, with the length of the “H” level of the characteristic measurement test pattern being positive and the length of the “L” level being negative. ing. That is, the pulse interval of the characteristic measurement test pattern is T1, T2, T3, ……, TN, The data R at the address i (i ≦ M) of the ROM circuit 803iIs when i is even,
[0070]
Ri= A (T1−T2+ T3+ …… + Ti-1)… (Equation 5)
If i is odd,
[0071]
Ri= A (T1−T2+ T3+ ...- Ti-1)… (Equation 6)
Becomes The quantization accuracy of the pulse interval is equal to the quantization accuracy when the pulse interval of the reproduced binary signal 7 is converted into the polarity inversion interval signal 14. That is, A in the above equation is equal to a constant A determined by the amplification factor of the integration circuit 503. Therefore, for example, the pulse intervals during recording and during reproduction are equal, that is, P1= T1, P2= T2, …… PN= TN, The data R at the address j stored in the ROM circuit 803jAnd the data V of the j-th polarity inversion interval input to the pulse width setting determination circuit 170Are different in sign and have the same absolute value. That is, the k-th output of the adder circuit 815 is defined as the recording pulse and the leading pulse edge position in the pulse of the reproduced binary signal, and the edge position of the k-th recording pulse and the k-th reproduced binary signal. , The amount of deviation from the position of the pulse edge, that is, the amount of edge fluctuation.
[0072]
The output signal of the addition circuit 815 is input to the addition circuit 816, and is added to the outputs of the shift registers 805 to 810. The result is input to the latch circuit 811 and then to the shift registers 805 to 810. The shift registers 805 to 810 and the latch circuit 811 constitute a ring-shaped storage circuit (M stages), and the addition circuit 816 calculates and stores the accumulated value of the edge variation amount every M pieces. Since the number of pulse intervals in one cycle of the test pattern in the pulse width adjustment table creation mode is M, an accumulated value is calculated for each of the same patterns. A polarity inversion timing signal is input to the clock signals of the shift registers 805 to 810, and a signal obtained by passing the polarity inversion timing signal through the delay element 817 is input to the clock signal of the latch circuit 811. Perform the latch.
[0073]
When an overflow occurs in the operation result of the addition circuits 815 and 816, the level of each carry signal becomes “H”. This occurs when a location where the recording characteristic measurement pattern could not be recorded normally due to a defect or the like of the optical disc 1 is detected. This result passes through the OR circuit 818 and generates an "H" level as a measurement error when an overflow occurs on one side. Then, the output signal of the delay element 817 is input to the flip-flop 812 as a clock signal, the data is latched at the timing when the data is determined, and the data is transmitted to the controller. When an error occurs, the characteristic measurement is stopped.
[0074]
The output of the counter circuit 803 is also input to the decoder circuit 819. The decoder circuit 819 outputs an “H” level when the output value of the counter circuit 803 becomes M−1. The signal is input as a clear signal of the counter circuit 803 through the NOT circuit 820 and the AND circuit 821, and the counter circuit 803 is initialized each time the characteristic measurement test pattern has been reproduced for one cycle.
[0075]
The output signal of the decoder circuit 819 is also input to the counter circuit 804, and counts the number of cycles of the reproduced characteristic measurement test pattern. The output of the counter circuit 804 is input to the decoder circuit 822, and the characteristic measurement test pattern is set to 2 ° C.2"H" level is output from the decoder circuit 822 at the start of the -1 period, and the start of data transmission is transmitted to the data conversion circuit 18 as the conversion start signal 823. Also, when data transmission to the data transmission circuit 18 is started, the data conversion circuit 18 simultaneously starts updating the pulse width adjustment table 19, and even if an error occurs at this point, the characteristic measurement cannot be stopped. At this time, the signal masks the output of the decoder circuit 822 by the NOT circuit 824 and the AND circuit 825. However, at that time, the flip-flop 813 and the selector circuits 826 to 831 perform control so as to output the accumulated value up to the previous time, instead of outputting the output signal of the latch circuit 811 including the error. This output signal is sent to the data conversion circuit 18 as an edge shift signal 832.
[0076]
As the transfer timing, a signal whose output is delayed from the output of the delay element 817 as a timing signal 833 in which the output data of the selector circuits 826 to 831 is determined is further generated through the delay element 834 and transmitted to the data conversion circuit 18. .
[0077]
FIG. 9 is a configuration example of the data conversion circuit 18 and the pulse width adjustment table 19 in FIG. The conversion start signal 823, the edge shift signal 832, and the timing signal 833 are input from the pulse width setting determination circuit 17 to this circuit. Each time a pulse signal is input by the timing signal 833, the output data of the counter circuit 901 increases by one, and the value is input to the ROM circuits 902 to 904 as an address signal. The output signal of the counter circuit 901 is input to the decode circuit 905, and the output of the decode circuit 905 becomes "H" level only when its value is 1, that is, when the pulse waveform input of the first timing signal is received. This signal is input to the clear terminal of the pulse width adjustment table 19, and the contents of the table are cleared to zero when the output of the decoder circuit 905 becomes "H" level, that is, when the table update starts.
[0078]
The ROM circuit 902 stores the pulse interval T of the characteristic measurement test pattern.1, T2, T3, ……, TNAre sequentially stored from the head address + 2 (address 2).
[0079]
Also, the ROM circuit 903 has T1, T2, T3, ……, TNAre sequentially stored from the start address + 1 (address 1).1, T2, T3, ……, TNAre sequentially stored from the head address (address 0). Data 0 is stored in the addresses 0 and 1 of the ROM circuit 902 and the address 0 of the ROM circuit 903 (actually, any value that cannot be obtained at the recording pulse interval may be used).
[0080]
The outputs of the ROM circuits 902 to 903 are input as address signals to the pulse width adjustment table 19 through the gate circuits 906 to 907. On the other hand, the output of the ROM circuit 904 is input as a data signal to the pulse width adjustment table 19 through the gate circuit 908. The output signal of the same ROM circuit 904 is input to the addition / subtraction circuit 909, and the addition / subtraction is performed with the edge shift signal 832 from the pulse width setting determination circuit 17. The LSB (Least Significant Bit) of the output signal of the counter circuit 901 is input to the addition / subtraction circuit 909 as a selector signal. This is because the edge shift direction when the value of the edge shift signal 832 is positive is alternately changed, so that the addition and subtraction are switched for each one to make the edge shift direction constant. The output of the addition / subtraction circuit 909 is input as an address signal to the pulse width adjustment table 19 through the gate circuit 910. Gate circuits 906 to 908 and 910 send signals from ROM circuits 902 to 904 and addition / subtraction circuit 909 to pulse width adjustment table 19 as these output signals while edge shift signal 832 is being transmitted. . In addition, a timing signal 833 is input to the chip select terminals of both pulse width adjustment tables 19 through NOT circuits 911 and AND circuits 912 and 913 in order to distribute the data for the front edge and the data for the rear edge of the pulse width adjustment table 19. ing.
[0081]
As described above, when the i-th data is input from the edge shift signal 832, the edge fluctuation amount is set to e.i(Where the spot traveling direction is positive), the address (T1-2, Ti-1, Ti+ Ei) To data TiIs performed. Therefore, when data is actually recorded, for example, T1-2, Ti-1, Ti+ EiWhen a pattern such as “T” appears, the address (T1-2, Ti-1, Ti+ Ei) With reference to the data T stored at that position.iTo Ti+ EiAnd use it as the recording pulse interval. As a result, the recording mark becomes eiAnd the desired pulse interval Ti+ EiThus, the effect of the edge shift can be canceled.
[0082]
However, it is generally difficult to prepare the pulse interval of the test pattern for characteristic measurement in a number including all cases. In actuality, in order to complete the empty area of the pulse width adjustment table 19, the edge shift is performed. After all the signals 832 have been received, the data interpolation circuit 914 is operated. In this circuit, data where the content of the pulse width adjustment table 19 is 0 is found in the vicinity thereof as non-zero data, and interpolation calculation is performed. When the calculation is completed, the data interpolation circuit 914 notifies the controller that the characteristic measurement / pulse width adjustment table updating operation has been completed, and the recording characteristic measurement mode ends.
[0083]
FIG. 10 shows a configuration example of the pulse width adjustment circuit 21 and the pulse width adjustment table 19 in FIG. The recording data, which is the output signal of the modulation circuit 20, is obtained by multiplying the number of codes "0" between the codes "1" and "1" after code modulation by a constant, and the quantization accuracy is determined by a pulse width adjustment table. 19, that is, the conversion accuracy of the A / D converter 502, and input to the latch circuits 1001 and 1002. In the recording data, clock signals are alternately input to the latch circuits 1001 and 1002, and the data is alternately latched and output by both. This output signal is added to the immediately preceding edge position adjustment amount (positive in the direction opposite to the spot traveling direction) in the adding circuits 1003 and 1004. By this operation, a longer pulse interval is taken here by the previous edge position adjustment, so that the edge position comes to the same position as before the conversion.
[0084]
The pulse interval after adjustment is obtained by referring to the pulse width adjustment table 19 using the output data of the adders 1003 and 1004. When referring to the pulse width adjustment table 19, the previous pulse interval (after adjustment) from the latch circuits 1005 and 1006 and the last two pulse intervals (after adjustment) from the latch circuits 1006 and 1005 are simultaneously input and after the adjustment. Used for pulse interval determination. This output signal is latched and held by latch circuits 1007 and 1008.
[0085]
The output signal is supplied to the down counter circuits 1010 and 1011 together with the clock signal 1009 having one cycle of the quantization accuracy of the recording data output from the modulation circuit 20 to realize the recording pulse width. Is entered as Since the time from when the initial value is set until the output value becomes 0 is the recording pulse interval, the OR circuits 1012 and 1013 detect that the output values of the down counter circuits 1010 and 1011 become 0. A NAND circuit 1014 and a flip-flop 1015 combine both outputs to generate a pulse, which is input to the laser driver circuit 12 as a pulse signal 1016.
[0086]
The output of the OR circuit is input to the latch circuits 1001, 1002, 1005, and 1006 as a clock signal, and is used as a timing for latching the next data. This signal is input as a clock signal to the latch circuits 1007 and 1008 through the delay elements 1017 and 1018, and latches at the timing when the data is determined. The difference between the signal before the table reference and the signal after the table reference is the adjustment amount of the edge position. This value is calculated by the subtraction circuits 1019 and 1020 and input to the addition circuits 1004 and 1003.
[0087]
With the above circuit, the pulse interval of the recording data is sequentially adjusted according to the pattern by referring to the pulse width adjustment table 19.
[0088]
FIG. 11 shows an example of the configuration of the laser driver circuit 12 in FIG. In this figure, a circuit for driving the semiconductor laser 1101 is a current switch including NPN transistors 1102 and 1103.
[0089]
The pulse signal 1016 is input to the selector circuit 1104. This circuit has a terminal for selecting an input signal, a signal from a controller is input, and an output signal is selected. When recording normal data, the pulse signal is selected as the output signal. Then, only in the recording characteristic measurement mode, a pulse of a pulse width adjustment test pattern or a recording power search test pattern from the controller, which is another input signal, is selected as a signal output signal.
[0090]
This output signal is input to an ECL (emitter coupled logic) AND circuit 1105. The non-inverted signal and the inverted signal of this circuit are level-shifted by zener diodes 1106 and 1107, and then input to base terminals of transistors 1102 and 1103, which are components of a current switch. In this current switch, when the transistor 1103 is turned on, the current is superimposed by the current value set by the transistor 1108. A current source for supplying a current sufficient for the semiconductor laser of the transistor 1109 to emit light at the reproduction level is configured. On the other hand, the transistor circuit 1108 sets a current to be superimposed during recording, applies the output voltage of the D / A converter 1110 to the base terminal of the transistor 1108, and sets a voltage between the emitter terminal of the transistor 1108 and the voltage −V. A current having a value obtained by dividing the potential difference by the value of the resistor 1111 flows. The operational amplifier 1112 forms a voltage follower, and suppresses variation in the potential difference between the base and the emitter of the transistor 1108.
[0091]
The recording power is determined by the input data of the D / A converter 1110. This value is set to the value set by the controller by the selector circuits 1113 to 1116 or the value of the output data of the flip-flop 1117. The signal for making this selection is input from the controller. During normal data recording, the values of the output data of the flip-flop 1117 are selected by the selector circuits 1112 to 1115, and the value set by the controller is selected only when recording the characteristic measurement test pattern in the recording power search mode.
[0092]
At the time of recording the test pattern for characteristic measurement, first, a set value 1 is set in the D / A converter from the controller, and the test pattern is set to 2 ^ C1The set value is increased by one each time the recording is repeated, and the recording power is gradually increased. Then, the recording mark is reproduced, and the edge timing detection circuit 13 and the determination circuit 16 for recording power setting determine which recording power is optimal. By storing the number in the flip-flop 1117 and setting it in the D / A converter, the optimum setting of the recording power is realized.
[0093]
The optimum recording power number is determined by the characteristic measurement mode signal 506, power / pulse width signal 701, and recording so that the flip-flop 1116 latches when the recording power is determined in the recording power search mode by the NAND circuit 1118 and the OR circuit 1119. The output of the flip-flop 707 in the power setting determination circuit 16 is used as an input signal.
[0094]
The above is the description of the operation of each component according to the embodiment of the present invention. By using this recording pulse edge adjustment amount calculation method, it is possible to eliminate a change in edge position in a reproduced waveform due to thermal interference, which occurs due to a different recording pattern in the same recording pulse.
[0095]
In the above embodiment, the case where the recording linear velocity is constant has been described. However, since the rotation speed of many optical disks is constant, the linear velocity actually varies depending on the recording radius, and the recording characteristics also differ. In the case of an optical disk, considering that random access is required, it is necessary to perform a detection operation by recording a characteristic measurement test pattern at a plurality of positions on the disk surface having different linear velocities when recording characteristics are measured. A plurality of pulse width adjustment tables 19 are prepared.
[0096]
The area used for this measurement is a plurality of locations including the inner circumference side, the outer circumference side, and between them. The area may be specially provided or a general data recording area. In the latter case, if recording data already exists in the area, use another free area or transfer the information written in the area to use that area to another memory such as a memory in the temporary controller. The process of evacuating to the place is performed.
[0097]
The pulse width setting determination circuit 17 calculates the average value of the edge fluctuation amount for each test pattern (not for each pulse interval but for each combination of a plurality of continuous pulse intervals). This depends on the recording pulse pattern near the laser beam pulse edge at the time of recording corresponding to the reproduced waveform edge due to thermal interference in addition to the combination of the recording device and the recording medium, and the linear velocity. Because it is.
[0098]
Generally, the edge position of the reproduced waveform corresponding to the laser pulse edge at the time of a certain recording has a large influence from the pattern recorded immediately before that. In contrast, the effect of the subsequent recording pulse pattern is small, and if the thermal conductivity of the recording medium is extremely large, or if the linear velocity during recording is excessively small and the effect of thermal interference is extremely large, the edge of the recording signal This effect is negligible except when the interval is extremely short and when the domain wall energy of the recording medium at the time of forming the recording mark is large.
[0099]
The range of the recording pulse pattern on the front side having the above-mentioned influence can be mainly defined by its length. This depends on the linear velocity, and the range becomes wider toward the inner circumference when considered on the time axis. However, in an actual system, the range may be adjusted to the inner circumference where this condition is poor, or the range may be switched according to the linear velocity. In addition, since this range is generally difficult to handle as the length of time, it is somewhat redundant, but it is handled by the number of recording patterns, and the amount is the worst condition, that is, when the pattern of the minimum polarity inversion interval is continuous. It is better to determine the number of influences. Therefore, in this embodiment, an example in which this range is set to three recording patterns has been described.
[0100]
This recording characteristic measurement operation is performed when the apparatus is turned on, when the disk is replaced, and when an error (that is, the recording condition deviates from the set value) is detected at the time of recording condition check performed at each data recording. To be designed. Further, it is desirable to design so as to perform this operation periodically when there is no recording operation for a while.
[0101]
The present invention provides a description of any information recording method that is rewritable and whose principle is a recording method using heat, and a description of a basic method relating to control of recording conditions such as recording power and recording pulse interval applicable to a recording medium. It is. A recording method and a recording medium which have a particularly high heat diffusion effect and are sensitive to recording conditions, that is, a recording characteristic which appears as a difference in recording characteristics due to a slight change in recording power, environmental temperature, configuration of a recording medium, and characteristics of a recording apparatus. In this case, it is effective in securing the reliability of the recording data.
[0102]
For example, the present invention is particularly useful for a magneto-optical disk, a magneto-optical disk capable of overwriting using exchange coupling force, an optical disk utilizing phase change capable of overwriting, and the like.
[0103]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the fluctuation | variation regarding the edge position of a reproduction signal by heat interference can be eliminated. In addition, in order to always measure and update the recording characteristics whenever the combination of each recording medium and the recording device changes, and with the passage of time, optimal recording conditions are always realized. In addition, higher-density recording can be easily realized without strict adjustment at the time of manufacturing, and the reliability of recorded data is greatly improved.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention.
FIG. 2 is a diagram showing an example of a characteristic detection test pattern waveform used in a recording characteristic measurement mode.
FIG. 3 is a diagram showing one configuration example of an equalization circuit.
FIG. 4 is an explanatory diagram of an operation of the equalization circuit.
FIG. 5 is a diagram showing one configuration example of an edge timing detection circuit.
FIG. 6 is an explanatory diagram of an operation of the edge timing detection circuit.
FIG. 7 is a diagram showing one configuration example of a recording power setting determination circuit.
FIG. 8 is a diagram showing one configuration example of a pulse width setting determination circuit.
FIG. 9 is a diagram showing one configuration example of a data conversion circuit and a pulse width adjustment table.
FIG. 10 is a diagram illustrating a configuration example of a pulse width adjustment circuit and a pulse width adjustment table.
FIG. 11 is a diagram illustrating a configuration example of a laser driver circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Optical disk, 2 ... Spindle motor, 3 ... Optical pickup, 4 ... Amplifier, 5 ... Equalization circuit, 6 ... Binarization circuit, 7 ... Reproduction binarization signal, 8 ... PLL (phase lock loop) circuit , 9 demodulation circuit, 12 laser driver, 13 edge timing detection circuit, 14 polarity reversal interval signal, 15 polarity reversal timing signal, 16 determination circuit for setting recording power, 17 determination circuit for setting pulse width, 18 data conversion circuit, 19 pulse width adjustment table, 20 modulation circuit, 21 pulse width adjustment circuit 21, 301 voltage follower, 302 delay element, 305 addition circuit, 306 multiplexer, 307 addition addition and inversion Amplifying circuit, 308 multiplexer, 501 impulse signal generating circuit 501, 502 A / D converter, 503 integrating circuit, 504 integrating Reference signal, 505: integration signal, 506: characteristic measurement mode signal, 507: recording condition check mode signal, 509: flip-flop, 510: analog switch, 701: power / pulse width signal, 704, 705: counter circuit, 706 ... Latch circuit, 707, 708 flip-flop, 709 addition circuit, 710 delay element, 711 decoder circuit, 714, 715 subtraction circuit, 803, 804 counter circuit, 805-810 shift register, 811 latch circuit ..., 812, 813 ... flip-flop, 814 ... ROM circuit, 815, 816 ... addition circuit, 817 ... delay element, 819, 822 ... decoder circuit, 823 ... conversion start signal, 826-831 ... selector circuit, 832 ... edge shift signal 833 ... timing signal, 834 ... delay 901: counter circuit, 902 to 904: ROM circuit, 905: decode circuit, 906 to 908, 910: gate circuit, 909: addition / subtraction circuit, 914: data interpolation circuit, 1001, 1002, 1003 to 1008 ... Latch circuit, 1003, 1004 addition circuit, 1009 clock signal, 1010, 1011 down counter circuit, 1015 flip-flop, 1016 pulse signal, 1017, 1018 delay element, 1019, 1020 subtraction circuit, 1101 semiconductor Laser, 1102, 1103, 1108, 1109: transistor, 1104: selector circuit, 1106, 1107: zener diode, 1110: D / A converter, 1112: operational amplifier, 1113 to 1116: selector circuit, 1117: flip-flop.

Claims (2)

記録媒体上にレーザ光をパルス状に照射して、マーク長記録方式により情報を記録する情報記録方法であって、
記録時のレーザ光パルスエッジ近傍の記録パルスパターンに依存したエッジ変動量の対応表を作成し、
前記対応表に基づき、前記記録パルスパターン毎にエッジ位置を制御して、情報を記録することを特徴とする情報記録方法。
An information recording method of irradiating a laser beam in a pulse shape on a recording medium and recording information by a mark length recording method,
Create a correspondence table of the edge fluctuation amount depending on the recording pulse pattern near the laser light pulse edge during recording,
An information recording method, wherein information is recorded by controlling an edge position for each recording pulse pattern based on the correspondence table.
記録媒体上にレーザ光をパルス状に照射して、マーク長記録方式により情報を記録する情報記録方法であって、
連続したn個(nは整数)のパルス間隔の長さの異なるパルスを有し、各々前記パルスの組み合わせが異なるパターンを複数有する第1のテストパターンを記録し、
前記組み合わせが異なるパターンごとに分類してエッジ変動量の平均値を計算して、記録パルス間隔調整量を算出し、
前記組み合わせが異なるパターンと前記記録パルス間隔調整量との対応関係に基づいて、前記組み合わせが異なるパターン毎に前記記録パルス間隔調整量を制御して、情報を記録することを特徴とする情報記録方法。
An information recording method of irradiating a laser beam in a pulse shape on a recording medium and recording information by a mark length recording method,
Recording a first test pattern having n consecutive pulses (n is an integer) having different pulse intervals, each of which has a plurality of patterns in which the combination of the pulses is different;
The combination is classified for each different pattern to calculate the average value of the edge fluctuation amount, to calculate the recording pulse interval adjustment amount,
An information recording method, wherein the information is recorded by controlling the recording pulse interval adjustment amount for each of the patterns having the different combination based on the correspondence between the pattern having the different combination and the recording pulse interval adjustment amount. .
JP2003189162A 2003-07-01 2003-07-01 Information recording method Pending JP2004199848A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003189162A JP2004199848A (en) 2003-07-01 2003-07-01 Information recording method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003189162A JP2004199848A (en) 2003-07-01 2003-07-01 Information recording method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000134220A Division JP2000331348A (en) 2000-01-01 2000-04-28 Digital signal recording and reproducing device

Publications (1)

Publication Number Publication Date
JP2004199848A true JP2004199848A (en) 2004-07-15

Family

ID=32768027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003189162A Pending JP2004199848A (en) 2003-07-01 2003-07-01 Information recording method

Country Status (1)

Country Link
JP (1) JP2004199848A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2026339A1 (en) 2007-08-10 2009-02-18 Sony Disc & Digital Solutions Inc. Recording drive waveform adjusting method for manufacturing master disc, master disc manufacturing method, master disc manufacturing apparatus, and master disc

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2026339A1 (en) 2007-08-10 2009-02-18 Sony Disc & Digital Solutions Inc. Recording drive waveform adjusting method for manufacturing master disc, master disc manufacturing method, master disc manufacturing apparatus, and master disc
US8089843B2 (en) 2007-08-10 2012-01-03 Sony Disc & Digital Solutions, Inc. Recording drive waveform adjusting method for manufacturing master disc, master disc manufacturing method, master disc manufacturing apparatus, and master disc

Similar Documents

Publication Publication Date Title
JP2915098B2 (en) Digital signal recording / reproducing device
JP2865841B2 (en) Digital signal recording / reproducing method
JP2647269B2 (en) Laser calibration method and optical disk recording device
US7095696B2 (en) Recording/reproducing device
US5517481A (en) Optical recording and reproducing apparatus wherein data is recorded by stepwise shifting the edge position of each pit
JP4075185B2 (en) Optical information recording / reproducing method and optical information recording / reproducing apparatus
JP3345932B2 (en) Optical disk device and optical information recording / reproducing method
JP2000222734A (en) Information recording method
JP3730084B2 (en) Light control circuit
US20090310457A1 (en) Optical Disk Recording Apparatus, Laser Diode Driving Apparatus and Recording Signal Generating Apparatus
JP3107076B2 (en) Digital signal recording / reproducing device
CN101183540B (en) Recording power correction method and recording and reproduction apparatus for optical disk
JP2004199848A (en) Information recording method
US7085429B2 (en) Binarization device
JP2000331348A (en) Digital signal recording and reproducing device
JP3063314B2 (en) Digital signal recording / reproducing method and apparatus
JP2594948B2 (en) Signal recording / reproducing apparatus and signal recording / reproducing method
JPH0676209A (en) Magneto-optical recorder and magneto-optical recording method
US6587410B1 (en) Recording/reproducing apparatus and method that can record/reproduce a signal properly, and to correct phase difference between control/driving signals to appropriate laser of magnetic drive circuit
JP4176069B2 (en) Optical disc recording / reproducing apparatus and recording / reproducing method thereof
Pozidis et al. Modeling and compensation of asymmetry in optical recording
JPH11175980A (en) Device and method for signal reproducing and recording medium
JPH0644565A (en) Optical disk device
JP2000222733A (en) Information recording method, information recording medium and information recorder
JP2000011549A (en) Information reproducing device and information reproducing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050621