JP2004193523A - ナノ構造体、電子デバイス、及びその製造方法 - Google Patents
ナノ構造体、電子デバイス、及びその製造方法 Download PDFInfo
- Publication number
- JP2004193523A JP2004193523A JP2002363128A JP2002363128A JP2004193523A JP 2004193523 A JP2004193523 A JP 2004193523A JP 2002363128 A JP2002363128 A JP 2002363128A JP 2002363128 A JP2002363128 A JP 2002363128A JP 2004193523 A JP2004193523 A JP 2004193523A
- Authority
- JP
- Japan
- Prior art keywords
- atomic
- less
- nanostructure according
- film
- nanostructure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/688—Floating-gate IGFETs programmed by two single electrons
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
- H10D30/6893—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode wherein the floating gate has multiple non-connected parts, e.g. multi-particle floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
- Y10S977/893—Deposition in pores, molding, with subsequent removal of mold
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Composite Materials (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Chemical Vapour Deposition (AREA)
- Silicon Compounds (AREA)
Abstract
【解決手段】Alを主成分とした複数のシリンダー13と、複数のシリンダーを取り囲むSi又は/及びGeを主成分としたマトリックス領域12とを有する混合膜状のナノ構造体であって、混合膜11はSi又は/及びGeの総量が20atomic%以上70atomic%以下の割合で含まれており、シリンダー13は規則配列しており、シリンダー13の径が1nm以上30nm以下であり、且つシリンダー13どうしの間隔が30nm以下である
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、AlとSi又は/及びGeとを含む混合体からなるナノ構造体、電子デバイス、及びその製造方法に関するものである。本明細書において(Si,Ge)はSiもしくはGeもしくはSiとGeとを含む混合体を意味するものとする。特に、本発明はハニカム配列を有するのAlのシリンダーを(Si,Ge)のマトリックス領域内に規則的に形成した構造体に関するものである。
【0002】
【従来の技術】
近年、機能性材料及び機能デバイスへ応用されうるナノサイズの微細構造体及びその作製方法への関心が高まっている。
【0003】
こうした微細構造体の作製手法としては、フォトリソグラフィーなどの微細パターン形成技術を代表される半導体加工技術によって直接的に微細構造体を作製する手法が挙げられる。
【0004】
また、上述の半導体加工技術とは別に、材料の自己組織化現象あるいは自己形成化現象を利用する手法がある。即ち、自然に形成される規則的な構造をベースに、新規な微細構造体を実現しようというものである。
【0005】
この自己組織化現象あるいは自己形成化現象を利用する手法では、ミクロンオーダーは勿論、ナノオーダーの構造体を簡易に実現できる可能性があるため、多くの研究が行われ始めている。例えば、微粒子金属がお互いの電気あるいは磁気的な相互作用により、自己組織的に分離することを利用して、ワイヤ状の金属微粒子集合体を形成する方法が、特許文献1に開示されている。
【0006】
また、規則的な細孔を形成する方法として陽極酸化アルミナ皮膜が挙げられる。陽極酸化アルミナ膜は多孔質な膜であり、細孔が膜表面に膜面から垂直方向に成長している(たとえば、非特許文献1等参照)。この多孔質酸化皮膜の特徴は直径が数nm〜数100nmの極めて微細な細孔が、数10nm〜数100nmの間隔でほぼ平行に配列するという特異的な幾何学的構造を有することにある。この細孔は、高いアスペクト比を有し、断面の径の一様性にも優れている。またこの細孔の直径および間隔は、陽極酸化の際の電流、電圧を調整することによりある程度の制御が可能である。
【0007】
また、Siの陽極化成法によりSi基板表面に微細な細孔を形成させる技術が一般的に知られている。この陽極化成は一般的にフッ酸溶液中で基板に正の電圧を印加してSiをエッチング除去しながら細孔が形成されていく。
【0008】
【特許文献1】
特開平10−321834号公報
【非特許文献1】
R.C.Furneaux, W.R.Rigby & A.P.Davidson NATURE Vol.337 P147(1989)
【0009】
【発明が解決しようとする課題】
上述のように微細構造体に関して種々の研究が行われているものの、よりサイズが小さく、且つ制御された新規な微細構造体やその製造方法の確立が求められていた。
【0010】
例えば、陽極酸化アルミナ皮膜においては細孔径は若干10nmを下回るものの、細孔間隔は10nmより大きくなるのが一般的であり、またそのようなサイズで規則的な構造を作製することは非常に困難であった。
【0011】
また、Siの陽極化成では細孔は枝分かれしやすく、また基板も限られたものであった。またナノサイズの規則的な細孔を得ることは困難であった。またその細孔中へ金属などを充填することは困難であった。
【0012】
そこで、本発明の目的は、ナノ構造体の提供、及びその製造方法を提供することにある。特に10nmのサイズを下回る規則的な構造を有するナノ構造体の作製方法を提供することにある。
【0013】
【課題を解決するための手段】
本発明のナノ構造体は、Alを主成分とした複数のシリンダーと、前記複数のシリンダーを取り囲むSi又は/及びGeを主成分としたマトリックス領域とを有する混合膜状のナノ構造体であって、
前記混合膜はSi又は/及びGeの総量が20atomic%以上70atomic%以下の割合で含まれており、前記シリンダーは規則配列しており、前記シリンダーの径が1nm以上30nm以下であり、且つ前記シリンダーどうしの間隔が30nm以下であるナノ構造体である。
【0014】
また本発明のナノ構造体の製造方法は、基板上にAlを優先的に成長させるための規則的領域を形成し、その後Si又は/及びGeの総量が20atomic%以上70atomic%以下の割合で含まれたAlとSi又は/及びGeとを主成分とした混合膜を形成して、直径が1nm以上30nm以下であり間隔が30nm以下であるAlを主成分とした複数のシリンダーと、前記複数のシリンダーを取り囲むSi又は/及びGeを主成分としたマトリックス領域とを有する混合膜を作製する、混合膜状のナノ構造体の製造方法である。
【0015】
本発明に係るAl−(Si,Ge)混合膜状のナノ構造体の製造方法は、前記混合膜をAlが(Si,Ge)と比較して優先的に成長もしくは付着する規則的な領域を、基板上にあらかじめ作製しておくものである。
本発明において、(Si,Ge)と表記した場合にはSi、もしくはGe、もしくはSiとGeの混合物(SixGe1-x(0<x<1))を表すものとする。
【0016】
以下、本発明を成すに至った経緯について説明する。
【0017】
本発明者らは、Alを用いた微細構造体に関して研究を進めていたところ、下記のような知見に至った。
【0018】
即ち、基板上にAlの膜を形成する際に、(Si,Ge)を添加したところ所定条件下では自己形成的に柱状構造のAlが形成される場合があることを見出したのである。
【0019】
また、Al成長しやすい個所に選択的にAl柱状構造を成長されられることも見出した。そこで、本発明者らは上記知見に基づき鋭意研究を進め、本発明を成すに至った。
【0020】
本発明におけるAl−(Si,Ge)混合体は、種々の母材や様々なデバイスとして応用が考えられ、例えば単電子トランジスタや単電子メモリなど様々な量子電子デバイスに適用できる。また、Alは超伝導体であり、微細な超伝導のシリンダーやシリンダー同士の微小な間隔を利用すれば、超伝導ジョセフソン素子や量子コンピューティング素子への応用も可能である。
【0021】
また、本発明おけるAl−(Si,Ge)混合体を、別の基板あるいは基板上の膜を加工する目的で、ドライエッチング用あるいはウエットエッチング用マスクとして使用することもできる。
また、本発明に係る構造体は、第1の材料と第2の材料を含み構成される構造体であって、該第1の材料を含み構成される柱状の部材が、該第2の材料を含み構成される領域に取り囲まれており、且つ該構造体には該第2の材料が、該第1の材料と第2の材料の全量に対して20atomic%以上70atomic%以下の割合で含まれており、且つ前記柱状の部材は予め設けられた成長開始部上に配置されていることを特徴とする。
また、本発明に係る構造体に製造方法は、成長開始部を有する基板を用意する工程、該基板上に第1の材料を含み構成される柱状の部材と、第2の材料を含み構成され該柱状の部材を取り囲む領域とを有する構造体であって、該構造体に該第2の材料が、該第1の材料と第2の材料の全量に対して20atomic%以上70atomic%以下の割合で含まれるように該構造体を形成する工程を有することを特徴とする。成長開始部とは、当該部分の上には少なくとも該柱状の部材が形成されるものであり、凸部あるいは突起形状を有している。
【0022】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて詳細に説明する。
【0023】
(ナノ構造体の構成)
図1(a)は、本発明に係るナノ構造体の斜視図である。また、図1(b)は本発明の膜を上部から見た平面図である。図1において、11はAl−(Si,Ge)ナノ構造体であり、12はシリンダーを取り囲む(Si,Ge)を主成分とするマトリックス領域であり、13はAlを主成分とするシリンダーであり、14は基板である。
【0024】
基板14上に形成された、膜状のAl−(Si,Ge)ナノ構造体11は、その全量に対するSiとGeの合計の割合が20atomic%以上70atomic%以下である。好ましくは、25atomic%以上65atomic%以下、さらに好ましくは30atomic%以上60atomic%以下である。なお、Si+Geの割合が上記範囲内であれば、マトリックス領域12内にシリンダー13が分散したAl−(Si,Ge)混合膜が得られる。
【0025】
上記割合(atomic%)とは、例えば誘導結合型プラズマ発光分析法でAl−(Si,Ge)混合膜中のSi、GeとAlの量を定量分析したときの値である。wt%を単位として用いる場合には、例えば、20atomic%以上70atomic%以下とは20.65wt%以上70.84wt%以下となる(Alの原子量を26.982、Siの原子量を28.086として換算している)。
【0026】
なお、SiとAlとGeの全量に対するSiとGeの総量の割合とは、モル比で(Si+Ge)/(Si+Ge+Al)×100で表される値のことである。つまり、Si+Ge+Alを100atomic%としたときに、その中のSi+Geの割合である。
【0027】
Alを主成分シリンダー13の組成は、Alを主成分とするが、柱状構造の微細構造体が得られていれば、Si、Ge、酸素、アルゴン、窒素、水素などの他の元素を含有していてもよい。
【0028】
また、シリンダーの周囲を取り囲んでいる(Si,Ge)領域部の組成は、SiやGeを主成分とするが、Alを主成分とする柱状構造の微細構造体の周囲を囲んでさえいれば、Al、酸素、アルゴン、窒素、水素などの各種の元素を含有してもよい。
【0029】
なお、マトリックス領域12は、非晶質、あるいは微(多)結晶を用いることができる。但し、前記マトリックス領域12が非晶質(Si,Ge)である方が絶縁性と言う観点からは好ましい。その理由は、非晶質(Si,Ge)とすることで結晶質Si、Geに比べて、バンドギャップが増加し、シリンダーを隔てる母体材料の電気的な絶縁性が向上するからである。
【0030】
なお、ここで用いている混合体とは、マトリックス領域とその中にシリンダーが成長している状態を示している。
【0031】
Alを含むシリンダー13は、膜上面から見たその平面形状は円形、あるいは楕円形である。勿論、マトリックス12に前記シリンダー13が適度に分散していれば、任意の形状であってもよい。
【0032】
本発明に係るナノ構造体におけるシリンダーの径としては、平均径が1nm以上30nm以下、好ましくは1nm以上15nm以下、さらに好ましくは2nm以上8nm以下であるのがよい。なお、楕円等の場合は、最も長い外径部が、上記範囲内であればよい。ここで平均径とは、例えば、実際の膜表面のSEM写真(約100nm×100nmの範囲)で観察されるAl部分をコンピュータで画像処理して、そのAl部分を楕円と仮定したとき、長軸として導出される長さの平均値である。
【0033】
また、シリンダーの平均直径は(Si,Ge)の総量が大きいほど小さくなる傾向があり、また(Si,Ge)の総量が同じ場合にはSiの比率が大きい方が微細なシリンダーとなる。したがって、(Si,Ge)の総量、又はマトリックス領域にSiとGeの混合物を用いる場合にはSiの比率を制御することでシリンダーの直径を制御可能である。
【0034】
ところで、ナノメートルサイズのナノ構造体(概ねサブnm〜100nmの範囲)においては、ある特徴的な長さ(平均自由工程等)より小さいサイズとなることで、特異な電気的、光学的、化学的性質を示すことがある。このような観点から、機能性材料としてナノ構造体は有用であり、本発明に係るナノ構造体においても、当該混合体を構成するシリンダーの径が1nm以上30nm以下、特に15nm以下である場合には、ナノ構造体として種々の利用が可能である。
【0035】
また、複数のシリンダー13の間隔、即ち中心間距離は、30nm以下、好ましくは15nm以下、より好ましくは10nmであるのがよい。
もちろん、間隔はシリンダーどうしが接触しない間隔は有する。複数のシリンダー13の間隔は後述するシリンダー成長点としての規則的領域を設けることで制御可能である。
【0036】
たとえば、柱状構造をした前記Alシリンダーの径が1〜15nmであり、かつ、前記Alシリンダーの間隔が7〜30nmであり、かつ、前記Alシリンダーの高さと径の比、すなわちアスペクト比が0.1〜100000であり、かつ、前記Alシリンダーが基板に対してほぼ垂直である微細構造体などが挙げられる。
【0037】
また、シリンダー13の基板断面からみた形状は、図1(a)のように長方形形状でも良いし、正方形や台形など形状が可能である。シリンダーの長さとしては、1nm〜100μmの範囲で適用できる。
【0038】
特に、シリンダーの径が例えば1〜15nmであり、その中心間距離が10nm〜20nmである場合に、長さを1nm〜数μmの範囲で制御する場合を考える。長さが数nm〜数十nmのとき(長さと径の比が低いとき)、シリンダー1はアルミニウム量子ドット(0次元)として作用し、それよりも大きい場合はアルミニウム量子細線(1次元)として作用する。
【0039】
また、前記アルミニウム含有のシリンダー13は、図1(b)に示されているように(Si,Ge)を主成分とするマトリックス12により互いに分離されている。即ち、複数の柱状構造が(Si,Ge)領域中に分散している。
【0040】
シリンダー13は、特定方向に整列しているのがよい。図1(a)に示すように、特に基板に対して垂直方向に整列しているのがよい。
【0041】
シリンダー13は、特定の規則的配列しているのがよい。これは応用上も重要なことである。即ち規則的な構造であるがゆえに、シリンダーの大きさが均一化され、物性などの制御性が高められる。また規則的なためシリンダー間の距離も均一になり、シリンダー間の電子のトンネル障壁なども一定になってくる。
【0042】
基板14としては、特に限定されるものではないが、石英ガラスやプラスチックなどの絶縁性基板、シリコン基板、ゲルマニウム基板、ガリウム砒素、あるいはインジウム燐などの半導体基板、あるいは支持部材としての基板上に混合膜が形成できるのであれば、フレキシブルな基板(例えばポリイミド樹脂など)も用いることができる。さらには、支持基板上に一層以上の膜が形成されているものを使用してもかまわない。
【0043】
(ナノ構造体の作製方法)
図2を用いて、本発明に係るナノ構造体の作製方法について説明する。ここでは、Alを優先的に成長させる規則的領域すなわちシリンダー成長点としてAlドットの例を示す。なお、図2において、14が基板、21がシリンダー成長点である。
【0044】
シリンダー成長点21はAlを優先的に成長させる規則的領域であれば形状の差異や材料の差異など用いることができる。最も有効な方法はAlシリンダーを成長させる部分にAlを主成分とするドットをあらかじめ形成しておくことである。
【0045】
シリンダー成長点21の配列としては、所望するシリンダー配列と一致していることが最も効果的であるが、そのような成長点を形成するのが困難である場合には、所望するシリンダー配列の一部であっても効果が認められる。例えばハニカム状のシリンダー配列を得たい場合には、ハニカム配列が一部欠損した図3(a)に示したグラファイト配列が利用可能である。図3(b)に示すように、このようにシリンダー成長点21を起点としてシリンダー33が形成されるとともに、シリンダー成長点21を形成しない箇所からもシリンダー32が成長する。これは材料の自己組織化作用によるものである。ただし、この場合には成長点におけるシリンダーと自己組織的に発生したシリンダーでは若干径が異なるなどの差異が認められる場合がある。シリンダー成長点21の配列はハニカム配列である必要性はなく、正方配列や長方配列なども用いることが可能であるが、この場合にはアスペクト比の高いシリンダーを得ることは難しくなる。
【0046】
このような成長開始点を作製する手法としてはSPM法によりAl表面の一部を酸化させ、酸化させないポイントをシリンダー成長点21とすることも可能であるが、より効率的にはナノインプリントや陽極酸化法を用いる方法が挙げられる。例えば、図4に示した様にAl膜42を基板上で陽極酸化して適度な時点で陽極酸化を終了すると、基板表面にはAlが酸化されなかった部分46がグラファイト配列で残留することになる(図4(b))。酸化された陽極酸化皮膜をエッチング除去することにより(図4(c))、基板上にグラファイト配列したAlドット46が形成される(図4(d))。これをシリンダー成長点21としてシリンダーを作製すると、自己組織作用も働いてハニカム配列になる。ここで重要なことは元のAlの陽極酸化膜における細孔の密度より、シリンダーの密度の方が3倍大きいということである。
【0047】
ここでは成膜法として、非平衡状態で物質を形成する成膜法であるマグネトロンスパッタリング法により、Al−(Si,Ge)混合膜を形成した例について述べる。
【0048】
原料としてのターゲットは、図7に示すように、Alのターゲット基板上にSiチップやGeチップを配することで達成される。SiチップあるいはGeチップは、複数に分けて配置出来るが、勿論これに限定されるものではない。また、所定量のAlと(Si,Ge)との粉末を焼成して作製したAl−(Si,Ge)焼成物を成膜のターゲット材として用いることもできる。このようなターゲットを用いることにより、膜組成のばらつきの少ない、均質な膜を形成することが可能となる。
【0049】
また、Alターゲット、Siターゲット、Geターゲットを別々に用意し、同時に各々のターゲットをスパッタリングする方法を用いても良い。
【0050】
形成される膜中の(Si,Ge)の合計総量は、Alと(Si,Ge)の全量に対して20atomic%以上70atomic%以下であり、好ましくは25atomic%以上65atomic%以下、さらに好ましくは30atomic%以上60atomic%以下である。
【0051】
また、基板温度としては300℃以下であり、好ましくは200℃以下であるのがよい。また、より好ましくは室温あるいはそれ以下でも構わない。(Si,Ge)の合計量が斯かる温度範囲内で作製されれば、(Si,Ge)領域内にシリンダーが分散したナノ構造体が得られる。300℃以下の基板温度でAl−(Si,Ge)を非平衡状態で物質を形成する成膜法で形成することにより、作製されたAl−(Si,Ge)混合膜は、Alと(Si,Ge)が共晶型組織と類似の組織となり、Alが数nmレベルのナノシリンダーを形成し、(Si,Ge)領域と自己形成的に分離する。ここで共晶と類似の述べたのは、(Si,Ge)はアモルファスである場合が多く、結晶として存在しているとは限らないからである。また、いわゆる共晶点より組成は(Si,Ge)が多く含まれていることも本発明には重要である。また、少なくとも200℃以上の試料温度でAl−(Si,Ge)を成膜すると、作製されたAl−(Si,Ge)混合膜は、Al−(Si,Ge)が200℃以下で形成される構造より、より安定な界面の面積が少ない大きな結晶へと成長を始め、数nmレベルのナノシリンダーを形成しない。
【0052】
Al−(Si,Ge)混合体の(Si,Ge)の総量は、例えばAlターゲット上に置くSiチップあるいはGeチップの量を変えることや、AlとAl−(Si,Ge)の粉末の混合量を変えて作製したターゲットを用いることにより制御できる。
【0053】
非平衡状態で成膜を行う場合、特にスパッタリング法の場合は、アルゴンガスを流したときの反応装置内の圧力は、0.2〜1Pa程度がよい。しかし、特に、これに限定されるものではなく、アルゴンプラズマが安定に形成される圧力であればよい。
【0054】
基板14としては、例えば石英ガラスをはじめとする絶縁体基板やシリコンやガリウム砒素をはじめとする半導体基板などの基板や、これらの基板の上に1層以上の膜を形成したものが挙げられる。なお、アルミニウムのナノシリンダーの形成に不都合がなければ、基体の材質、厚さ、機械的強度などは特に限定されるものではない。また、基板の形状としては平滑な板状のものに限らず、曲面を有するもの、表面にある程度の凹凸や段差を有するものなどが挙げられるが、アルミニウムのナノシリンダーに不都合がなければ、特に限定されるものではない。
【0055】
非平衡状態で物質を形成する成膜法は、スパッタリング法が好ましいが蒸着法(抵抗加熱蒸着、電子ビーム蒸着等)、イオンプレーティング法をはじめとする任意の非平衡状態で物質を形成する成膜法が適用可能である。なお、スパッタリング法、蒸着法(抵抗加熱蒸着、電子ビーム蒸着等)、イオンプレーティング法等はPVD法と呼ばれる。
【0056】
また、成膜のやり方としては、Al、(Si,Ge)を同時に形成する同時成膜プロセスを用いても良いし、Al、(Si,Ge)を数原子層づつ積層する積層成膜プロセスを用いてもかまわない。
【0057】
(半導体メモリの構成)
図6にAl−(Si,Ge)混合体を用いた、単電子メモリの模式図を示す。図6のようにアルミニウムを量子ドット(アイランド)とすることで、量子ドットに蓄積された電荷の影響によりチャネル部分の電気的特性を制御することができる。また、量子ドットには長い時間電荷を蓄積できるので、電源も切っては情報が消えない不揮発性メモリを形成できる。なお、図中61は基板、62は絶縁体(例えば酸化シリコン)、63はAl−(Si,Ge)混合体、64はドレイン、65はゲート絶縁物、66はゲート電極、67はソースである。
【0058】
ここで示した単電子メモリについては、例えば「ナノテクノロジーのすべて」((株)工業調査会)の114頁から117頁などに記載されている。
【0059】
このようにAl−(Si,Ge)構造体を応用することで、量子効果を利用した単電子メモリ、あるいは同様な原理を用いて、単電子トランジスタなどとしても利用することができる。
【0060】
また図示はしないがAlの超伝導特性を用いてジョセフソン素子なども作製可能である。
【0061】
本実施例は、「半導体基板上に絶縁膜を介して上述したナノ構造体を有し、該ナノ構造体上に絶縁膜を介して制御電極を有する電子デバイス装置」としてとらえることができる。
【0062】
また、本発明は、量子ドットや量子細線などのアルミニウムのナノシリンダーをさまざまな形態で応用することを可能とするものであり、その応用範囲を著しく広げるものである。本発明における構造体は、それ自体機能材料として使用可能であるが、さらなる新規なナノ構造体の母材、鋳型、などとして用いることもできる。
【0063】
【実施例】
以下、本発明の実施例について図面を用いて説明する。
【0064】
(実施例1)
本発明のナノ構造体、及びその製法について図4及び図5を用いて説明する。なお、図4、図5において、41が基板で、42がAl膜、43が陽極酸化における開始点、44が陽極酸化皮膜、45が細孔、46が残留Al部分、51がシリンダー成長点、52がAl−Si混合膜、53がSiマトリックス領域、54がシリンダー成長点51を起点として形成されたシリンダー、55が材料の自己組織化により形成されたシリンダーである。
【0065】
<Al成膜>
Si基板41上に、RFマグネトロンスパッタリング法を用いて、Al膜42を30nm成膜する。そしてFIB法(Focused Ion Beam)用いてAl膜42の表面に約15nm間隔でハニカム配列の微小な凹部を図4(a)に示した様に形成する。この凹部は陽極酸化の細孔の開始点43として機能する。
【0066】
<陽極酸化>
Al膜42を表面から陽極酸化する。陽極酸化は硫酸5mol/lの溶液を用い、陽極酸化電圧は6Vで行う。陽極酸化の終了は陽極酸化電流が若干下がったところで行う。陽極酸化後にはAl膜は図4(b)に示した様に基板表面にまで酸化される。ただし細孔底部は基板表面まで酸化されるが、細孔と細孔の間の部分の底部には陽極酸化されない残留Al部分46が形成される。
【0067】
<エッチング>
陽極酸化後は試料をクロム酸とリン酸の混合液に浸すことによって酸化層のエッチングを行う。このエッチングにより陽極酸化アルミナ皮膜が溶解し、基板上には図4(c)に示した様に残留Al部分46が剥き出しになる。この残留Al部分46は細孔同士の3重点の位置で盛り上がった構造をしている。またこの残留Al部分46の配列は図4(d)に示した様に、グラファイト配列になっている。この工程により、残留Al部分46の頂点同士の間隔はアルミナ皮膜の細孔間隔の約60%程度短くなる。
【0068】
<AlSi成膜>
AlSi成膜の前にスパッタ装置内で残留Al部分46の表面に形成されているAl酸化物を除去するために逆スパッタを行う。その結果、図5(a)に示した様に残留Al部分46が縮小され、Alが表面に出た状態のシリンダー成長点51が形成される。
【0069】
そして、AlとSiの混合ターゲットによりAlSi混合膜52を成膜する。ここで、混合ターゲットの組成はAl60Si40の混合比のものを用い、得られる膜もほぼ同様の組成となる。AlSi混合膜混合膜を約200nm形成する。スパッタ条件は、RF電源を用いて、Ar流量:50sccm、放電圧力:0.7Pa、投入電力:300Wとした。また、基板温度は室温とした。
【0070】
その結果、図5(b)、(c)に示したようにAlSi混合膜52にはアモルファスSiを主成分とするSiマトリックス53とSiマトリックス53中に基板垂直方向に成長したAlを主成分とシリンダー54、55が成長している。ここでシリンダー54はシリンダー成長点51から成長したシリンダーであり、シリンダー55はシリンダー成長点51からではなく自己組織的に成長したシリンダーである。図5(c)は図5(b)のC−C線を切る断面図である。
【0071】
シリンダーの直径は平均約5nmであり、シリンダーの平均間隔は約8nmであった。
【0072】
なお、ここではターゲットとして、混合ターゲットではなくAlターゲット上にSiチップを載せたターゲットを用いても組成比が所望の値になれば良い。
【0073】
さらに、ここではスパッタリング法としてRFスパッタリング法を用いたが、これに限定されるものではなく、ECRスパッタリング法、DCスパッタリング法、イオンビームスパッタリング法でよい。さらに、スパッタリング条件は装置に依存しており、これに限定されるものではない。
【0074】
(比較例)
また、比較試料Aとして、AlSi成膜の条件だけ変化させた。混合ターゲットの組成はAl85Si15の混合比のものを用い、スパッタ条件はRF電源を用いて、Ar流量:50sccm、放電圧力:0.7Pa、投入電力:300Wとした。また、基板温度は室温とした。FE−SEM(電界放出走査型電子顕微鏡)にて、比較試料Aを観察した。基板真上方向から見た表面の形状は、Al部分は円形状にはなっておらず、各々のAl部分は、連続的につながったような構造を形成した。即ち、AlのシリンダーがSi領域内に分散した微細構造体となっていなかった。さらに、その大きさ(長さ)は20nmを遥かに超えていた。また、断面をFE−SEMにて観察した所、Al部分の幅は柱状にはなっておらず、数十nmを超える大きな塊を形成していた。
【0075】
さらに、比較試料Bとして、ガラス基板上に、混合ターゲットの組成はAl23Si75の混合比のものを用いた。そしてターゲット組成比とほぼ同じ組成比を有する混合膜を約200nm形成した。ここでスパッタ条件は、RF電源を用いて、Ar流量:50sccm、放電圧力:0.7Pa、投入電力:300Wとした。また、基板温度は室温とした。FE−SEMにて、比較試料Bを観察した。基板真上方向から見た試料表面には、Al部分を観察することができなかった。また、断面をFE−SEMにて観察しても、明確なAl部分を観察することができなかった。
【0076】
このように、以上の比較例をSiとGeの混合組成やGeのみで行っても同様な結果であった。AlとSiとGeの全量に対するSiとGe含有量を、少なくとも20atomic%以上70atomic%以下に調整することで、(Si,Ge)中にAlのナノシリンダーを形成することが可能であり、また、直線性に優れたAl細線の作製が可能になる。
【0077】
さらに、比較試料Cとして、Si基板上に、組成Al60Si40の混合比のターゲットを用いて混合膜を約200nm形成した。ここで、基板温度は220℃とした。FE−SEMにて、比較試料Cを観察した。基板真上方向から見た試料表面には、円形あるいは楕円形をしたアルミニウムを確認することができなかった。つまり、Alのナノシリンダーを確認することができなかった。即ち、基板温度が高すぎると、より安定な状態に変化してしまうため、図1や図3に示したようなAlのナノシリンダーを形成する膜成長ができていないと思われる。
【0078】
(実施例2)
実施例1と同様にナノ構造体を作製した。ただし、Al−Siの組成比においてSiの含有率を20%から70%まで5%おきに作製した。
【0079】
FE−SEMにて、試料を観察した結果、Siの含有率が25%以下ではAlシリンダーの直径が10nm程度あり、また一部シリンダー同士が近すぎる個所が見出された。また、Siの含有率が60%以上ではシリンダー成長点の部分ではAlシリンダーが成長しているものの、一部欠損が見られた。また、自己組織化作用で形成されるはずのシリンダー55は欠損が多かった。
【0080】
以上の様にSiの含有率が20%〜70%までシリンダー形成を起こすが、Siの含有率が30%〜60%であることが、所望のシリンダー形成には有効である。
【0081】
(実施例3)
実施例1と同様にナノ構造体を作製した。ただし、シリンダー成長点の間隔は20nm程度に広げ、Al−Siの組成比においてSiにGeを添加していった。ここで、Alの含有率は60%であり、Ge/(Si+Ge)の比率を0〜100%まで20%おきに変化させた。
【0082】
FE−SEMにて、試料を観察した結果、Geの含有率が多くなるとAlシリンダーの直径が20nm程度まで大きくなり、一部のシリンダーでは30nm近いものも見出された。
【0083】
またGeを用いた場合でもマトリックスはアモルファス状態であった。
【0084】
以上の様にGeを添加していってもAlのシリンダーを形成できること、また比較的サイズの大きなシリンダーを形成したい場合にはGeの含有率を大きくし、小さなシリンダーを作製する場合にはSiの含有率を大きくした方が良いことが分かった。
【0085】
【発明の効果】
以上説明したように、本発明によれば、(Si,Ge)のマトリックス内にナノレベルのアルミニウムを主成分としたシリンダーが規則的に分散した微細構造体、及びその製造方法を提供することができる。
【0086】
このナノ構造体により、より制御されたナノ電子デバイスなど作製が可能となる。
【図面の簡単な説明】
【図1】(a)は本発明に係るナノ構造体の斜視図、(b)は本発明に係るナノ構造体の一例を上面から見た平面図である。
【図2】本発明のナノ構造体の製造方法の一例を示す図である。
【図3】本発明のナノ構造体の一例を示す図である。
【図4】本発明のナノ構造体の作製工程を示す図である。
【図5】本発明のナノ構造体の作製工程を示す図である。
【図6】本発明に係るAl−(Si,Ge)混合体を用いた単電子メモリの模式図である。
【図7】本発明のナノ構造体の作製方法を示す図である。
【符号の説明】
11 Al−(Si,Ge)混合膜
12 マトリックス
13、32、33、54、55 シリンダー
14、41、61 基板
21、31、51 シリンダー成長点
42 Al膜
43 開始点
44 陽極酸化皮膜
45 細孔
46 残留Al部分
52 Al−Si混合膜
53 Siマトリックス
62 絶縁体
63 アルミニウムシリコンゲルマニウム混合体
64 ドレイン
65 ゲート絶縁物
66 ゲート電極
67 ソース
Claims (23)
- Alを主成分とした複数のシリンダーと、前記複数のシリンダーを取り囲むSi又は/及びGeを主成分としたマトリックス領域とを有する混合膜状のナノ構造体であって、
前記混合膜はSi又は/及びGeの総量が20atomic%以上70atomic%以下の割合で含まれており、前記シリンダーは規則配列しており、前記シリンダーの径が1nm以上30nm以下であり、且つ前記シリンダーどうしの間隔が30nm以下であるナノ構造体。 - 前記シリンダーの規則配列がハニカム配列である請求項1に記載のナノ構造体。
- 前記混合膜中のSi又は/及びGeの合計の割合が25atomic%以上65atomic%以下である請求項1に記載のナノ構造体。
- 前記混合膜中のSi又は/及びGeの合計の割合が30atomic%以上60atomic%以下である請求項3に記載のナノ構造体。
- 前記シリンダーの平均径が2nm以上8nm以下である請求項1又は2に記載のナノ構造体。
- 前記シリンダーの間隔が、10nm以下である請求項1又は2に記載のナノ構造体。
- 前記マトリックス領域は、非晶質のSiとGeを主成分に含むことを特徴とする請求項1から6のいずれか1項に記載のナノ構造体。
- 前記マトリックス領域は、非晶質のSiであることを特徴とする請求項7に記載のナノ構造体。
- 前記混合膜が基板上に形成されている請求項1又は2に記載のナノ構造体。
- 前記基板上の一部に配線を有する請求項9に記載の電子デバイス装置。
- 基板上にAlを優先的に成長させるための規則的領域を形成し、その後Si又は/及びGeの総量が20atomic%以上70atomic%以下の割合で含まれたAlとSi又は/及びGeとを主成分とした混合膜を形成して、直径が1nm以上30nm以下であり間隔が30nm以下であるAlを主成分とした複数のシリンダーと、前記複数のシリンダーを取り囲むSi又は/及びGeを主成分としたマトリックス領域とを有する混合膜を作製する、混合膜状のナノ構造体の製造方法。
- 前記規則的領域が、ハニカム配列もしくはハニカム配列の一部のパターンを有する領域である請求項11に記載のナノ構造体の製造方法。
- 前記ハニカム配列もしくはハニカム配列の一部の領域が、グラファイト配列である請求項12に記載のナノ構造体の製造方法。
- 前記Alを優先的に成長させる規則的領域が、Alを主成分とする突起である請求項11〜13のいずれか1項に記載のナノ構造体の製造方法。
- 前記Alを主成分とする突起が、Alを主成分とした膜の陽極酸化、及びAlの陽極酸化皮膜のエッチングにより作製された請求項14に記載のナノ構造体の製造方法。
- 前記混合膜の形成方法が、非平衡状態で物質を形成する成膜法である請求項11〜15のいずれか1項に記載のナノ構造体の製造方法。
- 前記非平衡状態で物質を形成する成膜法がスパッタリング法である請求項16に記載のナノ構造体の製造方法。
- 前記非平衡状態で物質を形成する成膜において、基板温度が200℃以下である請求項16に記載のナノ構造体の製造方法。
- 前記Si又は/及びGeの総量が25atomic%以上65atomic%以下の割合である請求項11に記載のナノ構造体の製造方法。
- 前記Si又は/及びGeの総量が30atomic%以上60atomic%以下の割合である請求項11に記載のナノ構造体の製造方法。
- 前記マトリクス領域がSiである請求項11、19又は20に記載のナノ構造体の製造方法。
- 第1の材料と第2の材料を含み構成される構造体であって、該第1の材料を含み構成される柱状の部材が、該第2の材料を含み構成される領域に取り囲まれており、且つ該構造体には該第2の材料が、該第1の材料と第2の材料の全量に対して20atomic%以上70atomic%以下の割合で含まれており、且つ前記柱状の部材は予め設けられた成長開始部上に配置されていることを特徴とする構造体。
- 成長開始部を有する基板を用意する工程、該基板上に第1の材料を含み構成される柱状の部材と、第2の材料を含み構成され該柱状の部材を取り囲む領域とを有する構造体であって、該構造体に該第2の材料が、該第1の材料と第2の材料の全量に対して20atomic%以上70atomic%以下の割合で含まれるように該構造体を形成する工程を有することを特徴とする構造体の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002363128A JP4428921B2 (ja) | 2002-12-13 | 2002-12-13 | ナノ構造体、電子デバイス、及びその製造方法 |
PCT/JP2003/015948 WO2004054922A2 (en) | 2002-12-13 | 2003-12-12 | Nanostructure, electronic device and method of manufacturing the same |
US10/533,565 US7348670B2 (en) | 2002-12-13 | 2003-12-12 | Nanostructure, electronic device and method of manufacturing the same |
AU2003285771A AU2003285771A1 (en) | 2002-12-13 | 2003-12-12 | Nanostructure, electronic device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002363128A JP4428921B2 (ja) | 2002-12-13 | 2002-12-13 | ナノ構造体、電子デバイス、及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004193523A true JP2004193523A (ja) | 2004-07-08 |
JP2004193523A5 JP2004193523A5 (ja) | 2006-01-19 |
JP4428921B2 JP4428921B2 (ja) | 2010-03-10 |
Family
ID=32588190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002363128A Expired - Fee Related JP4428921B2 (ja) | 2002-12-13 | 2002-12-13 | ナノ構造体、電子デバイス、及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7348670B2 (ja) |
JP (1) | JP4428921B2 (ja) |
AU (1) | AU2003285771A1 (ja) |
WO (1) | WO2004054922A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100481211C (zh) * | 2004-12-27 | 2009-04-22 | 株式会社东芝 | 垂直磁记录介质和磁记录/再现装置 |
JP2009539635A (ja) * | 2006-06-12 | 2009-11-19 | ザ クイーンズ ユニヴァーシティ オブ ベルファスト | 改良型のプラズモンカップリング装置 |
JP2013527596A (ja) * | 2010-03-24 | 2013-06-27 | ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ | 原子層堆積による量子閉じ込め構造の照射誘起核形成 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4464041B2 (ja) * | 2002-12-13 | 2010-05-19 | キヤノン株式会社 | 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法 |
JP4434575B2 (ja) * | 2002-12-13 | 2010-03-17 | キヤノン株式会社 | 熱電変換素子及びその製造方法 |
US7455759B2 (en) * | 2003-08-11 | 2008-11-25 | Canon Kabushiki Kaisha | Method for production of a structure with pores by anodizing |
JP4707995B2 (ja) * | 2004-11-05 | 2011-06-22 | 富士フイルム株式会社 | 規則配列したナノ構造材料 |
US7592255B2 (en) | 2004-12-22 | 2009-09-22 | Hewlett-Packard Development Company, L.P. | Fabricating arrays of metallic nanostructures |
US20080197440A1 (en) * | 2005-06-02 | 2008-08-21 | Misuzu R & D Ltd. | Nonvolatile Memory |
WO2007102781A1 (en) * | 2006-03-08 | 2007-09-13 | Qunano Ab | Method for metal-free synthesis of epitaxial semiconductor nanowires on si |
NZ570678A (en) * | 2006-03-10 | 2010-10-29 | Stc Unm | Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices |
US7968359B2 (en) * | 2006-03-10 | 2011-06-28 | Stc.Unm | Thin-walled structures |
EP2126986B1 (en) * | 2006-12-22 | 2019-09-18 | QuNano AB | Led with upstanding nanowire structure and method of producing such |
US8049203B2 (en) | 2006-12-22 | 2011-11-01 | Qunano Ab | Nanoelectronic structure and method of producing such |
WO2008079078A1 (en) * | 2006-12-22 | 2008-07-03 | Qunano Ab | Elevated led and method of producing such |
US8183587B2 (en) * | 2006-12-22 | 2012-05-22 | Qunano Ab | LED with upstanding nanowire structure and method of producing such |
EP2102899B1 (en) | 2007-01-12 | 2020-11-11 | QuNano AB | Nitride nanowires and method of producing such |
WO2010022064A1 (en) * | 2008-08-21 | 2010-02-25 | Nanocrystal Corporation | Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques |
US20110162702A1 (en) * | 2010-01-06 | 2011-07-07 | International Business Machines Corporation | Quasi-pyramidal textured surfaces using phase-segregated masks |
JP6196987B2 (ja) | 2012-02-14 | 2017-09-13 | ヘキサジェム アーベー | 窒化ガリウムナノワイヤに基づくエレクトロニクス |
CN103928582B (zh) * | 2012-08-28 | 2017-09-29 | 晶元光电股份有限公司 | 一种化合物半导体元件及其制备方法 |
JP6289157B2 (ja) | 2013-03-05 | 2018-03-07 | キヤノン株式会社 | シンチレータ及び放射線検出器 |
CN105659383A (zh) | 2013-10-21 | 2016-06-08 | 传感器电子技术股份有限公司 | 包括复合半导体层的异质结构 |
KR20160006335A (ko) * | 2014-07-08 | 2016-01-19 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법 |
CN108063187B (zh) * | 2017-12-18 | 2021-01-26 | 苏州大学 | 一种铝纳米粒子阵列、制备方法及其应用 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0865078A1 (en) | 1997-03-13 | 1998-09-16 | Hitachi Europe Limited | Method of depositing nanometre scale particles |
US6231744B1 (en) | 1997-04-24 | 2001-05-15 | Massachusetts Institute Of Technology | Process for fabricating an array of nanowires |
JP3902883B2 (ja) | 1998-03-27 | 2007-04-11 | キヤノン株式会社 | ナノ構造体及びその製造方法 |
US6401526B1 (en) * | 1999-12-10 | 2002-06-11 | The Board Of Trustees Of The Leland Stanford Junior University | Carbon nanotubes and methods of fabrication thereof using a liquid phase catalyst precursor |
EP1129990A1 (en) * | 2000-02-25 | 2001-09-05 | Lucent Technologies Inc. | Process for controlled growth of carbon nanotubes |
DE10036897C1 (de) * | 2000-07-28 | 2002-01-03 | Infineon Technologies Ag | Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors |
KR100862131B1 (ko) | 2000-08-22 | 2008-10-09 | 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 | 반도체 나노와이어 제조 방법 |
US7301199B2 (en) | 2000-08-22 | 2007-11-27 | President And Fellows Of Harvard College | Nanoscale wires and related devices |
KR101035205B1 (ko) | 2000-12-11 | 2011-05-17 | 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 | 나노센서 |
MXPA03008935A (es) | 2001-03-30 | 2004-06-30 | Univ California | Metodos de fabricacion de nanoestructuras y nanocables y dispositivos fabricados a partir de ellos. |
US6709929B2 (en) * | 2001-06-25 | 2004-03-23 | North Carolina State University | Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates |
AU2003213353A1 (en) | 2002-03-15 | 2003-09-29 | Canon Kabushiki Kaisha | Porous material and process for producing the same |
AU2003221365A1 (en) | 2002-03-15 | 2003-09-29 | Canon Kabushiki Kaisha | Porous material and process for producing the same |
JP4434575B2 (ja) | 2002-12-13 | 2010-03-17 | キヤノン株式会社 | 熱電変換素子及びその製造方法 |
JP4464041B2 (ja) | 2002-12-13 | 2010-05-19 | キヤノン株式会社 | 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法 |
-
2002
- 2002-12-13 JP JP2002363128A patent/JP4428921B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-12 AU AU2003285771A patent/AU2003285771A1/en not_active Abandoned
- 2003-12-12 US US10/533,565 patent/US7348670B2/en not_active Expired - Fee Related
- 2003-12-12 WO PCT/JP2003/015948 patent/WO2004054922A2/en active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100481211C (zh) * | 2004-12-27 | 2009-04-22 | 株式会社东芝 | 垂直磁记录介质和磁记录/再现装置 |
US7666531B2 (en) | 2004-12-27 | 2010-02-23 | Kabushiki Kaisha Toshiba | Perpendicular magnetic recording medium and magnetic recording/reproduction apparatus |
JP2009539635A (ja) * | 2006-06-12 | 2009-11-19 | ザ クイーンズ ユニヴァーシティ オブ ベルファスト | 改良型のプラズモンカップリング装置 |
JP2013527596A (ja) * | 2010-03-24 | 2013-06-27 | ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ | 原子層堆積による量子閉じ込め構造の照射誘起核形成 |
Also Published As
Publication number | Publication date |
---|---|
WO2004054922A2 (en) | 2004-07-01 |
AU2003285771A8 (en) | 2004-07-09 |
AU2003285771A1 (en) | 2004-07-09 |
US7348670B2 (en) | 2008-03-25 |
JP4428921B2 (ja) | 2010-03-10 |
WO2004054922A3 (en) | 2005-04-28 |
US20060112466A1 (en) | 2006-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4428921B2 (ja) | ナノ構造体、電子デバイス、及びその製造方法 | |
Wu et al. | Growth of Au-catalyzed ordered GaAs nanowire arrays by molecular-beam epitaxy | |
JP4970038B2 (ja) | ナノスケール繊維構造の合成方法およびその繊維構造を含む電子機器コンポーネント | |
US7892979B2 (en) | Columnar structured material and method of manufacturing the same | |
US7259099B2 (en) | Strongly textured atomic ridge nanowindows | |
US20060032526A1 (en) | Thermoelectric conversion material, thermoelectric conversion device and manufacturing method thereof | |
US9099307B2 (en) | Method for making epitaxial structure | |
WO2003078688A1 (en) | Porous material and process for producing the same | |
CN101229912A (zh) | 采用干法刻蚀制备氮化镓纳米线阵列的方法 | |
WO2003078687A1 (fr) | Materiau poreux et son procede de production | |
US20130285212A1 (en) | Epitaxial structure | |
JP2006512218A (ja) | ナノチューブを製造する犠牲テンプレート方法 | |
US20130288459A1 (en) | Method for making epitaxial structure | |
JP4035453B2 (ja) | 構造体、構造体の製造方法、及び該構造体を用いたデバイス | |
JP2005059135A (ja) | カーボンナノチューブを用いたデバイス及びその製造方法 | |
Ding et al. | Fabrication of highly ordered nanocrystalline Si: H nanodots for the application of nanodevice arrays | |
JP4780546B2 (ja) | カーボンナノチューブの作製方法及び電流制御素子の作製方法 | |
KR101067381B1 (ko) | 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법 | |
JP4035458B2 (ja) | 多孔質体の製造方法 | |
Raimundo et al. | Self-assembled systems obtained by chemical and electrochemical techniques for photonic crystal fabrication | |
JP4411033B2 (ja) | 構造体、及びその製造方法 | |
JP2005060763A (ja) | 多孔質膜、及びその製造方法 | |
JP2004179229A (ja) | 構造体、その製造方法、及び前記構造体を用いた電子デバイス | |
CN117448949A (zh) | 一种高取向、边缘结构及手性可调的过渡金属硫化物纳米带 | |
Lei et al. | Fabrication of Highly Ordered Nanoparticle Arrays Using Thin Porous Alumina Masks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051130 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |