JP2004163941A - 表示装置及びアクテブマトリクス基板 - Google Patents

Abstract

【課題】 基板上に有機半導体膜の形成領域を規定するためのバンク層を利用して、データ線や駆動回路に容量が寄生することを防止することのできる表示装置を提供すること。
【解決手段】 エレクトロルミネッセンス素子またはＬＥＤ素子のような発光素子を構成するための有機半導体膜を画素領域７に形成する際には、その周囲に黒色のレジストからなるバンク層ｂａｎｋを形成しておく。このバンク層ｂａｎｋは、画像信号を画素領域７の第１のＴＦＴ２０および保持容量ｃａｐに供給するデータ線ｓｉｇと対向電極ｏｐとの間にも形成し、データ線ｓｉｇに容量が寄生するのを防止する。
【選択図】 図４

Description

本発明は、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子またはＬＥＤ（発光ダイオード）素子などの発光素子を薄膜トランジスタ（以下、ＴＦＴという。）で駆動制御するアクティブマトリクス型の表示装置に関するものである。さらに詳しくは、その表示特性を向上するためのレイアウトの最適化技術に関するものである。

ＥＬ素子またはＬＥＤ素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また、視野角依存性が少ないなどの利点もある。

図１３は、このような表示装置の一例として、電荷注入型の有機薄膜ＥＬ素子を用いたアクティブマトリクス型表示装置のブロック図を示してある。この図に示す表示装置１Ａでは、透明基板上に、複数の走査線ｇａｔｅと、該走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇと、該データ線ｓｉｇに並列する複数の共通給電線ｃｏｍと、データ線ｓｉｇと走査線ｇａｔｅとの交差点に対応する画素領域７とが構成されている。データ線ｓｉｇに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路３が構成されている。走査線に対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路４が構成されている。また、画素領域７の各々には、走査線を介して走査信号がゲート電極に供給される第１のＴＦＴ２０と、この第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持する保持容量ｃａｐと、該保持容量ｃａｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３０と、第２のＴＦＴ３０を介して共通給電線ｃｏｍに電気的に接続したときに共通給電線ｃｏｍから駆動電流が流れ込む発光素子４０とが構成されている。

すなわち、図１４（Ａ）、（Ｂ）に示すように、いずれの画素領域においても、島状の２つの半導体膜を利用して第１のＴＦＴ２０および第２のＴＦＴ３０が形成され、第２のＴＦＴ３０のソース・ドレイン領域の一方には、第１層間絶縁膜５１のコンタクホールを介して中継電極３５が電気的に接続し、該中継電極３５には画素電極４１が電気的に接続している。この画素電極４１の上層側には、正孔注入層４２、有機半導体膜４３、対向電極ｏｐが積層されている。ここで、対向電極ｏｐは、データ線ｓｉｇなどを跨いで複数の画素領域７にわたって形成されている。

第２のＴＦＴ３０のソース・ドレイン領域のもう一方には、コンタクトホールを介して共通給電線ｃｏｍが電気的に接続している。これに対して、第１のＴＦＴ２０では、そのソース・ドレイン領域の一方に電気的に接続する電位保持電極ｓｔは、ゲート電極３１の延設部分３１０に電気的に接続している。この延設部分３１０に対しては、その下層側においてゲート絶縁膜５０を介して半導体膜４００が対向し、この半導体膜４００は、それに導入された不純物によって導電化されているので、延設部分３１０およびゲート絶縁膜５０とともに保持容量ｃａｐを構成している。ここで、半導体膜４００に対しては第１の層間絶縁膜５１のコンタクトホールを介して共通給電線ｃｏｍが電気的に接続している。従って、保持容量ｃａｐは、第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持するので、第１のＴＦＴ２０がオフになっても、第２のＴＦＴ３０のゲート電極３１は画像信号に相当する電位に保持される。それ故、発光素子４０には共通給電線ｃｏｍから駆動電流が流れ続けるので、発光素子４０は発光し続けることになる。

しかしながら、前記の表示装置において、画素電極４１に対向する対向電極ｏｐは、液晶表示装置と相違して、同じ透明基板１０上において、その表面全体、あるいは複数の画素領域７にわたって形成されるため、対向電極ｏｐはデータ線ｓｉｇとの間に第２の層間絶縁膜５２のみを有することになる。このため、データ線ｓｉｇには大きな容量が寄生することになって、従来の表示装置のままでは、データ線ｓｉｇの負荷が大きい。同様な問題点は、データ側駆動回路３や走査側駆動回路４の表面側に重なるように対向電極ｏｐが形成されることに起因して、駆動回路に形成される配線層と対向電極との間に寄生する容量が大きく、データ側駆動回路３の負荷が大きいという問題点を引き起こす。

ここに、本発明者は、インクジェットヘッドから吐出した液状の材料から有機半導体膜を所定の領域に形成することを検討するとともに、この方法で有機半導体膜を形成する際に有機半導体膜が側方にはみ出すことを防止するために有機半導体膜の形成領域をレジストなどで構成したバンク層で囲うことを検討してきた。このような構成などを利用して、本願発明者は上記の問題点を解消することを提案する。

すなわち、本発明の課題は、基板上に有機半導体膜の形成領域を規定するためのバンク層を利用して、データ線や駆動回路に容量が寄生することを防止することのできる表示装置を提供することにある。

本発明の第１の表示装置は、複数の走査線と、前記複数の走査線と交差する方向に設けられた複数のデータ線と、複数の共通給電線と、前記複数のデータ線と前記複数の走査線とによりマトリクス状に形成された複数の画素と、前記複数のデータ線に対して画像信号を出力する第１の駆動回路と、前記複数の走査線に対して走査信号を出力する第２の駆動回路と、を有し、前記複数の画素の各々は、画素電極と、前記画素電極に対向する対向電極との間に流れる駆動電流によって発光する発光素子と、を備え、前記発光素子は有機半導体膜を含み、前記有機半導体膜は絶縁膜からなるバンク層で囲まれており、前記第１の駆動回路及び前記第２の駆動回路のうち少なくともいずれかは、前記バンク層によって覆われていること、を特徴とする。

本発明の第２の表示装置は、複数の走査線と、前記複数の走査線と交差する方向に設けられた複数のデータ線と、複数の共通給電線と、前記複数のデータ線と前記複数の走査線とによりマトリクス状に形成された複数の画素と、前記複数のデータ線に対して画像信号を出力する第１の駆動回路と、前記複数の走査線に対して走査信号を出力する第２の駆動回路と、を有し、前記複数の画素の各々は、画素電極と、前記画素電極に対向する対向電極との間に流れる駆動電流によって発光する発光素子と、を備え、前記発光素子は有機半導体膜を含み、前記有機半導体膜は絶縁膜からなるバンク層で囲まれており、前記第１の駆動回路及び前記第２の駆動回路のうち少なくともいずれかの配線層と前記対向電極との間には前記バンク層が介在していること、を特徴とする。

上記の表示装置において、 前記複数の画素の各々は、ゲート電極を備え、前記複数の走査線のうち対応する走査線を介して走査信号が前記ゲート電極に供給される第１のトランジスタと、前記複数のデータ線のうち対応するデータ線及び前記第１のトランジスタを介して供給される画像信号に応じて、前記複数の共通給電線のうち対応する共通給電線と前記画素電極との電気的な接続の制御を行う第２のトランジスタと、を備えていることが好ましい。

上記の表示装置において、前記第２のトランジスタの一部と前記画素電極とは重なっていることが好ましい。

上記の表示装置において、前記第１のトランジスタは前記バンク層により覆われていることが好ましい。

上記の表示装置において、前記第２のトランジスタと前記画素電極とは中継電極を介して接続されており、前記中継電極は前記バンク層により覆われていることが好ましい。

上記の表示装置において、前記有機半導体膜は、インクジェット法により形成された膜であり、前記バンク層は、撥水性を有する膜であることが好ましい。

上記の表示装置において、前記バンク層は、膜厚が１μｍ以上であることが好ましい。

上記の表示装置において、前記バンク層は黒色のレジスト膜から構成されていることが好ましい。

上記の表示装置において、前記複数の共通給電線の各々の単位長さ当たりの抵抗値は、前記複数のデータ線の対応するデータ線の単位長さ当たりの抵抗値よりも小さいことが好ましい。

上記の表示装置において、前記複数の共通給電線の各々の線幅は、前記複数のデータ線の対応するデータ線の線幅よりも大であることが好ましい。

本発明の第１のアクティブマトリクス基板は、複数の走査線と、前記複数の走査線と交差する方向に設けられた複数のデータ線と、複数の共通給電線と、前記複数のデータ線に対して画像信号を出力する第１の駆動回路と、前記複数の走査線に対して走査信号を出力する第２の駆動回路と、前記複数のデータ線と前記複数の走査線との交差部に対応して形成された複数の画素電極と、を備え、前記複数の画素電極の各々の周囲には絶縁膜からなるバンク層が設けられており、前記第１の駆動回路及び前記第２の駆動回路のうち少なくともいずれかは、前記バンク層によって覆われていること、を特徴とする。

本発明の第２のアクティブマトリクス基板は、複数の走査線と、前記複数の走査線と交差する方向に設けられた複数のデータ線と、複数の共通給電線と、前記複数のデータ線に対して画像信号を出力する第１の駆動回路と、前記複数の走査線に対して走査信号を出力する第２の駆動回路と、前記複数のデータ線と前記複数の走査線との交差部に対応して形成された複数の画素電極と、を備え、前記複数の画素電極の各々の周囲には絶縁膜からなるバンク層が設けられており、前記第１の駆動回路及び前記第２の駆動回路のうち少なくともいずれかの配線層と前記対向電極との間には前記バンク層が介在していること、を特徴とする。

上記のアクティブマトリクス基板において、前記複数の画素電極の各々に対応して前記複数の走査線のうち対応する走査線にゲート電極が接続された第１のトランジスタと、前記複数の共通給電線のうち対応する共通給電線にソースまたはドレインが接続された第２のトランジスタと、を備え、前記複数のデータ線の各々の少なくとも１部は前記バンク層により覆われており、前記第２のトランジスタの少なくとも１部は前記バンク層により覆われていることが好ましい。

上記のアクティブマトリクス基板において、前記第１のトランジスタの少なくとも１部は前記バンク層により覆われていることが好ましい。

本発明の第３の表示装置は、上記のアクティブマトリクス基板と、前記複数の画素電極の各々に対応して有機半導体膜が設けられたこと、特徴とする。

本発明では、基板上に、複数の走査線と、該走査線の延設方向に対して交差する方向に延設された複数のデータ線と、該データ線に並列する複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素領域とを有し、該画素領域の各々には、前記走査線を介して走査信号がゲート電極に供給される第１のＴＦＴと、該第１のＴＦＴを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号がゲート電極に供給される第２のＴＦＴと、前記画素領域毎に形成された画素電極と前記データ線を跨いで複数の前記画素電極に対応する対向電極との層間において前記画素電極が前記第２の薄膜トラジスタを介して前記共通給電線に電気的に接続したときに前記画素電極と前記対向電極との間に流れる駆動電流によって発光する有機半導体膜を具備する発光素子とを有する表示装置において、前記有機半導体膜のうち、発光領域は、前記有機半導体膜よりも厚い絶縁膜からなるバンク層で囲まれているとともに、該バンク層は、前記データ線の少なくとも一部を覆うように構成されていることを特徴とする。

本発明において、対向電極は少なくとも画素領域の全面、あるいはストライプ状に広い領域にわたって形成され、データ線と対向する状態にある。従って、このままでは、データ線に対して大きな容量が寄生することになる。しかるに本発明では、データ線と対向電極との間にバンク層が介在しているので、対向電極との間に形成される容量がデータ線に寄生することを防止できる。その結果、データ線駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。

本発明において、前記基板上には、前記複数の画素領域とともに、前記データ線に対して前記画像信号を出力する第１の駆動回路、または前記走査線に対して前記走査信号を出力する第２の駆動回路が形成される場合がある。このような駆動回路の形成領域も、前記の対向電極と対向していると、駆動回路に形成された配線層にも大きな容量が寄生することになる。しかるに本発明では、駆動回路もバンク層によって覆うことによって、対向電極との間に形成される容量が駆動回路に寄生することを防止できる。その結果、駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。

本発明において、前記有機半導体膜は、たとえば、インクジェット法により前記バンク層で囲まれた領域内に形成された膜であり、前記バンク層は、前記有機半導体膜をインクジェット法により形成する際のはみ出しを防止するための撥水性の膜である。また、前記バンク層は、前記有機半導体膜のはみ出しを防止するという観点から１μｍ以上の膜厚で構成してもよく、この場合には、前記有機半導体膜は撥水性でなくても隔壁として機能する。

本発明において、前記画素電極の形成領域のうち、前記第１のＴＦＴおよび前記第２のＴＦＴと重なる領域も前記バンク層で覆われていることが好ましい。本発明において、画素電極の形成領域のうち、前記第１のＴＦＴの形成領域および前記第２のＴＦＴの形成領域と重なる領域では、たとえ対向電極との間に駆動電流が流れて有機半導体膜が発光しても、この光は第１のＴＦＴや第１のＴＦＴに遮られ、表示には寄与しない。かかる表示に寄与しない部分で有機半導体膜に流れる駆動電流は、表示という面からみて無効電流といえる。そこで、本発明では、従来ならこのような無効電流が流れるはずの部分にバンク層を形成し、そこに駆動電流が流れることを防止する。その結果、共通給電線に流れる電流が小さくすることができるので、その分、共通給電線の幅を狭くすれば、その結果として、その分、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。

本発明では、前記バンク層を黒色のレジスト膜から構成することによって、それをブラックマトリクスとして利用し、表示の品位を高めることが好ましい。すなわち、本発明に係る表示装置では、対向電極が少なくとも画素領域の全面、あるいは広い領域にわたってストライプ状に形成されると、対向電極からの反射光がコントラスト比を低下させる。しかるに本発明では、寄生容量を防止するための機能も担うバンク層を黒色のレジストで構成したため、ブラックマトリクスとしても機能する。それ故、バンク層は対向電極からの反射光を遮るので、コントラスト比が向上する。

本発明において、共通給電線には、各画素の発光素子を駆動するための駆動電流が流れるので、データ線に比較して大きな電流が流れる。そこで、本発明では、前記共通給電線の単位長さ当たりの抵抗値を、前記データ線の単位長さ当たりの抵抗値よりも小さくして、その電流容量を大きくすることが好ましい。たとえば、前記共通給電線と前記データ線とは材料及び膜厚が同一である場合には、前記共通給電線の線幅を前記データ線の線幅よりも広くする。

本発明において、前記共通給電線の両側には、該共通給電線との間で前記駆動電流の通電が行われる画素領域が配置され、該画素領域に対して前記共通給電線とは反対側を前記データ線が通っていることが好ましい。すなわち、データ線、それに接続する画素群、１本の共通給電線、それに接続する画素群、および該画素群に画素信号を供給するデータ線を１つの単位としてそれを走査線の延設方向に繰り返する。このように構成すると、２列分の画素に対して１本の共通給電線で済む。それ故、１列の画素群ごとに共通給電線を形成する場合と比較して、共通給電線の形成領域を狭めることができるので、その分、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。

また、上記の構成によると、２本のデータ線が並列することになるため、これらのデータ線の間でクロストークが発生するおそれがある。そこで、本発明では、２本のデータ線の間に相当する位置には配線層を形成することが好ましい。このように構成すると、２本のデータ線の間にはそれらとは別の配線層が通っているので、このような配線層を少なくとも画像の１水平走査期間で固定電位としておくだけで上記のクロストークを防止できる。

本発明において、前記有機半導体膜をインクジェット法で形成するのであれば、前記走査線の延設方向に沿って隣接するいずれの画素領域間でも、前記有機半導体膜の形成領域の中心のピッチを等しくしておくことが好ましい。このように構成すると、走査線の延設方向に沿って等間隔の位置にインクジェットヘッドから前記有機半導体膜の材料を吐出させればよいので、位置制御機構が簡易で済むとともに、位置精度が向上する。

図面を参照して、本発明の実施の形態を説明する。
（アクティブマトリクス基板の全体構成）
図１は、表示装置の全体のレイアウトを模式的に示すブロック図である。

この図に示すように、本形態の表示装置１では、その基体たる透明基板１０の中央部分が表示部２とされている。透明基板１０の外周部分のうち、データ線ｓｉｇの両端側には画像信号を出力するデータ側駆動回路３（第１の駆動回路）、および検査回路５が構成され、走査線ｇａｔｅの両端側には走査信号を出力する走査側駆動回路４（第２の駆動回路）が構成されている。これらの駆動回路３、４では、Ｎ型のＴＦＴとＰ型のＴＦＴとによって相補型ＴＦＴが構成され、この相補型ＴＦＴは、シフトレジスタ、レベルシフタ、アナログスイッチなどを構成している。なお、透明基板１０上において、データ側駆動回路３よりも外周領域には、画像信号や各種の電位、パルス信号を入力するための端子群とされる実装用パッド６が形成されている。

このよう構成した表示装置１では、液晶表示装置のアクティブマトリクス基板と同様、透明基板１０上に、複数の走査線ｇａｔｅと、該走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇとが構成され、これらのデータ線ｓｉｇと走査線ｇａｔｅとによりマトリクス状に形成された複数の画素領域７が構成されている。

これらの画素領域７のいずれにも、図２に示すように、走査線ｇａｔｅを介して走査信号がゲート電極２１（第１のゲート電極）に供給される第１のＴＦＴ２０が構成されている。このＴＦＴ２０のソース・ドレイン領域の一方は、データ線ｓｉｇに電気的に接続され、他方は電位保持電極ｓｔに電気的に接続されている。走査線ｇａｔｅに対しては容量線ｃｌｉｎｅが並列配置され、この容量線ｃｌｉｎｅと電位保持電極ｓｔとの間には保持容量ｃａｐが形成されている。従って、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線ｓｉｇから画像信号が第１のＴＦＴ２０を介して保持容量ｃａｐに書き込まれる。

電位保持電極ｓｔには第２のＴＦＴ３０のゲート電極３１（第２のゲート電極）が電気的に接続されている。第２のＴＦＴ３０のソース・ドレイン領域の一方は、共通給電線ｃｏｍに電気的に接続されている一方、他方は発光素子４０の一方の電極（後述する画素電極）に電気的に接続されている。共通給電線ｃｏｍは、定電位に保持されている。従って、第２のＴＦＴ３０がオン状態になったときに、第２のＴＦＴ３０を介して共通給電線ｃｏｍの電流が発光素子４０に流れ、発光素子４０を発光させる。

但し、本形態では、共通給電線ｃｏｍの両側には、該共通給電線ｃｏｍとの間で駆動電流の供給が行われる発光素子４０を有する画素領域７が配置され、これらの画素領域７に対して共通給電線ｃｏｍとは反対側を２本のデータ線ｓｉｇが通っている。すなわち、データ線ｓｉｇ、それに接続する画素群、１本の共通給電線ｃｏｍ、それに接続する画素群、および該画素群に画素信号を供給するデータ線ｓｉｇを１つの単位としてそれを走査線ｇａｔｅの延設方向に繰り返してあり、共通給電線ｃｏｍは、１本で２列分の画素に対して駆動電流を供給する。従って、１列の画素群ごとに共通給電線ｃｏｍを形成する場合と比較して、共通給電線ｃｏｍの形成領域が狭くて済み、発光面積を増やすことができるので、輝度、コントラスト比などの表示性能を向上させることができる。なお、このように１本の共通給電線ｃｏｍに２列分の画素が接続される構成としたため、データ線ｓｉｇは２本ずつ並列する状態にあって、それぞれの列の画素群に対して画像信号を供給することになる。
（画素領域の構成）
このように構成した表示装置１の各画素領域７の構造を図３ないし図６（Ａ）を参照して詳述する。

図３は、本形態の表示装置１に形成されている複数の画素領域７のうちの３つの画素領域７を拡大して示す平面図、図４、図５、および図６（Ａ）はそれぞれは、そのＡ−Ａ′線における断面図、Ｂ−Ｂ′線における断面図、およびＣ−Ｃ′線における断面図である。

まず、図３におけるＡ−Ａ′線に相当する位置では、図４に示すように、透明基板１０上には各画素領域７の各々に第１のＴＦＴ２０を形成するための島状のシリコン膜２００が形成され、その表面にはゲート絶縁膜５０が形成されている。また、ゲート絶縁膜５０の表面にはゲート電極２１が形成され、該ゲート電極２１に対して自己整合的に高濃度の不純物が導入されたソース・ドレイン領域２２、２３が形成されている。ゲート絶縁膜５０の表面側には第１の層間絶縁膜５１が形成され、この層間絶縁膜に形成されたコンタクトホール６１、６２を介して、ソース・ドレイン領域２２、２３にはデータ線ｓｉｇ、および電位保持電極ｓｔがそれぞれ電気的に接続されている。

各画素領域７には走査線ｇａｔｅと並列するように、走査線ｇａｔｅやゲート電極２１と同一の層間（ゲート絶縁膜５０と第１の層間絶縁膜５１との間）には容量線ｃｌｉｎｅが形成されており、この容量線ｃｌｉｎｅに対しては、第１の層間絶縁膜５１を介して電位保持電極ｓｔの延設部分ｓｔ１が重なっている。このため、容量線ｃｌｉｎｅと電位保持電極ｓｔの延設部分ｓｔ１とは、第１の層間絶縁膜５１を誘電体膜とする保持容量ｃａｐを構成している。なお、電位保持電極ｓｔおよびデータ線ｓｉｇの表面側には第２の層間絶縁膜５２が形成されている。

図３におけるＢ−Ｂ′線に相当する位置では、図５に示すように、透明基板１０上に形成された第１の層間絶縁膜５１および第２の層間絶縁膜５２の表面に各画素領域７に対応するデータ線ｓｉｇが２本、並列している状態にある。

図３におけるＣ−Ｃ′線に相当する位置では、図６（Ａ）に示すように、透明基板１０上には共通給電線ｃｏｍを挟む２つの画素領域７に跨がるように、第２のＴＦＴ３０を形成するための島状のシリコン膜３００が形成され、その表面にはゲート絶縁膜５０が形成されている。また、ゲート絶縁膜５０の表面には、共通給電線ｃｏｍを挟むように、各画素領域７の各々にゲート電極３１がそれぞれ形成され、このゲート電極３１に対して自己整合的に高濃度の不純物が導入されたソース・ドレイン領域３２、３３が形成されている。ゲート絶縁膜５０の表面側には第１の層間絶縁膜５１が形成され、この層間絶縁膜に形成されたコンタクトホール６３を介して、ソース・ドレイン領域６２に中継電極３５が電気的に接続されている。一方、シリコン膜３００の中央の２つの画素領域７において共通のソース・ドレイン領域３３となる部分に対しては、第１の層間絶縁膜５１のコンタクトホール６４を介して、共通給電線ｃｏｍが電気的に接続されている。これらの共通給電線ｃｏｍ、および中継電極３５の表面には第２の層間絶縁膜５２が形成されている。第２の層間絶縁膜５２の表面にはＩＴＯ膜からなる画素電極４１が形成されている。この画素電極４１は、第２の層間絶縁膜５２に形成されたコンタクトホール６５を介して中継電極３５に電気的に接続され、また中継電極３５を介して第２のＴＦＴ３０のソース・ドレイン領域３２に電気的に接続されている。

ここで、画素電極４１は発光素子４０の一方の電極を構成している。すなわち、画素電極４１の表面には正孔注入層４２および有機半導体膜４３が積層され、さらに有機半導体膜４３の表面には、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極ｏｐが形成されている。この対向電極ｏｐは、少なくとも画素領域４１の全面、あるいはストライプ状に形成された共通の電極であって、一定の電位に保持されている。

このように構成された発光素子４０では、対向電極ｏｐおよび画素電極４１をそれぞれ正極および負極として電圧が印加され、図７に示すように、印加電圧がしきい値電圧を越えた領域で有機半導体膜４３に流れる電流（駆動電流）が急激に増大する。その結果、発光素子４０は、エレクトロルミネッセンス素子あるいはＬＥＤ素子として発光し、発光素子４０の光は、対向電極ｏｐに反射されて透明な画素電極４１および透明基板１０を透過して出射される。

このような発光を行うための駆動電流は、対向電極ｏｐ、有機半導体膜４３、正孔注入層４２、画素電極４１、第２のＴＦＴ３０、および共通給電線ｃｏｍから構成される電流経路を流れるため、第２のＴＦＴ３０がオフ状態になると、流れなくなる。但し、本形態の表示装置１では、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線ｓｉｇから画像信号が第１のＴＦＴ２０を介して保持容量ｃａｐに書き込まれる。従って、第２のＴＦＴ３０のゲート電極は、第１のＴＦＴ２０がオフ状態になっても、保持容量ｃａｐによって画像信号に相当する電位に保持されるので、第２のＴＦＴ３０はオン状態のままである。それ故、発光素子４０には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量ｃａｐに書き込まれて、第２のＴＦＴ３０がオフ状態になるまで維持される。
（表示装置の製造方法）
このように構成した表示装置１の製造方法では、透明基板１０上に第１のＴＦＴ２０および第２のＴＦＴ３０を製造するまでの工程は、液晶表示装置１のアクティブマトリクス基板を製造する工程と略同様であるため、図８を参照してその概要を説明する。

図８は、表示装置１の各構成部分を形成していく過程を模式的に示す工程断面図である。

すなわち、図８（Ａ）に示すように、透明基板１０に対して、必要に応じて、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約２０００〜５０００オングストロームのシリコン酸化膜からなる下地保護膜（図示せず。）を形成する。次に基板の温度を約３５０℃に設定して、下地保護膜の表面にプラズマＣＶＤ法により厚さが約３００〜７００オングストロームのアモルファスのシリコン膜からなる半導体膜１００を形成する。次にアモルファスのシリコン膜からなる半導体膜１００に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜１００をポリシリコン膜に結晶化する。レーザアニール法では、たとえば、エキシマレーザでビームの長寸が４００ｍｍのラインビームを用い、その出力強度はたとえば２００ｍＪ／ｃｍ² である。ラインビームについてはその短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域毎に重なるようにラインビームを走査していく。

次に、図８（Ｂ）に示すように、半導体膜１００をパターニングして島状の半導体膜２００、３００とし、その表面に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約６００〜１５００オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜５０を形成する。

次に、図８（Ｃ）に示すように、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、ゲート電極２１、３１を形成する（ゲート電極形成工程）。この工程では、走査線ｇａｔｅおよび容量線ｃｌｉｎｅも形成する。なお、図中、３１０は、ゲート電極３１の延設部分である。

この状態で、高濃度のリンイオンを打ち込んで、シリコン薄膜２００、３００にはゲート電極２１、３１に対して自己整合的にソース・ドレイン領域２２、２３、３２、３３を形成する。なお、不純物が導入されなかった部分がチャネル領域２７、３７となる。

次に、図８（Ｄ）に示すように、第１の層間絶縁膜５１を形成した後、コンタクトホール６１、６２、６３、６４、６９を形成し、データ線ｓｉｇ、容量線ｃｌｉｎｅおよびゲート電極３１の延設部分３１０に重なる延設部分ｓｔ１を備える電位保持電極ｓｔ、共通給電線ｃｏｍ、および中継電極３５を形成する。その結果、電位保持電極ｓｔはコンタクトホール６９および延設部分３１０を介してゲート電極３１に電気的に接続する。このようにして第１のＴＦＴ２０および第２のＴＦＴ３０を形成する。また、容量線ｃｌｉｎｅと電位保持電極ｓｔの延設部分ｓｔ１とによって保持容量ｃａｐが形成される。

次に、図８（Ｅ）に示すように、第２の層間絶縁膜５２を形成し、この層間絶縁膜には、中継電極３５に相当する部分にコンタクトホール６５を形成する。次に、第２の層間絶縁膜５２の表面全体にＩＴＯ膜を形成した後、パターニングし、コンタクトホール６５を介して第２のＴＦＴ３０のソース・ドレイン領域３２に電気的に接続する画素電極４１を形成する。

次に、図８（Ｆ）に示すように、第２の層間絶縁膜５２の表面側に黒色のレジスト層を形成した後、このレジストを発光素子４０の正孔注入層４２および有機半導体膜４３を形成して発光領域とすべき領域を囲むように残し、バンク層ｂａｎｋを形成する。ここで、有機半導体膜４３は、各画素毎に独立して、たとえば箱状に形成される場合、データ線ｓｉｇに沿ってストライプ状に形成される場合などのいずれの場合であっても、それに対応する形状にバンク層ｂａｎｋを形成するだけで、本形態に係る製造方法を適用できる。

次に、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドＩＪから、正孔注入層４２を構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に正孔注入層４２を形成する。同様に、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドＩＪから、有機半導体膜４３を構成するための液状の材料（前駆体）を吐出し、バンク層ｂａｎｋの内側領域に有機半導体膜４３を形成する。ここで、バンク層ｂａｎｋはレジストから構成されているため、撥水性である。これに対して、有機半導体膜４３の前駆体は親水性の溶媒を用いているため、有機半導体膜４３の塗布領域はバンク層ｂａｎｋによって確実に規定され、隣接する画素にはみ出ることがない。それ故、有機半導体膜４３などを所定領域内だけに形成できる。但し、予めバンク層ｂａｎｋからなる隔壁が１μｍほどの高さであれば、バンク層ｂａｎｋが撥水性でなくても、バンク層ｂａｎｋは隔壁として十分に機能する。なお、バンク層ｂａｎｋを形成しておけば、インクジェット法に代えて、塗布法で正孔注入層４２や有機半導体膜４３を形成する場合でもその形成領域を規定できる。

このように、有機半導体膜４３や正孔注入層４２をインクジェット法により形成する場合には、その作業効率を高めるために、本形態では、図３に示すように、走査線ｇａｔｅの延設方向に沿って隣接するいずれの画素領域７間でも、前記有機半導体膜４３の形成領域の中心のピッチＰを等しくしてある。従って、矢印Ｑで示すように、走査線ｇａｔｅの延設方向に沿って等間隔の位置にインクジェットヘッドＩＪから有機半導体膜４３の材料などを吐出すればよいので、作業効率がよいという利点がある。また、インクジェットヘッドＩＪが等ピッチの移動で良いということにより、インクジェットヘッドＩＪの移動機構が簡易になり、かつ、インクジェットヘッドＩＪの打ち込み精度を高めるのも容易になる。

しかる後には、図８（Ｇ）に示すように、透明基板１０の表面全体に対して、あるいはストライプ状に対向電極ｏｐを形成する。なお、バンク層ｂａｎｋについては、それが黒色のレジストから構成されているので、そのまま残し、以下に説明するように、ブラックマトリクスＢＭ、および寄生容量を低減するための絶縁層として利用する。

なお、図１に示すデータ側駆動回路３や走査側駆動回路４にもＴＦＴが形成されるが、これらのＴＦＴは前記の画素領域７にＴＦＴを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するＴＦＴも、画素領域７のＴＦＴと同一の層間に形成されることになる。

また、前記第１のＴＦＴ２０、および第２のＴＦＴ３０については、双方がＮ型、双方がＰ型、一方がＮ型で他方がＰ型のいずれでもよいが、このようないずれの組合せであっても周知の方法でＴＦＴを形成していけるので、その説明を省略する。

なお、発光素子４０としては、発光効率（正孔注入率）がやや低下するものの、正孔注入層４２を省くこともある。また、正孔注入層４２に代えて電子注入層を有機半導体膜４３に対して正孔注入層４２とは反対側に形成する場合、正孔注入層４２および電子注入層の双方を形成する場合がある。
（バンク層の形成領域）
本形態では、図１に示す透明基板１０の周辺領域の総てに対して、前記のバンク層ｂａｎｋ（形成領域に斜線を付してある。）を形成する。従って、データ側駆動回路３および走査側駆動回路４はいずれも、バンク層ｂａｎｋによって覆われている。このため、これらの駆動回路の形成領域に対して対向電極ｏｐが重なる状態にあっても、駆動回路の配線層と対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになる。それ故、駆動回路３、４に容量が寄生することを防止できるため、駆動回路３、４の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

また、本形態では、図３ないし図５に示すように、データ線ｓｉｇに重なるようにバンク層ｂａｎｋを形成してある。従って、データ線ｓｉｇと対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになるので、データ線ｓｉｇに容量が寄生することを防止できる。その結果、データ側駆動回路３の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。

さらに、本形態では、図３、図４、および図６（Ａ）に示すように、画素電極４１の形成領域のうち、中継電極３５と重なる領域にもバンク層ｂａｎｋが形成されている。図６（Ｂ）に示すように、例えば、中継電極３５と重なる領域にバンク層ｂａｎｋがないと、対向電極ｏｐとの間に駆動電流が流れて有機半導体膜４３が発光しても、この光は中継電極３５と対向電極ｏｐとの間に挟まれて外に出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本形態では、従来ならこのような無効電流が流れるはずの部分にバンク層ｂａｎｋを形成し、そこに駆動電流が流れることを防止するので、共通給電線ｃｏｍに無駄な電流が流れることが防止できる。それ故、共通給電線ｃｏｍの幅はその分、狭くてよい。

たとえば、本形態では、共通給電線ｃｏｍには、データ線ｓｉｇと違って、発光素子４０を駆動するための大きな電流が流れ、しかも、２列分の画素に対して駆動電流を供給する。それ故、共通給電線ｃｏｍについては、データ線ｓｉｇと同一の材料から構成されているが、その線幅をデータ線ｓｉｇの線幅よりも広く設定してあるため、共通給電線ｃｏｍの単位長さ当たりの抵抗値は、データ線ｓｉｇの単位長さ当たりの抵抗値よりも小さい。それでも、本形態では、共通給電線ｃｏｍに前記の無効電流が流れることを抑えることによって、共通給電線ｃｏｍの線幅については必要最小限の線幅としてあるので、画素領域７の発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。

また、前記のようにバンク層ｂａｎｋを形成しておくと、バンク層ｂａｎｋはブラックマトリクスとして機能し、コントラスト比などの表示の品位が向上する。すなわち、本形態に係る表示装置１では、対向電極ｏｐが透明基板１０の表面側において画素領域７の全面、あるいは広い領域にわたってストライプ状に形成されるため、対向電極ｏｐでの反射光がコントラスト比を低下させる。しかるに本形態では、寄生容量を防止するための機能も担うバンク層ｂａｎｋを黒色のレジストで構成したため、バンク層ｂａｎｋはブラックマトリクスとしても機能し、対向電極ｏｐからの反射光を遮るので、コントラスト比が向上する。
［上記形態の改良例］
上記形態では、共通給電線ｃｏｍの両側のそれぞれに、該共通給電線ｃｏｍとの間で駆動電流が流れる画素領域７が配置され、該画素領域７に対して前記共通給電線ｃｏｍとは反対側を２本のデータ線ｓｉｇが並列して通っている。従って、２本のデータ線ｓｉｇの間でクロストークが発生するおそれがある。そこで、本形態では、図９、図１０（Ａ）、（Ｂ）に示すように、２本のデータ線ｓｉｇの間に相当する位置には、ダミーの配線層ＤＡを形成してある。このダミーの配線層ＤＡとしては、たとえば、画素電極４１と同時形成されたＩＴＯ膜ＤＡ１を利用することができる。また、ダミーの配線層ＤＡとしては、２本のデータ線ｓｉｇの間に容量線ｃｌｉｎｅからの延設部分ＤＡ２を構成してもよい。これらの双方をダミーの配線層ＤＡとして用いてもよい。

このように構成すると、並列する２本のデータ線ｓｉｇの間にはそれらとは別の配線層ＤＡが通っているので、このような配線層ＤＡ（ＤＡ１、ＤＡ２）を少なくとも画像の１水平走査期間内で固定電位としておくだけで、上記のクロストークを防止できる。すなわち、第１の層間絶縁膜５１および第２の層間絶縁膜５２は、膜厚が凡そ１．０μｍであるのに対して、２本のデータ線ｓｉｇ２本の間隔は約２μｍ以上であるため、各データ線ｓｉｇとダミーの配線層ＤＡ（ＤＡ１、ＤＡ２）との間に構成される容量に比して、２本のデータ線ｓｉｇの間に構成される容量は十分に無視できる。それ故、データ線ｓｉｇから漏れた高周波数の信号はダミーの配線層ＤＡで吸収されるので、２本のデータ線ｓｉｇの間でのクロストークを防止できる。
［その他の形態］
なお、上記形態では、保持容量ｃａｐを構成するのに容量線ｃｌｉｎｅ（容量電極）を形成したが、従来技術で説明したように、ＴＦＴを構成するためのポリシリコン膜を利用して保持容量ｃａｐを構成してもよい。

また、図１１に示すように、共通給電線ｃｏｍと電位保持電極ｓｔとの間に保持容量ｃａｐを構成してもよい。この場合には、図１２（Ａ）、（Ｂ）に示すように、電位保持電極ｓｔとゲート電極３１とを電気的に接続させるためのゲート電極３１の延設部分３１０を共通給電線ｃｏｍの下層側にまで拡張し、この延設部分３１０と共通給電線ｃｏｍとの間の位置する第１の層間絶縁膜５１を誘電体膜とする保持容量ｃａｐを構成すればよい。

以上説明したように、本発明に係る表示装置では、発光素子を構成する有機半導体膜の形成領域を規定する絶縁性のバンク層をデータ線と対向電極との間、または駆動回路と対向電極との間に介在させることに特徴を有する。従って、データ線や駆動回路に重なるように対向電極を形成しても、データ線や駆動回路の配線層に容量が寄生することを防止できる。それ故、駆動回路の負荷を低減できるとともに、画像信号の高周波数化を図ることができる。

本発明を適用した表示装置、およびそれに形成したバンク層の形成領域を模式的に示す説明図である。 本発明を適用した表示装置のブロック図である。 本発明を適用した表示装置の画素領域を拡大して示す平面図である。 図３のＡ−Ａ′線における断面図である。 図３のＢ−Ｂ′線における断面図である。 （Ａ）は図３のＣ−Ｃ′線における断面図、（Ｂ）はバンク層の形成領域を中継電極を覆うまで拡張しない構造の断面図である。 図１に示す表示装置に用いた発光素子のＩ−Ｖ特性を示すグラフである。 本発明を適用した表示装置の製造方法を示す工程断面図である。 図１に示す表示装置の改良例を示すブロック図である。 （Ａ）は、図９に示す表示装置に形成したダミーの配線層を示す断面図、（Ｂ）はその平面図である。 図１に示す表示装置の変形例を示すブロック図である。 （Ａ）は、図１１に示す表示装置に形成した画素領域を拡大して示す平面図、（Ｂ）はその断面図である。 従来の表示装置のブロック図である。 （Ａ）は、図１３に示す表示装置に形成した画素領域を拡大して示す平面図、（Ｂ）はその断面図である。

符号の説明

１ 表示装置
２ 表示部
３ データ側駆動回路（第１の駆動回路）
４ 走査側駆動回路（第２の駆動回路）
５ 検査回路
６ 実装用パッド
７ 画素領域
１０ 透明基板
２０ 第１のＴＦＴ
２１ 第１のＴＦＴのゲート電極
３０ 第２のＴＦＴ
３１ 第２のＴＦＴのゲート電極
４０ 発光素子
４１ 膜画素電極
４２ 正孔注入層
４３ 有機半導体膜
５０ ゲート絶縁膜
５１ 第１の層間絶縁膜
５２ 第２の層間絶縁膜
ＤＡ ダミーの配線層
ｂａｎｋ バンク層
ｃａｐ 保持容量
ｃｌｉｎｅ 容量線
ｃｏｍ 共通給電線
ｇａｔｅ 走査線
ｏｐ 対向電極
ｓｉｇ データ線
ｓｔ 電位保持電極

Claims (16)

1. 複数の走査線と、
   前記複数の走査線と交差する方向に設けられた複数のデータ線と、
   複数の共通給電線と、
   前記複数のデータ線と前記複数の走査線とによりマトリクス状に形成された複数の画素と、
   前記複数のデータ線に対して画像信号を出力する第１の駆動回路と、
   前記複数の走査線に対して走査信号を出力する第２の駆動回路と、を有し、
   前記複数の画素の各々は、
   画素電極と、
   前記画素電極に対向する対向電極との間に流れる駆動電流によって発光する発光素子と、を備え、
   前記発光素子は有機半導体膜を含み、
   前記有機半導体膜は絶縁膜からなるバンク層で囲まれており、
   前記第１の駆動回路及び前記第２の駆動回路のうち少なくともいずれかは、前記バンク層によって覆われていること、
   を特徴とする表示装置。
2. 複数の走査線と、
   前記複数の走査線と交差する方向に設けられた複数のデータ線と、
   複数の共通給電線と、
   前記複数のデータ線と前記複数の走査線とによりマトリクス状に形成された複数の画素と、
   前記複数のデータ線に対して画像信号を出力する第１の駆動回路と、
   前記複数の走査線に対して走査信号を出力する第２の駆動回路と、を有し、
   前記複数の画素の各々は、
   画素電極と、
   前記画素電極に対向する対向電極との間に流れる駆動電流によって発光する発光素子と、を備え、
   前記発光素子は有機半導体膜を含み、
   前記有機半導体膜は絶縁膜からなるバンク層で囲まれており、
   前記第１の駆動回路及び前記第２の駆動回路のうち少なくともいずれかの配線層と前記対向電極との間には前記バンク層が介在していること、
   を特徴とする表示装置。
3. 請求項１または２に記載の表示装置において、
   前記複数の画素の各々は、
   ゲート電極を備え、前記複数の走査線のうち対応する走査線を介して走査信号が前記ゲート電極に供給される第１のトランジスタと、
   前記複数のデータ線のうち対応するデータ線及び前記第１のトランジスタを介して供給される画像信号に応じて、前記複数の共通給電線のうち対応する共通給電線と前記画素電極との電気的な接続の制御を行う第２のトランジスタと、を備えていること、
   を特徴とする表示装置。
4. 請求項３に記載の表示装置において、
   前記第２のトランジスタの一部と前記画素電極とは重なっていること、
   を特徴とする表示装置。
5. 請求項３または４に記載の表示装置において、
   前記第１のトランジスタは前記バンク層により覆われていること、
   を特徴とする表示装置。
6. 請求項３乃至５のいずれかに記載の表示装置において、
   前記第２のトランジスタと前記画素電極とは中継電極を介して接続されており、
   前記中継電極は前記バンク層により覆われていること、
   を特徴とする表示装置。
7. 請求項１乃至６のいずれかに記載の表示装置において、
   前記有機半導体膜は、インクジェット法により形成された膜であり、
   前記バンク層は、撥水性を有する膜であること、
   を特徴とする表示装置。
8. 請求項１乃至７のいずれかに記載の表示装置において、
   前記バンク層は、膜厚が１μｍ以上であること、
   を特徴とする表示装置。
9. 請求項１乃至８のいずれかに記載の表示装置において、
   前記バンク層は黒色のレジスト膜から構成されていること、
   を特徴とする表示装置。
10. 請求項１乃至９のいずれかに記載の表示装置において、
    前記複数の共通給電線の各々の単位長さ当たりの抵抗値は、前記複数のデータ線の対応するデータ線の単位長さ当たりの抵抗値よりも小さいこと、
    を特徴とする表示装置。
11. 請求項１乃至１０のいずれかに記載の表示装置において、
    前記複数の共通給電線の各々の線幅は、前記複数のデータ線の対応するデータ線の線幅よりも大であること、
    を特徴とする表示装置。
12. 複数の走査線と、
    前記複数の走査線と交差する方向に設けられた複数のデータ線と、
    複数の共通給電線と、
    前記複数のデータ線に対して画像信号を出力する第１の駆動回路と、
    前記複数の走査線に対して走査信号を出力する第２の駆動回路と、
    前記複数のデータ線と前記複数の走査線との交差部に対応して形成された複数の画素電極と、を備え、
    前記複数の画素電極の各々の周囲には絶縁膜からなるバンク層が設けられており、
    前記第１の駆動回路及び前記第２の駆動回路のうち少なくともいずれかは、前記バンク層によって覆われていること、
    を特徴とするアクティブマトリクス基板。
13. 複数の走査線と、
    前記複数の走査線と交差する方向に設けられた複数のデータ線と、
    複数の共通給電線と、
    前記複数のデータ線に対して画像信号を出力する第１の駆動回路と、
    前記複数の走査線に対して走査信号を出力する第２の駆動回路と、
    前記複数のデータ線と前記複数の走査線との交差部に対応して形成された複数の画素電極と、を備え、
    前記複数の画素電極の各々の周囲には絶縁膜からなるバンク層が設けられており、
    前記第１の駆動回路及び前記第２の駆動回路のうち少なくともいずれかの配線層と前記対向電極との間には前記バンク層が介在していること、
    を特徴とするアクティブマトリクス基板。
14. 請求項１２または１３に記載のアクティブマトリクス基板において、 前記複数の画素電極の各々に対応して、
    前記複数の走査線のうち対応する走査線にゲート電極が接続された第１のトランジスタと、
    前記複数の共通給電線のうち対応する共通給電線にソースまたはドレインが接続された第２のトランジスタと、を備え、
    前記複数のデータ線の各々の少なくとも１部は前記バンク層により覆われており、
    前記第２のトランジスタの少なくとも１部は前記バンク層により覆われていること、
    を特徴とするアクティブマトリクス基板。
15. 請求項１４に記載のアクティブマトリクス基板において、
    前記第１のトランジスタの少なくとも１部は前記バンク層により覆われていること、
    を特徴とするアクティブマトリクス基板。
16. 請求項１２乃至１５のいずれかに記載のアクティブマトリクス基板と、
    前記複数の画素電極の各々に対応して有機半導体膜が設けられたこと、
    を特徴とする表示装置。
    
    

Images