[go: up one dir, main page]

JP2004101995A - 光合分岐素子 - Google Patents

光合分岐素子 Download PDF

Info

Publication number
JP2004101995A
JP2004101995A JP2002265148A JP2002265148A JP2004101995A JP 2004101995 A JP2004101995 A JP 2004101995A JP 2002265148 A JP2002265148 A JP 2002265148A JP 2002265148 A JP2002265148 A JP 2002265148A JP 2004101995 A JP2004101995 A JP 2004101995A
Authority
JP
Japan
Prior art keywords
waveguide
optical
output
branching
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002265148A
Other languages
English (en)
Inventor
Masaki Kamitoku
神徳 正樹
Hiroshi Takahashi
高橋 浩
Takashi Saida
才田 隆志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2002265148A priority Critical patent/JP2004101995A/ja
Publication of JP2004101995A publication Critical patent/JP2004101995A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

【課題】小さな素子サイズで低損失、特に小さな分岐比が容易に得られる光合分岐素子を提供するにある。
【解決手段】基板10上に、入力用光導波路11と、前記入力用光導波路11に接続されたマルチモード干渉光導波路12と、前記マルチモード干渉光導波路12に接続された複数の出力用導波路13が配置された光合分岐素子において、前記入力用導波路11の少なくとも1本が、前記マルチモード干渉導波路12の中心からオフセット量14を有した位置に配置され、かつそのオフセット量14が前記入力用光導波路幅11の半分以下であることを特徴とする。
【選択図】    図4

Description

【0001】
【発明の属する技術分野】
本発明は、光合分岐素子に関する、例えば、光通信若しくは光信号処理に用いられる光回路の基本回路要素として使用されるものである。
【0002】
【従来の技術】
光通信システムや光信号処理技術の高度化に伴い、複雑な機能を果たす光回路が必要とされている。
石英系光導波路を用いた平面光回路は、設計上多くの自由度を有していること、並びに電子部品と類似した方法で基板上に光回路を製造することができるため、製造が簡易であると伴に、安定した同路が実現できるという特徴を有している。
このため、波長合分波器であるアレイ導波路回折格子などを代表として、現在の波長多重光通信システムにおいてなくてはならない光部品の製造法となっている。
【0003】
そして、今後の光通信のさらなる大容量化・高速化並びに、光信号処理システムにおいて、これらの光回路の重要性はますます大きくなると考えられている。これらの光回路を構成する回路要素として、光の合分岐機能は、最も重要なものの一つである。
本発明はその新たな構成方法を提供するものである。
尚、光分岐素子は光の伝搬方向を逆にすることで、光合波回路として機能するため、合わせて光合分岐素子と呼ぶ場合もある。
【0004】
まず、従来の光分岐素子の例を図9に示す。
光分岐素子を構成法としては様々なものが用いられている。
まず第一に図9(a)に示すY分岐回路が1つの例である。
この方法は、Y分岐部分により、導波路を伝搬する光の分布が急激に変化するために過剰損失が生じやすいことと、Y分岐の分岐角が小さいために、素子サイズが大きくなることが問題となっている。
また、本発明と比較を後で行うが、低損失で微小量の分岐を得ることが困難であるという問題点を有している。
【0005】
図9(b)は方向性結合器を用いた光分岐素子である。
この方法は近接した光導波路間の結合により光を分岐するため、安定な結合率を得ることが難しく、わずかな製造誤差により特性が大きく変化するという問題点を有している。
図9(c)はスラブ導波路を用いたスプリッタ回路である。
多数の光導波路に光を分配する方法として非常に優れた方法であるが、少ない本数の光導波路に光を分配する場合には、光損失が大きくなるという問題を有している。
【0006】
図9(d)は導波路中に部分反射ミラーを用いることで一部の光を分岐する方法である。
この方法は比較的安定な分岐を実現することができるが、部分反射ミラーと光回路を別々に製造する必要があるため、複雑な光回路を実現するためには、製造歩留まりやコスト面で問題を有していた。
図9(e)はマルチモード干渉導波路(MMI)を用いた光分岐素子である(本技術については非特許文献1に詳しい)。
この構成は他の手法に比べると、比較的小型の光同路を簡易に実現できるという特徴を有している。
また、特定の比率の光分岐比が安定して得られる有用な素子であることが知られている。
【0007】
しかしながら、安定な分岐比が得られるという特徴の反面、自由な分岐比を得ることは困難であった。
特に小さな分岐比を実現することが、困難な課題となっていた。
ここで、マルチモード干渉導波路は、マルチモード干渉導波路内における光の複雑な干渉現象を利用するために、パラメータの選択により、全く異なった素子特性を示す為、適切なパラメータを選択することは、非常に重要である。
尚、ここで言うパラメータとは、導波路の屈折率、導波路の屈折率差、入射導波路幅、入射導波路の接続位置、マルチモード導波路の幅及び長さ、出力用導波路幅、出力用導波路の接続位置、導波路の接続角度などがあり、非常に多くのパラメータの組み合わせが考えられる。
【0008】
以上に述べたように、従来の光分岐素子においては、小さな素子サイズ、低損失の素子構成、自由な分岐比(特に小さな分岐比)の実現などの、すべての要件を満たした光分岐素子の実現は困難であり、光回路の基本要素として改善が必要となっていた。
また、従来の素子においては、製造上特殊なプロセスが必要なものもあり、多くの機能を搭載した光回路の実現をはかる上で問題となっていた。
【0009】
【非特許文献1】
L. B. Soldano, and E. C. M. Pennings, ” Optical multi−mode interferencedevices based on self−imaging: principles and applications” J. of Lightwave Technol., vol.13 pp.615−627, 1995,
【0010】
【発明が解決しようとする課題】
以上に述べたように、従来の光分岐素子においては、小さな素子サイズ、低損失の構成、自由な分岐比(特に小さな分岐比)、製造上特殊なプロセスを要求しないことなどのすべての要件を満たした光分岐素子の実現は困難であり、光回路の基本要素として改善が必要となっていた。
【0011】
【課題を解決するための手段】
本発明においては、上記問題が、マルチモード干渉導波路を用いた光回路において、適切な条件を設定することにより、解決できることを見いだした。
具体的には、請求項1に掲げるように基板上に、入力用光導波路と、前記入力用光導波路に接続されたマルチモード干渉光導波路と、前記マルチモード干渉光導波路に接続された、複数の出力用導波路から構成された光合分岐素子において、前記入力用導波路が、前記マルチモード干渉導波路の中心からオフセット量を有した位置に配置され、かつそのオフセット量が前記入力用光導波路幅の半分以下であることを特徴とする光合分岐素子とすることにより、光の分岐比を変化させることができる。
【0012】
また、請求項2に掲げるように、基板上に、入力用光導波路と、前記入力用光導波路に接続されたマルチモード干渉光導波路と、前記マルチモード干渉光導波路に接続された、複数の出力用導波路から構成された光合分岐素子において、該入力用導波路がマルチモード干渉導波路に対して斜めに配置されていることを特徴とする光合分岐素子とすることにより、光の分岐比を変化させることができる。
【0013】
また、請求項3に掲げるように、3本の出力用導波路を有する光合分岐素子においては、請求項1と同様に前記入力用光導波路を前記マルチモード干渉導波路の中心から微小量のオフセット量を有した位置に配置すると共に、出力用導波路の位置を特定の位置に配置することにより、従来の構成方法では困難であった微小量の分岐比を簡易に実現できる。
【0014】
また、請求項4並びに請求項5では、3本の光導波路に導波路オフセット量若しくは導波路幅を不連続に変化させることにより、光分岐比を微調整し、所望の光分岐比を実現することができる。
【0015】
また、請求項6では、前記光導波路をシリコン基板乃至は石英基板上に形成された石英系光導波路としたものである。
【0016】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
ただし、説明の反復を避けるために、図中では同じ機能を有する光学回路には同じ番号を付与している。
また、以下の説明では、光導波路はシリコン基板上に形成された石英系光導波路である。
これは、安定で信頼性に優れた導波路型光フィルタを実現できるからである。
しかしながら、本発明はこの構成に限定されるものではなく、半導体導波路、ポリマ導波路、LiNbO導波路などの他の光導波路を用いても勿論構わない。
【0017】
〔実施形態1〕
本発明の第1の実施形態に係る光分岐素子の構成例を図1に示す。
図1に示すように、基板10上には、入力用光導波路11、マルチモード干渉導波路12、2本の出力用導波路13が配置され、マルチモード干渉導波路12は入力用導波路11に接続し、また、2本の出力用導波路13はマルチモード干渉導波路12に接続している。
また、本発明の主要な要件として、入力用光導波路11の中心とマルチモード干渉導波路12の中心がオフセット量14を有しており、そのオフセット量14が入力用光導波路11の幅の半分以下であることを特徴とする。
【0018】
尚、図1においては、構成をわかりやすくするため、入力用導波路11が1本、出力用導波路13が2本の例を示しているが、請求項1の条件を満たす入力用導波路11を少なくとも1本有していれば、入力用導波路11並びに出力用導波路13の本数に制限はない。
本実施形態の効果について、図2を参照して説明する。
図1に示すような光分岐回路において、従来の構成、即ち、オフセット量=0の場合には、50%:50%の分岐比を得ることは簡単であるが、分岐比を変化させることは困難であった。
【0019】
一方、本実施形態においては、オフセット量14を変化させることで、光の分岐比を変化させることができる。
図1に示すような光分岐回路において、入力導波路11のオフセット量14を変化させた時の各ポートからの出力特性、並びに全挿入損失を図2に示す。
図2から明らかなように、従来法では困難であった、光強度の調整が低損失で実現が可能となる。
【0020】
このように、従来構成では困難であった光の分岐比の調整が、本実施形態の構成を用いることで実現できた。
尚、オフセット量14が大きくなりすぎると、図2(b)に示すように過剰損失が大きくなる為、低損失の光分岐回路を実現するためには、オフセット量14が入力用導波路幅11の半分以下であることが望ましい。
【0021】
〔実施形態2〕
本発明の第2の実施形態に係わる光分岐素子の構成例を図3に示す。
図3に示すように、基板10上には、入力用光導波路11、マルチモード干渉導波路12、出力用導波路13が配置されている。
また、本発明の主要な要件として、入力用光導波路11はマルチモード干渉導波路12に対して斜めに接続されている。
尚、本実施形態においては入力用光導波路11の位置はマルチモード干渉導波路12の中心若しくは中心近傍が望ましいが、その場所のみに限定されるものではない。
【0022】
例えば、請求項1に掲げるようにオフセット量を設けることで更に高い効果を得る事が可能である。
尚、図3においては、構成をわかりやすくするため、入力用導波路11が1本、出力用導波路13が2本の例を示しているが、請求項2の条件を満たす入力用導波路11を少なくとも1本有していれば、入力用導波路11並びに出力用導波路13の本数に制限はない。
【0023】
本実施形態の効果は、ほぼ実施例1と同様である。
簡単のために、導波路がマルチモード導波路の中心に配置されている場合をもとに説明するが、入力用導波路11とマルチモード干渉導波路12の角度の差が0である場合には、従来の構成と同等となる。即ち、50%:50%の分岐比となる。
これに対して、入力用導波路11を斜めにすることで、光の分岐比を変化させる事ができる。
このように、従来構成では困難であった光の分岐比の調整が、本実施形態の構成を用いる事で実現できた。
【0024】
〔実施形態3〕
本発明の第3の実施形態に係わる光分岐素子の構成例を図4に示す。本実施形態は、請求項3に掲げるものである。
図4に示すように、基板10上には、入力用光導波路11、マルチモード干渉導波路12、第1、第2、第3の出力用導波路13が配置され、マルチモード干渉導波路12は入力用導波路11に接続し、また、3本の出力用導波路13はマルチモード干渉導波路12に接続している。
【0025】
また、実施形態1と同様に、入力用光導波路11の中心とマルチモード干渉導波路12の中心がオフセット量14を有しており、そのオフセット量14が入力用光導波路11の幅の半分以下である光分岐素子において、マルチモード干渉導波路12の幅をW、3本の出力用導波路13の導波路幅をW,W,W、出力用導波路13の接続位置のマルチモード干渉導波路12の中心からのオフセット量をΔ,Δ,Δとして、Δ=(W−W)/2,Δ=0,Δ=−(W−W)/2と設定したことを特徴とする。
【0026】
前述したようにマルチモード干渉導波路12を用いた光回路においては、これらのパラメータの選択により、大きく特性が変化することが知られており、このような構成とすることで、従来の方法では実現困難であった、微小量の分岐を低損失で実現する事が可能となる。
【0027】
本実施形態の効果について図5を参照して説明する。
図4に示す光分岐回路において、入力用導波路11のオフセット量14を変化させたときの各ポートからの出力特性、並びに全挿入損失を図5に示す。
図5に示すように、従来法では困難であった、微小量の光分岐を低損失で実現することが可能になった。
尚、図4においても、請求項1又は2の条件を満たす入力用導波路11を少なくとも1本有していれば、入力用導波路11の本数に制限はない。
【0028】
〔実施形態4〕
本発明の第4の実施形態に係わる光分岐素子の構成例を図6に示す。本実施形態は、請求項4に掲げるものである。
請求項3の光合分岐素子であって、出力用導波路13の接続位置を出力用導波路幅の半分以下の微小量変化させることにより、第1の出力用導波路13と第3の出力用導波路13の光出力強度を一致させたことを特徴とする。
【0029】
通常の光回路においては、光の分岐比が対称になることが求められることが多い、即ち、第1の出力用導波路13と第3の出力用導波路13の強度が一致していることが望ましい。
本実施形態では、出力用導波路13の接続位置を微小量変化させることにより調整を可能とした。
【0030】
〔実施形態5〕
本発明の第5の実施形態に係わる光分岐素子の構成例を図7に示す。本実施形態は、請求項5に掲げるものである。
【0031】
請求項1−3の光合分岐素子であって、出力用導波路13に、これと同じ幅の他の出力用導波路15とを接続し、これら導波路13,15の接続位置にオフセットを設けるか、若しくは、出力用導波路13に、これよりも幅の狭い他の出力用導波路16を接続したものである。つまり、導波路幅を不連続に変化させたことにより、光強度の調整を可能としたものである。
【0032】
以上述べてきたように、本発明の光合分岐素子は低損失で小さなサイズで、分岐比の設計自由度の高い分岐回路が実現できる。特に、比較的小さな分岐比が実現できる点で効果が高い。
更に、従来型の分岐回路の形状と、その分岐部の幅と分岐比、分岐部の幅と長さの関係について図8に示す。
図8(a)はY分岐素子を二つ組み合わせた、従来型のW型の分岐回路を示している。
この素子においては、テーパ状に広げた導波路の終端幅とテーパの広がり角度(テーパの長さ)が、良好な特性を得る為に重要なパラメータである。
テーパの広がり角度は、急すぎると安定に光を拡大することができないため、損失の原因となる。
また、角度が小さすぎると無用に素子長が長くなるため、好ましくない。
【0033】
図8(b)(c)では、ほぼ最適化された条件において、分岐比と素子長の関係を示す。
図8(b)はテーパ状に広げた導波路の終端幅に対して、両端にある導波路への光の分岐比を示したものである。
図に示したように、終端導波路幅が広がるほど分岐比を小さくすることができる。
1%の分岐比を実現するためには導波路幅として90μm程度に設定すればよい事が分かる。
一方、図8(c)から、10000μm以上と非常に大きくなってしまい、集積回路に用いるには適していない。
【0034】
これに対し、本発明においては、1000μm若しくはそれ以下のサイズで、微小な分岐比を実現する事ができ、従来型の1/10以下のサイズで素子の実現が可能となる。
以上より、明らかなように、本発明は低損失かつ小型の素子の実現に適しており、光集積回路に適した回路である。
【0035】
このように説明したように、本発明は、マルチモード干渉導波路を用いた光合分岐素子に関するもので、マルチモード干渉導波路に対する入出力導波路の配置関係(オフセット、傾き、幅等)に特徴があり、低損失、高い分岐比自由度を実現できる。
【0036】
【発明の効果】
以上、図面を参照して詳細に説明したように、本発明の光合分波器を用いれば、従来の方法では困難であった、小さな素子サイズで低損失、特に小さな分岐比を自由に設計できるようになる、また、製造も簡易になる。
本素子は光回路を実現するための基本要素であるため、光回路の製造が簡易になり、安価な素子の実現に寄与することができる。
【図面の簡単な説明】
【図1】本発明の第1の請求項に関する光分岐素子の構成図である。
【図2】本発明の第1の請求項に係るオフセット量に対する分岐比(過剰損失)の関係を示すグラフである。
【図3】本発明の第2の請求項に関する光分岐素子の構成図である。
【図4】本発明の第3の請求項に関する光分岐素子の構成図である。
【図5】本発明の第3の請求項に係るオフセット量に対する出力強度とLossの関係を示すグラフである。
【図6】本発明の第4の請求項に関する光分岐素子の構成図である。
【図7】本発明の第5の請求項に関する光分岐素子の構成図である。
【図8】図8(a)は従来の分岐回路の形状を示す平面図、図8(b)は従来の分岐回路の分岐部の幅と分岐比との関係を示すグラフ、図8(c)は従来の分岐回路の分岐部の幅はと長さの関係を示すグラフである。
【図9】従来の光分岐素子の構成図である。
【符号の説明】
10 基板
11 入力用導波路
12 マルチモード干渉導波路
13 出力用導波路
14 入力用導波路とマルチモード干渉導波路のオフセット量
15 他の出力用導波路
16 他の出力用導波路

Claims (6)

  1. 基板上に、入力用光導波路と、前記入力用光導波路に接続されたマルチモード干渉光導波路と、前記マルチモード干渉光導波路に接続された複数の出力用導波路が配置された光合分岐素子において、前記入力用導波路の少なくとも1本が前記マルチモード干渉導波路の中心からオフセット量を有した位置に配置され、かつそのオフセット量が前記入力用光導波路幅の半分以下であることを特徴とする光合分岐素子。
  2. 基板上に、入力用光導波路と、前記入力用光導波路に接続されたマルチモード干渉光導波路と、前記マルチモード干渉光導波路に接続された複数の出力用導波路が配置された光合分岐素子において、前記入力用導波路の少なくとも1本が前記マルチモード干渉導波路に対して斜めに配置されていることを特徴とする光合分岐素子。
  3. 請求項1又は2記載の光合分岐素子であって、前記出力用導波路が少なくとも3本で構成されており、各出力用導波路幅をW,W,Wとし、前記マルチモード干渉導波路幅をWとし、前記出力用導波路の接続位置は、前記マルチモード干渉導波路の中心からのオフセット量をΔ,Δ,Δとして、Δ=(W−W)/2,Δ=0,Δ=−(W−W)/2と設定したことを特徴とする光合分岐素子。
  4. 請求項3記載の光合分岐素子であって、前記出力用導波路の接続位置を出力光導波路幅の半分以下の微小量変化させることにより、対称に位置する前記出力用導波路の光出力強度を一致させたことを特徴とする光合分岐素子。
  5. 請求項1,2,3又は4記載の光合分岐素子であって、前記出力用導波路にオフセット量を設けるか、若しくは前記出力用導波路幅を不連続に変化させることにより光強度を調整したことを特徴とする光合分岐素子。
  6. 請求項1,2,3,4又は5の光合分岐素子であって、前記光導波路がシリコン基板乃至は石英基板上に形成された石英系光導波路であることを特徴とする光合分岐素子。
JP2002265148A 2002-09-11 2002-09-11 光合分岐素子 Pending JP2004101995A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002265148A JP2004101995A (ja) 2002-09-11 2002-09-11 光合分岐素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002265148A JP2004101995A (ja) 2002-09-11 2002-09-11 光合分岐素子

Publications (1)

Publication Number Publication Date
JP2004101995A true JP2004101995A (ja) 2004-04-02

Family

ID=32264369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002265148A Pending JP2004101995A (ja) 2002-09-11 2002-09-11 光合分岐素子

Country Status (1)

Country Link
JP (1) JP2004101995A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005116704A1 (ja) * 2004-05-26 2005-12-08 Hitachi Chemical Co., Ltd. 光分岐光導波路
JP2005338381A (ja) * 2004-05-26 2005-12-08 Hitachi Chem Co Ltd 光導波路
JP2015025980A (ja) * 2013-07-29 2015-02-05 三菱電機株式会社 光導波素子
JP2015173223A (ja) * 2014-03-12 2015-10-01 三菱電機株式会社 光半導体装置
JP2019029621A (ja) * 2017-08-03 2019-02-21 富士通オプティカルコンポーネンツ株式会社 波長可変光源、及び光モジュール
CN113900177A (zh) * 2021-09-30 2022-01-07 烽火通信科技股份有限公司 一种光学合束器及其制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005116704A1 (ja) * 2004-05-26 2005-12-08 Hitachi Chemical Co., Ltd. 光分岐光導波路
JP2005338381A (ja) * 2004-05-26 2005-12-08 Hitachi Chem Co Ltd 光導波路
US7840108B2 (en) 2004-05-26 2010-11-23 Hitachi Chemical Co., Ltd. Light branching optical waveguide
JP2015025980A (ja) * 2013-07-29 2015-02-05 三菱電機株式会社 光導波素子
JP2015173223A (ja) * 2014-03-12 2015-10-01 三菱電機株式会社 光半導体装置
JP2019029621A (ja) * 2017-08-03 2019-02-21 富士通オプティカルコンポーネンツ株式会社 波長可変光源、及び光モジュール
JP7077544B2 (ja) 2017-08-03 2022-05-31 富士通オプティカルコンポーネンツ株式会社 波長可変光源、及び光モジュール
CN113900177A (zh) * 2021-09-30 2022-01-07 烽火通信科技股份有限公司 一种光学合束器及其制备方法
CN113900177B (zh) * 2021-09-30 2023-08-11 烽火通信科技股份有限公司 一种光学合束器及其制备方法

Similar Documents

Publication Publication Date Title
JP5625449B2 (ja) マッハ・ツェンダ干渉計、アレイ導波路回折格子及びマッハ・ツェンダ干渉計の製造方法
CN111796360B (zh) 弯曲波导构造
JP2003195239A (ja) 集積型光導波路デバイス
JP7205101B2 (ja) 光変調器
JP3878012B2 (ja) 光導波回路
JP3023878B2 (ja) 導波型光分岐素子
KR100509511B1 (ko) 집적광학광파워분할기및그제조방법
US7876986B2 (en) Shared slab AWG circuits and systems
Doerr et al. Compact and low-loss manner of waveguide grating router passband flattening and demonstration in a 64-channel blocker/multiplexer
JP2004101995A (ja) 光合分岐素子
JP2000241644A (ja) 多モード干渉光カプラ
CN111025468B (zh) 一种模式复用解复用器、模式解复用方法及模式复用方法
JP5137619B2 (ja) Plc型可変分散補償器
JP4263027B2 (ja) 導波路型光信号処理器
TW451093B (en) Analog optical switches using an integrated machzehnder interferometer having a movable phase shifter
CN117214995A (zh) 一种基于各向异性材料的相位控制波导结构及其波分复用器结构
JP2653883B2 (ja) 広波長域動作導波型光分岐素子
CN215067407U (zh) 基于soi平台的光分束器
TW200405048A (en) Polarization-insensitive planar lightwave circuits and method for fabricating the same
JP4934625B2 (ja) Plc型可変分散補償器
JP3988863B2 (ja) アレイ導波路格子型波長合分波器を含む集積光回路
JP2013041146A (ja) 波長選択性多モード干渉導波路デバイス
JPWO2012026524A1 (ja) マッハツェンダー干渉計−アレイ導波路格子及び平面光波回路チップ
JP3664933B2 (ja) 光導波路型光スイッチ
JP3142081B2 (ja) 導波型光分岐素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070214

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070222

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070316