JP2004071900A - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP2004071900A JP2004071900A JP2002230411A JP2002230411A JP2004071900A JP 2004071900 A JP2004071900 A JP 2004071900A JP 2002230411 A JP2002230411 A JP 2002230411A JP 2002230411 A JP2002230411 A JP 2002230411A JP 2004071900 A JP2004071900 A JP 2004071900A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- pad
- bonding
- die pad
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 claims abstract description 53
- 239000011347 resin Substances 0.000 claims abstract description 53
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 30
- 238000005219 brazing Methods 0.000 claims description 21
- 230000001105 regulatory effect Effects 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000011888 foil Substances 0.000 description 30
- 238000000926 separation method Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 239000004593 Epoxy Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000001721 transfer moulding Methods 0.000 description 5
- 238000001746 injection moulding Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 235000019219 chocolate Nutrition 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】ダイパッド１１およびボンディングパッド１２と、絶縁性樹脂１６との結合を強化する。
【解決手段】ダイパッド１１と一体して形成されるボンディングパッド１２Ｂを、ボンディングパッド１２Ｂの径よりも幅が狭く形成された配線部２０で連続させる。このことにより、両者の側面の面積を増大させることができるので、回路装置の構成要素を封止する絶縁性樹脂１６との接着力を向上させることができる。従って、ダイパッド１１およびボンディングパッド１２Ｂが、絶縁性樹脂１６と剥離してしまうのを防止することができる。
【選択図】 図１
【解決手段】ダイパッド１１と一体して形成されるボンディングパッド１２Ｂを、ボンディングパッド１２Ｂの径よりも幅が狭く形成された配線部２０で連続させる。このことにより、両者の側面の面積を増大させることができるので、回路装置の構成要素を封止する絶縁性樹脂１６との接着力を向上させることができる。従って、ダイパッド１１およびボンディングパッド１２Ｂが、絶縁性樹脂１６と剥離してしまうのを防止することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、導電パターンにより形成されるボンディングパッドと絶縁性樹脂との接合を強化させた回路装置に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１１のように、プリント基板ＰＳに実装される。
【０００３】
またこのパッケージ型半導体装置６１は、半導体チップ６２の周囲を樹脂層６３で被覆し、この樹脂層６３の側部から外部接続用のリード端子６４が導出されたものである。しかし、このパッケージ型半導体装置６１は、リード端子６４が樹脂層６３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００４】
図１２は、支持基板としてガラスエポキシ基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここではガラスエポキシ基板６５にトランジスタチップＴが実装されたものとして説明していく。
【０００５】
このガラスエポキシ基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０と第２の裏面電極７１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極６７と第１の裏面電極７０が、第２の電極６８と第２の裏面電極７１が電気的に接続されている。またダイパッド６９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続され、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板６５に樹脂層７３が設けられている。
【０００６】
前記ＣＳＰ６６は、ガラスエポキシ基板６５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極７０、７１までの延在構造が簡単であり、安価に製造できるメリットを有する。また前記ＣＳＰ６６は、図１１のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６６、パッケージ型半導体装置６１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したようなＣＳＰ６９等の半導体装置では、第１の電極６７および第２の電極６８と、絶縁層７３との接力が弱く、両者が剥離してしまう可能性がある問題点があった。
【０００８】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、電極とそれを封止する絶縁性樹脂との接合力を強化した回路装置を提供することにある。更に、本発明の目的は、回路装置の裏面に形成される外部電極を均等の大きさに形成することができる回路装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、第１に、半導体素子が実装されるダイパッドと、前記ダイパッドに近接して設けられ且つ前記ダイパッドとは電気的に分離された第１のボンディングパッドと、前記ダイパッドに近接して設けられ且つ前記ダイパッドと一体に形成された第２のボンディングパッドと、前記ダイパッド、前記第１のボンディングパッドおよび前記第２のボンディングパッドの裏面を露出させて、前記半導体素子、前記ダイパッド、前記第１のボンディングパッドおよび前記第２のボンディングパッドを封止する絶縁性樹脂とを有し、前記第２のボンディングパッドが、幅が狭く形成された配線部を介して前記ダイパッドと連続することにより、前記第２のボンディングパッドと前記絶縁性樹脂とが接触する面積を増大させ、ボンディングパッドと前記絶縁性樹脂との接合を強化したことを特徴とする。
【００１０】
本発明は、第２に、前記第１のボンディングパッドは前記ダイパッドの対向する２つの辺に沿って複数個が設けられることを特徴とする。
【００１１】
本発明は、第３に、前記第２のボンディングパッドは前記ダイパッドの対向する他の２つの辺に沿って複数個が設けられることを特徴とする。
【００１２】
本発明は、第４に、前記半導体素子は、金属細線を介して所望の前記第１のボンディングパッドおよび第２のボンディングパッドと電気的に接続されることを特徴とする。
【００１３】
本発明は、第５に、前記第１のボンディングパッドおよび前記第２のボンディングパッドは、円形に形成されることを特徴とする。
【００１４】
本発明は、第６に、半導体素子が実装されるダイパッドと、前記ダイパッドを囲むようにして設けたボンディングパッドと、前記ダイパッドの裏面に設けた第１の外部電極と、ボンディングパッド１１の裏面に設けた第２の外部電極と、前記両外部電極に対応する箇所に開口部を形成して且つ裏面を被覆するレジストとを有し、前記第２の外部電極に対応する箇所に設けられる前記レジストの開口部を、前記ボンディングパッドよりも大きく形成して、前記開口部より露出する前記ボンディングパッドの裏面の濡れ性と、前記ボンディングパッドの裏面に塗布される外部電極の材料であるロウ材の量とで、前記第２の外部電極の大きさを規制することを特徴とする。
【００１５】
本発明は、第７に、前記第１の外部電極は、前記レジストの開口部により位置および大きさを規制することを特徴とする。
【００１６】
【発明の実施の形態】
（回路装置１０の構成を説明する第１の実施の形態）
図１を参照して、本発明の回路装置１０の構成等を説明する。図１（Ａ）は回路装置１０の平面図であり、図１（Ｂ）は回路装置１０の断面図である。
【００１７】
図１（Ａ）および図１（Ｂ）を参照して、回路装置１０は次のような構成を有する。即ち、半導体素子１３が実装されるダイパッド１１と、ダイパッド１１に近接して設けられ且つ前記ダイパッドとは電気的に分離された第１のボンディングパッド１２Ａと、ダイパッド１１に近接して設けられ且つ前記ダイパッドと一体に形成された第２のボンディングパッド１２Ｂと、ダイパッド１１、第１のボンディングパッド１２Ａおよび第２のボンディングパッド１２Ｂの裏面を露出させて、半導体素子１３、ダイパッド１１、第１のボンディングパッド１２Ａおよび第２のボンディングパッド１２Ｂを封止する絶縁性樹脂１６とを有し、第２のボンディングパッド１２Ｂが、幅が狭く形成された配線部２０を介してダイパッド１１と連続することにより、第２のボンディングパッド１２Ｂと絶縁性樹脂１６とが接触する面積を増大させ、ボンディングパッド１２と絶縁性樹脂１６との接合を強化した構成と成っている。このような各構成要素を以下にて説明する。
【００１８】
ダイパッド１１は、半導体素子１３が実装される導電パターンであり、銅箔等の金属から成り、裏面を露出させて絶縁性樹脂１６に埋め込まれている。そしてダイパッド１１の平面的な大きさは、実装される半導体素子よりも若干大きく形成されている。同図（Ａ）では、ダイパッド１１が中央部に形成され、ＩＣチップ等から成る半導体素子１３がロウ材１９を介して実装されている。また、半導体素子１３が実装される領域に対応するダイパッド１１の表面には、Ａｇ等から成るメッキ膜が形成されている。ここで、半導体素子１３を実装する際に、ロウ材１９の流出を防止するために、ダイパッド１１の周辺部に流出を阻止する領域を設けることができる。具体的には、ダイパッド１１の周辺部に、メッキから成る領域または、ダイパッド１１よりも浅い溝を設けることにより、ロウ材１９の流出を防止することができる。
【００１９】
ボンディングパッド１２は、金属細線１５がボンディングされる導電パターンであり、裏面を露出させて絶縁性樹脂１６に埋め込まれている。ここでは、装置の中央部に形成されたダイパッド１１を囲むように円形状の多数個のボンディングパッド１２が形成されている。同図（Ａ）に於いて、ダイパッド１１の左右両側に形成された複数個のボンディングパッド１２Ａは、電気的に独立して設けられている。そして、ダイパッド１１の上下両側に形成された複数のボンディングパッド１２Ｂは、幅が狭く形成された配線部２０を介して、ダイパッド１１と連続して形成されており、電気的にも繋がっている。そして、ボンディングパッド１２の表面には、ボンディングされる金属細線の接着性を向上させるために、Ａｇ等から成るメッキ膜が形成されている。
【００２０】
半導体素子１３は、ロウ材１９を介してダイパッド１１の表面に実装され、ここでは半導体素子のなかでも比較的大型のＩＣチップがロウ材１９を介して実装されている。そして、金属細線１５を介して、半導体素子１３の表面に形成された電極と、ボンディングパッド１２とは電気的に接続されている。また、電気的にダイパッド１１と接続されたボンディングパッド１２も、金属細線１５を介して半導体素子１３に電気的に接続されている。ここで使用するロウ材としては、半田やＡｇペースト等の導電性接着剤を使用することができる。
【００２１】
絶縁性樹脂１６は、ダイパッド１１およびボンディングパッド１２の裏面を露出させて、全体を封止している。ここでは、半導体素子１３、金属細線１５、ダイパッド１１およびボンディングパッド１２を封止している。絶縁性樹脂１６の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【００２２】
ロウ材１９は、半田やＡｇペースト等の導電性のペーストであり、半導体素子１３とダイパッド１１とを接着させる働きを有する。ロウ材１９は導電性の材料であるので、半導体素子１３の裏面とダイパッド１１とは電気的に接続される。また、ダイパッド１１の上下両側に形成されたボンディングパッド１２Ｂは、ダイパッド１１と電気的にも接続している。従って、金属細線１５を用いて、半導体素子１３の電極とボンディングパッド１２Ｂとを接続することにより、半導体素子１３の表面に形成された回路と半導体素子１３の裏面とを電気的に接続することができる。
【００２３】
本発明の特徴は、第２のボンディングパッド１２Ｂが、幅が狭く形成された配線部２０を介して、ダイパッド１１と連続することにより、第２のボンディングパッド１２Ｂと絶縁性樹脂１６とが接触する面積を増大させ、ボンディングパッド１２Ａと絶縁性樹脂１６との接合を強化したことにある。具体的には、上述のように、ダイパッド１１と第２のボンディングパッド１２Ｂは電気的に連続しているので、両者を一体化された矩形のランドを形成することも可能である。しかしながら、本発明では、第２のボンディングパッド１２Ｂは円形に形成され、幅が狭く形成された配線部２０を介して、矩形のダイパッド１１と一体化されている。このように構成することで、第２のボンディングパッド１２Ｂと配線の側面の面積を増大させることが可能となり、絶縁性樹脂１６と接触する面積が増大する。従って、配線部２０を介して一体化されたボンディングパッド１２Ｂおよびダイパッド１１と、絶縁性樹脂１６との接合は非常に強固に成っている。このことから、ボンディングパッドおよびダイパッド１１が、絶縁性樹脂１６から剥離してしまうのを防止することができる。
【００２４】
図２を参照して、回路装置１０の裏面に形成される外部電極１７について説明する。本発明の回路装置１０は、半導体素子１３が実装されるダイパッド１１と、ダイパッド１１を囲むようにして設けたボンディングパッド１２と、ダイパッド１１の裏面に設けた第１の外部電極１７Ａと、ボンディングパッド１２の裏面に設けた第２の外部電極１７Ｂと、両外部電極に対応する箇所に開口部２１を形成して且つ裏面を被覆するレジストとを有し、第２の外部電極１７Ｂに対応する箇所に設けられるレジスト１８の開口部２１Ａを、ボンディングパッド１２よりも大きく形成して、開口部２１Ａより露出するボンディングパッド１２の裏面の濡れ性と、ボンディングパッド１２の裏面に塗布される外部電極１７の材料であるロウ材の量とで、第２の外部電極１７Ｂの大きさを規制する構成と成っている。このような構成要素を以下にて説明する。尚、図１を参照して説明を行った構成要素に関しては同様なので、その説明を割愛する。
【００２５】
第１の外部電極１７Ａは、ダイパッド１１の裏面にマトリックス状に複数個が設けられ、半田等のロウ材から形成されている。また、第１の外部電極１７Ａの位置および大きさは、レジスト１８に形成された第１の開口部２１Ａにより規制されている。従って、第１の外部電極１７Ａの平面的な大きさは、レジスト１８に設けられた第１の開口部２１Ａと同等である。
【００２６】
第２の外部電極１７Ｂは、ダイパッド１１を囲むように設けられたボンディングパッド１２の裏面に設けられている。更に、ボンディングパッド１２は、レジスト１８の第２の開口部２１Ｂから露出しているので、第２の開口部２１Ｂの内部に第２の外部電極１７Ｂは形成されている。ここで、レジスト１８に設けられた第２の開口部２１Ｂの大きさは、そこから露出するボンディングパッド１２Ｂの裏面よりも大きく形成されている。従って、第２の開口部２１Ｂからは、ボンディングパッド１２と絶縁性樹脂１６の裏面が露出している。このことから、外部電極１７を形成する工程に於いて、ボンディングパッド１２上にロウ材を塗布して融解させると、半田の濡れ性の良いボンディングパッド１２の箇所のみに外部電極１７Ｂが形成される。従って、第２の外部電極１７Ｂの平面的な形状は、ボンディングパッド１２と同等の形状となる。
【００２７】
配線部２０は、ボンディングパッド１２とダイパッド１１とを連続させる部分であり、ボンディングパッド１２の径よりも幅が狭く形成されている。このように配線部２０の幅を狭く形成することにより、一体に形成されるダイパッド１１およびボンディングパッド１２の側面部の面積を増大させることができる。更に、ボンディングパッド１２よりも大きく形成された第２の開口部２１Ｂから、配線部２０の１部は露出するが、このように幅を狭く形成することにより露出する部分の面積を最小にすることができる。第２の外部電極１７Ｂを形成する際に、露出した配線部２０にも融解したロウ材が濡れて、第２の外部電極１７Ｂの形状が円形から変形してしまうことも考えられる。そこで、上記のように配線部２０の幅を狭くすることにより、配線部２０にロウ材が濡れることによる第２の外部電極１７Ｂの変形を最小にすることができる。
【００２８】
回路装置１０の裏面には、上述した第１の外部電極１７Ａおよび第２の外部電極１７Ｂが、マトリックス状に等間隔に配置されている。そして、外部電極１７は各々がほぼ同等の大きさに形成されている。従って、外部電極１７を介してマザーボード等の実装基板に回路装置１０を実装することにより、各外部電極１７に作用する応力を低減させることができる。
【００２９】
（回路装置１０の製造方法を説明する第２の実施の形態）
本実施例では、回路装置１０の製造方法を説明する。本実施の形態では、回路装置１０は次の様な工程で製造される。即ち、導電箔４０を用意する工程と、導電箔４０にその厚みよりも浅い分離溝１６を形成して複数個の回路装置部４５を構成するダイパッド１１およびボンディングパッド１２を形成する工程と、ダイパッド１１にロウ材１９を介して半導体素子１３を固着する工程と、半導体素子１３と所望のボンディングパッド１２とのワイヤボンディングを行う工程と、半導体素子１３を被覆し、分離溝１６に充填されるように絶縁性樹脂１６で共通モールドする工程と、絶縁性樹脂１６が露出するまで導電箔４０の裏面を除去する工程と、ダイパッド１１およびボンディングパッド１２の裏面に外部電極を設ける工程と、絶縁性樹脂１６をダイシングすることにより各回路装置１０に分離する工程とから構成されている。以下に、本発明の各工程を図３〜図１０を参照して説明する。
【００３０】
本発明の第１の工程は、図３から図５に示すように、導電箔４０を用意し、導電箔４０にその厚みよりも浅い分離溝１６を形成して複数個の回路装置部４５を構成するダイパッド１１およびボンディングパッド１２を形成することにある。
【００３１】
本工程では、まず図３（Ａ）の如く、シート状の導電箔４０を用意する。この導電箔４０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００３２】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましいが、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔４０の厚みよりも浅い分離溝１６が形成できればよい。
【００３３】
尚、シート状の導電箔４０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔４０が用意され、後述する各工程に搬送されても良い。
【００３４】
具体的には、図３（Ｂ）に示す如く、短冊状の導電箔４０に多数の回路装置部４５が形成されるブロック４２が４〜５個離間して並べられる。各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４０の応力を吸収する。また導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。続いて、導電パターンを形成する。
【００３５】
まず、図４に示す如く、導電箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔４０が露出するようにホトレジストＰＲをパターニングする。そして、図５（Ａ）に示す如く、導電箔４０を選択的にエッチングする。ここでは、導電パターン５１は、各回路装置部４５のダイパッド１１およびボンディングパッド１２を形成している。
【００３６】
図５（Ａ）を参照して、分離溝１６が形成される箇所にはホトレジストの開口部が設けられている。
【００３７】
図５（Ｂ）にダイパッド１１およびボンディングパッド１２を形成する導電パターン５１を示す。本図は図３（Ｂ）で示したブロック４２の１個を拡大したもの対応する。ハッチング部分の１個が１つの回路装置部４５であり、１つのブロック４２には２行２列のマトリックス状に多数の回路装置部４５が配列され、各回路装置部４５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン４６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク４７が設けられている。枠状のパターン４６はモールド金型との嵌合に使用し、また導電箔４０の裏面エッチング後には絶縁性樹脂１６の補強をする働きを有する。また、各回路装置部に於いて、ダイパッド１１の上下両側に形成されるボンディングパッド１２は、ダイパッド１１と一体化されており、電気的にも両者は接続している。
【００３８】
本発明の第２の工程は、図６に示す如く、各回路装置部４５のダイパッド１１にロウ材１９を介して半導体素子１３を固着することにある。
【００３９】
図６（Ａ）を参照して、ダイパッド１１にロウ材１９を介して半導体素子１３を実装する。ここで、ロウ材１９としては、半田またはＡｇペースト等の導電性のペーストが使用される。
【００４０】
本発明の第３の工程は、図７に示す如く、半導体素子１３と所望のボンディングパッド１２とのワイヤボンディングを行うことにある。
【００４１】
具体的には、各回路装置部に実装された半導体素子１３の電極と所望のボンディングパッド１２とを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００４２】
本発明の第４の工程は、図８に示す如く、半導体素子１３を被覆し、分離溝１６に充填されるように絶縁性樹脂１６で共通モールドすることにある。
【００４３】
本工程では、図８（Ａ）に示すように、絶縁性樹脂１６は半導体素子１３および複数のダイパッド１１およびボンディングパッド１２を完全に被覆し、分離溝１６には絶縁性樹脂１６が充填され、分離溝４１と嵌合して強固に結合する。そして絶縁性樹脂１６によりダイパッド１１およびボンディングパッド１２が支持されている。
【００４４】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００４５】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図８（Ｂ）に示すように各ブロック４２は１つの共通のモールド金型に回路装置部６３を納め、各ブロック毎に１つの絶縁性樹脂１６で共通にモールドを行う。このために従来のトランスファーモールド等の様に各回路装置部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００４６】
本工程の特徴は、絶縁性樹脂１６を被覆するまでは、導電パターン５１となる導電箔４０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００４７】
また分離溝４１は、導電箔の厚みよりも浅く形成されているため、導電箔４０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔４０として一体で取り扱え、絶縁性樹脂１６をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００４８】
本発明の第５の工程は、絶縁性樹脂が露出するまで導電箔４０の裏面を除去することにある。
【００４９】
本工程は、導電箔４０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００５０】
実験では導電箔４０を全面ウェトエッチングし、分離溝４１から絶縁性樹脂１６を露出させている。この露出される面を図８（Ａ）では点線で示している。その結果、導電パターン５１となって分離される。この結果、絶縁性樹脂１６に導電パターン５１の裏面が露出する構造となる。すなわち、分離溝４１に充填された絶縁性樹脂１６の表面と導電パターン５１の表面は、実質的に一致している構造となっている。
【００５１】
本発明の第６の工程は、図９を参照して、ダイパッド１１およびボンディングパッド１２の裏面に外部電極を設けることにある。
【００５２】
先ず図９（Ａ）を参照して、絶縁性樹脂１６のダイパッド１１およびボンディングパッド１２Ｂが露出する面に、レジスト１８を塗布し、外部電極１７が形成される箇所に開口部２１を設ける。具体的には、ダイパッド１１の裏面にはマトリックス状に第１の開口部２１Ａを設け、ボンディングパッド１２Ｂが露出する箇所には第２の開口部２１Ｂを設ける。第２の開口部２１Ｂの大きさは、ボンディングパッド１２よりも大きく形成される。従って、レジスト１８に設けられる開口部２１の平面的な位置にズレが生じても、ボンディングパッド１２裏面に形成される第２の外部電極の位置は、ボンディングパッド１２裏面の濡れ性により規制されるので、第２の外部電極１７Ｂは、正確に形成される。
【００５３】
次に、図９（Ｂ）を参照して、レジストの開口部２１の各々にロウ材を被着して融解させることにより、第１の外部電極１７Ａおよび第２の外部電極１７Ｂを形成する。ここでは、ダイパッド１１の裏面に形成される第１の外部電極１７Ａの位置および大きさは第１の開口部２１Ａにより規制されている。そして、ボンディングパッド１２の裏面に形成される第２の外部電極１７Ｂの位置および大きさは、ボンディングパッド１２の裏面の濡れ性により規制されている。
【００５４】
本発明の第７の工程は、図１０に示す如く、絶縁性樹脂１６を各回路装置部４５毎にダイシングにより分離することにある。
【００５５】
本工程では、ブロック４２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード４９で各回路装置部４５間のダイシングライン（一点鎖線）に沿って分離溝４１の絶縁性樹脂１６をダイシングし、個別の回路装置に分離する。
【００５６】
本工程で、ダイシングブレード４９はほぼ絶縁性樹脂１６を切断する切削深さで行い、ダイシング装置からブロック４２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの位置合わせマーク４７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングラインをダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【００５７】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００５８】
第１に、絶縁性樹脂１６により封止される第２のボンディングパッド１２Ｂおよびダイパッド１１が、配線部２０を介して連続しているので、第２のボンディングパッド１２Ｂおよびダイパッド１１の側面の面積を増大させることができる。従って、ボンディングパッド１２Ｂおよびダイパッド１１と絶縁性樹脂１６とが接触する面積を増大させることができるので、両者の結合力を増大させることができる。このことから、ボンディングパッド１２およびダイパッド１１が、絶縁性樹脂１６から剥離してしまうのを防止することができる。
【００５９】
第２に、ダイパッド１１の裏面に形成される第１の外部電極は、レジスト１８の第１の開口部２１Ｂによりその位置と大きさが規制され、ボンディングパッド１２の裏面に形成される第２の外部電極１７Ｂは、ボンディングパッド１２裏面の濡れ性によりその位置と大きさが規制されている。従って、レジスト１８の開口部２１の位置にズレが生じた場合でも、第２の外部電極１７Ｂが変形してしまうのを防止することができる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図２】本発明の回路装置を説明する裏面図（Ａ）、断面図（Ｂ）である。
【図３】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図４】本発明の回路装置の製造方法を説明する断面図である。
【図５】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図６】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図７】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図８】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図９】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１０】本発明の回路装置の製造方法を説明する平面図である。
【図１１】従来の回路装置を説明する断面図である。
【図１２】従来の回路装置を説明する断面図である。
【発明の属する技術分野】
本発明は、導電パターンにより形成されるボンディングパッドと絶縁性樹脂との接合を強化させた回路装置に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１１のように、プリント基板ＰＳに実装される。
【０００３】
またこのパッケージ型半導体装置６１は、半導体チップ６２の周囲を樹脂層６３で被覆し、この樹脂層６３の側部から外部接続用のリード端子６４が導出されたものである。しかし、このパッケージ型半導体装置６１は、リード端子６４が樹脂層６３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００４】
図１２は、支持基板としてガラスエポキシ基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここではガラスエポキシ基板６５にトランジスタチップＴが実装されたものとして説明していく。
【０００５】
このガラスエポキシ基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０と第２の裏面電極７１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極６７と第１の裏面電極７０が、第２の電極６８と第２の裏面電極７１が電気的に接続されている。またダイパッド６９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続され、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板６５に樹脂層７３が設けられている。
【０００６】
前記ＣＳＰ６６は、ガラスエポキシ基板６５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極７０、７１までの延在構造が簡単であり、安価に製造できるメリットを有する。また前記ＣＳＰ６６は、図１１のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６６、パッケージ型半導体装置６１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したようなＣＳＰ６９等の半導体装置では、第１の電極６７および第２の電極６８と、絶縁層７３との接力が弱く、両者が剥離してしまう可能性がある問題点があった。
【０００８】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、電極とそれを封止する絶縁性樹脂との接合力を強化した回路装置を提供することにある。更に、本発明の目的は、回路装置の裏面に形成される外部電極を均等の大きさに形成することができる回路装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、第１に、半導体素子が実装されるダイパッドと、前記ダイパッドに近接して設けられ且つ前記ダイパッドとは電気的に分離された第１のボンディングパッドと、前記ダイパッドに近接して設けられ且つ前記ダイパッドと一体に形成された第２のボンディングパッドと、前記ダイパッド、前記第１のボンディングパッドおよび前記第２のボンディングパッドの裏面を露出させて、前記半導体素子、前記ダイパッド、前記第１のボンディングパッドおよび前記第２のボンディングパッドを封止する絶縁性樹脂とを有し、前記第２のボンディングパッドが、幅が狭く形成された配線部を介して前記ダイパッドと連続することにより、前記第２のボンディングパッドと前記絶縁性樹脂とが接触する面積を増大させ、ボンディングパッドと前記絶縁性樹脂との接合を強化したことを特徴とする。
【００１０】
本発明は、第２に、前記第１のボンディングパッドは前記ダイパッドの対向する２つの辺に沿って複数個が設けられることを特徴とする。
【００１１】
本発明は、第３に、前記第２のボンディングパッドは前記ダイパッドの対向する他の２つの辺に沿って複数個が設けられることを特徴とする。
【００１２】
本発明は、第４に、前記半導体素子は、金属細線を介して所望の前記第１のボンディングパッドおよび第２のボンディングパッドと電気的に接続されることを特徴とする。
【００１３】
本発明は、第５に、前記第１のボンディングパッドおよび前記第２のボンディングパッドは、円形に形成されることを特徴とする。
【００１４】
本発明は、第６に、半導体素子が実装されるダイパッドと、前記ダイパッドを囲むようにして設けたボンディングパッドと、前記ダイパッドの裏面に設けた第１の外部電極と、ボンディングパッド１１の裏面に設けた第２の外部電極と、前記両外部電極に対応する箇所に開口部を形成して且つ裏面を被覆するレジストとを有し、前記第２の外部電極に対応する箇所に設けられる前記レジストの開口部を、前記ボンディングパッドよりも大きく形成して、前記開口部より露出する前記ボンディングパッドの裏面の濡れ性と、前記ボンディングパッドの裏面に塗布される外部電極の材料であるロウ材の量とで、前記第２の外部電極の大きさを規制することを特徴とする。
【００１５】
本発明は、第７に、前記第１の外部電極は、前記レジストの開口部により位置および大きさを規制することを特徴とする。
【００１６】
【発明の実施の形態】
（回路装置１０の構成を説明する第１の実施の形態）
図１を参照して、本発明の回路装置１０の構成等を説明する。図１（Ａ）は回路装置１０の平面図であり、図１（Ｂ）は回路装置１０の断面図である。
【００１７】
図１（Ａ）および図１（Ｂ）を参照して、回路装置１０は次のような構成を有する。即ち、半導体素子１３が実装されるダイパッド１１と、ダイパッド１１に近接して設けられ且つ前記ダイパッドとは電気的に分離された第１のボンディングパッド１２Ａと、ダイパッド１１に近接して設けられ且つ前記ダイパッドと一体に形成された第２のボンディングパッド１２Ｂと、ダイパッド１１、第１のボンディングパッド１２Ａおよび第２のボンディングパッド１２Ｂの裏面を露出させて、半導体素子１３、ダイパッド１１、第１のボンディングパッド１２Ａおよび第２のボンディングパッド１２Ｂを封止する絶縁性樹脂１６とを有し、第２のボンディングパッド１２Ｂが、幅が狭く形成された配線部２０を介してダイパッド１１と連続することにより、第２のボンディングパッド１２Ｂと絶縁性樹脂１６とが接触する面積を増大させ、ボンディングパッド１２と絶縁性樹脂１６との接合を強化した構成と成っている。このような各構成要素を以下にて説明する。
【００１８】
ダイパッド１１は、半導体素子１３が実装される導電パターンであり、銅箔等の金属から成り、裏面を露出させて絶縁性樹脂１６に埋め込まれている。そしてダイパッド１１の平面的な大きさは、実装される半導体素子よりも若干大きく形成されている。同図（Ａ）では、ダイパッド１１が中央部に形成され、ＩＣチップ等から成る半導体素子１３がロウ材１９を介して実装されている。また、半導体素子１３が実装される領域に対応するダイパッド１１の表面には、Ａｇ等から成るメッキ膜が形成されている。ここで、半導体素子１３を実装する際に、ロウ材１９の流出を防止するために、ダイパッド１１の周辺部に流出を阻止する領域を設けることができる。具体的には、ダイパッド１１の周辺部に、メッキから成る領域または、ダイパッド１１よりも浅い溝を設けることにより、ロウ材１９の流出を防止することができる。
【００１９】
ボンディングパッド１２は、金属細線１５がボンディングされる導電パターンであり、裏面を露出させて絶縁性樹脂１６に埋め込まれている。ここでは、装置の中央部に形成されたダイパッド１１を囲むように円形状の多数個のボンディングパッド１２が形成されている。同図（Ａ）に於いて、ダイパッド１１の左右両側に形成された複数個のボンディングパッド１２Ａは、電気的に独立して設けられている。そして、ダイパッド１１の上下両側に形成された複数のボンディングパッド１２Ｂは、幅が狭く形成された配線部２０を介して、ダイパッド１１と連続して形成されており、電気的にも繋がっている。そして、ボンディングパッド１２の表面には、ボンディングされる金属細線の接着性を向上させるために、Ａｇ等から成るメッキ膜が形成されている。
【００２０】
半導体素子１３は、ロウ材１９を介してダイパッド１１の表面に実装され、ここでは半導体素子のなかでも比較的大型のＩＣチップがロウ材１９を介して実装されている。そして、金属細線１５を介して、半導体素子１３の表面に形成された電極と、ボンディングパッド１２とは電気的に接続されている。また、電気的にダイパッド１１と接続されたボンディングパッド１２も、金属細線１５を介して半導体素子１３に電気的に接続されている。ここで使用するロウ材としては、半田やＡｇペースト等の導電性接着剤を使用することができる。
【００２１】
絶縁性樹脂１６は、ダイパッド１１およびボンディングパッド１２の裏面を露出させて、全体を封止している。ここでは、半導体素子１３、金属細線１５、ダイパッド１１およびボンディングパッド１２を封止している。絶縁性樹脂１６の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【００２２】
ロウ材１９は、半田やＡｇペースト等の導電性のペーストであり、半導体素子１３とダイパッド１１とを接着させる働きを有する。ロウ材１９は導電性の材料であるので、半導体素子１３の裏面とダイパッド１１とは電気的に接続される。また、ダイパッド１１の上下両側に形成されたボンディングパッド１２Ｂは、ダイパッド１１と電気的にも接続している。従って、金属細線１５を用いて、半導体素子１３の電極とボンディングパッド１２Ｂとを接続することにより、半導体素子１３の表面に形成された回路と半導体素子１３の裏面とを電気的に接続することができる。
【００２３】
本発明の特徴は、第２のボンディングパッド１２Ｂが、幅が狭く形成された配線部２０を介して、ダイパッド１１と連続することにより、第２のボンディングパッド１２Ｂと絶縁性樹脂１６とが接触する面積を増大させ、ボンディングパッド１２Ａと絶縁性樹脂１６との接合を強化したことにある。具体的には、上述のように、ダイパッド１１と第２のボンディングパッド１２Ｂは電気的に連続しているので、両者を一体化された矩形のランドを形成することも可能である。しかしながら、本発明では、第２のボンディングパッド１２Ｂは円形に形成され、幅が狭く形成された配線部２０を介して、矩形のダイパッド１１と一体化されている。このように構成することで、第２のボンディングパッド１２Ｂと配線の側面の面積を増大させることが可能となり、絶縁性樹脂１６と接触する面積が増大する。従って、配線部２０を介して一体化されたボンディングパッド１２Ｂおよびダイパッド１１と、絶縁性樹脂１６との接合は非常に強固に成っている。このことから、ボンディングパッドおよびダイパッド１１が、絶縁性樹脂１６から剥離してしまうのを防止することができる。
【００２４】
図２を参照して、回路装置１０の裏面に形成される外部電極１７について説明する。本発明の回路装置１０は、半導体素子１３が実装されるダイパッド１１と、ダイパッド１１を囲むようにして設けたボンディングパッド１２と、ダイパッド１１の裏面に設けた第１の外部電極１７Ａと、ボンディングパッド１２の裏面に設けた第２の外部電極１７Ｂと、両外部電極に対応する箇所に開口部２１を形成して且つ裏面を被覆するレジストとを有し、第２の外部電極１７Ｂに対応する箇所に設けられるレジスト１８の開口部２１Ａを、ボンディングパッド１２よりも大きく形成して、開口部２１Ａより露出するボンディングパッド１２の裏面の濡れ性と、ボンディングパッド１２の裏面に塗布される外部電極１７の材料であるロウ材の量とで、第２の外部電極１７Ｂの大きさを規制する構成と成っている。このような構成要素を以下にて説明する。尚、図１を参照して説明を行った構成要素に関しては同様なので、その説明を割愛する。
【００２５】
第１の外部電極１７Ａは、ダイパッド１１の裏面にマトリックス状に複数個が設けられ、半田等のロウ材から形成されている。また、第１の外部電極１７Ａの位置および大きさは、レジスト１８に形成された第１の開口部２１Ａにより規制されている。従って、第１の外部電極１７Ａの平面的な大きさは、レジスト１８に設けられた第１の開口部２１Ａと同等である。
【００２６】
第２の外部電極１７Ｂは、ダイパッド１１を囲むように設けられたボンディングパッド１２の裏面に設けられている。更に、ボンディングパッド１２は、レジスト１８の第２の開口部２１Ｂから露出しているので、第２の開口部２１Ｂの内部に第２の外部電極１７Ｂは形成されている。ここで、レジスト１８に設けられた第２の開口部２１Ｂの大きさは、そこから露出するボンディングパッド１２Ｂの裏面よりも大きく形成されている。従って、第２の開口部２１Ｂからは、ボンディングパッド１２と絶縁性樹脂１６の裏面が露出している。このことから、外部電極１７を形成する工程に於いて、ボンディングパッド１２上にロウ材を塗布して融解させると、半田の濡れ性の良いボンディングパッド１２の箇所のみに外部電極１７Ｂが形成される。従って、第２の外部電極１７Ｂの平面的な形状は、ボンディングパッド１２と同等の形状となる。
【００２７】
配線部２０は、ボンディングパッド１２とダイパッド１１とを連続させる部分であり、ボンディングパッド１２の径よりも幅が狭く形成されている。このように配線部２０の幅を狭く形成することにより、一体に形成されるダイパッド１１およびボンディングパッド１２の側面部の面積を増大させることができる。更に、ボンディングパッド１２よりも大きく形成された第２の開口部２１Ｂから、配線部２０の１部は露出するが、このように幅を狭く形成することにより露出する部分の面積を最小にすることができる。第２の外部電極１７Ｂを形成する際に、露出した配線部２０にも融解したロウ材が濡れて、第２の外部電極１７Ｂの形状が円形から変形してしまうことも考えられる。そこで、上記のように配線部２０の幅を狭くすることにより、配線部２０にロウ材が濡れることによる第２の外部電極１７Ｂの変形を最小にすることができる。
【００２８】
回路装置１０の裏面には、上述した第１の外部電極１７Ａおよび第２の外部電極１７Ｂが、マトリックス状に等間隔に配置されている。そして、外部電極１７は各々がほぼ同等の大きさに形成されている。従って、外部電極１７を介してマザーボード等の実装基板に回路装置１０を実装することにより、各外部電極１７に作用する応力を低減させることができる。
【００２９】
（回路装置１０の製造方法を説明する第２の実施の形態）
本実施例では、回路装置１０の製造方法を説明する。本実施の形態では、回路装置１０は次の様な工程で製造される。即ち、導電箔４０を用意する工程と、導電箔４０にその厚みよりも浅い分離溝１６を形成して複数個の回路装置部４５を構成するダイパッド１１およびボンディングパッド１２を形成する工程と、ダイパッド１１にロウ材１９を介して半導体素子１３を固着する工程と、半導体素子１３と所望のボンディングパッド１２とのワイヤボンディングを行う工程と、半導体素子１３を被覆し、分離溝１６に充填されるように絶縁性樹脂１６で共通モールドする工程と、絶縁性樹脂１６が露出するまで導電箔４０の裏面を除去する工程と、ダイパッド１１およびボンディングパッド１２の裏面に外部電極を設ける工程と、絶縁性樹脂１６をダイシングすることにより各回路装置１０に分離する工程とから構成されている。以下に、本発明の各工程を図３〜図１０を参照して説明する。
【００３０】
本発明の第１の工程は、図３から図５に示すように、導電箔４０を用意し、導電箔４０にその厚みよりも浅い分離溝１６を形成して複数個の回路装置部４５を構成するダイパッド１１およびボンディングパッド１２を形成することにある。
【００３１】
本工程では、まず図３（Ａ）の如く、シート状の導電箔４０を用意する。この導電箔４０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００３２】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましいが、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔４０の厚みよりも浅い分離溝１６が形成できればよい。
【００３３】
尚、シート状の導電箔４０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔４０が用意され、後述する各工程に搬送されても良い。
【００３４】
具体的には、図３（Ｂ）に示す如く、短冊状の導電箔４０に多数の回路装置部４５が形成されるブロック４２が４〜５個離間して並べられる。各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４０の応力を吸収する。また導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。続いて、導電パターンを形成する。
【００３５】
まず、図４に示す如く、導電箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔４０が露出するようにホトレジストＰＲをパターニングする。そして、図５（Ａ）に示す如く、導電箔４０を選択的にエッチングする。ここでは、導電パターン５１は、各回路装置部４５のダイパッド１１およびボンディングパッド１２を形成している。
【００３６】
図５（Ａ）を参照して、分離溝１６が形成される箇所にはホトレジストの開口部が設けられている。
【００３７】
図５（Ｂ）にダイパッド１１およびボンディングパッド１２を形成する導電パターン５１を示す。本図は図３（Ｂ）で示したブロック４２の１個を拡大したもの対応する。ハッチング部分の１個が１つの回路装置部４５であり、１つのブロック４２には２行２列のマトリックス状に多数の回路装置部４５が配列され、各回路装置部４５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン４６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク４７が設けられている。枠状のパターン４６はモールド金型との嵌合に使用し、また導電箔４０の裏面エッチング後には絶縁性樹脂１６の補強をする働きを有する。また、各回路装置部に於いて、ダイパッド１１の上下両側に形成されるボンディングパッド１２は、ダイパッド１１と一体化されており、電気的にも両者は接続している。
【００３８】
本発明の第２の工程は、図６に示す如く、各回路装置部４５のダイパッド１１にロウ材１９を介して半導体素子１３を固着することにある。
【００３９】
図６（Ａ）を参照して、ダイパッド１１にロウ材１９を介して半導体素子１３を実装する。ここで、ロウ材１９としては、半田またはＡｇペースト等の導電性のペーストが使用される。
【００４０】
本発明の第３の工程は、図７に示す如く、半導体素子１３と所望のボンディングパッド１２とのワイヤボンディングを行うことにある。
【００４１】
具体的には、各回路装置部に実装された半導体素子１３の電極と所望のボンディングパッド１２とを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００４２】
本発明の第４の工程は、図８に示す如く、半導体素子１３を被覆し、分離溝１６に充填されるように絶縁性樹脂１６で共通モールドすることにある。
【００４３】
本工程では、図８（Ａ）に示すように、絶縁性樹脂１６は半導体素子１３および複数のダイパッド１１およびボンディングパッド１２を完全に被覆し、分離溝１６には絶縁性樹脂１６が充填され、分離溝４１と嵌合して強固に結合する。そして絶縁性樹脂１６によりダイパッド１１およびボンディングパッド１２が支持されている。
【００４４】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００４５】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図８（Ｂ）に示すように各ブロック４２は１つの共通のモールド金型に回路装置部６３を納め、各ブロック毎に１つの絶縁性樹脂１６で共通にモールドを行う。このために従来のトランスファーモールド等の様に各回路装置部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００４６】
本工程の特徴は、絶縁性樹脂１６を被覆するまでは、導電パターン５１となる導電箔４０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００４７】
また分離溝４１は、導電箔の厚みよりも浅く形成されているため、導電箔４０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔４０として一体で取り扱え、絶縁性樹脂１６をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００４８】
本発明の第５の工程は、絶縁性樹脂が露出するまで導電箔４０の裏面を除去することにある。
【００４９】
本工程は、導電箔４０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００５０】
実験では導電箔４０を全面ウェトエッチングし、分離溝４１から絶縁性樹脂１６を露出させている。この露出される面を図８（Ａ）では点線で示している。その結果、導電パターン５１となって分離される。この結果、絶縁性樹脂１６に導電パターン５１の裏面が露出する構造となる。すなわち、分離溝４１に充填された絶縁性樹脂１６の表面と導電パターン５１の表面は、実質的に一致している構造となっている。
【００５１】
本発明の第６の工程は、図９を参照して、ダイパッド１１およびボンディングパッド１２の裏面に外部電極を設けることにある。
【００５２】
先ず図９（Ａ）を参照して、絶縁性樹脂１６のダイパッド１１およびボンディングパッド１２Ｂが露出する面に、レジスト１８を塗布し、外部電極１７が形成される箇所に開口部２１を設ける。具体的には、ダイパッド１１の裏面にはマトリックス状に第１の開口部２１Ａを設け、ボンディングパッド１２Ｂが露出する箇所には第２の開口部２１Ｂを設ける。第２の開口部２１Ｂの大きさは、ボンディングパッド１２よりも大きく形成される。従って、レジスト１８に設けられる開口部２１の平面的な位置にズレが生じても、ボンディングパッド１２裏面に形成される第２の外部電極の位置は、ボンディングパッド１２裏面の濡れ性により規制されるので、第２の外部電極１７Ｂは、正確に形成される。
【００５３】
次に、図９（Ｂ）を参照して、レジストの開口部２１の各々にロウ材を被着して融解させることにより、第１の外部電極１７Ａおよび第２の外部電極１７Ｂを形成する。ここでは、ダイパッド１１の裏面に形成される第１の外部電極１７Ａの位置および大きさは第１の開口部２１Ａにより規制されている。そして、ボンディングパッド１２の裏面に形成される第２の外部電極１７Ｂの位置および大きさは、ボンディングパッド１２の裏面の濡れ性により規制されている。
【００５４】
本発明の第７の工程は、図１０に示す如く、絶縁性樹脂１６を各回路装置部４５毎にダイシングにより分離することにある。
【００５５】
本工程では、ブロック４２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード４９で各回路装置部４５間のダイシングライン（一点鎖線）に沿って分離溝４１の絶縁性樹脂１６をダイシングし、個別の回路装置に分離する。
【００５６】
本工程で、ダイシングブレード４９はほぼ絶縁性樹脂１６を切断する切削深さで行い、ダイシング装置からブロック４２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの位置合わせマーク４７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングラインをダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【００５７】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００５８】
第１に、絶縁性樹脂１６により封止される第２のボンディングパッド１２Ｂおよびダイパッド１１が、配線部２０を介して連続しているので、第２のボンディングパッド１２Ｂおよびダイパッド１１の側面の面積を増大させることができる。従って、ボンディングパッド１２Ｂおよびダイパッド１１と絶縁性樹脂１６とが接触する面積を増大させることができるので、両者の結合力を増大させることができる。このことから、ボンディングパッド１２およびダイパッド１１が、絶縁性樹脂１６から剥離してしまうのを防止することができる。
【００５９】
第２に、ダイパッド１１の裏面に形成される第１の外部電極は、レジスト１８の第１の開口部２１Ｂによりその位置と大きさが規制され、ボンディングパッド１２の裏面に形成される第２の外部電極１７Ｂは、ボンディングパッド１２裏面の濡れ性によりその位置と大きさが規制されている。従って、レジスト１８の開口部２１の位置にズレが生じた場合でも、第２の外部電極１７Ｂが変形してしまうのを防止することができる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図２】本発明の回路装置を説明する裏面図（Ａ）、断面図（Ｂ）である。
【図３】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図４】本発明の回路装置の製造方法を説明する断面図である。
【図５】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図６】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図７】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図８】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図９】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１０】本発明の回路装置の製造方法を説明する平面図である。
【図１１】従来の回路装置を説明する断面図である。
【図１２】従来の回路装置を説明する断面図である。
Claims (7)
- 半導体素子が実装されるダイパッドと、前記ダイパッドに近接して設けられ且つ前記ダイパッドとは電気的に分離された第１のボンディングパッドと、前記ダイパッドに近接して設けられ且つ前記ダイパッドと一体に形成された第２のボンディングパッドと、前記ダイパッド、前記第１のボンディングパッドおよび前記第２のボンディングパッドの裏面を露出させて、前記半導体素子、前記ダイパッド、前記第１のボンディングパッドおよび前記第２のボンディングパッドを封止する絶縁性樹脂とを有し、
前記第２のボンディングパッドが、幅が狭く形成された配線部を介して前記ダイパッドと連続することにより、前記第２のボンディングパッドと前記絶縁性樹脂とが接触する面積を増大させ、ボンディングパッドと前記絶縁性樹脂との接合を強化したことを特徴とする回路装置。 - 前記第１のボンディングパッドは前記ダイパッドの対向する２つの辺に沿って複数個が設けられることを特徴とする請求項１記載の回路装置。
- 前記第２のボンディングパッドは前記ダイパッドの対向する他の２つの辺に沿って複数個が設けられることを特徴とする請求項１記載の回路装置。
- 前記半導体素子は、金属細線を介して所望の前記第１のボンディングパッドおよび第２のボンディングパッドと電気的に接続されることを特徴とする請求項１記載の回路装置。
- 前記第１のボンディングパッドおよび前記第２のボンディングパッドは、円形に形成されることを特徴とする請求項１記載の回路装置。
- 半導体素子が実装されるダイパッドと、前記ダイパッドを囲むようにして設けたボンディングパッドと、前記ダイパッドの裏面に設けた第１の外部電極と、前記ボンディングパッドの裏面に設けた第２の外部電極と、前記両外部電極に対応する箇所に開口部を形成して且つ裏面を被覆するレジストとを有し、
前記第２の外部電極に対応する箇所に設けられる前記レジストの開口部を、前記ボンディングパッドよりも大きく形成して、前記開口部より露出する前記ボンディングパッドの裏面の濡れ性と、前記ボンディングパッドの裏面に塗布される外部電極の材料であるロウ材の量とで、前記第２の外部電極の大きさを規制することを特徴とする回路装置。 - 前記第１の外部電極は、前記レジストの開口部により位置および大きさを規制することを特徴とする請求項６記載の回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230411A JP2004071900A (ja) | 2002-08-07 | 2002-08-07 | 回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230411A JP2004071900A (ja) | 2002-08-07 | 2002-08-07 | 回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004071900A true JP2004071900A (ja) | 2004-03-04 |
Family
ID=32016495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002230411A Pending JP2004071900A (ja) | 2002-08-07 | 2002-08-07 | 回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004071900A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233977A (ja) * | 2010-04-23 | 2011-11-17 | Daishinku Corp | 圧電発振器 |
-
2002
- 2002-08-07 JP JP2002230411A patent/JP2004071900A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233977A (ja) * | 2010-04-23 | 2011-11-17 | Daishinku Corp | 圧電発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4093818B2 (ja) | 半導体装置の製造方法 | |
| US20040136123A1 (en) | Circuit devices and method for manufacturing the same | |
| JP2002280480A (ja) | 回路装置の製造方法 | |
| US7053492B2 (en) | Circuit device and method of manufacturing the same | |
| JP2002280488A (ja) | 回路装置の製造方法 | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| JP4159348B2 (ja) | 回路装置の製造方法 | |
| US20050212107A1 (en) | Circuit device and manufacturing method thereof | |
| JP4073308B2 (ja) | 回路装置の製造方法 | |
| JP3600137B2 (ja) | 回路装置の製造方法 | |
| JP2004071900A (ja) | 回路装置 | |
| JP3863816B2 (ja) | 回路装置 | |
| JP4166065B2 (ja) | 回路装置の製造方法 | |
| JP4097486B2 (ja) | 回路装置の製造方法 | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JP3913622B2 (ja) | 回路装置 | |
| JP3600135B2 (ja) | 回路装置の製造方法 | |
| JP3600134B2 (ja) | 回路装置の製造方法 | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP3600133B2 (ja) | 回路装置の製造方法 | |
| JP3600136B2 (ja) | 回路装置の製造方法 | |
| JP2004228493A (ja) | 半導体装置の製造方法 | |
| JP2002110843A (ja) | 回路装置の製造方法 | |
| JP2003031734A (ja) | 回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |