[go: up one dir, main page]

JP2004071900A - Circuit device - Google Patents

Circuit device Download PDF

Info

Publication number
JP2004071900A
JP2004071900A JP2002230411A JP2002230411A JP2004071900A JP 2004071900 A JP2004071900 A JP 2004071900A JP 2002230411 A JP2002230411 A JP 2002230411A JP 2002230411 A JP2002230411 A JP 2002230411A JP 2004071900 A JP2004071900 A JP 2004071900A
Authority
JP
Japan
Prior art keywords
bonding pad
pad
bonding
die pad
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002230411A
Other languages
Japanese (ja)
Inventor
Yukitsugu Takahashi
高橋　幸嗣
Noriaki Sakamoto
坂本　則明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2002230411A priority Critical patent/JP2004071900A/en
Publication of JP2004071900A publication Critical patent/JP2004071900A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To strengthen bonding between insulating resin 16 and a die pad 11 and a bonding pad 12. <P>SOLUTION: The bonding pads 12B formed integrally with the die pad 11 are linked through a wiring part 20 formed narrower than the diameter of the bonding pad 12B. Accordingly, the side face area of them can be increased, thereby bonding strength of the insulating resin 16 sealing the components of the circuit device can be enhanced. Consequently, the die pad 11 and the bonding pad 12 can be prevented from being stripped from the insulating resin 16 . <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、導電パターンにより形成されるボンディングパッドと絶縁性樹脂との接合を強化させた回路装置に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１１のように、プリント基板ＰＳに実装される。
【０００３】
またこのパッケージ型半導体装置６１は、半導体チップ６２の周囲を樹脂層６３で被覆し、この樹脂層６３の側部から外部接続用のリード端子６４が導出されたものである。しかし、このパッケージ型半導体装置６１は、リード端子６４が樹脂層６３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００４】
図１２は、支持基板としてガラスエポキシ基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここではガラスエポキシ基板６５にトランジスタチップＴが実装されたものとして説明していく。
【０００５】
このガラスエポキシ基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０と第２の裏面電極７１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極６７と第１の裏面電極７０が、第２の電極６８と第２の裏面電極７１が電気的に接続されている。またダイパッド６９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続され、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板６５に樹脂層７３が設けられている。
【０００６】
前記ＣＳＰ６６は、ガラスエポキシ基板６５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極７０、７１までの延在構造が簡単であり、安価に製造できるメリットを有する。また前記ＣＳＰ６６は、図１１のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６６、パッケージ型半導体装置６１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したようなＣＳＰ６９等の半導体装置では、第１の電極６７および第２の電極６８と、絶縁層７３との接力が弱く、両者が剥離してしまう可能性がある問題点があった。
【０００８】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、電極とそれを封止する絶縁性樹脂との接合力を強化した回路装置を提供することにある。更に、本発明の目的は、回路装置の裏面に形成される外部電極を均等の大きさに形成することができる回路装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、第１に、半導体素子が実装されるダイパッドと、前記ダイパッドに近接して設けられ且つ前記ダイパッドとは電気的に分離された第１のボンディングパッドと、前記ダイパッドに近接して設けられ且つ前記ダイパッドと一体に形成された第２のボンディングパッドと、前記ダイパッド、前記第１のボンディングパッドおよび前記第２のボンディングパッドの裏面を露出させて、前記半導体素子、前記ダイパッド、前記第１のボンディングパッドおよび前記第２のボンディングパッドを封止する絶縁性樹脂とを有し、前記第２のボンディングパッドが、幅が狭く形成された配線部を介して前記ダイパッドと連続することにより、前記第２のボンディングパッドと前記絶縁性樹脂とが接触する面積を増大させ、ボンディングパッドと前記絶縁性樹脂との接合を強化したことを特徴とする。
【００１０】
本発明は、第２に、前記第１のボンディングパッドは前記ダイパッドの対向する２つの辺に沿って複数個が設けられることを特徴とする。
【００１１】
本発明は、第３に、前記第２のボンディングパッドは前記ダイパッドの対向する他の２つの辺に沿って複数個が設けられることを特徴とする。
【００１２】
本発明は、第４に、前記半導体素子は、金属細線を介して所望の前記第１のボンディングパッドおよび第２のボンディングパッドと電気的に接続されることを特徴とする。
【００１３】
本発明は、第５に、前記第１のボンディングパッドおよび前記第２のボンディングパッドは、円形に形成されることを特徴とする。
【００１４】
本発明は、第６に、半導体素子が実装されるダイパッドと、前記ダイパッドを囲むようにして設けたボンディングパッドと、前記ダイパッドの裏面に設けた第１の外部電極と、ボンディングパッド１１の裏面に設けた第２の外部電極と、前記両外部電極に対応する箇所に開口部を形成して且つ裏面を被覆するレジストとを有し、前記第２の外部電極に対応する箇所に設けられる前記レジストの開口部を、前記ボンディングパッドよりも大きく形成して、前記開口部より露出する前記ボンディングパッドの裏面の濡れ性と、前記ボンディングパッドの裏面に塗布される外部電極の材料であるロウ材の量とで、前記第２の外部電極の大きさを規制することを特徴とする。
【００１５】
本発明は、第７に、前記第１の外部電極は、前記レジストの開口部により位置および大きさを規制することを特徴とする。
【００１６】
【発明の実施の形態】
（回路装置１０の構成を説明する第１の実施の形態）
図１を参照して、本発明の回路装置１０の構成等を説明する。図１（Ａ）は回路装置１０の平面図であり、図１（Ｂ）は回路装置１０の断面図である。
【００１７】
図１（Ａ）および図１（Ｂ）を参照して、回路装置１０は次のような構成を有する。即ち、半導体素子１３が実装されるダイパッド１１と、ダイパッド１１に近接して設けられ且つ前記ダイパッドとは電気的に分離された第１のボンディングパッド１２Ａと、ダイパッド１１に近接して設けられ且つ前記ダイパッドと一体に形成された第２のボンディングパッド１２Ｂと、ダイパッド１１、第１のボンディングパッド１２Ａおよび第２のボンディングパッド１２Ｂの裏面を露出させて、半導体素子１３、ダイパッド１１、第１のボンディングパッド１２Ａおよび第２のボンディングパッド１２Ｂを封止する絶縁性樹脂１６とを有し、第２のボンディングパッド１２Ｂが、幅が狭く形成された配線部２０を介してダイパッド１１と連続することにより、第２のボンディングパッド１２Ｂと絶縁性樹脂１６とが接触する面積を増大させ、ボンディングパッド１２と絶縁性樹脂１６との接合を強化した構成と成っている。このような各構成要素を以下にて説明する。
【００１８】
ダイパッド１１は、半導体素子１３が実装される導電パターンであり、銅箔等の金属から成り、裏面を露出させて絶縁性樹脂１６に埋め込まれている。そしてダイパッド１１の平面的な大きさは、実装される半導体素子よりも若干大きく形成されている。同図（Ａ）では、ダイパッド１１が中央部に形成され、ＩＣチップ等から成る半導体素子１３がロウ材１９を介して実装されている。また、半導体素子１３が実装される領域に対応するダイパッド１１の表面には、Ａｇ等から成るメッキ膜が形成されている。ここで、半導体素子１３を実装する際に、ロウ材１９の流出を防止するために、ダイパッド１１の周辺部に流出を阻止する領域を設けることができる。具体的には、ダイパッド１１の周辺部に、メッキから成る領域または、ダイパッド１１よりも浅い溝を設けることにより、ロウ材１９の流出を防止することができる。
【００１９】
ボンディングパッド１２は、金属細線１５がボンディングされる導電パターンであり、裏面を露出させて絶縁性樹脂１６に埋め込まれている。ここでは、装置の中央部に形成されたダイパッド１１を囲むように円形状の多数個のボンディングパッド１２が形成されている。同図（Ａ）に於いて、ダイパッド１１の左右両側に形成された複数個のボンディングパッド１２Ａは、電気的に独立して設けられている。そして、ダイパッド１１の上下両側に形成された複数のボンディングパッド１２Ｂは、幅が狭く形成された配線部２０を介して、ダイパッド１１と連続して形成されており、電気的にも繋がっている。そして、ボンディングパッド１２の表面には、ボンディングされる金属細線の接着性を向上させるために、Ａｇ等から成るメッキ膜が形成されている。
【００２０】
半導体素子１３は、ロウ材１９を介してダイパッド１１の表面に実装され、ここでは半導体素子のなかでも比較的大型のＩＣチップがロウ材１９を介して実装されている。そして、金属細線１５を介して、半導体素子１３の表面に形成された電極と、ボンディングパッド１２とは電気的に接続されている。また、電気的にダイパッド１１と接続されたボンディングパッド１２も、金属細線１５を介して半導体素子１３に電気的に接続されている。ここで使用するロウ材としては、半田やＡｇペースト等の導電性接着剤を使用することができる。
【００２１】
絶縁性樹脂１６は、ダイパッド１１およびボンディングパッド１２の裏面を露出させて、全体を封止している。ここでは、半導体素子１３、金属細線１５、ダイパッド１１およびボンディングパッド１２を封止している。絶縁性樹脂１６の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【００２２】
ロウ材１９は、半田やＡｇペースト等の導電性のペーストであり、半導体素子１３とダイパッド１１とを接着させる働きを有する。ロウ材１９は導電性の材料であるので、半導体素子１３の裏面とダイパッド１１とは電気的に接続される。また、ダイパッド１１の上下両側に形成されたボンディングパッド１２Ｂは、ダイパッド１１と電気的にも接続している。従って、金属細線１５を用いて、半導体素子１３の電極とボンディングパッド１２Ｂとを接続することにより、半導体素子１３の表面に形成された回路と半導体素子１３の裏面とを電気的に接続することができる。
【００２３】
本発明の特徴は、第２のボンディングパッド１２Ｂが、幅が狭く形成された配線部２０を介して、ダイパッド１１と連続することにより、第２のボンディングパッド１２Ｂと絶縁性樹脂１６とが接触する面積を増大させ、ボンディングパッド１２Ａと絶縁性樹脂１６との接合を強化したことにある。具体的には、上述のように、ダイパッド１１と第２のボンディングパッド１２Ｂは電気的に連続しているので、両者を一体化された矩形のランドを形成することも可能である。しかしながら、本発明では、第２のボンディングパッド１２Ｂは円形に形成され、幅が狭く形成された配線部２０を介して、矩形のダイパッド１１と一体化されている。このように構成することで、第２のボンディングパッド１２Ｂと配線の側面の面積を増大させることが可能となり、絶縁性樹脂１６と接触する面積が増大する。従って、配線部２０を介して一体化されたボンディングパッド１２Ｂおよびダイパッド１１と、絶縁性樹脂１６との接合は非常に強固に成っている。このことから、ボンディングパッドおよびダイパッド１１が、絶縁性樹脂１６から剥離してしまうのを防止することができる。
【００２４】
図２を参照して、回路装置１０の裏面に形成される外部電極１７について説明する。本発明の回路装置１０は、半導体素子１３が実装されるダイパッド１１と、ダイパッド１１を囲むようにして設けたボンディングパッド１２と、ダイパッド１１の裏面に設けた第１の外部電極１７Ａと、ボンディングパッド１２の裏面に設けた第２の外部電極１７Ｂと、両外部電極に対応する箇所に開口部２１を形成して且つ裏面を被覆するレジストとを有し、第２の外部電極１７Ｂに対応する箇所に設けられるレジスト１８の開口部２１Ａを、ボンディングパッド１２よりも大きく形成して、開口部２１Ａより露出するボンディングパッド１２の裏面の濡れ性と、ボンディングパッド１２の裏面に塗布される外部電極１７の材料であるロウ材の量とで、第２の外部電極１７Ｂの大きさを規制する構成と成っている。このような構成要素を以下にて説明する。尚、図１を参照して説明を行った構成要素に関しては同様なので、その説明を割愛する。
【００２５】
第１の外部電極１７Ａは、ダイパッド１１の裏面にマトリックス状に複数個が設けられ、半田等のロウ材から形成されている。また、第１の外部電極１７Ａの位置および大きさは、レジスト１８に形成された第１の開口部２１Ａにより規制されている。従って、第１の外部電極１７Ａの平面的な大きさは、レジスト１８に設けられた第１の開口部２１Ａと同等である。
【００２６】
第２の外部電極１７Ｂは、ダイパッド１１を囲むように設けられたボンディングパッド１２の裏面に設けられている。更に、ボンディングパッド１２は、レジスト１８の第２の開口部２１Ｂから露出しているので、第２の開口部２１Ｂの内部に第２の外部電極１７Ｂは形成されている。ここで、レジスト１８に設けられた第２の開口部２１Ｂの大きさは、そこから露出するボンディングパッド１２Ｂの裏面よりも大きく形成されている。従って、第２の開口部２１Ｂからは、ボンディングパッド１２と絶縁性樹脂１６の裏面が露出している。このことから、外部電極１７を形成する工程に於いて、ボンディングパッド１２上にロウ材を塗布して融解させると、半田の濡れ性の良いボンディングパッド１２の箇所のみに外部電極１７Ｂが形成される。従って、第２の外部電極１７Ｂの平面的な形状は、ボンディングパッド１２と同等の形状となる。
【００２７】
配線部２０は、ボンディングパッド１２とダイパッド１１とを連続させる部分であり、ボンディングパッド１２の径よりも幅が狭く形成されている。このように配線部２０の幅を狭く形成することにより、一体に形成されるダイパッド１１およびボンディングパッド１２の側面部の面積を増大させることができる。更に、ボンディングパッド１２よりも大きく形成された第２の開口部２１Ｂから、配線部２０の１部は露出するが、このように幅を狭く形成することにより露出する部分の面積を最小にすることができる。第２の外部電極１７Ｂを形成する際に、露出した配線部２０にも融解したロウ材が濡れて、第２の外部電極１７Ｂの形状が円形から変形してしまうことも考えられる。そこで、上記のように配線部２０の幅を狭くすることにより、配線部２０にロウ材が濡れることによる第２の外部電極１７Ｂの変形を最小にすることができる。
【００２８】
回路装置１０の裏面には、上述した第１の外部電極１７Ａおよび第２の外部電極１７Ｂが、マトリックス状に等間隔に配置されている。そして、外部電極１７は各々がほぼ同等の大きさに形成されている。従って、外部電極１７を介してマザーボード等の実装基板に回路装置１０を実装することにより、各外部電極１７に作用する応力を低減させることができる。
【００２９】
（回路装置１０の製造方法を説明する第２の実施の形態）
本実施例では、回路装置１０の製造方法を説明する。本実施の形態では、回路装置１０は次の様な工程で製造される。即ち、導電箔４０を用意する工程と、導電箔４０にその厚みよりも浅い分離溝１６を形成して複数個の回路装置部４５を構成するダイパッド１１およびボンディングパッド１２を形成する工程と、ダイパッド１１にロウ材１９を介して半導体素子１３を固着する工程と、半導体素子１３と所望のボンディングパッド１２とのワイヤボンディングを行う工程と、半導体素子１３を被覆し、分離溝１６に充填されるように絶縁性樹脂１６で共通モールドする工程と、絶縁性樹脂１６が露出するまで導電箔４０の裏面を除去する工程と、ダイパッド１１およびボンディングパッド１２の裏面に外部電極を設ける工程と、絶縁性樹脂１６をダイシングすることにより各回路装置１０に分離する工程とから構成されている。以下に、本発明の各工程を図３〜図１０を参照して説明する。
【００３０】
本発明の第１の工程は、図３から図５に示すように、導電箔４０を用意し、導電箔４０にその厚みよりも浅い分離溝１６を形成して複数個の回路装置部４５を構成するダイパッド１１およびボンディングパッド１２を形成することにある。
【００３１】
本工程では、まず図３（Ａ）の如く、シート状の導電箔４０を用意する。この導電箔４０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００３２】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましいが、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔４０の厚みよりも浅い分離溝１６が形成できればよい。
【００３３】
尚、シート状の導電箔４０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔４０が用意され、後述する各工程に搬送されても良い。
【００３４】
具体的には、図３（Ｂ）に示す如く、短冊状の導電箔４０に多数の回路装置部４５が形成されるブロック４２が４〜５個離間して並べられる。各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４０の応力を吸収する。また導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。続いて、導電パターンを形成する。
【００３５】
まず、図４に示す如く、導電箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔４０が露出するようにホトレジストＰＲをパターニングする。そして、図５（Ａ）に示す如く、導電箔４０を選択的にエッチングする。ここでは、導電パターン５１は、各回路装置部４５のダイパッド１１およびボンディングパッド１２を形成している。
【００３６】
図５（Ａ）を参照して、分離溝１６が形成される箇所にはホトレジストの開口部が設けられている。
【００３７】
図５（Ｂ）にダイパッド１１およびボンディングパッド１２を形成する導電パターン５１を示す。本図は図３（Ｂ）で示したブロック４２の１個を拡大したもの対応する。ハッチング部分の１個が１つの回路装置部４５であり、１つのブロック４２には２行２列のマトリックス状に多数の回路装置部４５が配列され、各回路装置部４５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン４６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク４７が設けられている。枠状のパターン４６はモールド金型との嵌合に使用し、また導電箔４０の裏面エッチング後には絶縁性樹脂１６の補強をする働きを有する。また、各回路装置部に於いて、ダイパッド１１の上下両側に形成されるボンディングパッド１２は、ダイパッド１１と一体化されており、電気的にも両者は接続している。
【００３８】
本発明の第２の工程は、図６に示す如く、各回路装置部４５のダイパッド１１にロウ材１９を介して半導体素子１３を固着することにある。
【００３９】
図６（Ａ）を参照して、ダイパッド１１にロウ材１９を介して半導体素子１３を実装する。ここで、ロウ材１９としては、半田またはＡｇペースト等の導電性のペーストが使用される。
【００４０】
本発明の第３の工程は、図７に示す如く、半導体素子１３と所望のボンディングパッド１２とのワイヤボンディングを行うことにある。
【００４１】
具体的には、各回路装置部に実装された半導体素子１３の電極と所望のボンディングパッド１２とを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００４２】
本発明の第４の工程は、図８に示す如く、半導体素子１３を被覆し、分離溝１６に充填されるように絶縁性樹脂１６で共通モールドすることにある。
【００４３】
本工程では、図８（Ａ）に示すように、絶縁性樹脂１６は半導体素子１３および複数のダイパッド１１およびボンディングパッド１２を完全に被覆し、分離溝１６には絶縁性樹脂１６が充填され、分離溝４１と嵌合して強固に結合する。そして絶縁性樹脂１６によりダイパッド１１およびボンディングパッド１２が支持されている。
【００４４】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００４５】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図８（Ｂ）に示すように各ブロック４２は１つの共通のモールド金型に回路装置部６３を納め、各ブロック毎に１つの絶縁性樹脂１６で共通にモールドを行う。このために従来のトランスファーモールド等の様に各回路装置部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００４６】
本工程の特徴は、絶縁性樹脂１６を被覆するまでは、導電パターン５１となる導電箔４０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００４７】
また分離溝４１は、導電箔の厚みよりも浅く形成されているため、導電箔４０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔４０として一体で取り扱え、絶縁性樹脂１６をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００４８】
本発明の第５の工程は、絶縁性樹脂が露出するまで導電箔４０の裏面を除去することにある。
【００４９】
本工程は、導電箔４０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００５０】
実験では導電箔４０を全面ウェトエッチングし、分離溝４１から絶縁性樹脂１６を露出させている。この露出される面を図８（Ａ）では点線で示している。その結果、導電パターン５１となって分離される。この結果、絶縁性樹脂１６に導電パターン５１の裏面が露出する構造となる。すなわち、分離溝４１に充填された絶縁性樹脂１６の表面と導電パターン５１の表面は、実質的に一致している構造となっている。
【００５１】
本発明の第６の工程は、図９を参照して、ダイパッド１１およびボンディングパッド１２の裏面に外部電極を設けることにある。
【００５２】
先ず図９（Ａ）を参照して、絶縁性樹脂１６のダイパッド１１およびボンディングパッド１２Ｂが露出する面に、レジスト１８を塗布し、外部電極１７が形成される箇所に開口部２１を設ける。具体的には、ダイパッド１１の裏面にはマトリックス状に第１の開口部２１Ａを設け、ボンディングパッド１２Ｂが露出する箇所には第２の開口部２１Ｂを設ける。第２の開口部２１Ｂの大きさは、ボンディングパッド１２よりも大きく形成される。従って、レジスト１８に設けられる開口部２１の平面的な位置にズレが生じても、ボンディングパッド１２裏面に形成される第２の外部電極の位置は、ボンディングパッド１２裏面の濡れ性により規制されるので、第２の外部電極１７Ｂは、正確に形成される。
【００５３】
次に、図９（Ｂ）を参照して、レジストの開口部２１の各々にロウ材を被着して融解させることにより、第１の外部電極１７Ａおよび第２の外部電極１７Ｂを形成する。ここでは、ダイパッド１１の裏面に形成される第１の外部電極１７Ａの位置および大きさは第１の開口部２１Ａにより規制されている。そして、ボンディングパッド１２の裏面に形成される第２の外部電極１７Ｂの位置および大きさは、ボンディングパッド１２の裏面の濡れ性により規制されている。
【００５４】
本発明の第７の工程は、図１０に示す如く、絶縁性樹脂１６を各回路装置部４５毎にダイシングにより分離することにある。
【００５５】
本工程では、ブロック４２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード４９で各回路装置部４５間のダイシングライン（一点鎖線）に沿って分離溝４１の絶縁性樹脂１６をダイシングし、個別の回路装置に分離する。
【００５６】
本工程で、ダイシングブレード４９はほぼ絶縁性樹脂１６を切断する切削深さで行い、ダイシング装置からブロック４２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの位置合わせマーク４７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングラインをダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【００５７】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００５８】
第１に、絶縁性樹脂１６により封止される第２のボンディングパッド１２Ｂおよびダイパッド１１が、配線部２０を介して連続しているので、第２のボンディングパッド１２Ｂおよびダイパッド１１の側面の面積を増大させることができる。従って、ボンディングパッド１２Ｂおよびダイパッド１１と絶縁性樹脂１６とが接触する面積を増大させることができるので、両者の結合力を増大させることができる。このことから、ボンディングパッド１２およびダイパッド１１が、絶縁性樹脂１６から剥離してしまうのを防止することができる。
【００５９】
第２に、ダイパッド１１の裏面に形成される第１の外部電極は、レジスト１８の第１の開口部２１Ｂによりその位置と大きさが規制され、ボンディングパッド１２の裏面に形成される第２の外部電極１７Ｂは、ボンディングパッド１２裏面の濡れ性によりその位置と大きさが規制されている。従って、レジスト１８の開口部２１の位置にズレが生じた場合でも、第２の外部電極１７Ｂが変形してしまうのを防止することができる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図２】本発明の回路装置を説明する裏面図（Ａ）、断面図（Ｂ）である。
【図３】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図４】本発明の回路装置の製造方法を説明する断面図である。
【図５】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図６】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図７】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図８】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図９】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図１０】本発明の回路装置の製造方法を説明する平面図である。
【図１１】従来の回路装置を説明する断面図である。
【図１２】従来の回路装置を説明する断面図である。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit device in which bonding between a bonding pad formed by a conductive pattern and an insulating resin is strengthened.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is used for a mobile phone, a portable computer, and the like, and therefore, a reduction in size, thickness, and weight is required. For example, taking a semiconductor device as an example of a circuit device, a general semiconductor device is a packaged semiconductor device sealed with a conventional transfer mold. This semiconductor device is mounted on a printed circuit board PS as shown in FIG.
[0003]
In this package type semiconductor device 61, the periphery of a semiconductor chip 62 is covered with a resin layer 63, and a lead terminal 64 for external connection is led out from a side portion of the resin layer 63. However, in the package type semiconductor device 61, the lead terminals 64 are exposed outside the resin layer 63, and the overall size is large, and the size, thickness, and weight are not satisfied. For this reason, companies have competed to develop various structures in order to realize miniaturization, thinning and weight reduction, and recently called a CSP (chip size package), a wafer scale CSP equivalent to the chip size, or chip size A CSP with a size slightly larger than that has been developed.
[0004]
FIG. 12 shows a CSP 66 that employs a glass epoxy substrate 65 as a support substrate and is slightly larger than the chip size. Here, the description will be made assuming that the transistor chip T is mounted on the glass epoxy substrate 65.
[0005]
A first electrode 67, a second electrode 68, and a die pad 69 are formed on the surface of the glass epoxy substrate 65, and a first back electrode 70 and a second back electrode 71 are formed on the back surface. The first electrode 67 and the first back electrode 70 are electrically connected to each other, and the second electrode 68 and the second back electrode 71 are electrically connected to each other through the through hole TH. The bare transistor chip T is fixed to the die pad 69, the emitter electrode of the transistor and the first electrode 67 are connected via a thin metal wire 72, and the base electrode of the transistor and the second electrode 68 are connected to the thin metal wire 72. Connected through. Further, a resin layer 73 is provided on the glass epoxy substrate 65 so as to cover the transistor chip T.
[0006]
The CSP 66 employs a glass epoxy substrate 65. Unlike the wafer scale CSP, the CSP 66 has an advantage that the extending structure from the chip T to the back surface electrodes 70 and 71 for external connection is simple and can be manufactured at low cost. The CSP 66 is mounted on a printed circuit board PS as shown in FIG. The printed circuit board PS is provided with electrodes and wiring constituting an electric circuit, and the CSP 66, the package type semiconductor device 61, the chip resistor CR or the chip capacitor CC and the like are electrically connected and fixed. The circuit constituted by the printed circuit board was mounted in various sets.
[0007]
[Problems to be solved by the invention]
However, in the semiconductor device such as the CSP 69 described above, there is a problem that the contact force between the first electrode 67 and the second electrode 68 and the insulating layer 73 is weak, and there is a possibility that both are separated. .
[0008]
The present invention has been made in view of such a problem, and a main object of the present invention is to provide a circuit device in which the bonding strength between an electrode and an insulating resin that seals the electrode is enhanced. . It is another object of the present invention to provide a circuit device capable of forming external electrodes formed on the back surface of the circuit device in a uniform size.
[0009]
[Means for Solving the Problems]
The present invention firstly provides a die pad on which a semiconductor element is mounted, a first bonding pad provided close to the die pad and electrically separated from the die pad, and provided near the die pad. A second bonding pad formed integrally with the die pad, and a back surface of the die pad, the first bonding pad, and the second bonding pad being exposed to form the semiconductor element, the die pad, and the first bonding pad. A bonding pad and an insulating resin for sealing the second bonding pad, wherein the second bonding pad is continuous with the die pad via a wiring portion formed to be narrow, The contact area between the second bonding pad and the insulating resin is increased, and Wherein the enhanced bonding between the insulating resin.
[0010]
Second, the present invention is characterized in that a plurality of the first bonding pads are provided along two opposing sides of the die pad.
[0011]
Third, the present invention is characterized in that a plurality of the second bonding pads are provided along the other two opposite sides of the die pad.
[0012]
Fourthly, the present invention is characterized in that the semiconductor element is electrically connected to the desired first bonding pad and second bonding pad via a thin metal wire.
[0013]
Fifth, the present invention is characterized in that the first bonding pad and the second bonding pad are formed in a circular shape.
[0014]
Sixth, the present invention provides a die pad on which a semiconductor element is mounted, a bonding pad provided so as to surround the die pad, a first external electrode provided on the back surface of the die pad, and a back surface of the bonding pad 11. An opening in the resist corresponding to the second external electrode, the resist having a second external electrode and a resist forming an opening at a position corresponding to the two external electrodes and covering the back surface; The portion is formed larger than the bonding pad, the wettability of the back surface of the bonding pad exposed from the opening, and the amount of brazing material that is a material of the external electrode applied to the back surface of the bonding pad. The size of the second external electrode is regulated.
[0015]
Seventh, the present invention is characterized in that the position and size of the first external electrode are regulated by the opening of the resist.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment explaining the structure of the circuit device 10)
With reference to FIG. 1, the configuration and the like of a circuit device 10 of the present invention will be described. FIG. 1A is a plan view of the circuit device 10, and FIG. 1B is a cross-sectional view of the circuit device 10.
[0017]
Referring to FIGS. 1A and 1B, circuit device 10 has the following configuration. That is, a die pad 11 on which the semiconductor element 13 is mounted, a first bonding pad 12A provided close to the die pad 11 and electrically separated from the die pad, and a first bonding pad 12A provided close to the die pad 11; The second bonding pad 12B formed integrally with the die pad, and the back surfaces of the die pad 11, the first bonding pad 12A, and the second bonding pad 12B are exposed, and the semiconductor element 13, the die pad 11, the first bonding pad 12A and an insulating resin 16 for sealing the second bonding pad 12B, and the second bonding pad 12B is connected to the die pad 11 via the wiring portion 20 having a small width, so that the second bonding pad 12B The area of contact between the second bonding pad 12B and the insulating resin 16 is increased. Allowed, and has a configuration with enhanced bonding between the bonding pad 12 and the insulating resin 16. Each of such components will be described below.
[0018]
The die pad 11 is a conductive pattern on which the semiconductor element 13 is mounted, is made of metal such as copper foil, and is embedded in the insulating resin 16 with its back surface exposed. The planar size of the die pad 11 is slightly larger than the semiconductor element to be mounted. In FIG. 1A, a die pad 11 is formed at the center, and a semiconductor element 13 composed of an IC chip or the like is mounted via a brazing material 19. Further, a plating film made of Ag or the like is formed on the surface of the die pad 11 corresponding to the region where the semiconductor element 13 is mounted. Here, when the semiconductor element 13 is mounted, a region for preventing the outflow of the brazing material 19 can be provided around the die pad 11 in order to prevent the outflow. Specifically, by providing a region made of plating or a groove shallower than the die pad 11 around the die pad 11, the outflow of the brazing material 19 can be prevented.
[0019]
The bonding pad 12 is a conductive pattern to which the thin metal wire 15 is bonded, and is embedded in the insulating resin 16 with the back surface exposed. Here, a large number of circular bonding pads 12 are formed so as to surround the die pad 11 formed at the center of the device. In FIG. 1A, a plurality of bonding pads 12A formed on both left and right sides of a die pad 11 are provided electrically independently. The plurality of bonding pads 12B formed on both the upper and lower sides of the die pad 11 are formed continuously with the die pad 11 via the wiring portion 20 having a small width, and are also electrically connected. Then, a plating film made of Ag or the like is formed on the surface of the bonding pad 12 in order to improve the adhesiveness of the thin metal wire to be bonded.
[0020]
The semiconductor element 13 is mounted on the surface of the die pad 11 via the brazing material 19. Here, a relatively large IC chip among the semiconductor elements is mounted via the brazing material 19. The electrode formed on the surface of the semiconductor element 13 and the bonding pad 12 are electrically connected via the thin metal wire 15. Further, the bonding pad 12 electrically connected to the die pad 11 is also electrically connected to the semiconductor element 13 via the thin metal wire 15. As the brazing material used here, a conductive adhesive such as solder or Ag paste can be used.
[0021]
The insulating resin 16 exposes the back surfaces of the die pad 11 and the bonding pad 12 and seals the whole. Here, the semiconductor element 13, the fine metal wires 15, the die pad 11, and the bonding pad 12 are sealed. As the material of the insulating resin 16, a thermosetting resin formed by transfer molding or a thermoplastic resin formed by injection molding can be used.
[0022]
The brazing material 19 is a conductive paste such as solder or Ag paste, and has a function of bonding the semiconductor element 13 and the die pad 11. Since the brazing material 19 is a conductive material, the back surface of the semiconductor element 13 and the die pad 11 are electrically connected. The bonding pads 12B formed on both upper and lower sides of the die pad 11 are also electrically connected to the die pad 11. Therefore, by connecting the electrode of the semiconductor element 13 and the bonding pad 12B using the thin metal wire 15, it is possible to electrically connect the circuit formed on the front surface of the semiconductor element 13 and the back surface of the semiconductor element 13. it can.
[0023]
A feature of the present invention is that the second bonding pad 12B and the insulating resin 16 come into contact with each other by connecting the second bonding pad 12B to the die pad 11 via the wiring portion 20 formed to be narrow. The area is increased and the bonding between the bonding pad 12A and the insulating resin 16 is strengthened. Specifically, as described above, since the die pad 11 and the second bonding pad 12B are electrically continuous, it is possible to form a rectangular land in which the two are integrated. However, in the present invention, the second bonding pad 12B is formed in a circular shape, and is integrated with the rectangular die pad 11 via the wiring portion 20 formed to be narrow. With this configuration, the area of the side surface of the second bonding pad 12B and the wiring can be increased, and the area in contact with the insulating resin 16 is increased. Therefore, the bonding between the bonding pad 12B and the die pad 11 integrated via the wiring portion 20 and the insulating resin 16 is very strong. Accordingly, it is possible to prevent the bonding pad and the die pad 11 from being separated from the insulating resin 16.
[0024]
The external electrodes 17 formed on the back surface of the circuit device 10 will be described with reference to FIG. The circuit device 10 of the present invention includes a die pad 11 on which the semiconductor element 13 is mounted, a bonding pad 12 provided so as to surround the die pad 11, a first external electrode 17A provided on the back surface of the die pad 11, and a bonding pad 12. A second external electrode 17B provided on the back surface and a resist having openings 21 formed at positions corresponding to both external electrodes and covering the back surface are provided at positions corresponding to second external electrode 17B. The opening 21A of the resist 18 to be formed is formed larger than the bonding pad 12, and the wettability of the back surface of the bonding pad 12 exposed from the opening 21A and the material of the external electrode 17 applied to the back surface of the bonding pad 12 are formed. The size of the second external electrode 17B is regulated by a certain amount of the brazing material. Such components are described below. Note that the components described with reference to FIG. 1 are the same, and a description thereof will be omitted.
[0025]
A plurality of first external electrodes 17A are provided in a matrix on the back surface of the die pad 11, and are formed from a brazing material such as solder. Further, the position and size of the first external electrode 17A are regulated by the first opening 21A formed in the resist 18. Therefore, the planar size of the first external electrode 17A is equal to the first opening 21A provided in the resist 18.
[0026]
The second external electrode 17B is provided on the back surface of the bonding pad 12 provided so as to surround the die pad 11. Further, since the bonding pad 12 is exposed from the second opening 21B of the resist 18, the second external electrode 17B is formed inside the second opening 21B. Here, the size of the second opening 21B provided in the resist 18 is formed larger than the back surface of the bonding pad 12B exposed from the second opening 21B. Therefore, the bonding pad 12 and the back surface of the insulating resin 16 are exposed from the second opening 21B. Thus, in the step of forming the external electrode 17, when a brazing material is applied on the bonding pad 12 and melted, the external electrode 17B is formed only at the portion of the bonding pad 12 with good solder wettability. . Therefore, the planar shape of the second external electrode 17B is equivalent to the shape of the bonding pad 12.
[0027]
The wiring portion 20 is a portion that connects the bonding pad 12 and the die pad 11 and is formed to be narrower than the diameter of the bonding pad 12. By thus forming the width of the wiring portion 20 to be narrow, the area of the side surface portion of the die pad 11 and the bonding pad 12 which are integrally formed can be increased. Further, although a portion of the wiring portion 20 is exposed from the second opening 21B formed larger than the bonding pad 12, the area of the exposed portion can be minimized by forming the wiring portion 20 in such a narrow width. Can be. When the second external electrode 17B is formed, the molten brazing material may wet the exposed wiring portion 20, and the shape of the second external electrode 17B may be deformed from a circular shape. Therefore, by reducing the width of the wiring portion 20 as described above, it is possible to minimize the deformation of the second external electrode 17B due to the brazing material getting wet on the wiring portion 20.
[0028]
On the back surface of the circuit device 10, the first external electrodes 17A and the second external electrodes 17B described above are arranged at regular intervals in a matrix. Each of the external electrodes 17 is formed to have substantially the same size. Therefore, by mounting the circuit device 10 on a mounting board such as a motherboard via the external electrodes 17, the stress acting on each external electrode 17 can be reduced.
[0029]
(2nd Embodiment explaining the manufacturing method of the circuit device 10)
In the present embodiment, a method for manufacturing the circuit device 10 will be described. In the present embodiment, the circuit device 10 is manufactured by the following steps. That is, a step of preparing a conductive foil 40, a step of forming a separation groove 16 shallower than the thickness of the conductive foil 40 to form a die pad 11 and a bonding pad 12 constituting a plurality of circuit devices 45, A step of fixing the semiconductor element 13 to the semiconductor element 13 via the brazing material 19, a step of performing wire bonding between the semiconductor element 13 and a desired bonding pad 12, and a step of covering the semiconductor element 13 and filling the separation groove 16. A step of forming a common mold with the insulating resin 16, a step of removing the back surface of the conductive foil 40 until the insulating resin 16 is exposed, a step of providing external electrodes on the back surfaces of the die pad 11 and the bonding pad 12, And a step of dicing the circuit devices 16 into individual circuit devices 10 by dicing. Hereinafter, each step of the present invention will be described with reference to FIGS.
[0030]
In the first step of the present invention, as shown in FIGS. 3 to 5, a conductive foil 40 is prepared, and a separation groove 16 having a thickness smaller than the thickness of the conductive foil 40 is formed in the conductive foil 40 to form a plurality of circuit device portions 45. The purpose is to form the die pad 11 and the bonding pad 12 to be configured.
[0031]
In this step, first, a sheet-shaped conductive foil 40 is prepared as shown in FIG. The material of the conductive foil 40 is selected in consideration of the adhesiveness, bonding property, and plating property of the brazing material. As the material, a conductive foil mainly composed of Cu, a conductive foil mainly composed of Al, or Fe. -A conductive foil made of an alloy such as Ni is employed.
[0032]
The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of the subsequent etching, but basically 300 μm or more and 10 μm or less. As will be described later, it is only necessary that the separation groove 16 shallower than the thickness of the conductive foil 40 can be formed.
[0033]
In addition, the sheet-shaped conductive foil 40 is prepared by being wound in a roll shape with a predetermined width, for example, 45 mm, and may be conveyed to each step described later, or may be a strip shape cut into a predetermined size. The conductive foil 40 may be prepared and transported to each step described later.
[0034]
Specifically, as shown in FIG. 3B, four or five blocks 42 in which a large number of circuit device portions 45 are formed are arranged on the strip-shaped conductive foil 40 at a distance of four to five. Slits 43 are provided between the blocks 42 to absorb the stress of the conductive foil 40 generated by a heat treatment in a molding process or the like. Index holes 44 are provided at regular intervals in the upper and lower peripheral edges of the conductive foil 40, and are used for positioning in each step. Subsequently, a conductive pattern is formed.
[0035]
First, as shown in FIG. 4, a photoresist (etching resistant mask) PR is formed on the conductive foil 60, and the photoresist PR is patterned so that the conductive foil 40 excluding a region to become the conductive pattern 51 is exposed. Then, as shown in FIG. 5A, the conductive foil 40 is selectively etched. Here, the conductive pattern 51 forms the die pad 11 and the bonding pad 12 of each circuit device section 45.
[0036]
Referring to FIG. 5A, a photoresist opening is provided at a position where separation groove 16 is formed.
[0037]
FIG. 5B shows a conductive pattern 51 for forming the die pad 11 and the bonding pad 12. This figure corresponds to an enlarged one of the blocks 42 shown in FIG. One of the hatched portions is one circuit device portion 45, and one block 42 has a large number of circuit device portions 45 arranged in a matrix of 2 rows and 2 columns, and the same conductive pattern is provided for each circuit device portion 45. 51 are provided. A frame-shaped pattern 46 is provided around each block, and a positioning mark 47 at the time of dicing is provided inside and slightly apart from the frame-shaped pattern 46. The frame-shaped pattern 46 is used for fitting with a mold, and has a function of reinforcing the insulating resin 16 after the back surface of the conductive foil 40 is etched. In each circuit device, the bonding pads 12 formed on the upper and lower sides of the die pad 11 are integrated with the die pad 11 and are electrically connected to each other.
[0038]
In the second step of the present invention, as shown in FIG. 6, the semiconductor element 13 is fixed to the die pad 11 of each circuit device section 45 via the brazing material 19.
[0039]
Referring to FIG. 6A, semiconductor element 13 is mounted on die pad 11 with brazing material 19 interposed therebetween. Here, a conductive paste such as solder or Ag paste is used as the brazing material 19.
[0040]
The third step of the present invention is to perform wire bonding between the semiconductor element 13 and a desired bonding pad 12, as shown in FIG.
[0041]
Specifically, the electrodes of the semiconductor element 13 mounted on each circuit device and the desired bonding pad 12 are collectively wire-bonded by ball bonding by thermocompression bonding and by wet bonding by ultrasonic waves.
[0042]
In the fourth step of the present invention, as shown in FIG. 8, the semiconductor element 13 is covered and commonly molded with the insulating resin 16 so as to fill the separation groove 16.
[0043]
In this step, as shown in FIG. 8A, the insulating resin 16 completely covers the semiconductor element 13 and the plurality of die pads 11 and the bonding pads 12, and the isolation groove 16 is filled with the insulating resin 16. It fits into the separation groove 41 and is firmly connected. The die pad 11 and the bonding pad 12 are supported by the insulating resin 16.
[0044]
Also, this step can be realized by transfer molding, injection molding, or potting. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin and polyphenylene sulfide can be realized by injection molding.
[0045]
Further, when performing transfer molding or injection molding in this step, as shown in FIG. 8 (B), each block 42 accommodates the circuit device section 63 in one common mold, and each block 42 has one insulating property. A common molding is performed with the resin 16. For this reason, the amount of resin can be significantly reduced as compared with the conventional method of individually molding each circuit device portion such as transfer molding.
[0046]
The feature of this step is that the conductive foil 40 serving as the conductive pattern 51 becomes a support substrate until the insulating resin 16 is covered. In the related art, the conductive pattern is formed by using a support substrate that is not originally required, but in the present invention, the conductive foil 40 serving as the support substrate is a necessary material as an electrode material. Therefore, there is a merit that the operation can be performed while omitting the constituent materials as much as possible, and the cost can be reduced.
[0047]
In addition, since the separation grooves 41 are formed to be shallower than the thickness of the conductive foil, the conductive foils 40 are not individually separated as the conductive patterns 51. Therefore, when the insulating resin 16 is molded, it can be easily handled as a sheet-shaped conductive foil 40, so that the work of transporting to the mold and mounting on the mold becomes very easy.
[0048]
The fifth step of the present invention is to remove the back surface of the conductive foil 40 until the insulating resin is exposed.
[0049]
In this step, the back surface of the conductive foil 40 is chemically and / or physically removed and separated as a conductive pattern 51. This step is performed by polishing, grinding, etching, laser metal evaporation, or the like.
[0050]
In the experiment, the entire surface of the conductive foil 40 was wet-etched to expose the insulating resin 16 from the separation groove 41. This exposed surface is indicated by a dotted line in FIG. As a result, the conductive patterns 51 are separated. As a result, a structure is obtained in which the back surface of the conductive pattern 51 is exposed to the insulating resin 16. That is, the surface of the insulating resin 16 filled in the separation groove 41 and the surface of the conductive pattern 51 have a structure substantially matching.
[0051]
In the sixth step of the present invention, referring to FIG. 9, external electrodes are provided on the back surfaces of die pad 11 and bonding pad 12.
[0052]
First, referring to FIG. 9A, a resist 18 is applied to a surface of insulating resin 16 where die pad 11 and bonding pad 12B are exposed, and opening 21 is provided at a position where external electrode 17 is to be formed. Specifically, a first opening 21A is provided in a matrix on the back surface of the die pad 11, and a second opening 21B is provided at a location where the bonding pad 12B is exposed. The size of the second opening 21 </ b> B is formed larger than the bonding pad 12. Therefore, even if the planar position of the opening 21 provided in the resist 18 is shifted, the position of the second external electrode formed on the back surface of the bonding pad 12 is regulated by the wettability of the back surface of the bonding pad 12. Therefore, the second external electrode 17B is accurately formed.
[0053]
Next, referring to FIG. 9B, a first external electrode 17A and a second external electrode 17B are formed by applying a brazing material to each of the openings 21 of the resist and melting the same. Here, the position and size of the first external electrode 17A formed on the back surface of the die pad 11 are regulated by the first opening 21A. The position and size of the second external electrode 17B formed on the back surface of the bonding pad 12 are regulated by the wettability of the back surface of the bonding pad 12.
[0054]
The seventh step of the present invention is to separate the insulating resin 16 by dicing for each circuit device section 45 as shown in FIG.
[0055]
In this step, the block 42 is adsorbed to the mounting table of the dicing device in a vacuum, and the insulating resin 16 in the separation groove 41 is diced by the dicing blade 49 along the dicing line (dashed line) between the circuit device portions 45. Separate into individual circuit devices.
[0056]
In this step, the dicing blade 49 is preferably used at a cutting depth that substantially cuts the insulating resin 16, and after taking out the block 42 from the dicing apparatus, it is preferable to perform a chocolate break with a roller. At the time of dicing, the alignment mark 47 of each block previously provided in the first step is recognized, and dicing is performed based on the mark. As is well known, in dicing, after dicing all dicing lines in the vertical direction, the mounting table is rotated by 90 degrees and dicing is performed according to the dicing lines 70 in the horizontal direction.
[0057]
【The invention's effect】
According to the present invention, the following effects can be obtained.
[0058]
First, since the second bonding pad 12B and the die pad 11 sealed by the insulating resin 16 are continuous via the wiring portion 20, the area of the side surface of the second bonding pad 12B and the die pad 11 is reduced. Can be increased. Accordingly, the area where the insulating resin 16 is in contact with the bonding pad 12B and the die pad 11 can be increased, so that the bonding strength between them can be increased. Accordingly, it is possible to prevent the bonding pad 12 and the die pad 11 from being separated from the insulating resin 16.
[0059]
Second, the position and size of the first external electrode formed on the back surface of the die pad 11 are regulated by the first opening 21B of the resist 18, and the second external electrode formed on the back surface of the bonding pad 12 is formed. The position and size of the external electrode 17B are regulated by the wettability of the back surface of the bonding pad 12. Therefore, even when the position of the opening 21 of the resist 18 is displaced, it is possible to prevent the second external electrode 17B from being deformed.
[Brief description of the drawings]
FIG. 1 is a plan view (A) and a cross-sectional view (B) illustrating a circuit device of the present invention.
FIGS. 2A and 2B are a back view and a cross-sectional view illustrating a circuit device according to the present invention.
3A and 3B are a cross-sectional view and a plan view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 4 is a cross-sectional view illustrating a method for manufacturing a circuit device of the present invention.
5A and 5B are a cross-sectional view and a plan view illustrating a method for manufacturing a circuit device according to the present invention.
6A and 6B are a cross-sectional view and a plan view illustrating a method for manufacturing a circuit device according to the present invention.
7A and 7B are a cross-sectional view and a plan view illustrating a method for manufacturing a circuit device according to the present invention.
8A and 8B are a cross-sectional view and a plan view illustrating a method for manufacturing a circuit device according to the present invention.
9A and 9B are a cross-sectional view and a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 10 is a plan view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 11 is a cross-sectional view illustrating a conventional circuit device.
FIG. 12 is a cross-sectional view illustrating a conventional circuit device.

Claims (7)

半導体素子が実装されるダイパッドと、前記ダイパッドに近接して設けられ且つ前記ダイパッドとは電気的に分離された第１のボンディングパッドと、前記ダイパッドに近接して設けられ且つ前記ダイパッドと一体に形成された第２のボンディングパッドと、前記ダイパッド、前記第１のボンディングパッドおよび前記第２のボンディングパッドの裏面を露出させて、前記半導体素子、前記ダイパッド、前記第１のボンディングパッドおよび前記第２のボンディングパッドを封止する絶縁性樹脂とを有し、
前記第２のボンディングパッドが、幅が狭く形成された配線部を介して前記ダイパッドと連続することにより、前記第２のボンディングパッドと前記絶縁性樹脂とが接触する面積を増大させ、ボンディングパッドと前記絶縁性樹脂との接合を強化したことを特徴とする回路装置。A die pad on which a semiconductor element is mounted; a first bonding pad provided near the die pad and electrically separated from the die pad; and a first bonding pad provided near the die pad and formed integrally with the die pad. Exposing the back surface of the second bonding pad and the die pad, the first bonding pad, and the second bonding pad, thereby forming the semiconductor element, the die pad, the first bonding pad, and the second bonding pad. Having an insulating resin for sealing the bonding pad,
The second bonding pad is continuous with the die pad via a wiring portion having a small width, so that an area where the second bonding pad and the insulating resin are in contact with each other is increased. A circuit device wherein the bonding with the insulating resin is strengthened. 前記第１のボンディングパッドは前記ダイパッドの対向する２つの辺に沿って複数個が設けられることを特徴とする請求項１記載の回路装置。2. The circuit device according to claim 1, wherein a plurality of the first bonding pads are provided along two opposing sides of the die pad. 前記第２のボンディングパッドは前記ダイパッドの対向する他の２つの辺に沿って複数個が設けられることを特徴とする請求項１記載の回路装置。2. The circuit device according to claim 1, wherein a plurality of the second bonding pads are provided along other two opposite sides of the die pad. 前記半導体素子は、金属細線を介して所望の前記第１のボンディングパッドおよび第２のボンディングパッドと電気的に接続されることを特徴とする請求項１記載の回路装置。2. The circuit device according to claim 1, wherein the semiconductor element is electrically connected to the desired first bonding pad and second bonding pad via a thin metal wire. 前記第１のボンディングパッドおよび前記第２のボンディングパッドは、円形に形成されることを特徴とする請求項１記載の回路装置。The circuit device according to claim 1, wherein the first bonding pad and the second bonding pad are formed in a circular shape. 半導体素子が実装されるダイパッドと、前記ダイパッドを囲むようにして設けたボンディングパッドと、前記ダイパッドの裏面に設けた第１の外部電極と、前記ボンディングパッドの裏面に設けた第２の外部電極と、前記両外部電極に対応する箇所に開口部を形成して且つ裏面を被覆するレジストとを有し、
前記第２の外部電極に対応する箇所に設けられる前記レジストの開口部を、前記ボンディングパッドよりも大きく形成して、前記開口部より露出する前記ボンディングパッドの裏面の濡れ性と、前記ボンディングパッドの裏面に塗布される外部電極の材料であるロウ材の量とで、前記第２の外部電極の大きさを規制することを特徴とする回路装置。A die pad on which a semiconductor element is mounted; a bonding pad provided so as to surround the die pad; a first external electrode provided on a back surface of the die pad; a second external electrode provided on a back surface of the bonding pad; Forming an opening at a position corresponding to both external electrodes and having a resist covering the back surface,
An opening portion of the resist provided at a position corresponding to the second external electrode is formed larger than the bonding pad, and wettability of a back surface of the bonding pad exposed from the opening portion, A circuit device, wherein the size of the second external electrode is regulated by an amount of a brazing material which is a material of the external electrode applied to the back surface. 前記第１の外部電極は、前記レジストの開口部により位置および大きさを規制することを特徴とする請求項６記載の回路装置。7. The circuit device according to claim 6, wherein a position and a size of the first external electrode are regulated by an opening of the resist.
JP2002230411A 2002-08-07 2002-08-07 Circuit device Pending JP2004071900A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002230411A JP2004071900A (en) 2002-08-07 2002-08-07 Circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002230411A JP2004071900A (en) 2002-08-07 2002-08-07 Circuit device

Publications (1)

Publication Number Publication Date
JP2004071900A true JP2004071900A (en) 2004-03-04

Family

ID=32016495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002230411A Pending JP2004071900A (en) 2002-08-07 2002-08-07 Circuit device

Country Status (1)

Country Link
JP (1) JP2004071900A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233977A (en) * 2010-04-23 2011-11-17 Daishinku Corp Piezoelectric oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233977A (en) * 2010-04-23 2011-11-17 Daishinku Corp Piezoelectric oscillator

Similar Documents

Publication Publication Date Title
JP4093818B2 (en) Manufacturing method of semiconductor device
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2002280480A (en) Method for fabricating circuit device
US7053492B2 (en) Circuit device and method of manufacturing the same
JP2002280488A (en) Method for manufacturing circuit unit
KR100611291B1 (en) Circuit device, circuit module, and manufacturing method of the circuit device
JP3600131B2 (en) Circuit device manufacturing method
JP4159348B2 (en) Circuit device manufacturing method
US20050212107A1 (en) Circuit device and manufacturing method thereof
JP4073308B2 (en) Circuit device manufacturing method
JP3600137B2 (en) Circuit device manufacturing method
JP2004071900A (en) Circuit device
JP3863816B2 (en) Circuit equipment
JP4166065B2 (en) Circuit device manufacturing method
JP4097486B2 (en) Circuit device manufacturing method
JP3600130B2 (en) Circuit device manufacturing method
JP3913622B2 (en) Circuit equipment
JP3600135B2 (en) Circuit device manufacturing method
JP3600134B2 (en) Circuit device manufacturing method
JP3600132B2 (en) Circuit device manufacturing method
JP3600133B2 (en) Circuit device manufacturing method
JP3600136B2 (en) Circuit device manufacturing method
JP2004228493A (en) Method for manufacturing semiconductor device
JP2002110843A (en) Manufacturing method of circuit board
JP2003031734A (en) Circuit device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317