JP2004029247A - 発光素子の駆動回路及び画像表示装置 - Google Patents
発光素子の駆動回路及び画像表示装置 Download PDFInfo
- Publication number
- JP2004029247A JP2004029247A JP2002183540A JP2002183540A JP2004029247A JP 2004029247 A JP2004029247 A JP 2004029247A JP 2002183540 A JP2002183540 A JP 2002183540A JP 2002183540 A JP2002183540 A JP 2002183540A JP 2004029247 A JP2004029247 A JP 2004029247A
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- field
- effect transistor
- light
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 117
- 239000003990 capacitor Substances 0.000 claims abstract description 69
- 238000010586 diagram Methods 0.000 abstract description 23
- 230000000694 effects Effects 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 9
- 230000035945 sensitivity Effects 0.000 description 5
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electronic Switches (AREA)
Abstract
【課題】動画の画質劣化を改善した、及び発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路、及び該駆動回路を有する画像表示装置を提供する。
【解決手段】発光素子１と、発光素子１と電源との間に接続されるｎ型の第一の電界効果トランジスタ２と、第一の電界効果トランジスタ２のゲート電極とデータ電極との間に接続される第二の電界効果トランジスタ４と、を有する発光素子の駆動回路において、第一の電界効果トランジスタ２のゲート電極と発光素子１との間に接続されるコンデンサ３と、第一の電界効果トランジスタ２と共通電極との間に接続される第三の電界効果トランジスタ６を有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、第三の電界効果トランジスタ６をオン／オフする。
【選択図】 図４
【解決手段】発光素子１と、発光素子１と電源との間に接続されるｎ型の第一の電界効果トランジスタ２と、第一の電界効果トランジスタ２のゲート電極とデータ電極との間に接続される第二の電界効果トランジスタ４と、を有する発光素子の駆動回路において、第一の電界効果トランジスタ２のゲート電極と発光素子１との間に接続されるコンデンサ３と、第一の電界効果トランジスタ２と共通電極との間に接続される第三の電界効果トランジスタ６を有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、第三の電界効果トランジスタ６をオン／オフする。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、供給される直流電流に応じて発光する発光素子をｎ型トランジスタで駆動する駆動回路、及び該駆動回路を有する画像表示装置に関する。
【０００２】
【従来の技術】
近年、有機電界発光（エレクトロルミネッセンス、ＥＬ）素子又は発光ダイオード（ＬＥＤ）などの発光素子を電界効果トランジスタ（ＦＦＴ）で駆動する駆動回路、及びこのような駆動回路を用いた画像表示装置が各種提案されてきている。
【０００３】
有機ＥＬ素子又はＬＥＤなどの発光素子をＦＥＴで駆動する駆動回路としては、例えば、図７（ａ）の回路図に示すような、発光素子をｎ型ＦＥＴで駆動する駆動回路が考えられる。
【０００４】
図７（ａ）に示す発光素子をｎ型ＦＥＴで駆動する駆動回路は、画像表示装置の１画素における駆動回路であり、発光素子１、２個のＦＥＴ２及び４、コンデンサ３又は１０を有する。ただし、ＦＥＴ２は、ｎ型ＦＥＴである。発光素子１は、有機ＥＬ素子又はＬＥＤであり、一定方向に直流電流を流すと、その電流値に応じた輝度で発光する。発光素子１のカソードは、共通電極（図７においてはアース）に接続されており、発光素子１のアノードは、ｎ型ＦＥＴ２のソース電極Ｓに接続されている。ｎ型ＦＥＴ２のドレイン電極Ｄは、共通電極に対して正の電位にある＋電源に接続されている。なお、一般にＦＥＴでは、構造上はＤとＳを特に区別する必要がなく、ＤとＳを互いに逆に接続しても同様に動作するため、以下では特に必要ない限りＤとＳを区別しない。図７の点線で示すように、ｎ型ＦＥＴ２のゲート電極Ｇと共通電極の間には、コンデンサ３又は１０が接続される。ただし、コンデンサ３の代わりに、ｎ型ＦＥＴ２のゲート電極Ｇと＋電源との間にコンデンサ１０を接続してもよい。即ち、＋電源と共通電極との間の電圧は、一定な直流電圧であるため、どちらの場合も駆動回路は、同様に動作する。ｎ型ＦＥＴ２のＧは、またＦＥＴ４のドレイン電極Ｄ（又はソース電極Ｓ）が接続されており、ＦＥＴ４のソース電極Ｓ（又はドレイン電極Ｄ）は、データ電極（以後、簡単のために単にデータと呼ぶ）に接続されている。なお、ＦＥＴ４に関しては、ｎ型でもｐ型でもよい。また、ＦＥＴ４のゲート電極は、走査電極Ｓ１に接続される。
【０００５】
図７（ｂ）は、図７（ａ）に示す駆動回路における走査電極Ｓ１及びデータ電極の電圧の波形、並びに発光素子１の発光輝度Ｌの波形を示す。各波形の横軸は時間ｔであり、縦軸は、各電極の電圧又は発光素子の輝度を表す。図７（ａ）に示す駆動回路において、データ電極からは、複数の画素の発光に関する電圧が１フィールド周期で連続的に駆動回路に供給される。ＦＥＴ４がｎ型ＦＥＴであるとして、画像信号の１フィールド期間に１回、Ｓ１を短時間だけ＋電位にする。
ＦＥＴ４は、その時間だけオン状態になり、ＦＥＴ４を通してその時点におけるデータ電極の電圧（その時点におけるその画素の発光に必要な電圧）でコンデンサ３又は１０が充電される。ｎ型ＦＥＴ２のソース電圧は、ゲート電圧すなわちコンデンサ３又は１０の両端間の電圧に応じた一定値となる性質があり、発光素子１のアノード電圧もその一定値となる。発光素子１には、その電圧−電流特性に応じて＋電源から共通電極へ一定の電流が流れ、その電流値に応じた輝度で発光する。ＦＥＴ４をオフ状態にすると、コンデンサ３又は１０に蓄積された電荷が維持されているため、発光素子１は、１フィールドの間（テレビ画像であれば１／６０秒間（約１６．７ｍｓｅｃ））一定の輝度で発光し続ける。
【０００６】
このような駆動回路によって、発光素子１を１フィールドの間連続して発光させ、人間の目で感知できる輝度及びコントラストの発光を得ることができる。また、発光素子１の輝度は、データ電源からの電圧の大きさに依存して変化する。なお、ＦＥＴ４が、ｐ型ＦＥＴである場合には、Ｓ１の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【０００７】
【発明が解決しようとする課題】
このように、発光素子をＦＥＴで駆動する駆動回路、従ってその駆動回路を有する画像表示装置は、画素から発光する光の輝度が、画像信号の１フィールドの間ほぼ一定に保たれるホールド効果を有する。この発光のホールド効果のため、上記の画像表示装置に動画を表示した際には、表示画像に動きボケが発生して、動画の表示画質が劣化することは、例えば、栗田泰市郎，“液晶表示装置で生じる原理的な動画質劣化とその改善法”，映像情報メディア学会技術報告，Ｖｏｌ．２４，Ｎｏ．５４，ＰＰ．１３−１６，ＩＤＹ２０００−１４７，（Ｓｅｐ．２０００）に記載されるように知られている。このような動画の表示画質の劣化を改善するひとつの方法は、画素の表示輝度のホールド時間を短縮することである。また、液晶表示装置については、上記文献や本願の出願人による発明（特開平９−３２５７１５「画像表示装置」）にホールド時間を短縮する具体的方法が開示されている。
【０００８】
しかしながら、有機ＥＬ素子又はＬＥＤなどの発光素子を、ｎ型ＴＦＴで駆動する駆動回路、及びこのような駆動回路を用いた画像表示装置については、ホールド効果による動画の表示画質の劣化を有効に改善する具体的な手段は示されていない。
【０００９】
また、発光素子の電圧−電流特性にばらつきが無ければ、発光素子は、コンデンサに充電された電圧に応じた一定の輝度で発光するが、一般には発光素子の電圧−電流特性にはばらつきがある。これにより、これらの発光素子に一定の電圧を印加しても、発光素子を流れる電流値にばらつきを生じるため、これらの発光素子の発光輝度にもばらつきが生じる。よって、これらの電圧−電流特性にばらつきのある発光素子で画像表示装置を構成した場合、このばらつきが画素ごとの輝度のばらつきに関する一つの原因となり、表示画質の著しい劣化を招く。
【００１０】
本発明は、上記問題に鑑みなされたものであり、動画の画質劣化を改善した、及び／又は発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路、及び該駆動回路を有する画像表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極と前記電源との間、又は前記第一の電界効果トランジスタのゲート電極と共通電極との間に、接続されるコンデンサと、を有する発光素子の駆動回路において、前記コンデンサに並列に接続されてオン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフすることを特徴とする。
【００１２】
請求項１記載の発明によれば、前記コンデンサに並列に接続されてオン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフするので、動画の画質劣化を改善した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００１３】
請求項２記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極と前記電源との間、又は前記第一の電界効果トランジスタのゲート電極と共通電極との間に、接続されるコンデンサと、を有する発光素子の駆動回路において、前記電源と前記第一の電界効果トランジスタとの間に、前記第一の電界効果トランジスタに直列に接続され、オン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフすることを特徴とする。
【００１４】
請求項２記載の発明によれば、前記電源と前記第一の電界効果トランジスタとの間に、前記第一の電界効果トランジスタに直列に接続され、オン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフするので、動画の画質劣化を改善した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００１５】
請求項３記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続される第三の電界効果トランジスタをさらに有することを特徴とする。
【００１６】
請求項３記載の発明によれば、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続される第三の電界効果トランジスタをさらに有するので、発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００１７】
請求項４記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフすることを特徴とする。
【００１８】
請求項４記載の発明によれば、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフするので、動画の画質劣化を改善した、及び発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００１９】
請求項５記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタと、前記コンデンサの両端に並列に接続され、オン／オフする第四の電界効果トランジスタと、をさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第四の電界効果トランジスタをオン／オフすることを特徴とする。
【００２０】
請求項５記載の発明によれば、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタと、前記コンデンサの両端に並列に接続され、オン／オフする第四の電界効果トランジスタと、をさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第四の電界効果トランジスタをオン／オフするので、動画の画質劣化を改善した、及び発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００２１】
請求項６記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタと、前記電源と前記第一の電界効果トランジスタとの間に、前記第一の電界効果トランジスタに直列に接続され、オン／オフする第四の電界効果トランジスタと、をさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第四の電界効果トランジスタをオン／オフすることを特徴とする。
【００２２】
請求項６記載の発明によれば、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタと、前記電源と前記第一の電界効果トランジスタとの間に、前記第一の電界効果トランジスタに直列に接続され、オン／オフする第四の電界効果トランジスタと、をさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第四の電界効果トランジスタをオン／オフするので、動画の画質劣化を改善した、及び発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００２３】
請求項７記載の発明は、画像表示装置において、請求項１乃至６いずれか１項記載の発光素子の駆動回路を有する。
【００２４】
請求項７記載の発明によれば、請求項１乃至６いずれか１項記載の発光素子の駆動回路を有するので、動画の画質劣化を改善した、及び／又は発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を有する画像表示装置を提供することができる。
【００２５】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００２６】
まず、本発明における発光素子を駆動する駆動回路の第一の実施形態を図１とともに説明する。図１（ａ）に示す本発明の、発光素子をｎ型電界効果トランジスタ（ＦＥＴ）で駆動する駆動回路は、画像表示装置の１画素における駆動回路であり、発光素子１、３個のＦＥＴ２、４及び５、コンデンサ３を有する。ただし、ＦＥＴ２は、ｎ型ＦＥＴである。発光素子１は、例えば、有機電界発光（エレクトロルミネッセンス、ＥＬ）素子又は発光ダイオード（ＬＥＤ）などであり、二つの端子を有し、一定方向に直流電流を流すと、その電流値に応じた輝度で発光する。発光素子１のカソードは、共通電極（図１においてはアース）に接続されており、発光素子１のアノードは、ｎ型ＦＥＴ２のドレイン（又はソース）電極に接続されている。ｎ型ＦＥＴ２のソース（又はドレイン）電極は、共通電極に対して正の電位にある＋電源に接続されている。なお、一般にＦＥＴでは、構造上はドレイン電極とソース電極を特に区別する必要がなく、ドレイン電極とソース電極を互いに逆に接続しても同様に動作するため、以下では特に必要ない限りドレイン電極とソース電極を区別しない。ｎ型ＦＥＴ２のゲート電極と共通電極の間には、コンデンサ３接続される。ただし、コンデンサ３の代わりに、ｎ型ＦＥＴ２のゲート電極と＋電源との間にコンデンサを接続してもよい。即ち、＋電源と共通電極との間の電圧は、一定な直流電圧であるため、どちらの場合も駆動回路は、同様に動作する。ｎ型ＦＥＴ２のゲート電極は、またＦＥＴ４のドレイン電極（又はソース電極）が接続されており、ＦＥＴ４のソース電極（又はドレイン電極）は、データ電極（以後、簡単のために単にデータと呼ぶ）に接続されている。また、ＦＥＴ４のゲート電極は、第一の走査電極Ｓ１に接続される。さらに、ＦＥＴ５が、コンデンサ３に対して並列に設けられ、ＦＥＴ５のドレイン電極（又はソース電極）は、ｎ型ＦＥＴ２のゲート電極に接続しており、ＦＥＴ５のソース電極（又はドレイン電極）は共通電極（図１では、アース）に接続している。また、ＦＥＴ５のゲート電極は、第２の走査電極Ｓ２に接続される。なお、ＦＥＴ４、５に関しては、ｎ型でもｐ型でもよい。
【００２７】
図１（ｂ）は、図１（ａ）に示す駆動回路における走査電極Ｓ１、データ電極、走査電極Ｓ２の電圧の波形、並びに発光素子１の発光輝度Ｌの波形を示す。各波形の横軸は、時間ｔであり、縦軸は、各電極の電圧又は発光素子の輝度を表す。図１（ａ）に示す駆動回路において、データ電極からは、複数の画素の発光に関する電圧が１フィールド周期で連続的に駆動回路に供給される。ＦＥＴ４がｎ型ＦＥＴであるとして、画像信号の１フィールド期間に１回、Ｓ１を短時間だけ＋電位にする。ＦＥＴ４は、その時間だけオン状態になり、ＦＥＴ４を通してその時点におけるデータ電極の電圧（その時点におけるその画素の発光に必要な電圧）でコンデンサ３が充電される。ｎ型ＦＥＴ２のドレイン（ソース）電圧は、ゲート電圧すなわちコンデンサ３の両端間の電圧に応じた一定値となる性質があり、発光素子１のアノード電圧もその一定値となる。発光素子１には、その電圧−電流特性に応じて＋電源から共通電極へ一定の電流が流れ、その電流値に応じた輝度で発光する。ＦＥＴ４をオフ状態にすると、コンデンサ３に蓄積された電荷が維持されているため、発光素子１は、発光し続ける。また、発光素子１の輝度は、データ電源からの電圧の大きさに依存して変化する。
【００２８】
ここで、図１（ｂ）に示すように、Ｓ１を短時間＋電位にし、発光素子を、人間の目の感度に対して十分な輝度が得られるまで発光させた後、ＦＥＴ５もｎ型であるとして、１フィールド期間内で一定の時間だけ遅延させて、Ｓ２を短時間だけ＋電位にする。Ｓ２が＋電位になった時点でＦＥＴ５がオン状態となり、ＦＥＴ５のソース電極及びドレイン電極が導通する。これによりコンデンサ３は、短絡し、コンデンサ３に蓄積されていた電荷は、ＦＥＴ５を通して放電され、これ以後はコンデンサ３の両端間の電圧はゼロになる。これにより、ｎ型ＦＥＴ２のゲート電圧もゼロとなって、ｎ型ＦＥＴ２がオフ状態となる。よって、発光素子１を流れる電流が遮断され、発光素子１の発光輝度Ｌもゼロ（黒表示）となる。
【００２９】
なお、ＦＥＴ４及び／又は５が、ｐ型ＦＥＴである場合には、Ｓ１及び／又はＳ２の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００３０】
このように本実施形態によれば、発光素子をｎ型ＦＥＴで駆動する駆動回路及びその駆動回路を有する画像表示装置において、画像信号の１フィールド期間内の一定時間だけ発光素子を発光させると共に、一定時間だけ発光素子に流れる電流を遮断することができる。すなわち、発光素子の発光のホールド時間を、Ｓ１とＳ２をオン状態にする時間間隔を制御することで、調整することができる。よって、発光素子の発光のホールド時間が短縮され、発光素子を流れる電流を遮断した一定時間だけ、画像の表示光の輝度をゼロにする、又は画像を黒表示とすることができる。このようにして、人間の目の感度に対して十分な輝度の発光を得ると共に、ＦＥＴのホールド効果に起因する表示画像の動きボケを減少させ、本実施形態の駆動回路を用いた画像表示装置における動画の表示画質を改善することができる。
【００３１】
次に、本発明における発光素子を駆動する駆動回路の第二の実施形態を図２とともに説明する。本実施形態は、図２（ａ）に示すように、図１に示す本発明の駆動回路における第一の実施形態において、コンデンサ３と並列に設けられたＦＥＴ５の代わりに、ｎ型ＦＥＴ２と直列にＦＥＴ６が設けられている。発光素子１、ＦＥＴ２及び４、コンデンサ３の配置及び動作は、第一実施形態における配置及び動作と同様である。ＦＥＴ６のソース電極（又はドレイン電極）は、ｎ型ＦＥＴのドレイン電極（ソース電極）に接続され、ＦＥＴ６のドレイン電極（又はソース電極）は、＋電源に接続される。また、ＦＥＴ６のゲート電極は、第２の走査電極Ｓ２に接続される。
【００３２】
図２（ｂ）に示すように、ＦＥＴ６がｎ型であるとして、画像信号の垂直同期に同期して、１フィールド内の一定時間だけ＋電位であり他の時間はゼロ電位であるような電圧をＳ２からＦＥＴ６のゲート電極へ印加する。Ｓ２からの電圧がゼロ電位である間は、ＦＥＴ６がオフ状態にあり、ｎ型ＦＥＴ２のソース電極とドレイン電極間に電流が流れない。よって、このとき発光素子１を流れる電流が遮断され、発光素子１の発光輝度Ｌもゼロ（黒表示）となる。またＳ２からの電圧が＋電位にあるときには、ＦＥＴ６がオン状態にあり、ＦＥＴ６のソース電極とドレイン電極間を電流が流れて、発光素子１が発光する。
【００３３】
なお、ＦＥＴ６も、ｎ型でもｐ型でもよく、ｐ型の場合には、Ｓ２の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００３４】
このように本実施形態によれば、第一の実施形態と同様に、発光素子の発光のホールド時間が短縮され、ＦＥＴのホールド効果に起因する表示画像の動きボケを減少させ、動画の表示画質を改善することができる。
【００３５】
次に、本発明における発光素子を駆動する駆動回路の第三の実施形態を図３とともに説明する。図３（ａ）に示す本発明の、発光素子をｎ型電界効果トランジスタ（ＦＥＴ）で駆動する駆動回路は、画像表示装置の１画素における駆動回路であり、発光素子１、３個のＦＥＴ２、４及び５、コンデンサ３を有する。ただし、ＦＥＴ２は、ｎ型ＦＥＴである。発光素子１のカソードは、共通電極（図３においてはアース）に接続されており、発光素子１のアノードは、ｎ型ＦＥＴ２のソース電極Ｓに接続されている。ｎ型ＦＥＴ２のドレイン電極Ｄは、共通電極に対して正の電位にある＋電源に接続されている。なお、一般にＦＥＴでは、構造上はドレイン電極とソース電極を特に区別する必要がなく、ドレイン電極とソース電極を互いに逆に接続しても同様に動作するため、以下では特に必要ない限りドレイン電極とソース電極を区別しない。ｎ型ＦＥＴ２のゲート電極Ｇは、またＦＥＴ４のドレイン電極（又はソース電極）が接続されており、ＦＥＴ４のソース電極（又はドレイン電極）は、データ電極に接続されている。また、ＦＥＴ４のゲート電極は、走査電極Ｓ１に接続される。
【００３６】
ここで、ｎ型ＦＥＴ２のゲート電極Ｇとソース電極Ｓの間には、コンデンサ３が接続される。図３においては、コンデンサ３は、ゲート電極Ｇとソース電極Ｓの間に接続されているが、ＦＥＴの構造においてソース電極とドレイン電極を区別する必要がないので、コンデンサ３は、ｎ型ＦＥＴ２のゲート電極と、ソース電極及びドレイン電極のうち発光素子と接続している電極との間に接続される。
さらに、ＦＥＴ５が、発光素子１に対して並列に設けられ、ＦＥＴ５のドレイン電極（又はソース電極）は、発光素子１のアノードに接続され、ＦＥＴ５のソース電極（又はドレイン電極）は発光素子１のカソード即ち共通電極（図３では、アース）に接続される。また、ＦＥＴ５のゲート電極は、走査電極Ｓ１に接続される。なお、ＦＥＴ４、５は、共にｎ型又は共にｐ型のどちらかである。
【００３７】
図３（ｂ）は、図３（ａ）に示す駆動回路における走査電極Ｓ１、データ電極の電圧の波形、並びに発光素子１の発光輝度Ｌの波形を示す。各波形の横軸は、時間ｔであり、縦軸は、各電極の電圧又は発光素子の輝度を表す。図３（ａ）に示す駆動回路において、データ電極からは、複数の画素の発光に関する電圧が１フィールド周期で連続的に駆動回路に供給される。ＦＥＴ４、５が共にｎ型ＦＥＴであるとして、画像信号の１フィールド期間に１回、Ｓ１を短時間だけ＋電位にする。ＦＥＴ４、５は、その時間だけオン状態になり、ＦＥＴ４、５を通してその時点におけるデータ電極の電圧（その時点におけるその画素の発光に必要な電圧）でコンデンサ３が充電される。ここで、仮にＦＥＴ５が駆動回路中に無いとすれば、コンデンサ３と共通電極（アース）と間に発光素子１が存在するため、コンデンサ３の両端に印加される電圧が低下し、データ電極の電圧に対応する電荷をコンデンサ３に蓄積することができない。本実施形態では、ＦＥＴ５をオン状態にしてコンデンサ３を共通電極に導通させることで、データ電極の電圧に対応する電荷をコンデンサ３に蓄積することができる。また、発光素子１は、ＦＥＴ５がオン状態にあるときは、短絡されて発光しない。
【００３８】
ＦＥＴ４、５がオフ状態になった後は、コンデンサ３に蓄積された電荷が維持される。ｎ型ＦＥＴ２は、ゲート−ソース（又はドレイン）間電圧すなわちコンデンサ３の両端間の電圧に応じた一定値の電流をドレイン電極−ソース電極間に流す性質がある。即ち、このｎ型ＦＥＴ２のソース電極−ドレイン電極間を流れる電流が、発光素子１に流れる。その結果、発光素子１は、コンデンサ３に充電された電圧に応じた輝度で１フィールド期間発光し続ける。走査電極Ｓ１を、再びオン状態にすると、発光素子１は短絡されて発光せず、Ｓ１を、再びオフ状態にすると、発光素子１がデータ電極からの電圧に応じた輝度で再び発光する。
【００３９】
本実施形態においては、発光素子１の電圧−電流特性にばらつきがあっても、ｎ型ＦＥＴ２のゲート−ソース（又はドレイン）間電圧がコンデンサ３によって維持されるため、ｎ型ＦＥＴ２及び発光素子１に一定の電流を流すことができる。即ち、発光素子１に流れる電流には、ばらつきを生じないため、発光素子１を、コンデンサ３に充電された電圧に応じて一定の輝度で発光させることができる。
【００４０】
なお、ＦＥＴ４、５が、共にｐ型ＦＥＴである場合には、Ｓ１の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００４１】
このようにして本実施形態によれば、発光素子の電圧−電流特性のばらつきに関わらず、一定の電流を発光素子に流すことにより、発光素子の発光輝度のばらつきを低減させることができる。
【００４２】
次に、本発明における発光素子を駆動する駆動回路の第四の実施形態を図４とともに説明する。本実施形態は、図４（ａ）に示すように、図３に示す本発明の駆動回路における第三の実施形態において、ＦＥＴ５のゲート電極を走査電極Ｓ１に接続する代わりに、ＦＥＴ６のゲート電極を第二の走査電極Ｓ２に接続する。発光素子１、ＦＥＴ２及び４、コンデンサ３の配置及び動作は、第三の実施形態における配置及び動作と同様である。また、ＦＥＴ６が発光素子１と並列に設けられ、ＦＥＴ６のドレイン電極及びソース電極が、発光素子１のカソード、アノードに接続される点でも第三の実施形態と同様である。ただし、ＦＥＴ６は、ＦＥＴ４と独立して、ｎ型でもｐ型でもよい。
【００４３】
図４（ｂ）に示すように、ＦＥＴ６がｎ型であるとして、画像信号の垂直同期に同期して、第一の走査電極Ｓ１からの電圧が＋電位である時間を含む１フィールド内の一定時間だけ＋電位であり、他の時間はゼロ電位であるような電圧を第二の走査電極Ｓ２からＦＥＴ６のゲート電極へ印加する。Ｓ２からの電圧が＋電位である間は、ＦＥＴ６がオン状態にあり、ｎ型ＦＥＴ２のソース電極とドレイン電極間を流れる電流は、全てＦＥＴ６を通じて共通電極へ流れる。よって、発光素子１を流れる電流は遮断され、発光素子１の発光輝度Ｌもゼロ（黒表示）となる。また、コンデンサ３には、Ｓ１とＳ２とが共に＋電位であるときに、データ電極からの電圧に応じて電荷が蓄積される。Ｓ１をゼロ電位にした後は、コンデンサ３に電荷が蓄積されている。
【００４４】
Ｓ２からの電圧がゼロ電位にあるときには、ＦＥＴ６がオフ状態にあり、コンデンサ３の両端間の電圧に応じてｎ型ＦＥＴ２のソース電極とドレイン電極間流れる電流が、発光素子１に流れ、発光素子１が発光する。図３に示す第三の実施例と同様に、コンデンサ３が、ｎ型ＦＥＴ２のゲート電極−ソース電極（又はドレイン電極）間に設けられているため、ｎ型ＦＥＴ２のソース電極−ドレイン電極間に、従って発光素子１に、一定の電流を流すことができる。
【００４５】
なお、ＦＥＴ６は、ｎ型でもｐ型でもよく、ｐ型の場合には、Ｓ２の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００４６】
このように本実施形態によれば、発光素子の発光のホールド時間を調整することで、人間の目の感度に対して十分な輝度の発光を得ると共に、ＦＥＴのホールド効果に起因する表示画像の動きボケを減少させ、本実施形態の駆動回路を用いた画像表示装置における動画の表示画質を改善することができる。また、発光素子の電圧−電流特性のばらつきに関わらず、一定の電流を発光素子に流すことにより、発光素子の発光輝度のばらつきを低減させることができる。
【００４７】
なお、Ｓ２が＋電位である時間は、Ｓ１が＋電位である時間を含んでいれば１フィールド内で連続でなくてもよく、１フィールド内で複数回（例えば２回）でもよい。
【００４８】
次に、本発明における発光素子を駆動する駆動回路の第五の実施形態を図５とともに説明する。本実施形態は、図５（ａ）に示すように、図３に示す本発明の駆動回路における第三の実施形態において、さらなるＦＥＴ７をｎ型ＦＥＴ２のゲート電極と発光素子１のアノードの間に設けてある。発光素子１、ＦＥＴ２、４及び５、コンデンサ３の配置及び動作は、第三の実施形態における配置及び動作と同様である。ＦＥＴ７のドレイン電極（又はソース電極）は、ｎ型ＦＥＴ２のゲート電極に接続され、ＦＥＴ７のソース電極（又はドレイン電極）は、発光素子１のアノードに接続される。また、ＦＥＴ７のゲート電極は、第二の走査電極Ｓ２に接続される。ここで、ＦＥＴ４及び５は、共にｎ型又は共にｐ型であり、ＦＥＴ７は、ＦＥＴ４、５と独立して、ｎ型でもｐ型でもよい。
【００４９】
図５（ｂ）に示すように、例えば、第一の走査電極Ｓ１からの電圧と同じ大きさの電圧を一定時間遅延させて第二の走査電極からＦＥＴ７のゲート電極に印可する。ＦＥＴ７がｎ型であるとして、第二の走査電極Ｓ２が＋電位にあるとき、ＦＥＴ７が、オン状態になり、コンデンサ３が短絡される。このとき、コンデンサ３に蓄積されていた電荷が、ＦＥＴ７を通して放電され、それ以後、コンデンサ３の両端間の電圧は、ゼロになる。これにより、ｎ型ＦＥＴ２のゲート−ソース（又はドレイン）電圧もゼロになり、ｎ型ＦＥＴ２は、オフ状態となる。よって、発光素子１を流れる電流が遮断され、発光輝度Ｌもゼロ（黒表示）となる。
なお、ＦＥＴ７は、ｎ型でもｐ型でもよく、ｐ型の場合には、Ｓ２の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００５０】
このように本実施形態によれば、発光素子の発光のホールド時間を調整することで、人間の目の感度に対して十分な輝度の発光を得ると共に、ＦＥＴのホールド効果に起因する表示画像の動きボケを減少させ、本実施形態の駆動回路を用いた画像表示装置における動画の表示画質を改善することができる。また、発光素子の電圧−電流特性のばらつきに関わらず、一定の電流を発光素子に流すことにより、発光素子の発光輝度のばらつきを低減させることができる。
【００５１】
次に、本発明における発光素子を駆動する駆動回路の第六の実施形態を図６とともに説明する。本実施形態は、図６（ａ）に示すように、図３に示す本発明の駆動回路における第三の実施形態において、さらなるＦＥＴ８をｎ型ＦＥＴ２＋電源の間に、ｎ型ＦＥＴ２と直列に設けてある。発光素子１、ＦＥＴ２、４及び５、コンデンサ３の配置及び動作は、第三の実施形態における配置及び動作と同様である。ＦＥＴ８のソース電極（又はドレイン電極）は、ｎ型ＦＥＴ２のドレイン電極（又はソース電極）に接続され、ＦＥＴ８のドレイン電極（又はソース電極）は、＋電源に接続される。また、ＦＥＴ８のゲート電極は、第二の走査電極Ｓ２に接続される。
【００５２】
図６（ｂ）に示すように、ＦＥＴ８がｎ型であるとして、画像信号の垂直同期に同期して、１フィールド内の一定時間だけ＋電位であり他の時間はゼロ電位であるような電圧をＳ２からＦＥＴ８のゲート電極へ印加する。Ｓ２からの電圧がゼロ電位である間は、ＦＥＴ８がオフ状態にあり、ｎ型ＦＥＴ２のソース電極とドレイン電極間に電流が流れない。よって、このとき発光素子１を流れる電流が遮断され、発光素子１の発光輝度Ｌもゼロ（黒表示）となる。またＳ２からの電圧が＋電位にあるときには、ＦＥＴ８がオン状態にあり、ＦＥＴ８のソース電極とドレイン電極間を電流が流れて、発光素子１が発光する。なお、ＦＥＴ８は、ｎ型でもｐ型でもよく、ｐ型の場合には、Ｓ２の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００５３】
このように本実施形態によれば、発光素子の発光のホールド時間を調整することで、人間の目の感度に対して十分な輝度の発光を得ると共に、ＦＥＴのホールド効果に起因する表示画像の動きボケを減少させ、本実施形態の駆動回路を用いた画像表示装置における動画の表示画質を改善することができる。また、発光素子の電圧−電流特性のばらつきに関わらず、一定の電流を発光素子に流すことにより、発光素子の発光輝度のばらつきを低減させることができる。
【００５４】
【発明の効果】
本発明によれば、動画の画質劣化を改善した、及び／又は発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路、及び該駆動回路を有する画像表示装置を提供することができる。
【００５５】
【図面の簡単な説明】
【図１】本発明による発光素子の駆動回路における第一の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図２】本発明による発光素子の駆動回路における第二の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図３】本発明による発光素子の駆動回路における第三の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図４】本発明による発光素子の駆動回路における第四の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図５】本発明による発光素子の駆動回路における第五の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図６】本発明による発光素子の駆動回路における第六の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図７】ｎ型ＦＥＴを用いた従来の発光素子の駆動回路を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【符号の説明】
１ 発光素子
２ ｎ型ＦＥＴ
３、１０ コンデンサ
４、５、６、７、８ ＦＥＴ
【発明の属する技術分野】
本発明は、供給される直流電流に応じて発光する発光素子をｎ型トランジスタで駆動する駆動回路、及び該駆動回路を有する画像表示装置に関する。
【０００２】
【従来の技術】
近年、有機電界発光（エレクトロルミネッセンス、ＥＬ）素子又は発光ダイオード（ＬＥＤ）などの発光素子を電界効果トランジスタ（ＦＦＴ）で駆動する駆動回路、及びこのような駆動回路を用いた画像表示装置が各種提案されてきている。
【０００３】
有機ＥＬ素子又はＬＥＤなどの発光素子をＦＥＴで駆動する駆動回路としては、例えば、図７（ａ）の回路図に示すような、発光素子をｎ型ＦＥＴで駆動する駆動回路が考えられる。
【０００４】
図７（ａ）に示す発光素子をｎ型ＦＥＴで駆動する駆動回路は、画像表示装置の１画素における駆動回路であり、発光素子１、２個のＦＥＴ２及び４、コンデンサ３又は１０を有する。ただし、ＦＥＴ２は、ｎ型ＦＥＴである。発光素子１は、有機ＥＬ素子又はＬＥＤであり、一定方向に直流電流を流すと、その電流値に応じた輝度で発光する。発光素子１のカソードは、共通電極（図７においてはアース）に接続されており、発光素子１のアノードは、ｎ型ＦＥＴ２のソース電極Ｓに接続されている。ｎ型ＦＥＴ２のドレイン電極Ｄは、共通電極に対して正の電位にある＋電源に接続されている。なお、一般にＦＥＴでは、構造上はＤとＳを特に区別する必要がなく、ＤとＳを互いに逆に接続しても同様に動作するため、以下では特に必要ない限りＤとＳを区別しない。図７の点線で示すように、ｎ型ＦＥＴ２のゲート電極Ｇと共通電極の間には、コンデンサ３又は１０が接続される。ただし、コンデンサ３の代わりに、ｎ型ＦＥＴ２のゲート電極Ｇと＋電源との間にコンデンサ１０を接続してもよい。即ち、＋電源と共通電極との間の電圧は、一定な直流電圧であるため、どちらの場合も駆動回路は、同様に動作する。ｎ型ＦＥＴ２のＧは、またＦＥＴ４のドレイン電極Ｄ（又はソース電極Ｓ）が接続されており、ＦＥＴ４のソース電極Ｓ（又はドレイン電極Ｄ）は、データ電極（以後、簡単のために単にデータと呼ぶ）に接続されている。なお、ＦＥＴ４に関しては、ｎ型でもｐ型でもよい。また、ＦＥＴ４のゲート電極は、走査電極Ｓ１に接続される。
【０００５】
図７（ｂ）は、図７（ａ）に示す駆動回路における走査電極Ｓ１及びデータ電極の電圧の波形、並びに発光素子１の発光輝度Ｌの波形を示す。各波形の横軸は時間ｔであり、縦軸は、各電極の電圧又は発光素子の輝度を表す。図７（ａ）に示す駆動回路において、データ電極からは、複数の画素の発光に関する電圧が１フィールド周期で連続的に駆動回路に供給される。ＦＥＴ４がｎ型ＦＥＴであるとして、画像信号の１フィールド期間に１回、Ｓ１を短時間だけ＋電位にする。
ＦＥＴ４は、その時間だけオン状態になり、ＦＥＴ４を通してその時点におけるデータ電極の電圧（その時点におけるその画素の発光に必要な電圧）でコンデンサ３又は１０が充電される。ｎ型ＦＥＴ２のソース電圧は、ゲート電圧すなわちコンデンサ３又は１０の両端間の電圧に応じた一定値となる性質があり、発光素子１のアノード電圧もその一定値となる。発光素子１には、その電圧−電流特性に応じて＋電源から共通電極へ一定の電流が流れ、その電流値に応じた輝度で発光する。ＦＥＴ４をオフ状態にすると、コンデンサ３又は１０に蓄積された電荷が維持されているため、発光素子１は、１フィールドの間（テレビ画像であれば１／６０秒間（約１６．７ｍｓｅｃ））一定の輝度で発光し続ける。
【０００６】
このような駆動回路によって、発光素子１を１フィールドの間連続して発光させ、人間の目で感知できる輝度及びコントラストの発光を得ることができる。また、発光素子１の輝度は、データ電源からの電圧の大きさに依存して変化する。なお、ＦＥＴ４が、ｐ型ＦＥＴである場合には、Ｓ１の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【０００７】
【発明が解決しようとする課題】
このように、発光素子をＦＥＴで駆動する駆動回路、従ってその駆動回路を有する画像表示装置は、画素から発光する光の輝度が、画像信号の１フィールドの間ほぼ一定に保たれるホールド効果を有する。この発光のホールド効果のため、上記の画像表示装置に動画を表示した際には、表示画像に動きボケが発生して、動画の表示画質が劣化することは、例えば、栗田泰市郎，“液晶表示装置で生じる原理的な動画質劣化とその改善法”，映像情報メディア学会技術報告，Ｖｏｌ．２４，Ｎｏ．５４，ＰＰ．１３−１６，ＩＤＹ２０００−１４７，（Ｓｅｐ．２０００）に記載されるように知られている。このような動画の表示画質の劣化を改善するひとつの方法は、画素の表示輝度のホールド時間を短縮することである。また、液晶表示装置については、上記文献や本願の出願人による発明（特開平９−３２５７１５「画像表示装置」）にホールド時間を短縮する具体的方法が開示されている。
【０００８】
しかしながら、有機ＥＬ素子又はＬＥＤなどの発光素子を、ｎ型ＴＦＴで駆動する駆動回路、及びこのような駆動回路を用いた画像表示装置については、ホールド効果による動画の表示画質の劣化を有効に改善する具体的な手段は示されていない。
【０００９】
また、発光素子の電圧−電流特性にばらつきが無ければ、発光素子は、コンデンサに充電された電圧に応じた一定の輝度で発光するが、一般には発光素子の電圧−電流特性にはばらつきがある。これにより、これらの発光素子に一定の電圧を印加しても、発光素子を流れる電流値にばらつきを生じるため、これらの発光素子の発光輝度にもばらつきが生じる。よって、これらの電圧−電流特性にばらつきのある発光素子で画像表示装置を構成した場合、このばらつきが画素ごとの輝度のばらつきに関する一つの原因となり、表示画質の著しい劣化を招く。
【００１０】
本発明は、上記問題に鑑みなされたものであり、動画の画質劣化を改善した、及び／又は発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路、及び該駆動回路を有する画像表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極と前記電源との間、又は前記第一の電界効果トランジスタのゲート電極と共通電極との間に、接続されるコンデンサと、を有する発光素子の駆動回路において、前記コンデンサに並列に接続されてオン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフすることを特徴とする。
【００１２】
請求項１記載の発明によれば、前記コンデンサに並列に接続されてオン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフするので、動画の画質劣化を改善した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００１３】
請求項２記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極と前記電源との間、又は前記第一の電界効果トランジスタのゲート電極と共通電極との間に、接続されるコンデンサと、を有する発光素子の駆動回路において、前記電源と前記第一の電界効果トランジスタとの間に、前記第一の電界効果トランジスタに直列に接続され、オン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフすることを特徴とする。
【００１４】
請求項２記載の発明によれば、前記電源と前記第一の電界効果トランジスタとの間に、前記第一の電界効果トランジスタに直列に接続され、オン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフするので、動画の画質劣化を改善した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００１５】
請求項３記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続される第三の電界効果トランジスタをさらに有することを特徴とする。
【００１６】
請求項３記載の発明によれば、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続される第三の電界効果トランジスタをさらに有するので、発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００１７】
請求項４記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフすることを特徴とする。
【００１８】
請求項４記載の発明によれば、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタをさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフするので、動画の画質劣化を改善した、及び発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００１９】
請求項５記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタと、前記コンデンサの両端に並列に接続され、オン／オフする第四の電界効果トランジスタと、をさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第四の電界効果トランジスタをオン／オフすることを特徴とする。
【００２０】
請求項５記載の発明によれば、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタと、前記コンデンサの両端に並列に接続され、オン／オフする第四の電界効果トランジスタと、をさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第四の電界効果トランジスタをオン／オフするので、動画の画質劣化を改善した、及び発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００２１】
請求項６記載の発明は、供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタと、前記電源と前記第一の電界効果トランジスタとの間に、前記第一の電界効果トランジスタに直列に接続され、オン／オフする第四の電界効果トランジスタと、をさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第四の電界効果トランジスタをオン／オフすることを特徴とする。
【００２２】
請求項６記載の発明によれば、前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタと、前記電源と前記第一の電界効果トランジスタとの間に、前記第一の電界効果トランジスタに直列に接続され、オン／オフする第四の電界効果トランジスタと、をさらに有し、画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第四の電界効果トランジスタをオン／オフするので、動画の画質劣化を改善した、及び発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を提供することができる。
【００２３】
請求項７記載の発明は、画像表示装置において、請求項１乃至６いずれか１項記載の発光素子の駆動回路を有する。
【００２４】
請求項７記載の発明によれば、請求項１乃至６いずれか１項記載の発光素子の駆動回路を有するので、動画の画質劣化を改善した、及び／又は発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路を有する画像表示装置を提供することができる。
【００２５】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００２６】
まず、本発明における発光素子を駆動する駆動回路の第一の実施形態を図１とともに説明する。図１（ａ）に示す本発明の、発光素子をｎ型電界効果トランジスタ（ＦＥＴ）で駆動する駆動回路は、画像表示装置の１画素における駆動回路であり、発光素子１、３個のＦＥＴ２、４及び５、コンデンサ３を有する。ただし、ＦＥＴ２は、ｎ型ＦＥＴである。発光素子１は、例えば、有機電界発光（エレクトロルミネッセンス、ＥＬ）素子又は発光ダイオード（ＬＥＤ）などであり、二つの端子を有し、一定方向に直流電流を流すと、その電流値に応じた輝度で発光する。発光素子１のカソードは、共通電極（図１においてはアース）に接続されており、発光素子１のアノードは、ｎ型ＦＥＴ２のドレイン（又はソース）電極に接続されている。ｎ型ＦＥＴ２のソース（又はドレイン）電極は、共通電極に対して正の電位にある＋電源に接続されている。なお、一般にＦＥＴでは、構造上はドレイン電極とソース電極を特に区別する必要がなく、ドレイン電極とソース電極を互いに逆に接続しても同様に動作するため、以下では特に必要ない限りドレイン電極とソース電極を区別しない。ｎ型ＦＥＴ２のゲート電極と共通電極の間には、コンデンサ３接続される。ただし、コンデンサ３の代わりに、ｎ型ＦＥＴ２のゲート電極と＋電源との間にコンデンサを接続してもよい。即ち、＋電源と共通電極との間の電圧は、一定な直流電圧であるため、どちらの場合も駆動回路は、同様に動作する。ｎ型ＦＥＴ２のゲート電極は、またＦＥＴ４のドレイン電極（又はソース電極）が接続されており、ＦＥＴ４のソース電極（又はドレイン電極）は、データ電極（以後、簡単のために単にデータと呼ぶ）に接続されている。また、ＦＥＴ４のゲート電極は、第一の走査電極Ｓ１に接続される。さらに、ＦＥＴ５が、コンデンサ３に対して並列に設けられ、ＦＥＴ５のドレイン電極（又はソース電極）は、ｎ型ＦＥＴ２のゲート電極に接続しており、ＦＥＴ５のソース電極（又はドレイン電極）は共通電極（図１では、アース）に接続している。また、ＦＥＴ５のゲート電極は、第２の走査電極Ｓ２に接続される。なお、ＦＥＴ４、５に関しては、ｎ型でもｐ型でもよい。
【００２７】
図１（ｂ）は、図１（ａ）に示す駆動回路における走査電極Ｓ１、データ電極、走査電極Ｓ２の電圧の波形、並びに発光素子１の発光輝度Ｌの波形を示す。各波形の横軸は、時間ｔであり、縦軸は、各電極の電圧又は発光素子の輝度を表す。図１（ａ）に示す駆動回路において、データ電極からは、複数の画素の発光に関する電圧が１フィールド周期で連続的に駆動回路に供給される。ＦＥＴ４がｎ型ＦＥＴであるとして、画像信号の１フィールド期間に１回、Ｓ１を短時間だけ＋電位にする。ＦＥＴ４は、その時間だけオン状態になり、ＦＥＴ４を通してその時点におけるデータ電極の電圧（その時点におけるその画素の発光に必要な電圧）でコンデンサ３が充電される。ｎ型ＦＥＴ２のドレイン（ソース）電圧は、ゲート電圧すなわちコンデンサ３の両端間の電圧に応じた一定値となる性質があり、発光素子１のアノード電圧もその一定値となる。発光素子１には、その電圧−電流特性に応じて＋電源から共通電極へ一定の電流が流れ、その電流値に応じた輝度で発光する。ＦＥＴ４をオフ状態にすると、コンデンサ３に蓄積された電荷が維持されているため、発光素子１は、発光し続ける。また、発光素子１の輝度は、データ電源からの電圧の大きさに依存して変化する。
【００２８】
ここで、図１（ｂ）に示すように、Ｓ１を短時間＋電位にし、発光素子を、人間の目の感度に対して十分な輝度が得られるまで発光させた後、ＦＥＴ５もｎ型であるとして、１フィールド期間内で一定の時間だけ遅延させて、Ｓ２を短時間だけ＋電位にする。Ｓ２が＋電位になった時点でＦＥＴ５がオン状態となり、ＦＥＴ５のソース電極及びドレイン電極が導通する。これによりコンデンサ３は、短絡し、コンデンサ３に蓄積されていた電荷は、ＦＥＴ５を通して放電され、これ以後はコンデンサ３の両端間の電圧はゼロになる。これにより、ｎ型ＦＥＴ２のゲート電圧もゼロとなって、ｎ型ＦＥＴ２がオフ状態となる。よって、発光素子１を流れる電流が遮断され、発光素子１の発光輝度Ｌもゼロ（黒表示）となる。
【００２９】
なお、ＦＥＴ４及び／又は５が、ｐ型ＦＥＴである場合には、Ｓ１及び／又はＳ２の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００３０】
このように本実施形態によれば、発光素子をｎ型ＦＥＴで駆動する駆動回路及びその駆動回路を有する画像表示装置において、画像信号の１フィールド期間内の一定時間だけ発光素子を発光させると共に、一定時間だけ発光素子に流れる電流を遮断することができる。すなわち、発光素子の発光のホールド時間を、Ｓ１とＳ２をオン状態にする時間間隔を制御することで、調整することができる。よって、発光素子の発光のホールド時間が短縮され、発光素子を流れる電流を遮断した一定時間だけ、画像の表示光の輝度をゼロにする、又は画像を黒表示とすることができる。このようにして、人間の目の感度に対して十分な輝度の発光を得ると共に、ＦＥＴのホールド効果に起因する表示画像の動きボケを減少させ、本実施形態の駆動回路を用いた画像表示装置における動画の表示画質を改善することができる。
【００３１】
次に、本発明における発光素子を駆動する駆動回路の第二の実施形態を図２とともに説明する。本実施形態は、図２（ａ）に示すように、図１に示す本発明の駆動回路における第一の実施形態において、コンデンサ３と並列に設けられたＦＥＴ５の代わりに、ｎ型ＦＥＴ２と直列にＦＥＴ６が設けられている。発光素子１、ＦＥＴ２及び４、コンデンサ３の配置及び動作は、第一実施形態における配置及び動作と同様である。ＦＥＴ６のソース電極（又はドレイン電極）は、ｎ型ＦＥＴのドレイン電極（ソース電極）に接続され、ＦＥＴ６のドレイン電極（又はソース電極）は、＋電源に接続される。また、ＦＥＴ６のゲート電極は、第２の走査電極Ｓ２に接続される。
【００３２】
図２（ｂ）に示すように、ＦＥＴ６がｎ型であるとして、画像信号の垂直同期に同期して、１フィールド内の一定時間だけ＋電位であり他の時間はゼロ電位であるような電圧をＳ２からＦＥＴ６のゲート電極へ印加する。Ｓ２からの電圧がゼロ電位である間は、ＦＥＴ６がオフ状態にあり、ｎ型ＦＥＴ２のソース電極とドレイン電極間に電流が流れない。よって、このとき発光素子１を流れる電流が遮断され、発光素子１の発光輝度Ｌもゼロ（黒表示）となる。またＳ２からの電圧が＋電位にあるときには、ＦＥＴ６がオン状態にあり、ＦＥＴ６のソース電極とドレイン電極間を電流が流れて、発光素子１が発光する。
【００３３】
なお、ＦＥＴ６も、ｎ型でもｐ型でもよく、ｐ型の場合には、Ｓ２の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００３４】
このように本実施形態によれば、第一の実施形態と同様に、発光素子の発光のホールド時間が短縮され、ＦＥＴのホールド効果に起因する表示画像の動きボケを減少させ、動画の表示画質を改善することができる。
【００３５】
次に、本発明における発光素子を駆動する駆動回路の第三の実施形態を図３とともに説明する。図３（ａ）に示す本発明の、発光素子をｎ型電界効果トランジスタ（ＦＥＴ）で駆動する駆動回路は、画像表示装置の１画素における駆動回路であり、発光素子１、３個のＦＥＴ２、４及び５、コンデンサ３を有する。ただし、ＦＥＴ２は、ｎ型ＦＥＴである。発光素子１のカソードは、共通電極（図３においてはアース）に接続されており、発光素子１のアノードは、ｎ型ＦＥＴ２のソース電極Ｓに接続されている。ｎ型ＦＥＴ２のドレイン電極Ｄは、共通電極に対して正の電位にある＋電源に接続されている。なお、一般にＦＥＴでは、構造上はドレイン電極とソース電極を特に区別する必要がなく、ドレイン電極とソース電極を互いに逆に接続しても同様に動作するため、以下では特に必要ない限りドレイン電極とソース電極を区別しない。ｎ型ＦＥＴ２のゲート電極Ｇは、またＦＥＴ４のドレイン電極（又はソース電極）が接続されており、ＦＥＴ４のソース電極（又はドレイン電極）は、データ電極に接続されている。また、ＦＥＴ４のゲート電極は、走査電極Ｓ１に接続される。
【００３６】
ここで、ｎ型ＦＥＴ２のゲート電極Ｇとソース電極Ｓの間には、コンデンサ３が接続される。図３においては、コンデンサ３は、ゲート電極Ｇとソース電極Ｓの間に接続されているが、ＦＥＴの構造においてソース電極とドレイン電極を区別する必要がないので、コンデンサ３は、ｎ型ＦＥＴ２のゲート電極と、ソース電極及びドレイン電極のうち発光素子と接続している電極との間に接続される。
さらに、ＦＥＴ５が、発光素子１に対して並列に設けられ、ＦＥＴ５のドレイン電極（又はソース電極）は、発光素子１のアノードに接続され、ＦＥＴ５のソース電極（又はドレイン電極）は発光素子１のカソード即ち共通電極（図３では、アース）に接続される。また、ＦＥＴ５のゲート電極は、走査電極Ｓ１に接続される。なお、ＦＥＴ４、５は、共にｎ型又は共にｐ型のどちらかである。
【００３７】
図３（ｂ）は、図３（ａ）に示す駆動回路における走査電極Ｓ１、データ電極の電圧の波形、並びに発光素子１の発光輝度Ｌの波形を示す。各波形の横軸は、時間ｔであり、縦軸は、各電極の電圧又は発光素子の輝度を表す。図３（ａ）に示す駆動回路において、データ電極からは、複数の画素の発光に関する電圧が１フィールド周期で連続的に駆動回路に供給される。ＦＥＴ４、５が共にｎ型ＦＥＴであるとして、画像信号の１フィールド期間に１回、Ｓ１を短時間だけ＋電位にする。ＦＥＴ４、５は、その時間だけオン状態になり、ＦＥＴ４、５を通してその時点におけるデータ電極の電圧（その時点におけるその画素の発光に必要な電圧）でコンデンサ３が充電される。ここで、仮にＦＥＴ５が駆動回路中に無いとすれば、コンデンサ３と共通電極（アース）と間に発光素子１が存在するため、コンデンサ３の両端に印加される電圧が低下し、データ電極の電圧に対応する電荷をコンデンサ３に蓄積することができない。本実施形態では、ＦＥＴ５をオン状態にしてコンデンサ３を共通電極に導通させることで、データ電極の電圧に対応する電荷をコンデンサ３に蓄積することができる。また、発光素子１は、ＦＥＴ５がオン状態にあるときは、短絡されて発光しない。
【００３８】
ＦＥＴ４、５がオフ状態になった後は、コンデンサ３に蓄積された電荷が維持される。ｎ型ＦＥＴ２は、ゲート−ソース（又はドレイン）間電圧すなわちコンデンサ３の両端間の電圧に応じた一定値の電流をドレイン電極−ソース電極間に流す性質がある。即ち、このｎ型ＦＥＴ２のソース電極−ドレイン電極間を流れる電流が、発光素子１に流れる。その結果、発光素子１は、コンデンサ３に充電された電圧に応じた輝度で１フィールド期間発光し続ける。走査電極Ｓ１を、再びオン状態にすると、発光素子１は短絡されて発光せず、Ｓ１を、再びオフ状態にすると、発光素子１がデータ電極からの電圧に応じた輝度で再び発光する。
【００３９】
本実施形態においては、発光素子１の電圧−電流特性にばらつきがあっても、ｎ型ＦＥＴ２のゲート−ソース（又はドレイン）間電圧がコンデンサ３によって維持されるため、ｎ型ＦＥＴ２及び発光素子１に一定の電流を流すことができる。即ち、発光素子１に流れる電流には、ばらつきを生じないため、発光素子１を、コンデンサ３に充電された電圧に応じて一定の輝度で発光させることができる。
【００４０】
なお、ＦＥＴ４、５が、共にｐ型ＦＥＴである場合には、Ｓ１の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００４１】
このようにして本実施形態によれば、発光素子の電圧−電流特性のばらつきに関わらず、一定の電流を発光素子に流すことにより、発光素子の発光輝度のばらつきを低減させることができる。
【００４２】
次に、本発明における発光素子を駆動する駆動回路の第四の実施形態を図４とともに説明する。本実施形態は、図４（ａ）に示すように、図３に示す本発明の駆動回路における第三の実施形態において、ＦＥＴ５のゲート電極を走査電極Ｓ１に接続する代わりに、ＦＥＴ６のゲート電極を第二の走査電極Ｓ２に接続する。発光素子１、ＦＥＴ２及び４、コンデンサ３の配置及び動作は、第三の実施形態における配置及び動作と同様である。また、ＦＥＴ６が発光素子１と並列に設けられ、ＦＥＴ６のドレイン電極及びソース電極が、発光素子１のカソード、アノードに接続される点でも第三の実施形態と同様である。ただし、ＦＥＴ６は、ＦＥＴ４と独立して、ｎ型でもｐ型でもよい。
【００４３】
図４（ｂ）に示すように、ＦＥＴ６がｎ型であるとして、画像信号の垂直同期に同期して、第一の走査電極Ｓ１からの電圧が＋電位である時間を含む１フィールド内の一定時間だけ＋電位であり、他の時間はゼロ電位であるような電圧を第二の走査電極Ｓ２からＦＥＴ６のゲート電極へ印加する。Ｓ２からの電圧が＋電位である間は、ＦＥＴ６がオン状態にあり、ｎ型ＦＥＴ２のソース電極とドレイン電極間を流れる電流は、全てＦＥＴ６を通じて共通電極へ流れる。よって、発光素子１を流れる電流は遮断され、発光素子１の発光輝度Ｌもゼロ（黒表示）となる。また、コンデンサ３には、Ｓ１とＳ２とが共に＋電位であるときに、データ電極からの電圧に応じて電荷が蓄積される。Ｓ１をゼロ電位にした後は、コンデンサ３に電荷が蓄積されている。
【００４４】
Ｓ２からの電圧がゼロ電位にあるときには、ＦＥＴ６がオフ状態にあり、コンデンサ３の両端間の電圧に応じてｎ型ＦＥＴ２のソース電極とドレイン電極間流れる電流が、発光素子１に流れ、発光素子１が発光する。図３に示す第三の実施例と同様に、コンデンサ３が、ｎ型ＦＥＴ２のゲート電極−ソース電極（又はドレイン電極）間に設けられているため、ｎ型ＦＥＴ２のソース電極−ドレイン電極間に、従って発光素子１に、一定の電流を流すことができる。
【００４５】
なお、ＦＥＴ６は、ｎ型でもｐ型でもよく、ｐ型の場合には、Ｓ２の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００４６】
このように本実施形態によれば、発光素子の発光のホールド時間を調整することで、人間の目の感度に対して十分な輝度の発光を得ると共に、ＦＥＴのホールド効果に起因する表示画像の動きボケを減少させ、本実施形態の駆動回路を用いた画像表示装置における動画の表示画質を改善することができる。また、発光素子の電圧−電流特性のばらつきに関わらず、一定の電流を発光素子に流すことにより、発光素子の発光輝度のばらつきを低減させることができる。
【００４７】
なお、Ｓ２が＋電位である時間は、Ｓ１が＋電位である時間を含んでいれば１フィールド内で連続でなくてもよく、１フィールド内で複数回（例えば２回）でもよい。
【００４８】
次に、本発明における発光素子を駆動する駆動回路の第五の実施形態を図５とともに説明する。本実施形態は、図５（ａ）に示すように、図３に示す本発明の駆動回路における第三の実施形態において、さらなるＦＥＴ７をｎ型ＦＥＴ２のゲート電極と発光素子１のアノードの間に設けてある。発光素子１、ＦＥＴ２、４及び５、コンデンサ３の配置及び動作は、第三の実施形態における配置及び動作と同様である。ＦＥＴ７のドレイン電極（又はソース電極）は、ｎ型ＦＥＴ２のゲート電極に接続され、ＦＥＴ７のソース電極（又はドレイン電極）は、発光素子１のアノードに接続される。また、ＦＥＴ７のゲート電極は、第二の走査電極Ｓ２に接続される。ここで、ＦＥＴ４及び５は、共にｎ型又は共にｐ型であり、ＦＥＴ７は、ＦＥＴ４、５と独立して、ｎ型でもｐ型でもよい。
【００４９】
図５（ｂ）に示すように、例えば、第一の走査電極Ｓ１からの電圧と同じ大きさの電圧を一定時間遅延させて第二の走査電極からＦＥＴ７のゲート電極に印可する。ＦＥＴ７がｎ型であるとして、第二の走査電極Ｓ２が＋電位にあるとき、ＦＥＴ７が、オン状態になり、コンデンサ３が短絡される。このとき、コンデンサ３に蓄積されていた電荷が、ＦＥＴ７を通して放電され、それ以後、コンデンサ３の両端間の電圧は、ゼロになる。これにより、ｎ型ＦＥＴ２のゲート−ソース（又はドレイン）電圧もゼロになり、ｎ型ＦＥＴ２は、オフ状態となる。よって、発光素子１を流れる電流が遮断され、発光輝度Ｌもゼロ（黒表示）となる。
なお、ＦＥＴ７は、ｎ型でもｐ型でもよく、ｐ型の場合には、Ｓ２の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００５０】
このように本実施形態によれば、発光素子の発光のホールド時間を調整することで、人間の目の感度に対して十分な輝度の発光を得ると共に、ＦＥＴのホールド効果に起因する表示画像の動きボケを減少させ、本実施形態の駆動回路を用いた画像表示装置における動画の表示画質を改善することができる。また、発光素子の電圧−電流特性のばらつきに関わらず、一定の電流を発光素子に流すことにより、発光素子の発光輝度のばらつきを低減させることができる。
【００５１】
次に、本発明における発光素子を駆動する駆動回路の第六の実施形態を図６とともに説明する。本実施形態は、図６（ａ）に示すように、図３に示す本発明の駆動回路における第三の実施形態において、さらなるＦＥＴ８をｎ型ＦＥＴ２＋電源の間に、ｎ型ＦＥＴ２と直列に設けてある。発光素子１、ＦＥＴ２、４及び５、コンデンサ３の配置及び動作は、第三の実施形態における配置及び動作と同様である。ＦＥＴ８のソース電極（又はドレイン電極）は、ｎ型ＦＥＴ２のドレイン電極（又はソース電極）に接続され、ＦＥＴ８のドレイン電極（又はソース電極）は、＋電源に接続される。また、ＦＥＴ８のゲート電極は、第二の走査電極Ｓ２に接続される。
【００５２】
図６（ｂ）に示すように、ＦＥＴ８がｎ型であるとして、画像信号の垂直同期に同期して、１フィールド内の一定時間だけ＋電位であり他の時間はゼロ電位であるような電圧をＳ２からＦＥＴ８のゲート電極へ印加する。Ｓ２からの電圧がゼロ電位である間は、ＦＥＴ８がオフ状態にあり、ｎ型ＦＥＴ２のソース電極とドレイン電極間に電流が流れない。よって、このとき発光素子１を流れる電流が遮断され、発光素子１の発光輝度Ｌもゼロ（黒表示）となる。またＳ２からの電圧が＋電位にあるときには、ＦＥＴ８がオン状態にあり、ＦＥＴ８のソース電極とドレイン電極間を電流が流れて、発光素子１が発光する。なお、ＦＥＴ８は、ｎ型でもｐ型でもよく、ｐ型の場合には、Ｓ２の波形を上下（正負）反転すれば、上記のｎ型ＦＥＴである場合と全く同様な動作を実現できる。
【００５３】
このように本実施形態によれば、発光素子の発光のホールド時間を調整することで、人間の目の感度に対して十分な輝度の発光を得ると共に、ＦＥＴのホールド効果に起因する表示画像の動きボケを減少させ、本実施形態の駆動回路を用いた画像表示装置における動画の表示画質を改善することができる。また、発光素子の電圧−電流特性のばらつきに関わらず、一定の電流を発光素子に流すことにより、発光素子の発光輝度のばらつきを低減させることができる。
【００５４】
【発明の効果】
本発明によれば、動画の画質劣化を改善した、及び／又は発光素子の発光輝度のばらつきを低減した、発光素子をｎ型トランジスタで駆動する発光素子の駆動回路、及び該駆動回路を有する画像表示装置を提供することができる。
【００５５】
【図面の簡単な説明】
【図１】本発明による発光素子の駆動回路における第一の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図２】本発明による発光素子の駆動回路における第二の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図３】本発明による発光素子の駆動回路における第三の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図４】本発明による発光素子の駆動回路における第四の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図５】本発明による発光素子の駆動回路における第五の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図６】本発明による発光素子の駆動回路における第六の実施形態を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【図７】ｎ型ＦＥＴを用いた従来の発光素子の駆動回路を説明する図であり、（ａ）は、回路図、（ｂ）は、その駆動回路における動作の波形を示す図である。
【符号の説明】
１ 発光素子
２ ｎ型ＦＥＴ
３、１０ コンデンサ
４、５、６、７、８ ＦＥＴ
Claims (7)
- 供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、
前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、
前記第一の電界効果トランジスタのゲート電極と前記電源との間、又は前記第一の電界効果トランジスタのゲート電極と共通電極との間に、接続されるコンデンサと、を有する発光素子の駆動回路において、
前記コンデンサに並列に接続されてオン／オフする第三の電界効果トランジスタをさらに有し、
画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフすることを特徴とする発光素子の駆動回路。 - 供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、
前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、
前記第一の電界効果トランジスタのゲート電極と前記電源との間、又は前記第一の電界効果トランジスタのゲート電極と共通電極との間に、接続されるコンデンサと、を有する発光素子の駆動回路において、
前記電源と前記第一の電界効果トランジスタとの間に、前記第一の電界効果トランジスタに直列に接続され、オン／オフする第三の電界効果トランジスタをさらに有し、
画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフすることを特徴とする発光素子の駆動回路。 - 供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、
前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、
前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、
前記発光素子の前記一方の端子と共通電極との間に接続される第三の電界効果トランジスタをさらに有することを特徴とする発光素子の駆動回路。 - 供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、
前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、
前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、
前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタをさらに有し、
画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第三の電界効果トランジスタをオン／オフすることを特徴とする発光素子の駆動回路。 - 供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、
前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、
前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、
前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタと、
前記コンデンサの両端に並列に接続され、オン／オフする第四の電界効果トランジスタと、をさらに有し、
画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第四の電界効果トランジスタをオン／オフすることを特徴とする発光素子の駆動回路。 - 供給される直流電流に応じて発光する二端子の発光素子と、前記発光素子の一方の端子と電源との間に、ソース電極とドレイン電極とが接続されるｎ型の第一の電界効果トランジスタと、
前記第一の電界効果トランジスタのゲート電極とデータ電極との間に、ソース電極とドレイン電極とが接続される第二の電界効果トランジスタと、を有する発光素子の駆動回路において、
前記第一の電界効果トランジスタのゲート電極と前記発光素子の前記一方の端子との間に接続されるコンデンサと、
前記発光素子の前記一方の端子と共通電極との間に接続され、オン／オフする第三の電界効果トランジスタと、
前記電源と前記第一の電界効果トランジスタとの間に、前記第一の電界効果トランジスタに直列に接続され、オン／オフする第四の電界効果トランジスタと、をさらに有し、
画像信号の垂直同期に同期して前記画像信号の１フィールド期間内の所定期間、前記第四の電界効果トランジスタをオン／オフすることを特徴とする発光素子の駆動回路。 - 請求項１乃至６いずれか１項記載の発光素子の駆動回路を有する画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183540A JP2004029247A (ja) | 2002-06-24 | 2002-06-24 | 発光素子の駆動回路及び画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183540A JP2004029247A (ja) | 2002-06-24 | 2002-06-24 | 発光素子の駆動回路及び画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004029247A true JP2004029247A (ja) | 2004-01-29 |
Family
ID=31179729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002183540A Pending JP2004029247A (ja) | 2002-06-24 | 2002-06-24 | 発光素子の駆動回路及び画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004029247A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004174A (ja) * | 2003-05-19 | 2005-01-06 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法 |
| JP2005189383A (ja) * | 2003-12-25 | 2005-07-14 | Sony Corp | ディスプレイ装置及びディスプレイ装置の駆動方法 |
| JP2005189387A (ja) * | 2003-12-25 | 2005-07-14 | Sony Corp | ディスプレイ装置及びディスプレイ装置の駆動方法 |
| JP2005266309A (ja) * | 2004-03-18 | 2005-09-29 | Chi Mei Electronics Corp | 画像表示装置 |
| JP2005534990A (ja) * | 2002-08-06 | 2005-11-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｎｍｏｓトランジスタを備えたピクセルを持つエレクトロルミネセントディスプレイ装置 |
| JP2008020923A (ja) * | 2003-05-19 | 2008-01-31 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法 |
| JP2008203660A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
| JP2008203657A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
| JP2012073367A (ja) * | 2010-09-28 | 2012-04-12 | Casio Comput Co Ltd | 発光駆動回路、発光装置及びその駆動制御方法、並びに電子機器 |
| JP2013101351A (ja) * | 2007-11-02 | 2013-05-23 | Global Oled Technology Llc | 制御回路を有するｌｅｄディスプレイ |
| JP2016028277A (ja) * | 2005-06-30 | 2016-02-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020057016A (ja) * | 2005-03-18 | 2020-04-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| WO2024057712A1 (ja) * | 2022-09-16 | 2024-03-21 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び電子機器 |
-
2002
- 2002-06-24 JP JP2002183540A patent/JP2004029247A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005534990A (ja) * | 2002-08-06 | 2005-11-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｎｍｏｓトランジスタを備えたピクセルを持つエレクトロルミネセントディスプレイ装置 |
| US8643573B2 (en) | 2003-05-19 | 2014-02-04 | Seiko Epson Corporation | Electro-optical apparatus and method of driving the electro-optical apparatus |
| JP2008020923A (ja) * | 2003-05-19 | 2008-01-31 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法 |
| JP2005004174A (ja) * | 2003-05-19 | 2005-01-06 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法 |
| US8130176B2 (en) | 2003-05-19 | 2012-03-06 | Seiko Epson Corporation | Electro-optical apparatus and method of driving the electro-optical apparatus |
| US8188943B2 (en) | 2003-05-19 | 2012-05-29 | Seiko Epson Corporation | Electro-optical apparatus and method of driving the electro-optical apparatus |
| JP2005189383A (ja) * | 2003-12-25 | 2005-07-14 | Sony Corp | ディスプレイ装置及びディスプレイ装置の駆動方法 |
| JP2005189387A (ja) * | 2003-12-25 | 2005-07-14 | Sony Corp | ディスプレイ装置及びディスプレイ装置の駆動方法 |
| JP2005266309A (ja) * | 2004-03-18 | 2005-09-29 | Chi Mei Electronics Corp | 画像表示装置 |
| JP7304929B2 (ja) | 2005-03-18 | 2023-07-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020057016A (ja) * | 2005-03-18 | 2020-04-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2022046604A (ja) * | 2005-03-18 | 2022-03-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11444106B2 (en) | 2005-06-30 | 2022-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic appliance |
| US10903244B2 (en) | 2005-06-30 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic appliance |
| JP2017054137A (ja) * | 2005-06-30 | 2017-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10224347B2 (en) | 2005-06-30 | 2019-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic appliance |
| US9640558B2 (en) | 2005-06-30 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic appliance |
| JP2016028277A (ja) * | 2005-06-30 | 2016-02-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2008203660A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
| US9177506B2 (en) | 2007-02-21 | 2015-11-03 | Joled Inc. | Display apparatus, driving method thereof, and electronic system |
| US8947327B2 (en) | 2007-02-21 | 2015-02-03 | Sony Corporation | Display apparatus, driving method thereof, and electronic system |
| KR101414127B1 (ko) | 2007-02-21 | 2014-07-01 | 소니 주식회사 | 표시장치 및 그 구동방법과 전자기기 |
| US7764251B2 (en) | 2007-02-21 | 2010-07-27 | Sony Corporation | Display apparatus, driving method thereof, and electronic system |
| JP2008203657A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
| JP2013101351A (ja) * | 2007-11-02 | 2013-05-23 | Global Oled Technology Llc | 制御回路を有するｌｅｄディスプレイ |
| JP2012073367A (ja) * | 2010-09-28 | 2012-04-12 | Casio Comput Co Ltd | 発光駆動回路、発光装置及びその駆動制御方法、並びに電子機器 |
| WO2024057712A1 (ja) * | 2022-09-16 | 2024-03-21 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101087417B1 (ko) | 유기 발광표시장치의 구동회로 | |
| US8749454B2 (en) | Image display device and method of controlling the same | |
| US6738034B2 (en) | Picture image display device and method of driving the same | |
| CN100492476C (zh) | 发光装置的驱动装置和方法，带驱动装置的显示板和装置 | |
| JP3949040B2 (ja) | 発光表示パネルの駆動装置 | |
| US7592991B2 (en) | Light emitting device and drive method thereof | |
| US7554514B2 (en) | Electro-optical device and electronic apparatus | |
| US7551152B2 (en) | Display and method of driving pixel | |
| JP3870755B2 (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
| US20080088546A1 (en) | Image display device | |
| KR101103868B1 (ko) | 유기 발광표시장치의 구동회로 | |
| US9966006B2 (en) | Organic light-emitting diode pixel circuit, display apparatus and control method | |
| KR101054327B1 (ko) | 화질 개선을 위한 화소구조를 가지는 전류구동형 능동행렬유기전계발광 디스플레이 장치 | |
| US20100026677A1 (en) | Display apparatus and electronic device using the same | |
| EP3649635A1 (en) | Oled pixel circuit, and driving method thereof, and display apparatus | |
| JP2004118132A (ja) | 直流電流駆動表示装置 | |
| JP2004029247A (ja) | 発光素子の駆動回路及び画像表示装置 | |
| JP3993117B2 (ja) | 表示駆動回路および画像表示装置 | |
| JP2004361737A (ja) | 有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置 | |
| JP2009237004A (ja) | 表示装置 | |
| JP2004354883A (ja) | 表示素子駆動回路及びそれを用いたディスプレイ装置 | |
| US20090073094A1 (en) | Image display device | |
| JP5092227B2 (ja) | 表示装置及びその駆動方法 | |
| CN113168813B (zh) | 电光装置和电子设备 | |
| JP2003330412A (ja) | アクティブマトリックス型ディスプレイ及びスイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |